JP2003023126A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003023126A
JP2003023126A JP2001209493A JP2001209493A JP2003023126A JP 2003023126 A JP2003023126 A JP 2003023126A JP 2001209493 A JP2001209493 A JP 2001209493A JP 2001209493 A JP2001209493 A JP 2001209493A JP 2003023126 A JP2003023126 A JP 2003023126A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat
resin layer
sealing resin
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001209493A
Other languages
English (en)
Inventor
Toshimitsu Maki
俊光 巻
Nobuo Tashiro
伸夫 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2001209493A priority Critical patent/JP2003023126A/ja
Publication of JP2003023126A publication Critical patent/JP2003023126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップからの発熱を効率よく放熱する
とともに封止樹脂層による封止状態が確実に保持されて
内部ショート等の不都合の発生を確実に防止して信頼性
の向上を図った半導体装置を提供する。 【解決手段】 半導体チップ2をリードフレーム3に搭
載するとともに封止樹脂層5により封装してパッケージ
化し、このパッケージを回路基板7上に実装してなる。
半導体チップ2に対応して封止樹脂層5の上面5aに放
熱用金属層15を直接形成してなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップから
発生した熱を効率よく放熱する放熱構造を備えた半導体
装置に関する。
【0002】
【従来の技術】半導体装置は、一般に、半導体チップを
リードフレームに搭載して適宜接続するとともに全体を
封止樹脂層によって封装することにより半導体パッケー
ジが構成され、この半導体パッケージが回路基板に実装
されてなる。例えば電源制御等に用いられる半導体装置
は、半導体チップ(パワーIC)から比較的大きな発熱
が生じ、この熱が封止樹脂層内にこもって半導体チップ
の特性を劣化させたり回路基板に実装された他の電子部
品等を損傷させたりするために、適宜の放熱構造が設け
られる。
【0003】例えば図4に示した従来の第1の半導体装
置50は、リードフレーム52に形成したタブ53上に
半導体チップ51を搭載するとともに、リードフレーム
52に形成した各リード54と半導体チップ51のパッ
ドとをボンディングワイヤ55によって接続した後に、
全体を封止樹脂層56により封装してパッケージ化され
る。第1の半導体装置50は、リードフレーム52の各
リード54の先端が封止樹脂層56から突出され、これ
ら各リード54が回路基板57に形成したランド58に
はんだ付け接続される。
【0004】第1の半導体装置50においては、リード
フレーム52の一部にタブ53と一体化された幅広の放
熱リード59が形成されており、この放熱リード59の
先端部が他のリード54と同様に封止樹脂層56から突
出されて回路基板57に形成した放熱ランド60にはん
だ付け接続される。かかる第1の半導体装置50によれ
ば、半導体チップ51から発生した熱が、タブ53を介
して放熱リード59へと伝達され、この放熱リード59
の封止樹脂層56からの突出部位や放熱ランド60から
放熱される。
【0005】上述したように第1の半導体装置50は、
リードフレーム52の放熱リード59を介して放熱を行
うようにするが、放熱リード59の形状や大きさ等の制
限もあって放熱量に制限があるといった問題がある。図
5に示した従来の第2の半導体装置65は、さらに積極
的な放熱を行うためにヒートスプレッダ66が備えられ
ている。第2の半導体装置65は、リードフレーム52
にヒートスプレッダ66をかしめ付け、同図に示すよう
にこのヒートスプレッダ66の内面に半導体チップ51
を接触させるとともに表面の一部を露呈させるようにし
て封止樹脂層56によって封装してなる。
【0006】以上のように構成された第2の半導体装置
65によれば、上述した第1の半導体装置50と同様
に、半導体チップ51から発生した熱がタブ53を介し
て放熱リード59へと伝達され、この放熱リード59の
封止樹脂層56から突出した部位や放熱ランド60から
の放熱が行われる。第2の半導体装置65においては、
かかるリードフレーム52を介しての放熱とともに、半
導体チップ51から発生した熱がヒートスプレッダ66
にも伝達され、このヒートスプレッダ66の封止樹脂層
56からの露出部位66aを介して放熱が行われること
で効率的な放熱が行われる。
【0007】図6に示した従来の第3の半導体装置70
は、リードフレーム52を介して半導体チップ51から
発生した熱を放熱する構造であるが、パッケージ化した
後に例えば封止樹脂層56の表面に研磨処理を施すこと
によってタブ53の一部53aを露出させてなる。第3
の半導体装置70によれば、半導体チップ51から発生
した熱がタブ53を介して放熱リード59へと伝達さ
れ、この放熱リード59の封止樹脂層56からの突出部
位や放熱ランド60から放熱される。第3の半導体装置
70によれば、半導体チップ51から発生した熱がリー
ドフレーム52の封止樹脂層56からの露出部位53a
を介して放熱が行われることで効率的な放熱が行われ
る。
【0008】図7に示した従来の第4の半導体装置75
は、リードフレーム52の一部を封止樹脂層56から露
出させた半導体パッケージに対して、放熱部材76を取
り付けてなる。第4の半導体装置75は、パッケージ化
した後に封止樹脂層56の表面に研磨処理が施されて半
導体チップ51を搭載したタブ53の裏面53aが露出
される。第4の半導体装置75には、タブ53の裏面5
3aに対して放熱部材76がはんだ付け等によって接合
固定される。
【0009】第4の半導体装置75によれば、半導体チ
ップ51から発生した熱がタブ53を介して放熱リード
59へと伝達され、この放熱リード59の封止樹脂層5
6から突出した部位や放熱ランド60から放熱される。
第4の半導体装置75によれば、半導体チップ51から
発生した熱がタブ53を介して放熱部材76に伝達さ
れ、この放熱部材76を介して放熱が行われることで効
率的な放熱が行われる。
【0010】
【発明が解決しようとする課題】上述した従来の第2の
半導体装置65は、ヒートスプレッダ66を有すること
によって第1の半導体装置50と比較して効率的な放熱
が行われるようになる。しかしながら、第2の半導体装
置65は、ヒートスプレッダ66と、このヒートスプレ
ッダ66をリードフレーム52にかしめ付ける工程とが
必要となり、コストアップとなるといった問題があっ
た。また、第2の半導体装置65は、ヒートスプレッダ
66の外周縁と封止樹脂層56の開口縁との間に微細な
間隙が生じ、この間隙から結露や洗浄工程等において水
分が内部へとしみこんで内部ショートを発生させたりリ
ードフレーム52や接続部等を腐食させて信頼性を低下
させるといった問題があった。
【0011】また、従来の第3の半導体装置70も、第
1の半導体装置50と比較して効率的な放熱が行われる
が、封止樹脂層56にタブ53の一部を露出させるため
の研磨処理が必要となる。また、第3の半導体装置70
においても、露出されたタブ53の外周縁と封止樹脂層
56の開口縁との間に微細な間隙が生じ、この間隙から
結露や洗浄工程等において水分が内部へとしみこんで内
部ショートを発生させたりリードフレーム52や接続部
等を腐食させて信頼性を低下させるといった問題があっ
た。また、第3の半導体装置70は、封止樹脂層56か
らタブ53の一部が露出されることで、回路基板57に
実装した他の電子部品等との絶縁が保持し得なくなると
いった問題があった。
【0012】さらに、従来の第4の半導体装置75にお
いては、より大型の放熱部材76を設けることにより極
めて効率的な放熱を行うことが可能となる。しかしなが
ら、第4の半導体装置75においては、封止樹脂層56
から露出されたタブ53の露出部位53aと放熱部材7
6とのはんだ付け工程が必要となるとともに、放熱部材
76を設けることで大型となるといった問題があった。
また、第4の半導体装置75は、放熱効率を向上させる
ために大型の放熱部材76を用いる場合に、リードフレ
ーム52の各リード54とランド58との接続部に大き
な負荷となり経時変化によって接続不良を生じさせると
いった問題もあった。また、第4の半導体装置75も、
タブ53の露出部位53aの外周縁と封止樹脂層56の
開口縁との間に微細な間隙が生じ、この間隙から結露や
洗浄工程等において水分が内部へとしみこんで内部ショ
ートを発生させたりリードフレーム52や接続部等を腐
食させて信頼性を低下させるといった問題があった。
【0013】したがって、本発明は、上述した従来の半
導体装置の問題点を解消し、半導体チップからの発熱を
効率よく放熱するとともに封止樹脂層による封止状態が
確実に保持されて内部ショート等の不都合の発生を確実
に防止して信頼性の向上を図った半導体装置を提供する
ことを目的とするものである。
【0014】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる半導体装置は、半導体チップをリードフ
レームに搭載するとともに封止樹脂層により封装してパ
ッケージ化し、このパッケージを回路基板上に実装して
なり、半導体チップに対応して封止樹脂層の上面に放熱
用金属層を直接形成してなる。
【0015】また、半導体装置は、放熱用金属層が、前
記封止樹脂層の上面に蒸着法によって形成された金属蒸
着膜によって構成されてなる。また、上記放熱用金属層
が、前記封止樹脂層の上面に印刷法によって形成された
金属紛を混合した樹脂によって構成されてなる。さら
に、半導体装置は、半導体パッケージが、半導体チップ
をリードフレームのタブに搭載するとともにこのタブの
一部が封止樹脂層の上面に形成した開口部から露出さ
れ、このタブの露出面の全体を覆って放熱用金属層が封
止樹脂層の上面に形成されてなる。
【0016】以上のように構成された本発明にかかる半
導体装置によれば、封止樹脂層の上面が効率的に利用さ
れてより大きな面積を有する放熱用金属層が形成され、
この放熱用金属層により半導体チップから発生した熱が
効率的に放熱される。半導体装置によれば、広い領域で
極めて軽量かつ薄型の封止樹脂層の上面に形成した放熱
用金属層から効率的に放熱されるようになる。半導体装
置によれば、封止樹脂層の上面にタブを露出させる開口
部を覆う放熱用金属層を蒸着法によって形成された金属
蒸着膜や印刷法によって形成された金属紛を混合した樹
脂により直接成膜形成したことによって封止樹脂層の封
止作用が損なわれず、内部に水分がしみこむことにより
内部ショートやリードフレーム或いははんだ接合部等の
腐食の発生を防止して信頼性の向上が図られる。半導体
装置によれば、放熱用金属層が薄型で軽量であることか
ら、サイズの大型化が防止されるとともに回路基板に実
装した状態においてリードとランドとの接続部に対して
の負荷も無い。
【0017】
【発明の実施の形態】以下、図面に示した本発明の実施
の形態について詳細に説明する。実施の形態として示す
半導体装置1は、図1及び図2に示すようにパワーIC
等の比較的大きい発熱が生じる半導体チップ2をリード
フレーム3に一体に形成したタブ4上に直接搭載すると
ともに、これら半導体チップ2とリードフレーム3とを
封止樹脂層5によって封装してパッケージ化してなる。
半導体装置1は、封止樹脂層5から突出されたリードフ
レーム3に一体に形成した各リード6がランド8にはん
だ付けされることによって回路基板7上に搭載される。
【0018】リードフレーム3は、図3に示すように、
中央部位のタブ4の一部を矩形に絞り込んで半導体チッ
プ2の搭載領域9が形成されるとともに、タブ4の外周
部に多数個のリード6が放射状に突出して形成されてな
る。リードフレーム3には、タブ4の4辺からそれぞれ
幅広の放熱リード10、11が十字状に突出して形成さ
れている。リードフレーム3は、各リード6及び放熱リ
ード10、11が後工程で切断されるブリッジ12、1
2によって一体に連結されている。
【0019】各リード6及び放熱リード10、11は、
図1及び図2に示すようにそれぞれタブ4から水平方向
へと突出された後に高さ方向に折曲され、さらに水平方
向へと折曲されて略クランク状に形成されてなる。各リ
ード6及び放熱リード10、11は、先端部が回路基板
7のランド8と接続される。各リード6及び放熱リード
10、11は、後述する封止樹脂層5により半導体チッ
プ2とリードフレーム3とを封装した後に、プレス加工
によって所定の形状に曲げ加工が施されるとともにブリ
ッジ12の切断加工が施されてそれぞれ分離される。
【0020】半導体チップ2は、図1に示すように底面
を半導体チップ2の搭載領域9の底面上に接着剤等によ
って接合固定される。半導体チップ2には、図1及び図
3に示すように上面に形成されたパッド13に対して各
リード6がボンディングワイヤ14によってそれぞれ接
続される。半導体チップ2は、タブ4上に直接接合固定
されることによって発生した熱がリードフレーム3に伝
達され、後述する放熱構造を介して効率的に放熱が行わ
れる。
【0021】半導体チップ2は、リードフレーム3に搭
載されるとともにボンディングワイヤ14による接続が
行われた状態で、封止樹脂層5によって全体が封装され
て半導体パッケージを形成する。封止樹脂層5は、樹脂
材、例えばエポキシ系樹脂等が用いられ、成型金型内に
半導体チップ2とリードフレーム3との組立体を装着し
た状態で樹脂材を充填してアウトサート成形される。封
止樹脂層5は、その外周側面部からリードフレーム3の
各リード6や放熱リード10、11の先端部を突出させ
る。
【0022】封止樹脂層5は、リードフレーム3がタブ
4の底面をキャビティ内面に密着されて成型金型内に装
着された状態で成形されることによって、図1及び図2
に示すようにタブ4の上面が上面5aと同一面を構成し
て外方へと露出させて半導体チップ2とリードフレーム
3との組立体を封装する。換言すれば、封止樹脂層5
は、上面5aに開口部5bを形成して成形され、この開
口部5bを介してタブ4の上面を外方へと露出させる。
【0023】半導体装置1は、上述した工程を経てパッ
ケージ化された状態において、封止樹脂層5の上面5a
に放熱用金属層15が形成される。放熱用金属層15
は、例えば銅、銀或いはアルミニウム等の熱伝導率に優
れた金属材を用い、この金属材を封止樹脂層5の上面5
a上に蒸着法等によって成膜形成される。放熱用金属層
15は、封止樹脂層5の上面5aの全体或いは少なくと
も図2に示すようにタブ4を外方に露出させる開口部5
bを被覆するに足る領域に成膜形成される。
【0024】放熱用金属層15は、上述したように蒸着
法により成膜形成されることから、封止樹脂層5の開口
部5bの開口縁とタブ4との境界部位を確実に遮蔽す
る。したがって、放熱用金属層15は、半導体装置1に
結露が生じたり洗浄工程が施された場合においても、開
口部5bの開口縁とタブ4との境界部位から内部に水分
がしみこむことを防止する。放熱用金属層15は、これ
によって内部ショートの発生やリードフレーム3或いは
パッド13とボンディングワイヤ14との接合部等の腐
食の発生を防止して半導体装置1の信頼性の向上を図る
ようにする。
【0025】放熱用金属層15は、上述したように封止
樹脂層5の上面5aを巧みに利用することによって広い
領域を有して形成されている。放熱用金属層15は、半
導体装置1の重量を大きくすることはなく各リード6と
ランド8との接続部位に重量負荷を与えることは無い。
放熱用金属層15は、薄膜形成されることによって半導
体装置1を大型化することは無い。したがって、放熱用
金属層15は、半導体装置1に、半導体チップ2に近接
して広い面積を有する放熱構造を構成する。
【0026】また、放熱用金属層15は、、例えば銅、
銀或いはアルミニウム等の熱伝導率に優れた金属紛を例
えば60〜80重量%の割合で、例えばエポキシ又はフ
ェノール樹脂等に混合し、この混合樹脂を封止樹脂層5
の上面5a上に印刷法等によって形成しても良く、この
場合、上述した金属材を蒸着法によって放熱用金属層1
5を形成する方法と同様な効果を得ることができ、更に
蒸着法よりも安価に放熱用金属層15を形成することが
できる。
【0027】以上のように構成された半導体パッケージ
は、回路基板7に実装される。回路基板7には、リード
フレーム3の各リード6に対応して多数個のランド8が
形成されるとともに、これらランド8を接続する図示し
ない配線パターンが適宜形成されている。また、回路基
板7には、放熱リード10、11が接続される放熱ラン
ド16が形成されている。放熱ランド16は、詳細を省
略するが、回路基板7の主面上に配線パターンが形成さ
れていない領域全体を利用して形成されたグランドパタ
ーンとしても作用する放熱パターンと一体に形成されて
なる。
【0028】半導体装置1は、例えばはんだレジストが
塗布されたランド8や放熱ランド16上にそれぞれ各リ
ード6や放熱リード10、11を対応位置させて回路基
板7上に仮保持した後に、リフローはんだが施されるこ
とによって回路基板7上に実装される。半導体装置1
は、回路基板7を介して電子機器等に搭載されて用いら
れた場合に半導体チップ2から比較的大きな熱が発生
し、この発生熱が放熱構造によって効率的に放熱される
ようになる。
【0029】半導体装置1は、半導体チップ2から発生
した熱がリードフレーム3へと伝達され、従来の半導体
装置と同様に封止樹脂層5から突出されて放熱リード1
0、11の露出部位やこれら放熱リード10、11が接
続された回路基板7の放熱ランド16から放熱される。
半導体装置1は、上述したように封止樹脂層5の開口部
5bを介して上面5aにリードフレーム3のタブ4が露
出されるとともに、このタブ4が封止樹脂層5の上面5
aに成膜形成した放熱用金属層15と熱伝導接続された
構造となっている。したがって、半導体装置1において
は、半導体チップ2から発生した熱がリードフレーム3
のタブ4を介して放熱用金属層15へと伝達されて、封
止樹脂層5の上面5aから効率的に放熱される。
【0030】半導体装置1においては、放熱用金属層1
5が熱発生源である半導体チップ2のごく近接した位置
に形成されている。したがって、半導体装置1は、内部
に熱をこもらせることなく広い面積を有する放熱用金属
層15から速やかに放熱が行われ、半導体チップ2の特
性を劣化させることは無い。
【0031】上述した半導体装置1は、半導体チップ2
を搭載したリードフレーム3のタブ4が封止樹脂層5か
ら露出されるとともに、このタブ4の露出部位を封止樹
脂層5に蒸着形成した放熱用金属層15によって被覆す
るように構成したが、かかる構成に限定されるものでは
ないことは勿論である。半導体装置1は、一般的な半導
体装置のように半導体チップ2やリードフレーム3を封
止樹脂層5によって全体を封装した場合であっても、封
止樹脂層5に蒸着形成した放熱用金属層15によって効
率的な放熱が行われるようになる。
【0032】
【発明の効果】以上詳細に説明したように、本発明にか
かる半導体装置によれば、封止樹脂層の上面に放熱用金
属層を蒸着法によって形成された金属蒸着膜や印刷法に
よって形成された金属紛を混合した樹脂により直接成膜
形成して半導体チップから発生した熱の放熱を行うよう
に構成したことにより、封止樹脂層の上面が効率的に利
用されて広い領域で極めて軽量かつ薄型の放熱用金属層
により放熱が効率的行われるようになる。半導体装置に
よれば、封止樹脂層の上面に放熱用金属層を直接形成し
たことによって封止樹脂層の封止作用を損なうことがな
いので、内部に水分がしみこむことにより内部ショート
やリードフレーム或いははんだ接合部等の腐食の発生が
確実に防止されて信頼性の向上が図られる。半導体装置
によれば、放熱用金属層が薄型で軽量であることから、
サイズの大型化が防止されるとともに回路基板に実装し
た状態においてリードとランドとの接続部に対しての負
荷も無く、断線等の発生も抑制されて信頼性の向上が図
られるようになる。
【図面の簡単な説明】
【図1】本発明の実施の形態として示す半導体装置を回
路基板に実装した状態の要部縦断面図である。
【図2】同半導体装置の斜視図である。
【図3】同半導体装置に用いられるリードフレームの平
面図である。
【図4】従来の一般的な半導体装置の要部縦断面図であ
る。
【図5】ヒートスプレッダによる放熱構造を備えた従来
の半導体装置の要部縦断面図である。
【図6】タブ露出型の放熱構造を有する従来の半導体装
置の要部縦断面図である。
【図7】放熱部材を有する従来の半導体装置の要部縦断
面図である。
【符号の説明】
1 半導体装置 2 半導体チップ 3 リードフレーム 4 タブ 5 封止樹脂 5a 上面 5b 開口部 6 リード 7 回路基板 8 ランド 9 チップ搭載領域 10 放熱リード 13 パッド 14 ボンディングワイヤ 15 放熱用金属層 16 放熱ランド

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップをリードフレームに搭載す
    るとともに封止樹脂層により封装してパッケージ化し、
    このパッケージを回路基板上に実装してなる半導体装置
    において、 前記半導体チップに対応して前記封止樹脂層の上面に放
    熱用金属層を直接形成したことを特徴とする半導体装
    置。
  2. 【請求項2】 前記放熱用金属層が、前記封止樹脂層の
    上面に蒸着法によって形成された金属蒸着膜によって構
    成されることを特徴とする請求項1に記載の半導体装
    置。
  3. 【請求項3】 前記放熱用金属層が、前記封止樹脂層の
    上面に印刷法によって形成された金属紛を混合した樹脂
    によって構成されることを特徴とする請求項1に記載の
    半導体装置。
  4. 【請求項4】 前記半導体パッケージが、前記半導体チ
    ップをリードフレームのタブに搭載するとともにこのタ
    ブの一部が前記封止樹脂層の上面に形成した開口部から
    露出されてなり、 前記放熱用金属層が、前記タブの露出面の全体を覆って
    前記封止樹脂層の上面に形成されることを特徴とする請
    求項1乃至3に記載の半導体装置。
JP2001209493A 2001-07-10 2001-07-10 半導体装置 Pending JP2003023126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001209493A JP2003023126A (ja) 2001-07-10 2001-07-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001209493A JP2003023126A (ja) 2001-07-10 2001-07-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2003023126A true JP2003023126A (ja) 2003-01-24

Family

ID=19045139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001209493A Pending JP2003023126A (ja) 2001-07-10 2001-07-10 半導体装置

Country Status (1)

Country Link
JP (1) JP2003023126A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1732130A2 (en) * 2005-06-06 2006-12-13 Delphi Technologies, Inc. Circuit assembly with surface-mount IC package and heat sink
JP2009146951A (ja) * 2007-12-11 2009-07-02 Denso Corp 樹脂モールドパッケージタイプの電子装置およびその製造方法
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール
JP2019110278A (ja) * 2017-12-20 2019-07-04 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171652A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
JPH08213536A (ja) * 1994-11-14 1996-08-20 Texas Instr Inc <Ti> パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
JPH11284119A (ja) * 1998-03-27 1999-10-15 Mitsumi Electric Co Ltd 半導体集積デバイスの放熱構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171652A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
JPH08213536A (ja) * 1994-11-14 1996-08-20 Texas Instr Inc <Ti> パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
JPH11284119A (ja) * 1998-03-27 1999-10-15 Mitsumi Electric Co Ltd 半導体集積デバイスの放熱構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1732130A2 (en) * 2005-06-06 2006-12-13 Delphi Technologies, Inc. Circuit assembly with surface-mount IC package and heat sink
JP2009146951A (ja) * 2007-12-11 2009-07-02 Denso Corp 樹脂モールドパッケージタイプの電子装置およびその製造方法
JP2011023463A (ja) * 2009-07-14 2011-02-03 Denso Corp 半導体モジュール
US9449893B2 (en) 2009-07-14 2016-09-20 Denso Corporation Semiconductor module
JP2019110278A (ja) * 2017-12-20 2019-07-04 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US8759157B2 (en) Heat dissipation methods and structures for semiconductor device
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US6411507B1 (en) Removing heat from integrated circuit devices mounted on a support structure
US6657296B2 (en) Semicondctor package
US5293301A (en) Semiconductor device and lead frame used therein
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US20050051890A1 (en) Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
JP3922809B2 (ja) 半導体装置
JP4919689B2 (ja) モジュール基板
JP2003023126A (ja) 半導体装置
US20010040300A1 (en) Semiconductor package with heat dissipation opening
JPH08264688A (ja) 半導体用セラミックパッケージ
KR101562706B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
JP3959839B2 (ja) 半導体装置の製造方法
TWI720796B (zh) 半導體封裝結構及其製造方法
JPH0897336A (ja) 半導体装置
KR0156513B1 (ko) 반도체패키지
JP2009158825A (ja) 半導体装置
KR0163864B1 (ko) 적층형 반도체 패키지의 열방출 구조
JP3058142B2 (ja) 半導体装置とその製造方法
KR200238127Y1 (ko) 열방출형반도체패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101115