JP3058142B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3058142B2 JP3058142B2 JP10001969A JP196998A JP3058142B2 JP 3058142 B2 JP3058142 B2 JP 3058142B2 JP 10001969 A JP10001969 A JP 10001969A JP 196998 A JP196998 A JP 196998A JP 3058142 B2 JP3058142 B2 JP 3058142B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor chip
- heat sink
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係わり、特に、気密性を向上すると共に、半
導体チップの熱をマザーボードに逃がして、放熱効果を
向上させた半導体装置とその製造方法に関する。
製造方法に係わり、特に、気密性を向上すると共に、半
導体チップの熱をマザーボードに逃がして、放熱効果を
向上させた半導体装置とその製造方法に関する。
【０００２】
【従来の技術】出力電力が高く半導体チップの発熱量が
大きい半導体装置では、例えば、特開昭６１−３９５５
５号公報（図４）に示す様に、放熱板２１をモールド樹
脂２２内に埋め込み放熱板２１を露出する様な半導体装
置が提供されている。図４に示すこのような半導体装置
では、放熱板２１と半導体チップ２３やリードフレーム
２４との間に熱膨張係数の異なる封入樹脂２２がある
為、熱応力によってモールド樹脂２２にクラックが発生
することがあった。
大きい半導体装置では、例えば、特開昭６１−３９５５
５号公報（図４）に示す様に、放熱板２１をモールド樹
脂２２内に埋め込み放熱板２１を露出する様な半導体装
置が提供されている。図４に示すこのような半導体装置
では、放熱板２１と半導体チップ２３やリードフレーム
２４との間に熱膨張係数の異なる封入樹脂２２がある
為、熱応力によってモールド樹脂２２にクラックが発生
することがあった。
【０００３】また、特開平８−３１９８６号公報（図
５）に示す様な、放熱板を上面に有しリード成形された
表面実装型の半導体装置が知られている。図５に示す上
記公報の半導体装置は、放熱板３１に直接半導体チップ
３３を搭載する事により前述のクラックの発生を抑える
事が出来る。しかしながら、半導体チップ３３とリード
フレーム３４との接続がワイヤ３５接続である点や、外
部入出力端子として成形されたリードを有する構造であ
る点などが制約となり、半導体装置の大きさや厚さを小
さく薄くすることに限度があった。また、放熱板３１が
実装面３７と反対側の上面にあることから、半導体装置
の発熱は、放熱板３１を通じて上面の空気を媒体として
冷却しなければならない。しかし、この場合、空気は熱
伝達率が低いから、上面の空気を送風・循環しなければ
放熱効率が悪くなるという問題があった。
５）に示す様な、放熱板を上面に有しリード成形された
表面実装型の半導体装置が知られている。図５に示す上
記公報の半導体装置は、放熱板３１に直接半導体チップ
３３を搭載する事により前述のクラックの発生を抑える
事が出来る。しかしながら、半導体チップ３３とリード
フレーム３４との接続がワイヤ３５接続である点や、外
部入出力端子として成形されたリードを有する構造であ
る点などが制約となり、半導体装置の大きさや厚さを小
さく薄くすることに限度があった。また、放熱板３１が
実装面３７と反対側の上面にあることから、半導体装置
の発熱は、放熱板３１を通じて上面の空気を媒体として
冷却しなければならない。しかし、この場合、空気は熱
伝達率が低いから、上面の空気を送風・循環しなければ
放熱効率が悪くなるという問題があった。
【０００４】以上の様なことから、半導体装置の大きさ
及び厚さを小さくでき、しかも、実装面である下面に放
熱板を有し、実装基板を放熱媒体として、放熱効率の高
い半導体装置が求められていた。
及び厚さを小さくでき、しかも、実装面である下面に放
熱板を有し、実装基板を放熱媒体として、放熱効率の高
い半導体装置が求められていた。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、半導体装置の小型
化を図ると共に、放熱効率を改善し、しかも、耐湿性を
向上した新規な半導体装置とその製造方法を提供するも
のである。
した従来技術の欠点を改良し、特に、半導体装置の小型
化を図ると共に、放熱効率を改善し、しかも、耐湿性を
向上した新規な半導体装置とその製造方法を提供するも
のである。
【０００６】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、基板と、この基板に形成した凹
部と、前記凹部内に形成した電極と、前記凹部内に格納
すると共に前記凹部内の電極に接続する為の電極を有す
る半導体チップと、前記半導体チップに密着して前記基
板に組み付けられる放熱板と、前記基板と放熱板との間
の凹部内を充填する充填材と、前記放熱板と凹部との間
に形成された樹脂注入用の開口とで構成し、前記放熱板
の少なくとも一部を前記凹部内に形成してなるものであ
り、又、第２態様は、前記充填材は、樹脂材料であるこ
とを特徴とするものであり、又、第３態様は、前記基板
は、シート材を積層して形成したことを特徴とするもの
であり、又、第４態様は、前記放熱板をマザーボードに
密着させて固定し、前記半導体チップの熱を前記マザー
ボードに逃がすことを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の第１態様は、基板と、この基板に形成した凹
部と、前記凹部内に形成した電極と、前記凹部内に格納
すると共に前記凹部内の電極に接続する為の電極を有す
る半導体チップと、前記半導体チップに密着して前記基
板に組み付けられる放熱板と、前記基板と放熱板との間
の凹部内を充填する充填材と、前記放熱板と凹部との間
に形成された樹脂注入用の開口とで構成し、前記放熱板
の少なくとも一部を前記凹部内に形成してなるものであ
り、又、第２態様は、前記充填材は、樹脂材料であるこ
とを特徴とするものであり、又、第３態様は、前記基板
は、シート材を積層して形成したことを特徴とするもの
であり、又、第４態様は、前記放熱板をマザーボードに
密着させて固定し、前記半導体チップの熱を前記マザー
ボードに逃がすことを特徴とするものである。
【０００７】又、本発明に係る半導体装置の製造方法の
第１態様は、基板に設けた凹部内に半導体チップをフリ
ップチップ接続で実装すると共に、前記半導体チップの
熱を前記基板の凹部内に放熱板の一部を組み付けた前記
放熱板を介して放熱する半導体装置の製造方法であっ
て、前記凹部内に前記半導体チップをフリップチップ接
続する工程と、その後、前記基板と放熱板との間の凹部
内を充填材で満たす工程を含むことを特徴とするもので
あり、又、第２態様は、前記充填材は、樹脂材料である
ことを特徴とするものである。
第１態様は、基板に設けた凹部内に半導体チップをフリ
ップチップ接続で実装すると共に、前記半導体チップの
熱を前記基板の凹部内に放熱板の一部を組み付けた前記
放熱板を介して放熱する半導体装置の製造方法であっ
て、前記凹部内に前記半導体チップをフリップチップ接
続する工程と、その後、前記基板と放熱板との間の凹部
内を充填材で満たす工程を含むことを特徴とするもので
あり、又、第２態様は、前記充填材は、樹脂材料である
ことを特徴とするものである。
【０００８】
【発明の実施の形態】本発明に係る半導体装置とその製
造方法は、基板と、この基板に形成した凹部と、前記凹
部内に形成した電極と、前記凹部内に格納すると共に前
記凹部内の電極に接続する為の電極を有する半導体チッ
プと、前記半導体チップに密着して前記基板に組み付け
られる放熱板と、前記基板と放熱板との間の凹部内を充
填する充填材とで構成したものであるから、充填材の作
用により、耐湿性が向上する。
造方法は、基板と、この基板に形成した凹部と、前記凹
部内に形成した電極と、前記凹部内に格納すると共に前
記凹部内の電極に接続する為の電極を有する半導体チッ
プと、前記半導体チップに密着して前記基板に組み付け
られる放熱板と、前記基板と放熱板との間の凹部内を充
填する充填材とで構成したものであるから、充填材の作
用により、耐湿性が向上する。
【０００９】又、半導体チップと放熱板とが直接接触し
ていて、しかも、放熱板を直接マザーボードに接触させ
る構造であるから、前記半導体装置の基板上部近傍の空
間の大きさや空気の動きの度合いに左右されずに、熱は
安定してマザーボードに導かれ、熱抵抗が改善され、確
実に発生する熱を放熱することができる。更に、基板内
に半導体チップを囲う構造であるＣＩＢ（Ｃｈｉｐ−Ｉ
ｎ−Ｂｏａｒｄ）構造であり、且つ、フリップチップ実
装であり、更に基板内に回路パターンを形成しスルーホ
ール電極を外部出力端子とするリードレス構造である等
の理由によりより小型の半導体装置が得られる。
ていて、しかも、放熱板を直接マザーボードに接触させ
る構造であるから、前記半導体装置の基板上部近傍の空
間の大きさや空気の動きの度合いに左右されずに、熱は
安定してマザーボードに導かれ、熱抵抗が改善され、確
実に発生する熱を放熱することができる。更に、基板内
に半導体チップを囲う構造であるＣＩＢ（Ｃｈｉｐ−Ｉ
ｎ−Ｂｏａｒｄ）構造であり、且つ、フリップチップ実
装であり、更に基板内に回路パターンを形成しスルーホ
ール電極を外部出力端子とするリードレス構造である等
の理由によりより小型の半導体装置が得られる。
【００１０】
【実施例】以下に、本発明に係わる半導体装置とその製
造方法の具体例を図面を参照しながら詳細に説明する。
図１乃至３は、本発明に係わる半導体装置の具体例の構
造を示す図であって、図には、基板１と、この基板に形
成した凹部２と、前記凹部２内の底部２ａに形成した電
極３と、前記凹部２内に格納すると共に前記凹部２内の
電極３に接続する為の電極４を有する半導体チップ５
と、前記半導体チップ５に密着して前記基板１に組み付
けられる放熱板６と、前記基板１と放熱板６との間の凹
部２内を充填する充填材７とで構成した半導体装置８が
示されている。
造方法の具体例を図面を参照しながら詳細に説明する。
図１乃至３は、本発明に係わる半導体装置の具体例の構
造を示す図であって、図には、基板１と、この基板に形
成した凹部２と、前記凹部２内の底部２ａに形成した電
極３と、前記凹部２内に格納すると共に前記凹部２内の
電極３に接続する為の電極４を有する半導体チップ５
と、前記半導体チップ５に密着して前記基板１に組み付
けられる放熱板６と、前記基板１と放熱板６との間の凹
部２内を充填する充填材７とで構成した半導体装置８が
示されている。
【００１１】そして、前記放熱板６を図示しないマザー
ボードに密着させて固定し、前記半導体チップ５の熱を
放熱板６を介して前記マザーボードに導いて放熱するこ
とを特徴とするものである。なお、凹部２内に形成した
電極３は基板１の外側の側壁に設けた外部電極１０に図
示しないパターンを介して接続しているから、前記マザ
ーボードに半導体装置８を組み付け、所定の接続作業を
行えば、半導体チップ５とマザーボードとを容易に電気
的に接続することができる。
ボードに密着させて固定し、前記半導体チップ５の熱を
放熱板６を介して前記マザーボードに導いて放熱するこ
とを特徴とするものである。なお、凹部２内に形成した
電極３は基板１の外側の側壁に設けた外部電極１０に図
示しないパターンを介して接続しているから、前記マザ
ーボードに半導体装置８を組み付け、所定の接続作業を
行えば、半導体チップ５とマザーボードとを容易に電気
的に接続することができる。
【００１２】そして、この状態では、放熱板６はマザー
ボードに密着した状態で組み付けられる。次に本発明の
半導体装置の製造手順について説明する。先ず、半導体
チップ５の電極部にバンプ４を形成する。そして、半導
体チップ５のバンプ４を上に向けた状態で、放熱板６に
ダイボンドする。
ボードに密着した状態で組み付けられる。次に本発明の
半導体装置の製造手順について説明する。先ず、半導体
チップ５の電極部にバンプ４を形成する。そして、半導
体チップ５のバンプ４を上に向けた状態で、放熱板６に
ダイボンドする。
【００１３】基板１は、図３に示したシート状のシート
基板１１を分割線１１ａ、１１ｂで夫々切り離し積層さ
せて形成したものであり、シート基板１１は、凹部を備
えない基板片１２と、凹部２を形成するための孔１４を
備えた基板片１３とからなり、基板１は、図３（ｂ）に
示すように基板片１２、１３を積層したものである。な
お、基板片１２には、フリップチップ接続するため、バ
ンプ３と外部電極１０との間に回路パターンが印刷され
ている。
基板１１を分割線１１ａ、１１ｂで夫々切り離し積層さ
せて形成したものであり、シート基板１１は、凹部を備
えない基板片１２と、凹部２を形成するための孔１４を
備えた基板片１３とからなり、基板１は、図３（ｂ）に
示すように基板片１２、１３を積層したものである。な
お、基板片１２には、フリップチップ接続するため、バ
ンプ３と外部電極１０との間に回路パターンが印刷され
ている。
【００１４】次に、基板１の基板片１３を下側にして、
また、前記バンプ４付き半導体チップ５がダイボンドさ
れた放熱板６を半導体チップ５を下側にして、基板１と
半導体チップ５とをフリップチップ接続させる。その
後、その放熱板６と基板１との間との隙間即ち、凹部２
内に、液状樹脂７を注入することによって、本発明の半
導体装置８が得られる。
また、前記バンプ４付き半導体チップ５がダイボンドさ
れた放熱板６を半導体チップ５を下側にして、基板１と
半導体チップ５とをフリップチップ接続させる。その
後、その放熱板６と基板１との間との隙間即ち、凹部２
内に、液状樹脂７を注入することによって、本発明の半
導体装置８が得られる。
【００１５】具体的には、 ・ペレットサイズ ：２．０ｍｍ×２．０ｍｍ×ｔ０．１ ５ｍｍ ・フリップチップ実装後のバンプ高さ ：２０μｍ ・放熱板の厚さ ：０．１５ｍｍ ・基板の厚さ ：０．４ｍｍ（０．２ｍｍ×二層） ・スルーホール電極サイズ ：φ０．６ｍｍ とすると、上述の具体例では、半導体装置８の大きさ
は、 ４ｍｍ×２．４ｍｍ×ｔ０．４ｍｍ（基板厚と同じ）程
度 に薄型に実現できる。
は、 ４ｍｍ×２．４ｍｍ×ｔ０．４ｍｍ（基板厚と同じ）程
度 に薄型に実現できる。
【００１６】上記具体例の他、バンプは、Ａｕ以外に半
田で形成してもよい。又、Ａｕバンプは、拡散バンプで
形成してもボールバンプ（バンプボンダにて形成）で形
成してもよい。放熱板６と基板１との隙間は、（１）液
状樹脂のみ、（２）アンダーフィルと液状樹脂の二重構
造、（３）トランスファーモールド、の何れでもよい。
田で形成してもよい。又、Ａｕバンプは、拡散バンプで
形成してもボールバンプ（バンプボンダにて形成）で形
成してもよい。放熱板６と基板１との隙間は、（１）液
状樹脂のみ、（２）アンダーフィルと液状樹脂の二重構
造、（３）トランスファーモールド、の何れでもよい。
【００１７】基板は、樹脂で形成してもセラミックで形
成しても構わないし、又、単層でも多層でもよい。又、
放熱板は、コイニングまたはハーフエッチ処理にて、半
導体チップ実装面を薄くしてもよい。
成しても構わないし、又、単層でも多層でもよい。又、
放熱板は、コイニングまたはハーフエッチ処理にて、半
導体チップ実装面を薄くしてもよい。
【００１８】
【発明の効果】本発明に係る半導体装置とその製造方法
は、上述のように構成したから、充填材の作用により、
耐湿性が向上する。又、半導体チップと放熱板とが直接
接触していて、しかも、放熱板を直接マザーボードに接
触させる構造であるから、前記半導体装置基板上部近傍
の空間の大きさや空気の動きの度合いに左右されずに、
熱は安定してマザーボードに導かれて熱抵抗が改善さ
れ、確実に発生する熱を放熱することができる。
は、上述のように構成したから、充填材の作用により、
耐湿性が向上する。又、半導体チップと放熱板とが直接
接触していて、しかも、放熱板を直接マザーボードに接
触させる構造であるから、前記半導体装置基板上部近傍
の空間の大きさや空気の動きの度合いに左右されずに、
熱は安定してマザーボードに導かれて熱抵抗が改善さ
れ、確実に発生する熱を放熱することができる。
【００１９】更に、基板内に半導体チップを囲う構造で
あるＣＩＢ（Ｃｈｉｐ−Ｉｎ−Ｂｏａｒｄ）構造であ
り、且つフリップチップ実装であり、更に、基板内に回
路パターンを形成しスルーホール電極を外部出力端子と
するリードレス構造である等の理由からより小型の半導
体装置が得られる。
あるＣＩＢ（Ｃｈｉｐ−Ｉｎ−Ｂｏａｒｄ）構造であ
り、且つフリップチップ実装であり、更に、基板内に回
路パターンを形成しスルーホール電極を外部出力端子と
するリードレス構造である等の理由からより小型の半導
体装置が得られる。
【図１】本発明に係る半導体装置の斜視図である。
【図２】（ａ）は、図１の断面図、（ｂ）は、図１を底
面から見た図である。
面から見た図である。
【図３】（ａ）は、基板を形成するためのシート基板の
平面図、（ｂ）は、シート基板を積層し、基板を形成し
た状態の側面図である。
平面図、（ｂ）は、シート基板を積層し、基板を形成し
た状態の側面図である。
【図４】従来技術を示す断面図である。
【図５】従来技術を示す断面図である。
１ 基板 ２ 凹部 ３、４ 電極 ５ 半導体チップ ６ 放熱板 ７ 充填材 ８ 半導体装置 １０ 外部電極 １１ シート基板 １２、１３ 基板片 １４ 孔
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 H01L 23/28 H01L 23/29
Claims (6)
- 【請求項１】 基板と、この基板に形成した凹部と、前
記凹部内に形成した電極と、前記凹部内に格納すると共
に前記凹部内の電極に接続する為の電極を有する半導体
チップと、前記半導体チップに密着して前記基板に組み
付けられる放熱板と、前記基板と放熱板との間の凹部内
を充填する充填材と、前記放熱板と凹部との間に形成さ
れた樹脂注入用の開口とで構成し、前記放熱板の少なく
とも一部を前記凹部内に形成してなることを特徴とする
半導体装置。 - 【請求項２】 前記充填材は、樹脂材料であることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記基板は、シート材を積層して形成し
たことを特徴とする請求項１又は２のいづれかに記載の
半導体装置。 - 【請求項４】 前記放熱板をマザーボードに密着させて
固定し、前記半導体チップの熱を前記マザーボードに逃
がすことを特徴とする請求項１乃至３のいづれかに記載
の半導体装置。 - 【請求項５】 基板に設けた凹部内に半導体チップをフ
リップチップ接続で実装すると共に、前記半導体チップ
の熱を前記基板の凹部内に放熱板の一部を組み付けた前
記放熱板を介して放熱する半導体装置の製造方法であっ
て、 前記凹部内に前記半導体チップをフリップチップ接続す
る工程と、 その後、前記基板と放熱板との間の凹部内を充填材で満
たす工程を含むことを特徴とする半導体装置の製造方
法。 - 【請求項６】 前記充填材は、樹脂材料であることを特
徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10001969A JP3058142B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10001969A JP3058142B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204676A JPH11204676A (ja) | 1999-07-30 |
| JP3058142B2 true JP3058142B2 (ja) | 2000-07-04 |
Family
ID=11516407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10001969A Expired - Fee Related JP3058142B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3058142B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020246456A1 (ja) * | 2019-06-03 | 2020-12-10 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
-
1998
- 1998-01-08 JP JP10001969A patent/JP3058142B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204676A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| US6956741B2 (en) | Semiconductor package with heat sink | |
| US6236568B1 (en) | Heat-dissipating structure for integrated circuit package | |
| US8759157B2 (en) | Heat dissipation methods and structures for semiconductor device | |
| US6919631B1 (en) | Structures for improving heat dissipation in stacked semiconductor packages | |
| US7361986B2 (en) | Heat stud for stacked chip package | |
| US6756684B2 (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
| US7348218B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| US6111313A (en) | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit | |
| US20070284733A1 (en) | Method of making thermally enhanced substrate-base package | |
| US20060249852A1 (en) | Flip-chip semiconductor device | |
| US20070205495A1 (en) | Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| US20200312734A1 (en) | Semiconductor package with an internal heat sink and method for manufacturing the same | |
| US7414311B2 (en) | Ball grid array housing having a cooling foil | |
| JP2003086726A (ja) | 高電力モノリシックマイクロ波集積回路パッケージ | |
| JP2002222903A (ja) | 半導体パッケージ及び半導体装置 | |
| JP2008085002A (ja) | 半導体装置およびその製造方法 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |