JPH08213536A - パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法 - Google Patents

パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法

Info

Publication number
JPH08213536A
JPH08213536A JP7292475A JP29247595A JPH08213536A JP H08213536 A JPH08213536 A JP H08213536A JP 7292475 A JP7292475 A JP 7292475A JP 29247595 A JP29247595 A JP 29247595A JP H08213536 A JPH08213536 A JP H08213536A
Authority
JP
Japan
Prior art keywords
die
pad
package
lead frame
downset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7292475A
Other languages
English (en)
Inventor
Jr Buford H Carter
エイチ カーター ジュニア ビューフォード
Dennis D Davis
ディー ディヴィス デニス
David R Kee
アール キー ディヴィッド
Jesse Clark
クラーク ジェーシー
Steven P Laverde
ピー ラヴァーデ スティーヴン
Hai Tran
トラン ハイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08213536A publication Critical patent/JPH08213536A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Abstract

(57)【要約】 【課題】本発明は、現在の製造工程に用いることができ
る単一片の深くダウンセットされた露出したリードフレ
ーム（１０）である。 【解決手段】単一のリードフレーム（１０）は、半導体
ダイが取り付けられたダウンセットあるいはキャビティ
ーで形成されたダイ取付けパッド（１２）を有してい
る。ウング（１４，１５，１７，１８）は半導体パッケ
ージ（２１）にダイパッドをロックし、潜在的な湿気の
通路の長さを増加する。ダウンセットされたダイパッド
（１２）は外部のヒートシンクにダイ取付けパッド（１
２）の直接的な熱接触を与え、パッケージの内部のヒー
ドスラックの必要性を除く。露出されたダイパッド（１
２）は、またＲＦの接地接続としてＲＦ回路の接地面に
も用いることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体装置のパケージ、およびより詳細には、パッケージの
一面に露出したダウンセットされた半導体ダイ取付けパ
ッドを有するリードフレームに関する。
【０００２】
【従来技術】高電力を消費し、高周波電気通信に使用さ
れるパワー半導体装置や他のトランジスタ、および集積
回路装置は、一般に、半導体装置によって発生される熱
を消散するため、また装置に対してＲＦ接地を与えるた
めにヒートシンク（またはヒートスラッグ）（heat sin
k (or heat slug)) でパッケージされる。このヒートス
ラッグは、半導体装置に隣接して、或いは半導体装置に
対して位置され、パッケージの封緘材料を通して露出さ
れたヒートスラッグの一表面のある半導体装置パッケー
ジ内に封緘される。リードフレームに沿うヒートスラッ
グの追加は、追加の組み立てテップ、追加の装置を必要
とし、パッケージのコストを増加する。またヒートスラ
ッグと半導体装置間の空間はパッケージの問題と装置の
故障の原因となる。大きな、薄い形状のパッケージは、
「ポップコーン・クラック」が半導体装置とプリント配
線基板（PWB:Printed Wiring Board) のはんだ付けをす
る間に起きないことを保証するために、「ドライパッキ
ング(dry packing) 」を必要とする。「ポップコーン・
クラック」は、一般に急速加熱、および大きなダイパッ
ドと半導体装置のパッケージの薄い底にあるプラスチッ
ク間に生じる湿気の広がりによって起きる。
【０００３】パッケージにおけるヒートスラッグの使用
は、パッケージの全体の内部高さの大きな部分を必要と
し、このアプローチが、薄い形状のパッケージに用いら
れることを妨げる。薄い形状のパッケージは、ディスク
装置、ノート型コンピュータ、セルラー電話器、ＰＣＭ
ＣＩＡカード、パーソナル・ディジタル・補助装置およ
びポータブルな消費者用の電子装置などの装置において
は、しばしば必要である。
【０００４】
【発明が解決しようとする課題】本発明は、上記のニー
ズを満たすものである。
【０００５】
【課題を解決するための手段】本発明は、半導体装置と
共に用いられるリードフレームに関する。このリードフ
レームは、第１の水平面にリードフレームの複数のリー
ドと前記第１の面から第２の面にダウンセットされたダ
イ取付けパッドを有し、前記ダウンセットされたダイ取
付けパッドの一部が封緘しているパッケージに、また封
緘しているパッケージを通して拡がっている。リードフ
レームの製造おいては、リードフレームのリードとダイ
取付けパッドを有するリードフレームが形成される。こ
のダイ取付けパッドは、リードフレームの面より下に、
水平な面にダウンセットされ、このダイ取付けパッドに
ウイングがダイ取付けパッドの面から上方で、かつ外側
に延びるように形成される。本発明のよる技術的利点
は、その目的と同様に、添付図面と特許請求の範囲に記
載された新規な特徴に関連して、本発明の好適な実施の
形態についての以下の記載から明らかになるであろう。
【０００６】
【実施の形態】図１−図１４に記載されたように、本発
明は、現在の製造工程および組み立て装置を基本にして
用いることができる、単一片の深くダウンセットされ
た、露出されたリードフレームに関する。単一のリード
フレームは、半導体ダイが取り付けられるダウンセット
あるいはキャビティーのあるダイ取付けパッドを有して
いる。これは外部の熱消散器および熱面にダイ取付けパ
ッドを直接接触し、内部の熱スラッグを除いている。半
導体ダイをダウンセットされた取付けパッドに取り付け
ることによって、標準の厚さのダイを用いることがで
き、薄いパッケージを提供することができる。他の利点
は、アップヒルボンディングの使用、大きな直径のボン
ドワイヤー、導電性の露出したＲＦ接地面、パッケージ
高さの減少、および底のプラスチックがポップコーン・
クラックを形成しない、底にあるプラスチックの薄い層
の除去などを有している。リードフレームは、通常リー
ドフレームのマトリックスいおいて、一面にリードフレ
ームのリードと他の低い面に形成されたリードフレーム
のダイ取付けパッドを伴って形成される。取付けパッド
の端は、湿気の進入がないように、またダイ取付けパッ
ドの機械的強度を与えるために、且つプラスチックのモ
ールド・ロッキングをリードフレームに与えるために上
方に形成される。
【０００７】図１は、リード１１の面Ａ（図３）より下
にダウンセットされているダイ取付けパッド１２を有す
るダウンセットされたダイパッドのリードフレームの上
面図である。ダイパッド１２は、図１の実施の形態にお
いては、リードフレーム１１に向かって、上方と外方に
延びる、ダイパッドの向かい合った端に側面１７と１８
を有している。側面１７と１８は、以下ウイングと呼ば
れる。ダイパッド１２は、またダイパッド１２から上方
と外方に延びるウイング１４と１５を有し、リードフレ
ームのリード１１と、或いはリード１１に接続されてい
るか、接近している。図示されているように、１１ａ，
１１ｂ，１１ｃ，１１ｄ，１１ｅおよび１１ｆで示され
るリードフレームのリードはそれぞれウイング１４と１
５に接続されている。他のリードフレームのリード１１
は、それがらダイパット１２上に取付けられた半導体ダ
イ表面２０ａ（図２）に分離されたワイヤーボンド接続
を行うために用いられるので、ダイパッド１２には取り
付けられていない。リードフレームのリード１１ａ−１
１ｆは、接地接続を与え、また適切な所にダイパッドを
保持するために用いることができる。パッケージ２１の
アウトラインが示されている。
【０００８】図２は、図１の２−２線に沿った断面図で
ある。ダイパッド１２の面から外方に、そして上方に延
びているダイパッド１２のウイング１８と１７が示され
ている。幾つかの実施の形態においては、ダイ２０の上
面２０ａが、ウイング１７と１８の先端より下にあるこ
とを示す、半導体ダイ２０のアウトラインが図示されて
いる。ダイパッド１２の底面１２ａは、パッケージ２１
の表面に露出されいて、ダイパッド１２からパッケージ
２１の外側に熱伝達のための、良好な熱結合点を与え
る。ウイング１４と１５ばかりでなく、ウイング１７と
１８は、外側のダイパッドとプラスチックの境界１２ｂ
から半導体ダイへ、（図５（ｂ）に関して以下に述べら
れる）湿気の通路を増大し、高周波半導体装置用のＲＦ
シールドを与える。図３は、図１の３−３線に沿った断
面図であるダイパッドのウイング１４と１５は、上方
に、そして外方に延び、ダイの外側のパッドとプラスチ
ック・パッケージとの境界からの湿気の通路を延ばして
いる。リードフレーム１１ｅと１１ｂは、それぞれ１４
と１５におけるダイパッドのウイングに接続されている
ことを示している。
【０００９】図４は、ダウンセットされたリードフレー
ムの他の実施の形態である。リードフレーム３０は、リ
ードフレームの両側にある複数のリード３６を有するダ
ウンセットされたダイパッド３１を有する。ダイパッド
３１は、パッド面の両側から外方に、そして上方に延び
るウイング３４と３５と、ダイパッド３１の両端部から
外方に、そして上方に延びるウイング３２と３３を有し
ている。リードフレームのリード３６はダイパッド３１
の側に沿っている。エンドリード３７と３８はダイパッ
ド３１に接続され、接地接続として用いられる。リード
フレームのリード３６に接続されたいろいろなコンタク
トパッドを有するダイパッド３１に取付けられた半導体
ダイ３９が示されている。例えば、ワイヤーボンド３６
ａはボンドパッド３６ｂに接続されている。全体のパッ
ケージのアウトラインが４０として示されている。図５
（ａ）は、図４のリードフレームとパッケージの５−５
線に沿った断面図である。上方に、そして外方に延びる
ウイング３４と３５を有するダイパッド３１が示されて
いる。ウイング３４と３５は、アウトラインで示される
プラスチックパケージ４０内にリードフレームのロック
を助ける。ダイ３９に隣接し、パッケージ４０を通して
延びるリードフレームのリード３６が示されている。パ
ッケージのための温度通路を与える、パッケージの一表
面にあるダイパッド３１の表面３１ａが示されている。
【００１０】図５（ｂ）は、ウイング、例えばウイング
３４のまわりに延びる、外部からの湿気の進入を抑制す
る通路３４ａを示している。ウイング３４はパッケージ
のプラスチックと取付けパッドとの境界３１ｂに始まる
潜在的な湿気の通路を延ばしている。図６は、パッケー
ジ４０の内部と外部を示す、図４のリードフレームとパ
ッケージを部分的に切り取った側面図である。ウイング
３３に接続されているリードフィンガー３８が示されて
いる。ダイ３９はダウンセットされたダイパッド３１に
取り付けられている。リード３６はパッケージ４０の外
へ延び、表面に対して装置の取付けを与えるように形成
されている。図７（ａ）は、深いダウンセットを達成す
るための、多段階にダウンセットするアプローチを示し
ている。第１段階は４４に生じ、第２段階は４５に生じ
る。パッケージのアウトラインはＰで示されている。図
７（ｂ）は、図７（ａ）のダウンセットされたリードフ
レームの７−７線に沿った断面図である。図８は、中央
のダウンセットされたダイパッドを示す、８−８線に沿
った断面図である。ダウンセットとそれに関連する部分
の構造は、図８には示されていない。図示を明瞭にする
ために、４１，４４および４２で示す付加的なダウンセ
ットのみが示されている。第１のダウンセット４４は標
準的なリードフレームと標準的なダイの厚さにマッチす
るようにセットされている。ダウンセット４５は、パッ
ケージの底面にあるダイ取付けパッドを露出するために
必要な距離を変換するようにセットされる。二つのダウ
ンセット４４，４５は互いに９０°の角度のあり、パッ
ケージのモールド中にキャビティーモールドの底に対し
てダイ取付けパッド４１を保持するために力を与える。
リードフレームのレベル４２は、（図示されていない）
半導体ダイへの任意のワイヤーボンドの接地を行うため
に用いることができる。
【００１１】コーナー４６は、湿気の通路を増加し、三
つの９０°の方向転換あるいはコーナーを導入すること
により、湿気の浸透を抑制するために、スタンピング、
エッチング、あるいは同様な方法で形成される。これら
のコーナーは図７（ｃ）により詳細に示されている。コ
ーナー５６，５７，および５８は、湿気のパッケージへ
の進入を阻止するために、湿気の通路を増加する。ダイ
パッドとプラスチックの境界が５５ａに示されている。
湿気の通路５５の増大した長さが、コーナー５６，５
７，および５８を示す矢印によって示されている。図９
は、パッケージの表面５０で露出されたダウンセットさ
れたダイパッド５２を有する半導体パッケージを示す。
リード５１を有するパッケージ６０は、パッケージ６０
の底面５０で露出されたダウンセットされたダイパッド
の底面５２を有している。パッケージ６０はヒートシン
ク表面に取付けられた底面５２によって取り付けること
ができる。ダイパッドとパッケージの境界５３は一般に
金属からプラスチックへの境界である。ヒートシンクの
境界（図示せず）への露出されたダイパッドは、標準的
な表面取付けはんだ技術あるいは熱伝導性化合物を使用
して達成することができる。露出されたパッド５２とヒ
ートシンク間の空隙が増加した熱性能を除去するであろ
う。
【００１２】図１０（ａ）は、半導体装置の上部にダイ
パッドを配置するために形成された、リード７０ａのあ
るダウンセットされたダイパッドを有する本発明の第４
の実施の形態を示す。ダウンセットされたリードフレー
ム７０は、ダウンセットされた（あるいは図示されるよ
うに、アップセットされた）ダイパッド７１を有してい
る。パッケージのアウトラインは、７４で示されてお
り、パッケージ７４を通して延びるダイパッド７１の底
面７５を有している。図１０（ｂ）は、パッケージの上
部に取付けられたヒートシンク７２を有す図１０（ａ）
のパッケージを示す。パッケージの上部のヒートシング
で、半導体装置によって発生された熱が、通常の空気の
流通あるいはファンによる空気の流通によって、散らさ
れたり、奪われたりする。図１０（ｃ）は、熱ダイパッ
ドの露出した表面７３に接触しているパッケージの上部
に接し、且つ上部を横切って延びる、熱消散チップある
いはフィンガーのある図１０（ａ）の装置を示す。図１
１は、ヒートシンクに、プリント配線基板を通して熱伝
導性の通路を有するダウンセットされたダイパッド装置
とプリント配線基板の組み合わせを示す。ダウンセット
されたリードフレーム８１は、リードフレーム上に取付
けられた半導体ダイ８３のあるダイパッド８２を有して
いる。半導体装置パッケージは７９のアウトラインで示
されている。ダイ取付けパッド８２はパッケージ７９を
通して拡がる面８２ａを有している。パッケージ７９
は、複数の熱伝導性の通路８５上に、熱的に接触して取
付けられたダイパッド８２の面８２ａのあるプリントさ
れた配線基板８４上に取付けられる。良好な熱接触を保
証するために、例えばグリース、エポキシ或いは半だ８
７のような熱伝導性材料が、ダイパッド面８２ａと通路
８５の端部の間に配置される。プリント回路基板８４を
通して延びる任意の接地面８９が示されている。
【００１３】ヒートシンク８６が通路８５の下に、熱接
触して取付けられる。グリース８８が、通路８５とヒー
トシンク８６の間の良好な熱接触を保証するために、プ
リント配線基板８４とヒートシンク８６の間に配置され
る。図１１の形状は、パッケージに内部ヒートスラッグ
を持たずに、適切な熱伝達を保証するために、大きな露
出した熱伝導性領域を外部のヒートシンク８６に与える
ている。図１２は、図１１に示されたような半導体装置
とプリント基板の組み合わせであるが、この実施の形態
においては、固体の熱消散器８６ａがプリント回路基板
８４を通して、露出したダイパッド８２の面８２ａに直
接接触している。この熱発散器８６ａは通路８５より効
果的な熱通路を与え、プリント回路基板の貴重なスペー
スを無駄使いすることがない。図１３は、半導体の取付
け領域８６のそれぞれの側に大きな熱伝導性パッド８１
と８２のあるプリント配線基板８０、および二つの大き
な領域を結合する半導体装置取付け領域８６上に拡がる
熱伝導性パッド８３を示している。プリント配線回路基
板の導体８４と８５が取付け領域８６に隣接して示され
ている。図１４は、プリント配線基板の導体８４と８５
に接続された半導体のリード８７および熱伝導性パッド
８３に接触して取り付けられているダウンセットされた
熱ダイパッドのあるダウンセットされたリードフレーム
装置８７を有する図１３のプリント配線基板８０を示し
ている。大きな熱伝導性領域８１と８２は、半導体装置
８７によって発生される熱を消散するための大きな表面
領域を与える。
【００１４】以上の記載に関連して、以下の各項を開示
する。 （１）半導体装置と共に使用するリードフレームであっ
て、第１の水平面にあるリードフレームの複数のリード
と、前記第１の水平面から第２の面へダウンセットされ
たダイ取付けパッド、このダウンセットされたダイ取付
けパッドはベースと前記ベースから延びる複数のウイン
グを有することを特徴とするリードフレーム。 （２）前記リードフレームのリードの少なくともいくつ
かは前記ダウンセットされたダイ取付けパッドに取付け
らえていることを特徴とする前記（１）のリードフレー
ム。 （３）前記ダウンセットは多段階ダウンセットであるこ
とを特徴とする前記（１）のリードフレーム。 （４）半導体装置と共に使用するリードフレームであっ
て、第１の水平面にあるリードフレームの複数のリード
と、前記第１の水平面から第２の面へダウンセットされ
たベースを含み、前記ベースから外方に、且つ上方に延
びる複数のウイングを有するダイ取付けパッドと、ダウ
ンセットされたダイパッドに取付けられたリードフレー
ムの少なくとも一つのリードと、を有することを特徴と
するリードフレーム。 （５）半導体ダイ、リードフレームおよびプラスチック
封緘体を有する半導体装置であって、第１の水平面にあ
るリードフレームの複数のリードと、前記第１の水平面
から第２の面へダウンセットされたダイ取付けパッド
と、リードフレームのリードの一部、半導体ダイ、およ
びダウンセットされたダイ取付けパッドの一部を封緘す
る封緘パッケージを備え、前記ダウンセットされたダイ
取付けパッドは前記封緘パッケージに、かつ前記封緘パ
ッケージを通して延びていることを特徴とする半導体装
置。 （６）前記ダウンセットされたダイ取付けパッドは前記
半導体ダイに直接的な熱通路を与えることを特徴とする
前記（５）に記載の装置。 （７）前記ダウンセットされたダイ取付けパッドは前記
半導体ダイに対して熱電導面として働くことを特徴とす
る前記（５）に記載の装置。 （８）前記リードフレームのリードは、パッケージがプ
リント配線基板上に取付けられたとき、半導体装置パッ
ケージの上側を通して拡がるダイパッドを配置するため
に形成されていることを特徴とする前記（５）に記載の
装置。 （９）プリント回路基板とパッケージの上部にある露出
したダイパッドに接触している熱消散器を組み合わせた
ことを特徴とする前記（５）に記載の装置。 （１０）半導体装置用のリードフレームを製造する方法
であって、ダイ取付けパッドとリードフレームのリード
を含むリードフレームを形成し、前記リードフレームの
リード面より下で、且つ水平な面にダイ取付けパッドを
ダウンセットし、且つ前記ダイ取付けパッドの面から上
方に延びるウイングを前記ダイ取付けパッドに形成する
方法。 （１１）前記リードフレームはエッチングにより形成さ
れることを特徴とする前記（１０）に記載の方法。 （１２）前記リードフレームはスタンピングにより形成
されることを特徴とする前記（１０）に記載の方法。 （１３）ダイ取付けパッド上に第２のダウンセットを形
成するステップを含むことを特徴とする前記（１０）に
記載の方法。 （１４）前記ダウンセットされたダイパッドの周りに湿
気の浸透を抑制するコーナーを形成するステップを含む
ことを特徴とする前記（１０）に記載の方法。 （１５）前記ダイパッドとパッケージのプラスチック間
に積極的なロッキングを与えるために、外方に傾斜し
た、ダイ取付けパッドのウイングを形成するステップを
含むことを特徴とする前記（１０）に記載の方法。 （１６）湿気の通路を増加し、パッケージへの湿気の浸
透を妨げるために、外方に傾斜した、ダイ取付けパッド
のウイングを形成するステップを含むことを特徴とする
前記（１０）に記載の方法。 （１７）半導体装置用のリードフレームを製造する方法
であって、第１の水平面に複数のリードフレームのリー
ドを形成し、前記第１の水平面から第２の面へダウンセ
ットされたダイ取付けパッドを形成し、前記ダウンセッ
トされたダイ取付けパッド上に半導体ダイを取付け、且
つリードフレームのリードの一部、半導体ダイ、および
前記ダウンセットされたダイ取付けパッドの一部を封緘
し、前記ダウンセットされたダイ取付けパッドは前記包
んでいるパッケージにおよびパッケージを通して、延び
ていることを特徴とする方法。 （１８）ダウンセットされたダイパッドの周りに湿気の
浸透を抑制するための、ダウンセットされたダイパッド
上に段付きコーナーを含むことを特徴とする前記（１）
に記載の半導体装置。 （１９）半導体装置とプリント配線基板の組み合わせで
あって、半導体パッケージの第１の表面に、また表面を
通して延びるダウンセットされたダイ取付けパッドを含
む、第１の表面を有するパッケージされた半導体装置
と、第１と第２の面を有するプリント配線基板と、第１
と第２の面の間のプリント配線基板を通して延びる少な
くとも一つの熱伝導性通路と、前記熱伝導性通路に熱接
触するヒートシンクと、前記プリント配線基板の第１の
表面上の熱伝導性通路に熱接触する第１の面を通して延
びるダウンセットされたダイ取付けパッドのある前記プ
リント配線基板の第１の面上に取付けられたパックされ
た半導体装置、を有する組み合わせ。 （２０）ダウンセットされたダイパッドと前記プリント
配線基板の第１の面の間に熱伝導性材料を含み、且つ前
記ヒートシンクと前記プリント配線基板の第２の面の間
に熱伝導性材料を含むことを特徴とする前記（１９）に
記載の組み合わせ。 （２１）半導体装置とプリント配線基板の組み合わせで
あって、プリント配線基板の一面上に第１と第２の熱伝
導性領域を有するプリント配線基板と、第１と第２の熱
伝導性領域の間にあって、それらを結合する第３の熱伝
導性領域と、前記第３の熱伝導性領域にわたって、前記
プリント配線基板に取付けられ、半導体パッケージの表
面を通して延びるダウンセットされた熱伝導性ダイ取付
けパッド、前記第３の熱伝導性領域と熱伝導接触してい
る前記熱伝導性ダイパッドを有する半導体装置と、を有
することを特徴とする組み合わせ。 （２２）本発明は、現在の製造工程に用いることができ
る単一片の深くダウンセットされた露出したリードフレ
ーム（１０）である。単一のリードフレーム（１０）
は、半導体ダイが取り付けられたダウンセットあるいは
キャビティーで形成されたダイ取付けパッド（１２）を
有している。ウング（１４，１５，１７，１８）は半導
体パッケージ（２１）にダイパッドをロックし、潜在的
な湿気の通路（３４ａ）の長さを増加する。ダウンセッ
トされたダイパッド（１２）は外部のヒートシンクにダ
イ取付けパッド（１２）の直接的な熱接触を与え、パッ
ケージの内部のヒードスラックの必要性を除く。露出さ
れたダイパッド（１２）は、またＲＦの接地接続として
ＲＦ回路の接地面にも用いることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるダウンセット
されたダイパッドリードフレームの上面図である。
【図２】図１のリードフレームの２−２線に沿った断面
図である。
【図３】図１のリードフレームの３−３線に沿った断面
図である。
【図４】本発明の第２の実施の形態によるダウンセット
されたダイパッドリードフレームの上面図である。
【図５】（ａ）は図４のリードフレームの５−５線に沿
った断面図、（ｂ）は湿気の進入を抑制するための図で
ある。
【図６】図４のリードフレームの部分断面図である。
【図７】（ａ）は多段階ダウンセットを有する本発明の
第３の実施の形態によるダウンセットされたリードフレ
ーム／ダイパッドの上面図、（ｂ）は図７の７−７線に
沿った断面図、（ｃ）はは湿気の進入を抑制するための
図を示す。
【図８】ダウンセットされたダイパッドの中央部分の部
分側面図を示す。
【図９】パッケージの底面上の熱伝導性と導電性のある
露出したダイ取付けパッドである。
【図１０】（ａ）は本発明の第４の実施の形態によるパ
ッケージの上部にダイパッドを配置するために形成され
たリードのあるダウンセットされた熱ダイパッド、
（ｂ）および（ｃ）はダウンセットされた熱ダイパッド
に接触している熱消散器を有する図である。
【図１１】プリント配線基板を通してヒートシンクへの
熱伝導性通路を有する、ダウンセットされたダイパッド
装置とプリント配線基板の組み合わせを示す。
【図１２】ダウンセットされた熱ダイパッドに直接接触
しているプリント配線基板を通して拡がるヒートシンク
のある、図１１の他の実施の形態を示す。
【図１３】半導体取付け領域の各側上に大きな熱伝導性
パッド、および二つの大きな領域を結合する装置取付け
領域上に拡がる熱伝導性パッドのあるプリント配線基板
を示す。
【図１４】プリント配線基板に取り付けられた装置を有
する図１３のプリント配線基板を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デニス ディー ディヴィス アメリカ合衆国 テキサス州 75040 ガ ーランド マーズ ドライヴ 2106 (72)発明者 ディヴィッド アール キー アメリカ合衆国 テキサス州 75208 リ チャードソン アンブルサイド 1513 (72)発明者 ジェーシー クラーク アメリカ合衆国 テキサス州 75234 フ ァーマーズ ブランチ エリック レーン 2943 (72)発明者 スティーヴン ピー ラヴァーデ アメリカ合衆国 テキサス州 75234 ダ ラスフォールカーク ドライヴ 16206 (72)発明者 ハイ トラン アメリカ合衆国 テキサス州 75243 ダ ラスオーデリア 11480 アパートメント 133

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体装置と共に使用するリードフレーム
    であって、 第１の水平面にあるリードフレームの複数のリードと、 前記第１の水平面から第２の面へダウンセットされたダ
    イ取付けパッド、このダウンセットされたダイ取付けパ
    ッドはベースと前記ベースから延びる複数のウイングを
    有することを特徴とするリードフレーム。
  2. 【請求項２】半導体装置用のリードフレームを製造する
    方法であって、 ダイ取付けパッドとリードフレームのリードを含むリー
    ドフレームを形成し、 前記リードフレームのリード面より下で、且つ水平な面
    にダイ取付けパッドをダウンセットし、且つ前記ダイ取
    付けパッドの面から上方に延びるウイングを前記ダイ取
    付けパッドに形成する方法。
JP7292475A 1994-11-14 1995-11-10 パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法 Pending JPH08213536A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/337798 1994-11-14
US08/337,798 US5594234A (en) 1994-11-14 1994-11-14 Downset exposed die mount pad leadframe and package

Publications (1)

Publication Number Publication Date
JPH08213536A true JPH08213536A (ja) 1996-08-20

Family

ID=23322058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7292475A Pending JPH08213536A (ja) 1994-11-14 1995-11-10 パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法

Country Status (6)

Country Link
US (1) US5594234A (ja)
EP (1) EP0712160B1 (ja)
JP (1) JPH08213536A (ja)
KR (1) KR960019689A (ja)
DE (1) DE69528335T2 (ja)
TW (1) TW364194B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023126A (ja) * 2001-07-10 2003-01-24 Mitsumi Electric Co Ltd 半導体装置
US6608369B2 (en) 2000-06-01 2003-08-19 Seiko Epson Corporation Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR100421033B1 (ko) * 2000-11-22 2004-03-04 페어차일드코리아반도체 주식회사 열전달 효율이 높은 전력용 패키지
CN100435328C (zh) * 2005-12-12 2008-11-19 三菱电机株式会社 模塑封装件
JP2010040846A (ja) * 2008-08-06 2010-02-18 Yamaha Corp 半導体装置及び半導体装置の製造方法
JP2017015519A (ja) * 2015-06-30 2017-01-19 エスアイアイ・セミコンダクタ株式会社 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置
JP2017528004A (ja) * 2014-06-25 2017-09-21 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト チップキャリアを製造するためのストリップ構造基板、この種のチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7387253B1 (en) * 1996-09-03 2008-06-17 Hand Held Products, Inc. Optical reader system comprising local host processor and optical reader
JPH1065085A (ja) * 1996-06-28 1998-03-06 Siemens Ag パワーパッケージ内で使用するためのリードフレーム
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
US6046501A (en) * 1996-10-02 2000-04-04 Matsushita Electric Industrial Co., Ltd. RF-driven semiconductor device
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
KR19980067079A (ko) * 1997-01-31 1998-10-15 이대원 트랜지스터용 리드프레임 제조방법
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
US6072230A (en) * 1997-09-09 2000-06-06 Texas Instruments Incorporated Exposed leadframe for semiconductor packages and bend forming method of fabrication
EP0907307A1 (en) * 1997-10-03 1999-04-07 STMicroelectronics S.r.l. Heat sink for surface mount power packages
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
JP2924898B1 (ja) * 1998-06-19 1999-07-26 住友電気工業株式会社 リード用部材
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
EP0999591A1 (en) 1998-11-05 2000-05-10 Texas Instruments Incorporated Semiconductor package
US6303985B1 (en) 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
US6198163B1 (en) 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US6229202B1 (en) * 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow
KR20020007875A (ko) * 2000-07-19 2002-01-29 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임
US6696749B1 (en) * 2000-09-25 2004-02-24 Siliconware Precision Industries Co., Ltd. Package structure having tapering support bars and leads
DE20019053U1 (de) * 2000-11-09 2001-02-08 Bosch Gmbh Robert Kühlkörper-Leiterbahnen-Anordnung
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
US6720786B2 (en) 2001-07-25 2004-04-13 Integrated Device Technology, Inc. Lead formation, assembly strip test, and singulation system
MY130826A (en) * 2001-07-25 2007-07-31 Integrated Device Tech Lead formation, assembly strip test, and singulation method and system
US7154166B2 (en) * 2001-08-15 2006-12-26 Texas Instruments Incorporated Low profile ball-grid array package for high power
US6396130B1 (en) 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US6703692B1 (en) 2002-01-31 2004-03-09 Linear Technology Corp. Leadframe with support members
DE10205563B4 (de) * 2002-02-11 2009-06-10 Advanced Micro Devices, Inc., Sunnyvale Gehäustes Halbleiterbauelement mit zwei Die-Paddles sowie zugehöriges Herstellungsverfahren
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
US6996897B2 (en) * 2002-07-31 2006-02-14 Freescale Semiconductor, Inc. Method of making a mount for electronic devices
US7012324B2 (en) 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Lead frame with flag support structure
US20050110137A1 (en) * 2003-11-25 2005-05-26 Texas Instruments Incorporated Plastic dual-in-line packaging (PDIP) having enhanced heat dissipation
US7190056B2 (en) * 2004-03-31 2007-03-13 Nokia Corporation Thermally enhanced component interposer: finger and net structures
US20050224925A1 (en) * 2004-04-01 2005-10-13 Peter Chou Lead frame having a tilt flap for locking molding compound and semiconductor device having the same
US7084494B2 (en) * 2004-06-18 2006-08-01 Texas Instruments Incorporated Semiconductor package having integrated metal parts for thermal enhancement
US7476976B2 (en) * 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs
US7615851B2 (en) * 2005-04-23 2009-11-10 Stats Chippac Ltd. Integrated circuit package system
US7833840B2 (en) * 2006-08-03 2010-11-16 Stats Chippac Ltd. Integrated circuit package system with down-set die pad and method of manufacture thereof
US20080080142A1 (en) * 2006-09-28 2008-04-03 Mediatek Inc. Electronic devices with enhanced heat spreading
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
DE102007009521B4 (de) * 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
US20090166826A1 (en) * 2007-12-27 2009-07-02 Janducayan Omar A Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages
US7952834B2 (en) * 2008-02-22 2011-05-31 Seagate Technology Llc Flex circuit assembly with thermal energy dissipation
TWI355220B (en) 2008-07-14 2011-12-21 Unimicron Technology Corp Circuit board structure
US8669777B2 (en) 2010-10-27 2014-03-11 Seagate Technology Llc Assessing connection joint coverage between a device and a printed circuit board
US9349628B2 (en) 2013-02-25 2016-05-24 Advanced Micro Devices, Inc. Method and an alignment plate for engaging a stiffener frame and a circuit board
CN104867838B (zh) 2014-02-25 2019-01-08 恩智浦美国有限公司 具有预模制管芯的半导体管芯封装
CN105895612B (zh) * 2015-01-15 2020-04-24 恩智浦美国有限公司 带有散热引线框的半导体器件
US9355945B1 (en) * 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame
FR3065112A1 (fr) * 2017-04-11 2018-10-12 Valeo Systemes De Controle Moteur Unite electronique et dispositif electrique comprenant ladite unite electronique
CN109841590A (zh) 2017-11-28 2019-06-04 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
CN109904136A (zh) 2017-12-07 2019-06-18 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
US11031350B2 (en) * 2017-12-26 2021-06-08 Stmicroelectronics, Inc. Leadframe with pad anchoring members and method of forming the same
US10515880B2 (en) 2018-03-16 2019-12-24 Nxp Usa, Inc Lead frame with bendable leads
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5558557A (en) * 1978-10-25 1980-05-01 Hitachi Ltd Resin mold type electronic component and lead frame used therefor
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JPS6466959A (en) * 1987-09-07 1989-03-13 Nec Corp Resin seal type semiconductor device
US5440170A (en) * 1990-09-10 1995-08-08 Fujitsu Limited Semiconductor device having a die pad with rounded edges and its manufacturing method
JPH0529529A (ja) * 1991-07-24 1993-02-05 Matsushita Electron Corp 樹脂封止型半導体装置
KR930014916A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
US5252783A (en) * 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
JPH0661408A (ja) * 1992-08-10 1994-03-04 Rohm Co Ltd 表面実装型半導体装置
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608369B2 (en) 2000-06-01 2003-08-19 Seiko Epson Corporation Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR100421033B1 (ko) * 2000-11-22 2004-03-04 페어차일드코리아반도체 주식회사 열전달 효율이 높은 전력용 패키지
JP2003023126A (ja) * 2001-07-10 2003-01-24 Mitsumi Electric Co Ltd 半導体装置
CN100435328C (zh) * 2005-12-12 2008-11-19 三菱电机株式会社 模塑封装件
US8569871B2 (en) 2005-12-12 2013-10-29 Mitsubishi Electric Corporation Semiconductor device having a molded package
JP2010040846A (ja) * 2008-08-06 2010-02-18 Yamaha Corp 半導体装置及び半導体装置の製造方法
JP2017528004A (ja) * 2014-06-25 2017-09-21 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト チップキャリアを製造するためのストリップ構造基板、この種のチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法
JP2017015519A (ja) * 2015-06-30 2017-01-19 エスアイアイ・セミコンダクタ株式会社 半導体装置の実装状態の検査方法および実装基板に実装された半導体装置

Also Published As

Publication number Publication date
US5594234A (en) 1997-01-14
EP0712160A3 (en) 1998-04-01
TW364194B (en) 1999-07-11
DE69528335D1 (de) 2002-10-31
KR960019689A (ko) 1996-06-17
DE69528335T2 (de) 2003-06-05
EP0712160B1 (en) 2002-09-25
EP0712160A2 (en) 1996-05-15

Similar Documents

Publication Publication Date Title
JPH08213536A (ja) パッケージの一面に露出した半導体ダイ取付けパッドを有するダウンセットされたリードフレームおよびその製造方法
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US7061080B2 (en) Power module package having improved heat dissipating capability
US6873041B1 (en) Power semiconductor package with strap
US7323769B2 (en) High performance chip scale leadframe package with thermal dissipating structure and annular element and method of manufacturing package
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
KR101391924B1 (ko) 반도체 패키지
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
JP2982126B2 (ja) 半導体装置およびその製造方法
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
KR20020095053A (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
US6639306B2 (en) Semiconductor package having a die pad with downward-extended tabs
KR960039449A (ko) 반도체 패키지, 리드프레임 및 제조방법
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
JP2651427B2 (ja) 半導体装置の製造方法
US20010040300A1 (en) Semiconductor package with heat dissipation opening
US20060145312A1 (en) Dual flat non-leaded semiconductor package
JPH0637217A (ja) 半導体装置
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP2713141B2 (ja) 半導体装置
JP2003007967A (ja) 半導体装置およびその製造方法並びに実装構造体
KR200149912Y1 (ko) 반도체 패키지
JP2504262Y2 (ja) 半導体モジュ―ル