KR20020007875A - 반도체 패키지 제조용 리드프레임 - Google Patents

반도체 패키지 제조용 리드프레임 Download PDF

Info

Publication number
KR20020007875A
KR20020007875A KR1020000041402A KR20000041402A KR20020007875A KR 20020007875 A KR20020007875 A KR 20020007875A KR 1020000041402 A KR1020000041402 A KR 1020000041402A KR 20000041402 A KR20000041402 A KR 20000041402A KR 20020007875 A KR20020007875 A KR 20020007875A
Authority
KR
South Korea
Prior art keywords
semiconductor package
chip
mounting plate
semiconductor
leadframe
Prior art date
Application number
KR1020000041402A
Other languages
English (en)
Inventor
전주현
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000041402A priority Critical patent/KR20020007875A/ko
Publication of KR20020007875A publication Critical patent/KR20020007875A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로서, 다수의 칩이 적층된 반도체 패키지에서 반도체 칩의 그라운딩 와이어 본딩영역을 넓혀줄 수 있도록 반도체 패키지 제조용 리드프레임의 타이바에 다단의 다운셋팅부를 형성하는 동시에 각각의 다운셋팅부를 연결하여 그라운딩 와이어용 그라운딩 링을 만들어줌으로써, 그라운딩 와이어의 견고한 본딩상태를 유지할 수 있고, 그라운딩 와이어 본딩 작업이 용이하게 이루어지도록 한 반도체 패키지 제조용 리드프레임을 제공하고자 한 것이다.

Description

반도체 패키지 제조용 리드프레임{Leadframe for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로서, 더욱 상세하게는 리드프레임의 타이바에 다단계로 단차진 다운셋팅부를 형성하는 동시에 다운셋팅부를 그라운드 링으로 연결하여 이루어진 구조의 반도체 패키지 제조용 리드프레임에 관한 것이다.
통상적으로 반도체 패키지 제조용 리드프레임은 첨부한 도 3a에 도시한 바와 같이 프레임 형태의 사이드레일(28)과, 반도체 칩이 실장되는 칩탑재판(12)과, 상기 사이드레일(28)에 칩탑재판(12)이 지지/고정되도록 칩탑재판(12)의 각 모서리와 상기 사이드레일(28)을 연결하고 있는 타이바(14)와, 상기 사이드레일(28)의 사방으로부터 상기 칩탑재판(12)의 사방에 인접되는 거리까지 소정의 길이로 연장되어 형성된 다수의 리드(20)로 구성되어 있고, 특히 상기 타이바(14)는 사이드레일(28)로부터 칩탑재판(12)까지 소정의 경사각으로 경사지게 형성되어 있다.
상기와 같은 구조의 리드프레임(10b)을 이용한 반도체 패키지(300)는 상기 리드프레임(10b)의 칩탑재판(12)에 반도체 칩(22)을 부착하는 공정과, 상기 리드프레임(10b)의 리드(20)와 반도체 칩(22)의 본딩패드간에 와이어(24)를 연결하는 공정과, 상기 반도체 칩(22)과 리드(20)와 와이어(24)등을 외부로부터 보호하기 위하여 수지(26)로 몰딩하는 공정등을 거쳐 첨부한 도 3b에 도시한 바와 같은 구조로 제조된다.
한편, 첨부한 도 3b에 도시한 바와 같이 반도체 칩(22)이 2개이상 적층되어 구성된 반도체 패키지(300)에 있어서, 각각의 반도체 칩으로부터 그라운딩(접지)용 와이어(24)가 칩탑재판(12)의 테두리 상면에 본딩된다.
그러나, 상기와 같이 다수의 칩이 적층된 반도체 패키지에서 각각의 반도체 칩의 그라운딩용 와이어는 상하로 길게 늘어지며 본딩되어짐에 따라 그 본딩상태가 불안정하고, 다수의 칩을 칩탑재판에 동시에 그라운딩시키기에는 칩탑재판이 좁아 그라운딩 와이어의 본딩 작업이 어려운 단점이 있다.
따라서, 본 발명은 상기와 같은 점을 감안하여 다수의 칩이 적층된 반도체 패키지에서 반도체 칩의 그라운딩 와이어 본딩영역을 넓혀줄 수 있도록 반도체 패키지 제조용 리드프레임의 타이바에 다단의 다운셋팅부를 형성하는 동시에 각각의 다운셋팅부를 연결하여 그라운딩 와이어용 그라운딩 링을 만들어줌으로써, 그라운딩 와이어의 견고한 본딩상태를 유지할 수 있고, 그라운딩 와이어 본딩 작업이 용이하게 이루어지도록 한 반도체 패키지 제조용 리드프레임을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지 제조용 리드프레임을 나타내는 평면도,
도 2a,2b는 본 발명의 리드프레임이 적용된 반도체 패키지를 나타내는 단면도,
도 3a,3b는 종래의 반도체 패키지 제조용 리드프레임과, 이를 이용한 반도체 패키지를 나타내는 평면도 및 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10a,10b : 리드프레임 12 : 칩탑재판
14 : 타이바 16 : 그라운드 링
18 : 다운셋팅부 20 : 리드
22 : 반도체 칩 24 : 와이어
26 : 수지 28 : 사이드레일
100,200,300 : 반도체 패키지
이하, 첨부도면을 참조로 본 발명을 상세하게 설명하면 다음과 같다.
상기한 목적을 달성하기 위한 본 발명은 사이드레일(28)과, 반도체 칩(22)이 실장되는 칩탑재판(12)과, 상기 사이드레일(28)에 칩탑재판(12)이 지지/고정되도록 칩탑재판(12)의 각 모서리와 상기 사이드레일(28)을 연결하고 있는 타이바(14)와, 상기 사이드레일(28)의 사방으로부터 상기 칩탑재판(12)의 사방에 인접되는 거리까지 소정의 길이로 연장되어 형성된 다수의 리드(20)로 구성된 반도체 패키지 제조용 리드프레임에 있어서, 상기 리드프레임(10a)의 타이바(14)에 다단으로 단차진 다운셋팅부(18)를 형성하고, 이 각각의 다운셋팅부(18)를 연결하여 그라운딩 와이어용 그라운딩 링(16)을 형성한 것을 특징으로 한다.
여기서 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 리드프레임을 나타내는 평면도로서, 상기 리드프레임(10a)은 다수의 반도체 패키지 영역이 스트립 형태로 형성되는데 골격 역할을 하는 사이드레일(28)과, 각각의 반도체 패키지 영역의 중앙에 위치되며 반도체 칩(22)이 실장되는 칩탑재판(12)과, 상기 사이드레일(28)에 칩탑재판(12)이 연결되어 지지/고정되도록 칩탑재판(12)의 각 모서리와 상기 사이드레일(28)을 연결하는 타이바(14)와, 상기 사이드레일(28)의 사방으로부터 상기 칩탑재판(12)의 사방에 인접되는 거리까지 소정의 길이로 연장되어 형성된 다수의 리드(20)로 구성되어 있다.
여기서, 상기 칩탑재판(12)과 사이드레일(28)을 연결하는 타이바(14)는 계단식으로 절곡된 다수의 다운셋팅부(18)가 포함되도록 형성되고, 일정 면적을 갖는 그라운딩 링(16)이 상기 다운셋팅부(18)를 서로 연결시킴에 따라 형성된다.
상기와 같은 구조로 이루어진 본 발명의 반도체 패키지 제조용 리드프레임을 이용하여 제조된 반도체 패키지를 첨부한 도 2a,2b를 참조로 설명하면 다음과 같다.
첨부한 도 2a의 반도체 패키지(100)는 리드프레임(10a)의 칩탑재판(12)에 서로 다른 크기(밑에서부터 큰 크기를 갖는)를 갖는 3개의 반도체 칩(22)이 전도성 물질인 범퍼 융착으로 적층되어 부착되고, 각각의 반도체 칩(22)과 각 리드(20)의 본딩패드가 와이어(24)로 연결되며, 상기 반도체 칩(22)과 와이어(24)와 칩탑재판(12)등이 외부로부터 보호받기 위하여 수지(26)로 몰딩되어진 구조로 되어 있다.
이때, 상기 와이어 본딩 공정시에 각각의 반도체 칩(22)의 그라운딩용 와이어(24)는 상기 타이바(14)의 다운셋팅부(18)를 연결하며 형성된 다수의 그라운딩 링(16)에 본딩되어 반도체 칩(22)의 접지가 이루어진다.
첨부한 도 2b의 반도체 패키지(200)는 칩탑재판(12)의 저면이 외부로 노출된 형태의 반도체 패키지로서, 마찬가지로 각각의 적층된 반도체 칩(22)으로부터 그라운딩 와이어(24)가 상기 타이바(14)의 다운셋팅부(18)를 연결하며 형성된 다수의 그라운딩 링(16)에 본딩됨에 따라 반도체 칩(22)의 접지가 이루어진다.
상기와 같이 반도체 칩이 적층된 구조의 반도체 패키지에 있어서, 각각의 반도체 칩(22)의 그라운딩 와이어(24)를 별도의 접지공간으로 만들어진 상기 그라운딩 링(16)에 본딩시킴에 따라 그라운딩 와이어의 본딩상태를 견고하게 유지시킬 수 있다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 리드프레임에 의하면, 리드프레임의 타이바에 다단의 다운셋팅부를 만들어주는 동시에 다수의 칩이 적층된 반도체 패키지에서 각각의 반도체 칩의 그라운딩 영역 면적을 크게 해줄 수 있도록 한 그라운딩 링을 상기 다운셋팅부를 연결시켜 만들어줌으로써, 각 공정간의 열에 의하여 칩탑재판에서는 온도변화가 일어나는 바, 종래에 칩탑재판에 그라운드 본딩된 와이어는 상기 칩탑재판의 온도변화에 따라 그 본딩상태가 약해지는 점을 완전히 해소하면서 각각의 반도체 칩의 그라운딩 와이어를 상기 그라운딩 링에 본딩시킴에 따라 그라운딩 와이어의 본딩상태를 견고하게 유지시킬 수 있는 장점이 있다.

Claims (2)

  1. 사이드레일과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드레일에 칩탑재판이 지지/고정되도록 칩탑재판의 각 모서리와 상기 사이드레일을 연결하고 있는 타이바와, 상기 사이드레일의 사방으로부터 상기 칩탑재판의 사방에 인접되는 거리까지 소정의 길이로 연장되어 형성된 다수의 리드로 구성된 반도체 패키지 제조용 리드프레임에 있어서,
    상기 리드프레임의 타이바에 다단으로 단차진 다운셋팅부를 형성하고, 이 각각의 다운셋팅부를 연결하여 링을 형성한 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  2. 제 1 항에 있어서, 상기 다운셋팅부는 한 개 이상으로 형성된 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
KR1020000041402A 2000-07-19 2000-07-19 반도체 패키지 제조용 리드프레임 KR20020007875A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000041402A KR20020007875A (ko) 2000-07-19 2000-07-19 반도체 패키지 제조용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000041402A KR20020007875A (ko) 2000-07-19 2000-07-19 반도체 패키지 제조용 리드프레임

Publications (1)

Publication Number Publication Date
KR20020007875A true KR20020007875A (ko) 2002-01-29

Family

ID=19678782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041402A KR20020007875A (ko) 2000-07-19 2000-07-19 반도체 패키지 제조용 리드프레임

Country Status (1)

Country Link
KR (1) KR20020007875A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058720B2 (en) 2008-11-19 2011-11-15 Mediatek Inc. Semiconductor package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206356A (ja) * 1991-11-15 1993-08-13 Ngk Spark Plug Co Ltd 集積回路用パッケージ
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
KR19990056764A (ko) * 1997-12-29 1999-07-15 김영환 볼 그리드 어레이 패키지
KR100212392B1 (ko) * 1996-10-04 1999-08-02 김규현 반도체 패키지
KR100213528B1 (en) * 1992-02-28 1999-08-02 Atotech Deutschland Gmbh Process for metallizing non-conducting surfaces and the use of hydroxymethylsulphinic acid in that process
KR20000009725A (ko) * 1998-07-28 2000-02-15 윤종용 플립 업 타입 또는 폴더 타입의 휴대용 전화단말기에서 플립이나 폴더를 열지않고 통화 가능한장치
KR100331073B1 (ko) * 1998-06-11 2002-05-09 마이클 디. 오브라이언 반도체패키지 구조

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206356A (ja) * 1991-11-15 1993-08-13 Ngk Spark Plug Co Ltd 集積回路用パッケージ
KR100213528B1 (en) * 1992-02-28 1999-08-02 Atotech Deutschland Gmbh Process for metallizing non-conducting surfaces and the use of hydroxymethylsulphinic acid in that process
US5594234A (en) * 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
KR100212392B1 (ko) * 1996-10-04 1999-08-02 김규현 반도체 패키지
KR19990056764A (ko) * 1997-12-29 1999-07-15 김영환 볼 그리드 어레이 패키지
KR100331073B1 (ko) * 1998-06-11 2002-05-09 마이클 디. 오브라이언 반도체패키지 구조
KR20000009725A (ko) * 1998-07-28 2000-02-15 윤종용 플립 업 타입 또는 폴더 타입의 휴대용 전화단말기에서 플립이나 폴더를 열지않고 통화 가능한장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058720B2 (en) 2008-11-19 2011-11-15 Mediatek Inc. Semiconductor package

Similar Documents

Publication Publication Date Title
KR100298692B1 (ko) 반도체패키지제조용리드프레임구조
US6617197B1 (en) Multi row leadless leadframe package
US6118174A (en) Bottom lead frame and bottom lead semiconductor package using the same
US5479050A (en) Leadframe with pedestal
KR101486790B1 (ko) 강성보강부를 갖는 마이크로 리드프레임
US5309019A (en) Low inductance lead frame for a semiconductor package
US20080197464A1 (en) Integrated Circuit Device Package with an Additional Contact Pad, a Lead Frame and an Electronic Device
US5834837A (en) Semiconductor package having leads with step-shaped dimples
US6885086B1 (en) Reduced copper lead frame for saw-singulated chip package
US20110278728A1 (en) Chip Packaging
US20020027270A1 (en) Semiconductor device having a die pad supported by a die pad supporter
US5914528A (en) Thermally-enhanced lead frame with reduced thermal gap
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR20020007875A (ko) 반도체 패키지 제조용 리드프레임
KR100726774B1 (ko) 다열 리드형 리드 프레임 및 이를 구비하는 다열 리드형반도체 패키지
KR0137068B1 (ko) 리드 프레임
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
US20230133029A1 (en) Leadframe with pre-separated leads
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100998037B1 (ko) 리이드 프레임 및, 그것을 구비한 반도체 팩키지
JPH02253650A (ja) リードフレーム
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR20010063243A (ko) 스위치 소자용 리드 프레임
JPS63199450A (ja) Sipの製造方法
KR200159486Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application