KR100331073B1 - 반도체패키지 구조 - Google Patents

반도체패키지 구조 Download PDF

Info

Publication number
KR100331073B1
KR100331073B1 KR1019980021721A KR19980021721A KR100331073B1 KR 100331073 B1 KR100331073 B1 KR 100331073B1 KR 1019980021721 A KR1019980021721 A KR 1019980021721A KR 19980021721 A KR19980021721 A KR 19980021721A KR 100331073 B1 KR100331073 B1 KR 100331073B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor package
present
leads
rows
Prior art date
Application number
KR1019980021721A
Other languages
English (en)
Other versions
KR20000001452A (ko
Inventor
정지영
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980021721A priority Critical patent/KR100331073B1/ko
Publication of KR20000001452A publication Critical patent/KR20000001452A/ko
Application granted granted Critical
Publication of KR100331073B1 publication Critical patent/KR100331073B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체패키지 구조에 관한 것이다.
종래의 반도체패키지는 리드프레임의 구조가 단수(단층)의 리드열을 갖는 구조로서 입출력 신호선의 처리에 한계가 있어 고밀도의 반도체패키지를 제공할 수 없다는 문제점이 있었다.
본발명에서는 리드의 다단구조를 실현할 경우 이와 같은 문제점을 해결할 수 있다는 점에 착안하여 새로운 형태의 리드프레임 구조를 갖는 반도체캐키지를 발명하게 된 것으로, 본 발명에서는 리드프레임(1)에 형성되는 리드를 다단으로 형성하되 상,하층의 리드열(2′)(2)에 위치하는 리드(20′)(20)가 지그재그형으로 배치되도록 하여 많은 수의 와이어(40)를 실장할 수 있도록 한 것이다.
따라서, 본 발명에 의하면 반도체캐키지의 고밀도화를 실현하면서도 상대적으로 그 크기를 소형화할 수 있는 효과를 제공하게 된다.

Description

반도체패키지 구조
본 발명은 반도체패키지 구조에 대한 것으로, 더욱 상세하게는 리드프레임에 형성되는 리드의 구성을 2단의 지그재그형 구조로 개량하여 좁은 공간에 리드의 수가 배가되도록 한 반도체패키지 구조에 관한 것이다.
일반적으로, 반도체패키지를 제조함에 있어서는 반도체칩(30)을 탑재하기 위한 탑재판(10)과 신호의 입출력을 전달하기 위한 많은 수의 리드(20)를 구비한 리드프레임(1)을 거의 필수적으로 사용하고 있다.
그런데, 한정된 크기의 리드프레임(1)에 반도체칩(30)과 대응하는 리드(20)를 만드다는 것은 기계장치의 구조적 한계로 인하여 인접한 리드(20)와 리드(20)간의 간격(피치)을 좁히는데 어느 정도 한계가 있는 것이며, 또한 리드(20)의 폭을 가늘게 만드는데도 와이어(40) 본딩을 위한 유효면적을 확보해야 하는 등의 난제를 해결해야 하는 어려움이 있는 것이다.
따라서, 종래에는 도2의 예시에서 보는 바와 같이 인접하는 리드(20)와 리드(20) 간의 간격을 최대한으로 좁히는데 그친 이른바 단층구조의 리드구성을 사용하는데 만족해야만 했었다.
그러나, 상기와 같은 반도체패키지의 구조는 입출력 신호선의 처리에 한계가 있어 고밀도의 반도체패키지를 제공할 수 없었으며, 더욱이 크기가 작고 두께가 얇은 고성능의 반도체패키지를 제조하는데에는 리드가 단층으로 구성된 리드프레임을 사용할 수가 없었다.
이에, 본 발명에서는 리드의 다단구조를 실현할 경우 이와 같은 문제점을 해결할 수 있다는 점에 착안하여 새로운 형태의 반도체캐키지를 발명하게 된 것으로써, 본 발명의 목적은 리드프레임에 형성되는 리드를 다단으로 형성하되 상하층에 위치하는 리드가 지그재그형으로 배치되도록 하여 리드 간의 전기적인 단락없이 많은 수의 와이어를 실장할 수 있도록 함으로써 반도체캐키지의 고밀도화를 실현하고 상대적으로 그 크기를 소형화 할 수 있도록 한 것이다.
도 1은 종래 일반 반도체패키지 구성도
도 2는 종래 반도체패키지의 제조과정에 있어서 리드프레임에 탑재된 반도체칩과 리드프레임에 형성된 리드를 와이어로 연결한 상태를 보인 예시도(부분도)
도 3은 본 발명의 반도체패키지 구성도
도 4는 본 발명에 적용되는 리드프레임 구조를 보인 것으로, 리드프레임에 탑재된 반도체칩과 리드프레임에 형성된 리드를 와이어로 연결한 상태를 보인 예시도(부분도)
도 5는 도 3의 입체적 구성도
도 6은 본 발명의 다른 실시예
(도면의 주요부분에 대한 부호의 설명)
1 ; 리드프레임 2, 2′ ; 리드열
3 ; 절연수단 10 ; 탑재판
20, 20′ ; 리드 30 ; 반도체칩
30a ; 범프(단자) 40 ; 와이어
상기와 같은 목적을 달성하기 위한 본 발명의 반도체패키지 구조는 다음과 같은 특징을 제공한다.
반도체칩(30)을 탑재하기 위한 탑재판(10)과 신호의 입출력을 전달하기 위한 많은 수의 리드(20)를 포함하는 리드열(2)을 구비한 리드프레임(1)을 사용하여 반도체패키지를 구성함에 있어서,
상기 리드프레임(1)에 형성된 리드열(2)을 다단(복수)으로 구성하며,
상기 상,하단의 리드열(2′)(2)을 구성하는 각각의 인접 리드(20)(20′)가 지그재그형으로 배치되고,
상기 상,하단의 리드열(2′)(2)은 절연수단(3)에 의해 전기적으로 차단된 구성을 갖도록 함을 특징으로 한다.
따라서, 본 발명에 의하면 다단의 리드열(2)(2′)을 통해 많은 수의 와이어를 실장할 수 있어 반도체캐키지의 고밀도화를 실현하고 상대적으로 그 크기를 소형화 할 수 있는 효과를 제공하게 된다.
(실시예)
이하, 본 발명을 첨부된 예시도면을 통해 보다 구체적으로 설명하면 다음과 같다.
도 3은 본 발명의 반도체패키지 구성도를 보인 것이며, 도 4는 본 발명에 적용되는 리드프레임(1)의 구조를 보인 것으로, 리드프레임(1)에 탑재된 반도체칩(30)과 리드프레임(1)에 형성된 리드(20)(20′)를 와이어(40)로 연결한 상태를 보인 예시도(부분도)이고, 도 5는 도 3의 있어서 상,하단 리드열(2′)(2)의 구성을 입체적으로 도시한 것이다.
도시한 바와 같이, 본 발명의 반도체패키지에 적용되는 리드프레임(1)은 다단(복수)으로 구성되는 리드열(2)(2′)을 구비하고 있다.
상기 상,하단의 리드열(2′)(2)을 구성하는 각각의 인접 리드(20)(20′)는 지그재그형으로 배치된다. 즉 하단의 리드열(2)에 배열된 리드(20)와 리드(20)의 사이에 상단의 리드열(2′)을 구성하는 각각의 리드(20′)가 위치하게 됨으로써 상,하단 리드열(2′)(2)을 구성하는 인접 리드(20)(20′)는 상하고 지그재그형의 입체적인 배치형태를 이루게 되는 것이다.
그리고, 본 발명을 구성하는 리드프레임(1)에 있어서 지그재그형으로 배치되는 상단 리드열(2′)의 리드(20′)는 하단 리드열(2)의 리드(20) 길이보다 짧게 구성되어 있다. 따라서, 와이어(40)의 본딩시 상,하단의 리드열(2′)(2)에 연결되는 와이어간의 간섭(전기적인 단락 등)을 최대한 받지 않게 된다.
한편, 상기 상,하단의 리드열(2′)(2)은 절연수단(3)에 의해 전기적으로 차단된 상태로서, 상기 절연수단(3)은 종이와 같은 얇은 두께의 부재로 구성되는데 그 예로는 절연성의 테이프 또는 비전도성의 코팅부재가 사용될 수 있다.
이와 같은 구성으로 이루어지는 본 발명의 작용을 설명하면, 본 발명에서는 반도체칩(30)과 대응하는 리드의 구성이 하단 리드열(2)과 상단 리드열(2′)의 다단구성을 이룸과 동시에 인접하고 있는 리드(20)와 리드(20)의 사이간격(피치)에 상단 리드열(2′)을 구성하는 각각의 리드(20′)가 배치되는 상하 지그재그형의 배치형태를 취하고 있기 때문에, 많은 수(배가된)의 와이어(40)를 하단의 리드열(2)과 상단의 리드열(2′)에 지그재그형으로 연결을 할 수 있어 2배로 와이어(40)를 실장할 수 있는 것이며,
또한, 하단의 리드열(2)과 상단의 리드열(2′)에 와이어(40)를 연결함에 있어서도 상,하단 리드열(2′)(2)의 길이가 서로 다르고 배열된 높이가 달라 연결되는 와이어(40)끼리의 간격이 ½로 좁아진 상태이지만 인접 와이어간의 간섭(전기적인 단락 등)은 발생하지 않게 되는 것이다.
그리고, 와이어(40)가 연결되는 상,하단의 리드열(2′)(2) 사이에는 테이프 등의 얇은 두께로 구성되는 절연수단(3)이 매개되어 있어 부피를 증가시키지 않으면서 리드열(2)과 리드열(2′)을 전기적으로 완전하게 차단할 수 있는 것이다.
한편, 본 발명의 구조는 도 3의 예시와 같이 범프(30a)가 일열로 배열된 반도체칩(30)의 경우 및 도6의 예시와 같이 범프(30)가 2열로 배열된 반도체칩(30)의 경우에 모두 적용될 수 있는 것이다.
이와 같이, 본 발명에 의하면 다단의 리드열(2)(2′)을 통해 많은 수의 와이어(40)를 실장할 수 있어 반도체캐키지의 고밀도화를 실현하고 상대적으로 그 크기를 소형화 할 수 있는 효과를 제공하게 되는 것이다.
이상에서 설명한 것은 본 발명에 의한 반도체패키지 구조를 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (2)

  1. 반도체칩(30)을 탑재하기 위한 탑재판(10)과 신호의 입출력을 전달하기 위한 많은 수의 리드(20)를 포함하는 리드열(2)을 구비한 리드프레임(1)을 사용하는 반도체패키지를 구성함에 있어서,
    와이어(40)가 연결되는 리드열(2)을 다단(복수)으로 형성하며, 상기 상,하단의 리드열(2′)(2)을 구성하는 각각의 인접 리드(20)(20′)가 지그재그형으로 배치되고, 상기 상,하단의 리드열(2)(2′) 사이에는 리드열(2)(2′)을 전기적으로 차단하기 위한 절연수단(3)을 매개하여서 이루어진 것을 특징으로 하는 반도체패키지 구조.
  2. 반도체패키지를 구성하는 리드프레임(1)을 구성함에 있어서,
    하단의 리드열(2)과 상단의 리드열(2′)을 구성하는 리드(20)(20′)가 지그재그형으로 배치되고, 상기 상,하단의 리드열(2)(2′) 사이에 절연수단(3)을 부착 구성함을 특징으로 하는 리드프레임 구조.
KR1019980021721A 1998-06-11 1998-06-11 반도체패키지 구조 KR100331073B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980021721A KR100331073B1 (ko) 1998-06-11 1998-06-11 반도체패키지 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021721A KR100331073B1 (ko) 1998-06-11 1998-06-11 반도체패키지 구조

Publications (2)

Publication Number Publication Date
KR20000001452A KR20000001452A (ko) 2000-01-15
KR100331073B1 true KR100331073B1 (ko) 2002-05-09

Family

ID=19539039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021721A KR100331073B1 (ko) 1998-06-11 1998-06-11 반도체패키지 구조

Country Status (1)

Country Link
KR (1) KR100331073B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020007875A (ko) * 2000-07-19 2002-01-29 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533719B1 (ko) 2001-06-29 2005-12-06 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그 제조방법
KR20030066994A (ko) * 2002-02-06 2003-08-14 주식회사 칩팩코리아 다층 리드프레임 및 이를 이용한 칩 사이즈 패키지
KR101544508B1 (ko) 2008-11-25 2015-08-17 삼성전자주식회사 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020007875A (ko) * 2000-07-19 2002-01-29 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임

Also Published As

Publication number Publication date
KR20000001452A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US7687896B2 (en) Semiconductor device having a stacked chip structure
US5025306A (en) Assembly of semiconductor chips
US6555902B2 (en) Multiple stacked-chip packaging structure
US8338963B2 (en) Multiple die face-down stacking for two or more die
JP2603636B2 (ja) 半導体装置
US6323116B1 (en) Differential pair geometry for integrated circuit chip packages
US5227995A (en) High density semiconductor memory module using split finger lead frame
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
US5726860A (en) Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS
KR100331073B1 (ko) 반도체패키지 구조
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JP2706699B2 (ja) 半導体モジュール
JP2001298039A (ja) 半導体装置
JP7166874B2 (ja) 光モジュール実装基板および容器実装基板
JPH0851171A (ja) 半導体セラミックパッケージ
JPS6143437A (ja) 半導体装置
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JP2946361B2 (ja) 電子部品搭載用基板
JPS629654A (ja) 集積回路装置実装パツケ−ジ
KR100779344B1 (ko) 반도체패키지
JPH0969587A (ja) Ｂｇａ型半導体装置及びｂｇａモジュール
JP3203806B2 (ja) 半導体装置の実装構造
JPH0645386A (ja) 半導体回路装置
JP2713876B2 (ja) 半導体装置
JPS63234552A (ja) 回路基板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160317

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170313

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 17

EXPY Expiration of term