JP3203806B2 - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JP3203806B2 JP3203806B2 JP27375592A JP27375592A JP3203806B2 JP 3203806 B2 JP3203806 B2 JP 3203806B2 JP 27375592 A JP27375592 A JP 27375592A JP 27375592 A JP27375592 A JP 27375592A JP 3203806 B2 JP3203806 B2 JP 3203806B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- mounting structure
- semiconductor
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の実装構造
に関するものである。
に関するものである。
【０００２】
【従来の技術】一般に、機能の異なる半導体装置を実装
する場合は、一枚の回路基板上にそれぞれの半導体装置
を平面的に並べて実装し、相互間の電気的な接続は各半
導体装置の外部リードと上記回路基板の配線パターンを
介してなされていた。しかしこのような実装構造では、
半導体素子間の配線長が長くなり、しかも外部リードと
配線パターンとの接続箇所が多くなるため、伝送線路の
インダクタンスが大きくなって、回路設計上、伝送信号
帯域をあまり広くとることができなくなる。
する場合は、一枚の回路基板上にそれぞれの半導体装置
を平面的に並べて実装し、相互間の電気的な接続は各半
導体装置の外部リードと上記回路基板の配線パターンを
介してなされていた。しかしこのような実装構造では、
半導体素子間の配線長が長くなり、しかも外部リードと
配線パターンとの接続箇所が多くなるため、伝送線路の
インダクタンスが大きくなって、回路設計上、伝送信号
帯域をあまり広くとることができなくなる。
【０００３】そこで、上記問題を解消した実装構造とし
ては、回路基板上に実装された第１の半導体装置に、こ
れとは別の機能を有する第２の半導体装置をオンチップ
で実装し、素子間の配線長を短くしたものがある。
ては、回路基板上に実装された第１の半導体装置に、こ
れとは別の機能を有する第２の半導体装置をオンチップ
で実装し、素子間の配線長を短くしたものがある。
【０００４】
【発明が解決しようとする課題】しかしながら上記オン
チップによる実装構造においては、実装できる第２の半
導体装置の規模が歩留り要因による、実現可能なチップ
面積に制約されるため、例えば第１の半導体装置がＣＰ
Ｕ機能を有するもので第２の半導体装置がキャッシュメ
モリ機能を有するものである場合は、十分なメモリ容量
が得られないなどの不都合が生じる。よって、そのよう
な場合は、第２の半導体装置とは別個に第３又は第４の
半導体装置（キャッシュメモリ）を、第１の半導体装置
の近傍に平面的に並べて実装することになるため、先に
述べた実装構造と同様の問題を生じることになる。さら
にオンチップによる実装構造では、ＣＰＵ内部でのクロ
ック周波数に比例して消費電力が大きくなるため、何ら
かの放熱対策を講じる必要もある。
チップによる実装構造においては、実装できる第２の半
導体装置の規模が歩留り要因による、実現可能なチップ
面積に制約されるため、例えば第１の半導体装置がＣＰ
Ｕ機能を有するもので第２の半導体装置がキャッシュメ
モリ機能を有するものである場合は、十分なメモリ容量
が得られないなどの不都合が生じる。よって、そのよう
な場合は、第２の半導体装置とは別個に第３又は第４の
半導体装置（キャッシュメモリ）を、第１の半導体装置
の近傍に平面的に並べて実装することになるため、先に
述べた実装構造と同様の問題を生じることになる。さら
にオンチップによる実装構造では、ＣＰＵ内部でのクロ
ック周波数に比例して消費電力が大きくなるため、何ら
かの放熱対策を講じる必要もある。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、複数の半導体装置を短い配線長でより高密
度に実装できるとともに、装置内に発生する熱を効率良
く外部に放出できる半導体装置の実装構造を提供するこ
とを目的とする。
れたもので、複数の半導体装置を短い配線長でより高密
度に実装できるとともに、装置内に発生する熱を効率良
く外部に放出できる半導体装置の実装構造を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、第１のパッケージに設け
られた外部リードと、第１のパッケージに搭載された半
導体素子に電気的に接続する状態で第１のパッケージの
上面に設けられた複数の接続電極とを有する第１の半導
体装置と、複数の接続電極に対応する複数の外部端子が
一端面に設けられた第２のパッケージを有する複数個の
第２の半導体装置とによって構成され、第１の半導体装
置の第１のパッケージの上面に、互いに対応する接続電
極と外部端子とを接続させた状態で、複数個の第２の半
導体装置を縦置きにかつ所定の間隔をあけて実装してな
るものである。
成するためになされたもので、第１のパッケージに設け
られた外部リードと、第１のパッケージに搭載された半
導体素子に電気的に接続する状態で第１のパッケージの
上面に設けられた複数の接続電極とを有する第１の半導
体装置と、複数の接続電極に対応する複数の外部端子が
一端面に設けられた第２のパッケージを有する複数個の
第２の半導体装置とによって構成され、第１の半導体装
置の第１のパッケージの上面に、互いに対応する接続電
極と外部端子とを接続させた状態で、複数個の第２の半
導体装置を縦置きにかつ所定の間隔をあけて実装してな
るものである。
【０００７】
【作用】本発明の半導体装置の実装構造においては、第
１の半導体装置の第１のパッケージの上面に、互いに対
応する接続電極と外部端子とを接続させた状態で、複数
個の第２の半導体装置を実装することにより、非常に短
い配線長で第１の半導体装置と複数個の第２の半導体装
置とが電気的に接続される。そのため、第１の半導体装
置がＣＰＵ機能を有するもので、複数個の第２の半導体
装置がそれぞれキャッシュメモリ機能を有するものであ
る場合は、装置内のデータバスを介して高速処理できる
メモリの容量を従来よりも大きく確保することが可能に
なる。さらに、第１の半導体装置の第１のパッケージ上
で、複数個の第２の半導体装置を縦置きでかつ所定の間
隔をあけて実装することにより、高密度実装を実現した
うえで、装置全体の表面積（放熱面積）を大きく確保す
ることが可能になる。
１の半導体装置の第１のパッケージの上面に、互いに対
応する接続電極と外部端子とを接続させた状態で、複数
個の第２の半導体装置を実装することにより、非常に短
い配線長で第１の半導体装置と複数個の第２の半導体装
置とが電気的に接続される。そのため、第１の半導体装
置がＣＰＵ機能を有するもので、複数個の第２の半導体
装置がそれぞれキャッシュメモリ機能を有するものであ
る場合は、装置内のデータバスを介して高速処理できる
メモリの容量を従来よりも大きく確保することが可能に
なる。さらに、第１の半導体装置の第１のパッケージ上
で、複数個の第２の半導体装置を縦置きでかつ所定の間
隔をあけて実装することにより、高密度実装を実現した
うえで、装置全体の表面積（放熱面積）を大きく確保す
ることが可能になる。
【０００８】
【実施例】以下、本発明に係わる半導体装置の実装構造
について図面を基に説明する。図１は本発明の一実施例
を示す分解斜視図であり、図２は同組立図である。本実
施例における半導体装置の実装構造は、大きくは第１の
半導体装置１と第２の半導体装置２とによって構成され
る。まず第１の半導体装置１の構成から説明すると、こ
の第１の半導体装置１は、パッケージ３の下面に取り付
けられた複数の外部リード４と、パッケージ３の上面に
設けられた複数の接続電極５とを有している。これらの
外部リード４と接続電極５は、パッケージ３に搭載され
た半導体素子６に対し、以下の手段によって電気的に接
続されている。
について図面を基に説明する。図１は本発明の一実施例
を示す分解斜視図であり、図２は同組立図である。本実
施例における半導体装置の実装構造は、大きくは第１の
半導体装置１と第２の半導体装置２とによって構成され
る。まず第１の半導体装置１の構成から説明すると、こ
の第１の半導体装置１は、パッケージ３の下面に取り付
けられた複数の外部リード４と、パッケージ３の上面に
設けられた複数の接続電極５とを有している。これらの
外部リード４と接続電極５は、パッケージ３に搭載され
た半導体素子６に対し、以下の手段によって電気的に接
続されている。
【０００９】すなわち、本実施例のパッケージ３は、例
えば一体焼成形のいわゆる積層セラミックパッケージで
あり、その内部には図３に示すような金属配線３ａが埋
め込まれている。積層セラミックパッケージでは、シー
ト状に成形された何枚かのセラミック板にそれぞれ配線
パターンを形成し、さらに所定部分に小穴を開けてその
穴に金属ペーストを充填し、最後に各セラミック板を位
置決めしながら重ね合わせ、加熱加圧して一体化する。
これによりパッケージ３の内部には金属配線３ａが形成
される。また、こうして形成された金属配線３ａによっ
て、パッケージ３の上面には接続電極５が設けられ、同
下面には電極部７が設けられる。さらにパッケージ３下
面の各電極部７には例えば銀ろうによって外部リード４
が取り付けられる。加えて、金属配線３ａと半導体素子
６とは図３の如くワイヤ８によって接続されているた
め、外部リード４と接続電極５は、金属配線３ａおよび
ワイヤ８を介して半導体素子６に電気的に接続される。
えば一体焼成形のいわゆる積層セラミックパッケージで
あり、その内部には図３に示すような金属配線３ａが埋
め込まれている。積層セラミックパッケージでは、シー
ト状に成形された何枚かのセラミック板にそれぞれ配線
パターンを形成し、さらに所定部分に小穴を開けてその
穴に金属ペーストを充填し、最後に各セラミック板を位
置決めしながら重ね合わせ、加熱加圧して一体化する。
これによりパッケージ３の内部には金属配線３ａが形成
される。また、こうして形成された金属配線３ａによっ
て、パッケージ３の上面には接続電極５が設けられ、同
下面には電極部７が設けられる。さらにパッケージ３下
面の各電極部７には例えば銀ろうによって外部リード４
が取り付けられる。加えて、金属配線３ａと半導体素子
６とは図３の如くワイヤ８によって接続されているた
め、外部リード４と接続電極５は、金属配線３ａおよび
ワイヤ８を介して半導体素子６に電気的に接続される。
【００１０】一方、第２の半導体装置２は、それぞれパ
ッケージ９の一端面に複数の外部端子１０を有するもの
で、これらの外部端子１０は上述した第１の半導体装置
１の接続電極５に対応して設けられている。すなわち、
第１の半導体装置１の接続電極５と第２の半導体装置２
の外部端子１０は、それぞれ同じ間隔をもって配設され
ている。また、第２の半導体装置２のパッケージ９には
図示せぬ半導体素子が組み込まれており、この半導体素
子に各外部端子１０が電気的に接続されている。
ッケージ９の一端面に複数の外部端子１０を有するもの
で、これらの外部端子１０は上述した第１の半導体装置
１の接続電極５に対応して設けられている。すなわち、
第１の半導体装置１の接続電極５と第２の半導体装置２
の外部端子１０は、それぞれ同じ間隔をもって配設され
ている。また、第２の半導体装置２のパッケージ９には
図示せぬ半導体素子が組み込まれており、この半導体素
子に各外部端子１０が電気的に接続されている。
【００１１】本実施例の実装構造においては、第１の半
導体装置１に対して第２の半導体装置２が以下のように
実装される。すなわち、それぞれの第２の半導体装置２
は、外部端子１０が設けられた一端面を図１に示すよう
に第１の半導体装置１のパッケージ３上面に対向させた
状態で、パッケージ３の所定位置つまり図中二点鎖線で
示す位置に搭載される。その際、第１の半導体装置１側
の接続電極５と第２の半導体装置２側の外部端子１０と
はソルダリングによって接続され、これにより第１の半
導体装置１と第２の半導体装置２とが電気的に接続され
る。また、こうした状態では第２の半導体装置２が、図
２に示すように第１の半導体装置１のパッケージ３上に
おいて縦置き状態でしかも所定の間隔をあけて実装され
る。
導体装置１に対して第２の半導体装置２が以下のように
実装される。すなわち、それぞれの第２の半導体装置２
は、外部端子１０が設けられた一端面を図１に示すよう
に第１の半導体装置１のパッケージ３上面に対向させた
状態で、パッケージ３の所定位置つまり図中二点鎖線で
示す位置に搭載される。その際、第１の半導体装置１側
の接続電極５と第２の半導体装置２側の外部端子１０と
はソルダリングによって接続され、これにより第１の半
導体装置１と第２の半導体装置２とが電気的に接続され
る。また、こうした状態では第２の半導体装置２が、図
２に示すように第１の半導体装置１のパッケージ３上に
おいて縦置き状態でしかも所定の間隔をあけて実装され
る。
【００１２】このように本実施例の実装構造において
は、第１の半導体装置１のパッケージ３上に第２の半導
体装置２が直に実装されていることから、非常に短い配
線長で第１の半導体装置１と第２の半導体装置２とが電
気的に接続される。また、第２の半導体装置２がそのパ
ッケージ９の一端面を接合面として第１の半導体装置１
上に縦に並んで実装されることから、従来のオンチップ
による実装構造に比べてより高密度な実装が可能とな
る。さらに、第１の半導体装置１上に第２の半導体装置
２が所定間隔で実装されることから装置全体の表面積が
格段に大きくなって、第２の半導体装置２がいわゆるヒ
ートシンクの機能を果たすようになる。これにより、装
置全体の放熱効率が高められて、装置内に発生する熱を
効率良く外部に放出できるようになる。
は、第１の半導体装置１のパッケージ３上に第２の半導
体装置２が直に実装されていることから、非常に短い配
線長で第１の半導体装置１と第２の半導体装置２とが電
気的に接続される。また、第２の半導体装置２がそのパ
ッケージ９の一端面を接合面として第１の半導体装置１
上に縦に並んで実装されることから、従来のオンチップ
による実装構造に比べてより高密度な実装が可能とな
る。さらに、第１の半導体装置１上に第２の半導体装置
２が所定間隔で実装されることから装置全体の表面積が
格段に大きくなって、第２の半導体装置２がいわゆるヒ
ートシンクの機能を果たすようになる。これにより、装
置全体の放熱効率が高められて、装置内に発生する熱を
効率良く外部に放出できるようになる。
【００１３】ここで、第２の半導体装置２相互の間隔
は、パッケージ３上の接続電極５の配列状態によって設
定できるが、この間隔の設定にあたっては第１の半導体
装置１の大きさ（具体的にはパッケージ３の平面積）
や、第２の半導体装置２の大きさ（具体的にはパッケー
ジ９の厚み）および個数を考慮して、放熱効率上、出来
るだけ大きく確保するのが好ましい。また、第１の半導
体装置１と第２の半導体装置２のパッケージ３、９とし
て、それぞれ高熱伝導性のパッケージ、例えばセラミッ
クパッケージを採用すれば、より高い放熱効率を得るこ
とができる。
は、パッケージ３上の接続電極５の配列状態によって設
定できるが、この間隔の設定にあたっては第１の半導体
装置１の大きさ（具体的にはパッケージ３の平面積）
や、第２の半導体装置２の大きさ（具体的にはパッケー
ジ９の厚み）および個数を考慮して、放熱効率上、出来
るだけ大きく確保するのが好ましい。また、第１の半導
体装置１と第２の半導体装置２のパッケージ３、９とし
て、それぞれ高熱伝導性のパッケージ、例えばセラミッ
クパッケージを採用すれば、より高い放熱効率を得るこ
とができる。
【００１４】なお、本実施例の実装構造では、第１の半
導体装置１にＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）
タイプのパッケージ構造を採用したが、本発明はこれに
限定されることなく、例えばＱＦＰ（Ｑｕａｄ Ｆｌａ
ｔ Ｐａｃｋａｇｅ）やＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎ
ｅ Ｐａｃｋａｇｅ）タイプなどのパッケージ構造にも
広く適用できるものである。
導体装置１にＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）
タイプのパッケージ構造を採用したが、本発明はこれに
限定されることなく、例えばＱＦＰ（Ｑｕａｄ Ｆｌａ
ｔ Ｐａｃｋａｇｅ）やＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎ
ｅ Ｐａｃｋａｇｅ）タイプなどのパッケージ構造にも
広く適用できるものである。
【００１５】
【発明の効果】以上、説明したように本発明の半導体装
置の実装構造によれば、第１の半導体装置と複数個の第
２の半導体装置を短い配線長で高密度に実装できるよう
になることから、伝送線路のインダクタンスが小さくな
って、回路設計上、伝送信号帯域を広くとることが可能
になるとともに、装置内のデータバスを介して高速処理
できるメモリの容量を飛躍的に大きく確保することが可
能になる。また、第１の半導体装置の第１のパッケージ
上で、複数個の第２の半導体装置を縦置きでかつ所定の
間隔をあけて実装することにより、高密度実装を実現し
たうえで、装置全体の表面積（放熱面積）を大きく確保
することが可能になる。これにより、複数個の第２の半
導体装置がいわゆるヒートシンクの機能を果たすように
なるため、装置内に発生する熱を効率良く外部に放出で
きるようになる。そのため、処理時間の高速化や消費電
力の増加傾向に容易に対応することが可能になる。
置の実装構造によれば、第１の半導体装置と複数個の第
２の半導体装置を短い配線長で高密度に実装できるよう
になることから、伝送線路のインダクタンスが小さくな
って、回路設計上、伝送信号帯域を広くとることが可能
になるとともに、装置内のデータバスを介して高速処理
できるメモリの容量を飛躍的に大きく確保することが可
能になる。また、第１の半導体装置の第１のパッケージ
上で、複数個の第２の半導体装置を縦置きでかつ所定の
間隔をあけて実装することにより、高密度実装を実現し
たうえで、装置全体の表面積（放熱面積）を大きく確保
することが可能になる。これにより、複数個の第２の半
導体装置がいわゆるヒートシンクの機能を果たすように
なるため、装置内に発生する熱を効率良く外部に放出で
きるようになる。そのため、処理時間の高速化や消費電
力の増加傾向に容易に対応することが可能になる。
【図１】本発明の一実施例を示す分解斜視図である。
【図２】本発明の一実施例を示す組立図である。
【図３】実施例における第１の半導体装置の要部断面図
である。
である。
１ 第１の半導体装置 ２ 第２の半導体装置 ３、９ パッケージ ４ 外部リード ５ 接続電極 ６ 半導体素子 １０ 外部端子
Claims (1)
- 【請求項１】 第１のパッケージに設けられた外部リー
ドと、前記第１のパッケージに搭載された半導体素子に
電気的に接続する状態で当該第１のパッケージの上面に
設けられた複数の接続電極とを有する第１の半導体装置
と、前記複数の接続電極に対応する複数の外部端子が一端面
に設けられた第２のパッケージ を有する複数個の第２の
半導体装置とによって構成され、 前記第１の半導体装置の前記第１のパッケージの上面
に、互いに対応する前記接続電極と前記外部端子とを接
続させた状態で、前記複数個の第２の半導体装置を縦置
きにかつ所定の間隔をあけて実装してなることを特徴と
する半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27375592A JP3203806B2 (ja) | 1992-09-16 | 1992-09-16 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27375592A JP3203806B2 (ja) | 1992-09-16 | 1992-09-16 | 半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697365A JPH0697365A (ja) | 1994-04-08 |
| JP3203806B2 true JP3203806B2 (ja) | 2001-08-27 |
Family
ID=17532129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27375592A Expired - Fee Related JP3203806B2 (ja) | 1992-09-16 | 1992-09-16 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3203806B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326687B1 (en) | 1998-09-01 | 2001-12-04 | Micron Technology, Inc. | IC package with dual heat spreaders |
-
1992
- 1992-09-16 JP JP27375592A patent/JP3203806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697365A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5543661A (en) | Semiconductor ceramic package with terminal vias | |
| JP2744685B2 (ja) | 半導体装置 | |
| JPH04256342A (ja) | 半導体パッケージ | |
| JPH0552079B2 (ja) | ||
| JPH0810744B2 (ja) | 半導体装置 | |
| KR0158783B1 (ko) | 접속 핀을 통해 기판과 캡에 접속된 전자 부품을 탑재하는 멀티 칩 세라믹 모듈 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JP3203806B2 (ja) | 半導体装置の実装構造 | |
| JP2812014B2 (ja) | 半導体装置 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP4934915B2 (ja) | 半導体装置 | |
| US6674163B1 (en) | Package structure for a semiconductor device | |
| JPH0851171A (ja) | 半導体セラミックパッケージ | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JPH03191554A (ja) | 半導体装置 | |
| JP3034657B2 (ja) | 半導体装置用パッケージ | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JP3206545B2 (ja) | 積層可能な半導体装置およびモジュール | |
| JP2892687B2 (ja) | 半導体素子用パツケージ | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP2798334B2 (ja) | 半導体装置 | |
| JPH0964232A (ja) | セラミックパッケージ | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPS63234552A (ja) | 回路基板 | |
| JPH05190712A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |