JPH03191554A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03191554A JPH03191554A JP33151289A JP33151289A JPH03191554A JP H03191554 A JPH03191554 A JP H03191554A JP 33151289 A JP33151289 A JP 33151289A JP 33151289 A JP33151289 A JP 33151289A JP H03191554 A JPH03191554 A JP H03191554A
- Authority
- JP
- Japan
- Prior art keywords
- area
- wiring
- conductor block
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011888 foil Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素体が絶縁基板上に形成された配線の
一部にヒートシンクとなる熱容量を有する導体ブロック
を介して固着される半導体装置に関する。
一部にヒートシンクとなる熱容量を有する導体ブロック
を介して固着される半導体装置に関する。
複数の半導体素子からなるパワーモジュールのような半
導体装置では、半導体素体の支持基板として、アルミニ
ウム基板にエポキシ樹脂などの絶縁層を被着し、その上
に銅あるいはアルミニウムの配線パターンを形成した配
線基板、もしくはセラミック板の両面に銅板を溶着し、
銅板により配線パターンを形成した配線基板が用いられ
る。しかし、このような配線基板に半導体素体を直接固
着すると、半導体素体に発生する熱の基板への放熱があ
まり期待できないため、ヒートシンク用として半導体素
体と配線基板の間に導体ブロックを介在させる構造が一
般的である。
導体装置では、半導体素体の支持基板として、アルミニ
ウム基板にエポキシ樹脂などの絶縁層を被着し、その上
に銅あるいはアルミニウムの配線パターンを形成した配
線基板、もしくはセラミック板の両面に銅板を溶着し、
銅板により配線パターンを形成した配線基板が用いられ
る。しかし、このような配線基板に半導体素体を直接固
着すると、半導体素体に発生する熱の基板への放熱があ
まり期待できないため、ヒートシンク用として半導体素
体と配線基板の間に導体ブロックを介在させる構造が一
般的である。
第２図はそのような半導体素体の実装構造の例を示し、
８鶴角のトランジスタチップ１は、銅からなり、表面に
ニッケルめっきを施したヒートシンク１１にはんだ２に
より固着され、このヒートシンクが表面にエポキシ樹脂
層４を有するアルミニウム基板３の上のｔＲ箔からなる
配線５の上にはんだ２により固着されている。ヒートシ
ンク１１は１０■角で厚さ５ｍであり、アルミニウムで
作られることもある。
８鶴角のトランジスタチップ１は、銅からなり、表面に
ニッケルめっきを施したヒートシンク１１にはんだ２に
より固着され、このヒートシンクが表面にエポキシ樹脂
層４を有するアルミニウム基板３の上のｔＲ箔からなる
配線５の上にはんだ２により固着されている。ヒートシ
ンク１１は１０■角で厚さ５ｍであり、アルミニウムで
作られることもある。
上記のように、ヒートシンクとして用いる導電材料のブ
ロックは、熱容量をもたせるために、配線基板面と平行
の断面積が半導体素体面積より大きな直方体が設けられ
る。第３図は配線基板３その上に実装されたトランジス
タチップを示しチップｌを支持するヒートシンク１１の
下面のコクタ電極が配線５のパターンの一部に固着され
おり、チップ１の上面のエミンタ電極およびベス電極は
配＆ｌ１５のパターンの他の部分に導＆１１６１よりて
接続されている状態を示す、従って、ヒ・トシンク１１
のろう付けされる配線５０部分は、；ツブ１の面積より
大きな面積が必要であり、そとような面積の比率が大き
くなって、基板面積が−れに応じて増大し、半導体装置
が大形になる間ｌがあった。
ロックは、熱容量をもたせるために、配線基板面と平行
の断面積が半導体素体面積より大きな直方体が設けられ
る。第３図は配線基板３その上に実装されたトランジス
タチップを示しチップｌを支持するヒートシンク１１の
下面のコクタ電極が配線５のパターンの一部に固着され
おり、チップ１の上面のエミンタ電極およびベス電極は
配＆ｌ１５のパターンの他の部分に導＆１１６１よりて
接続されている状態を示す、従って、ヒ・トシンク１１
のろう付けされる配線５０部分は、；ツブ１の面積より
大きな面積が必要であり、そとような面積の比率が大き
くなって、基板面積が−れに応じて増大し、半導体装置
が大形になる間ｌがあった。
本発明の目的は、このような問題を解決し、６線基板面
積が小さく、全体として小形の半導体装置を提供するこ
とにある。
積が小さく、全体として小形の半導体装置を提供するこ
とにある。
上記の目的を達成するために、本発明は、半導体素体が
絶縁基板上に形成された配線の一部に厚定の熱容量をも
つ導体ブロックを介して固着される半導体装置において
、導体ブロックの配線側の面の面積が半導体素体側の面
の面積より小さいものとする。
絶縁基板上に形成された配線の一部に厚定の熱容量をも
つ導体ブロックを介して固着される半導体装置において
、導体ブロックの配線側の面の面積が半導体素体側の面
の面積より小さいものとする。
Ｃ作用〕
導体ブロックは配線に半導体素体に接触する面の面積よ
り小さい面積をもつ面で接触するため、配線の占める面
積を小さくすることができる。配線に接触する面の面積
を小さくしても、半導体素体側の面積を大きくすること
によって、導体ブロックが所定の熱容量をもつようにす
ることができるので、導体ブロックは従来と同様の半導
体素体からの放熱効果を有するヒートシンクとして役立
つ。
り小さい面積をもつ面で接触するため、配線の占める面
積を小さくすることができる。配線に接触する面の面積
を小さくしても、半導体素体側の面積を大きくすること
によって、導体ブロックが所定の熱容量をもつようにす
ることができるので、導体ブロックは従来と同様の半導
体素体からの放熱効果を有するヒートシンクとして役立
つ。
第１図は、本発明の一実施例のトランジスタモジュール
におけるトランジスタチップの実装構造を示し、第２図
と共通の部分には同一の符号が付されている。この場合
、ヒートシンク、すなわち導体ブロック７は銅よりなり
、表面にＮｌめっきが施されている点は第２図と同じで
あるが、その断面は凸形であり、上部は１０ｍ角である
のに対し、下部は６寵角である。厚さは１０ｗ角の部分
が３，５■、６謹角の部分が４．２■である。従ってブ
ロック７の体積は約０．５ｃｍ！であり、第２図のブロ
ック１１の体積とほぼ等しい、それ放熱容量も等しい。
におけるトランジスタチップの実装構造を示し、第２図
と共通の部分には同一の符号が付されている。この場合
、ヒートシンク、すなわち導体ブロック７は銅よりなり
、表面にＮｌめっきが施されている点は第２図と同じで
あるが、その断面は凸形であり、上部は１０ｍ角である
のに対し、下部は６寵角である。厚さは１０ｗ角の部分
が３，５■、６謹角の部分が４．２■である。従ってブ
ロック７の体積は約０．５ｃｍ！であり、第２図のブロ
ック１１の体積とほぼ等しい、それ放熱容量も等しい。
しかし、１１面積はブロック７の方がブロック１１より
大きいので、放熱効果は向上する。そして、ブロック７
の配線５にはんだ２により固着される面７１の面積が小
さ（なるため、第３図と共通の部分に同一の符号が付さ
れた第４図の実装状態が示すように配線５のパターン面
積が減少する。さらに、導体ブロック７と配線との距離
は３Ｍをとる必要があるが、導体ブロックの張り出して
いる上部は基板３上の配線より３■以上離れているため
、配線の導体ブロックの固着されている部分５と隣接配
線５１との間隔は、３ｆｉまで近づけることができる。
大きいので、放熱効果は向上する。そして、ブロック７
の配線５にはんだ２により固着される面７１の面積が小
さ（なるため、第３図と共通の部分に同一の符号が付さ
れた第４図の実装状態が示すように配線５のパターン面
積が減少する。さらに、導体ブロック７と配線との距離
は３Ｍをとる必要があるが、導体ブロックの張り出して
いる上部は基板３上の配線より３■以上離れているため
、配線の導体ブロックの固着されている部分５と隣接配
線５１との間隔は、３ｆｉまで近づけることができる。
この結果、６個のトランジスタ素子を内蔵したパワーモ
ジエールでは、配線基板３の面積を従来に比して１５〜
２０％縮小させることが可能にな９た。なお、上記の実
施例では、絶縁基板として表面に絶縁層を育するＭ基板
を用いた配＆ｌ！基板を使用したが、絶縁基板としてセ
ラミック板を用いた配線基板の場合も全く同様に実施で
きる。
ジエールでは、配線基板３の面積を従来に比して１５〜
２０％縮小させることが可能にな９た。なお、上記の実
施例では、絶縁基板として表面に絶縁層を育するＭ基板
を用いた配＆ｌ！基板を使用したが、絶縁基板としてセ
ラミック板を用いた配線基板の場合も全く同様に実施で
きる。
本発明によれば、半導体素体のためのヒートシンクとし
て役立つ導体ブロックをオーバーハング形状とし、配線
に固着される面積を小さくすると共に隣接配線を接近可
能にすることにより、配線基板の面積が縮小され、小形
化された半導体装置を得ることができた。
て役立つ導体ブロックをオーバーハング形状とし、配線
に固着される面積を小さくすると共に隣接配線を接近可
能にすることにより、配線基板の面積が縮小され、小形
化された半導体装置を得ることができた。
第１図は本発明の一実施例の半導体装置の要部断面図、
第２図は従来の半導体装置の要部断面図、第３図は第２
図の半導体装置の一部斜視図、第４図は第１Ｖ！Ｊの半
導体装置の一部斜視図である。 １：トランジスタチップ、２；はんだ、３：Ａ１基板、
４：絶縁層、５：配線、７；導体ブロック。
第２図は従来の半導体装置の要部断面図、第３図は第２
図の半導体装置の一部斜視図、第４図は第１Ｖ！Ｊの半
導体装置の一部斜視図である。 １：トランジスタチップ、２；はんだ、３：Ａ１基板、
４：絶縁層、５：配線、７；導体ブロック。
Claims (1)
- １）半導体素体が絶縁基板上に形成された配線の一部に
所定の熱容量をもつ導体ブロックを介して固着されるも
のにおいて、導体ブロックの配線側の面の面積が半導体
素体側の面の面積より小さいことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33151289A JPH03191554A (ja) | 1989-12-21 | 1989-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33151289A JPH03191554A (ja) | 1989-12-21 | 1989-12-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03191554A true JPH03191554A (ja) | 1991-08-21 |
Family
ID=18244473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33151289A Pending JPH03191554A (ja) | 1989-12-21 | 1989-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03191554A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089948A (ja) * | 2011-10-18 | 2013-05-13 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2015005580A (ja) * | 2013-06-19 | 2015-01-08 | 日本インター株式会社 | パワー半導体モジュールおよびその製造方法 |
| JP2015053346A (ja) * | 2013-09-05 | 2015-03-19 | 株式会社東芝 | 半導体装置 |
| WO2019098368A1 (ja) * | 2017-11-20 | 2019-05-23 | ローム株式会社 | 半導体装置 |
-
1989
- 1989-12-21 JP JP33151289A patent/JPH03191554A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089948A (ja) * | 2011-10-18 | 2013-05-13 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US9673163B2 (en) | 2011-10-18 | 2017-06-06 | Rohm Co., Ltd. | Semiconductor device with flip chip structure and fabrication method of the semiconductor device |
| JP2015005580A (ja) * | 2013-06-19 | 2015-01-08 | 日本インター株式会社 | パワー半導体モジュールおよびその製造方法 |
| JP2015053346A (ja) * | 2013-09-05 | 2015-03-19 | 株式会社東芝 | 半導体装置 |
| WO2019098368A1 (ja) * | 2017-11-20 | 2019-05-23 | ローム株式会社 | 半導体装置 |
| CN111295752A (zh) * | 2017-11-20 | 2020-06-16 | 罗姆股份有限公司 | 半导体器件 |
| JPWO2019098368A1 (ja) * | 2017-11-20 | 2020-10-08 | ローム株式会社 | 半導体装置 |
| US11211312B2 (en) | 2017-11-20 | 2021-12-28 | Rohm Co., Ltd. | Semiconductor device |
| US11670572B2 (en) | 2017-11-20 | 2023-06-06 | Rohm Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4907067A (en) | Thermally efficient power device package | |
| JPH0548000A (ja) | 半導体装置 | |
| JPH0770641B2 (ja) | 半導体パッケージ | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JPS6376444A (ja) | チツプキヤリア | |
| JPS6128219B2 (ja) | ||
| US20060220188A1 (en) | Package structure having mixed circuit and composite substrate | |
| KR100598652B1 (ko) | 반도체장치 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JPH03191554A (ja) | 半導体装置 | |
| JPH03195053A (ja) | インバータ装置 | |
| US6975513B2 (en) | Construction for high density power module package | |
| KR100474193B1 (ko) | 비지에이패키지및그제조방법 | |
| JP2003133514A (ja) | パワーモジュール | |
| JPH02278856A (ja) | 半導体集積回路装置 | |
| JP2736161B2 (ja) | 半導体装置 | |
| JPH0514519Y2 (ja) | ||
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JP3203806B2 (ja) | 半導体装置の実装構造 | |
| JP3206545B2 (ja) | 積層可能な半導体装置およびモジュール | |
| JPH0786497A (ja) | インテリジェントパワーモジュール | |
| JPH039335Y2 (ja) | ||
| JP2000138340A (ja) | ハイブリッドモジュール | |
| JPH07221211A (ja) | 半導体装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル |