WO2019098368A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2019098368A1
WO2019098368A1 PCT/JP2018/042684 JP2018042684W WO2019098368A1 WO 2019098368 A1 WO2019098368 A1 WO 2019098368A1 JP 2018042684 W JP2018042684 W JP 2018042684W WO 2019098368 A1 WO2019098368 A1 WO 2019098368A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive plate
semiconductor device
terminal
layer
conductive
Prior art date
Application number
PCT/JP2018/042684
Other languages
English (en)
French (fr)
Inventor
沢水 神田
松尾　昌明
聡一郎 高橋
嘉聴 稲見
開人 井上
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to US16/642,721 priority Critical patent/US11211312B2/en
Priority to CN201880070746.6A priority patent/CN111295752A/zh
Priority to JP2019554443A priority patent/JP7267930B2/ja
Priority to DE112018005978.2T priority patent/DE112018005978T5/de
Priority to DE212018000087.5U priority patent/DE212018000087U1/de
Publication of WO2019098368A1 publication Critical patent/WO2019098368A1/ja
Priority to US17/455,619 priority patent/US11670572B2/en
Priority to JP2023069508A priority patent/JP2023089252A/ja
Priority to US18/307,775 priority patent/US20240079296A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体装置は、第１導電板、第２導電板、複数の第１スイッチング素子、複数の第２スイッチング素子、第１電源端子、および第２電源端子を備える。前記第１、第２導電板は、第１方向において互いに離間配置されている。前記複数の第１スイッチング素子は、前記第１導電板に接合され、かつ前記第２導電板に導通している。前記複数の第２スイッチング素子は、前記第２導電板に接合されている。前記第１電源端子は、前記第１導電板に接合されている。平面視において、前記第２電源端子は、前記第１電源端子に重なる領域を有する。前記第２電源端子は、前記第１方向に直交する厚さ方向において、前記第１導電板および前記第１電源端子から離間配置されている。前記第２電源端子は、前記複数の第２スイッチング素子に導通している。

Description

半導体装置
　本発明は、複数のスイッチング素子を備えた半導体装置に関する。
　従来、複数のスイッチング素子（パワーＭＯＳＦＥＴまたはＩＧＢＴ）を備えた半導体装置（パワーモジュール）が、種々提案されている。このような半導体装置は、ＤＣ－ＤＣコンバータといった電力変換を行う装置の一部を構成するのに使用しうる。例えば、下記の特許文献１は、複数のスイッチング素子を備えた従来の半導体装置の一例を開示している。この従来の半導体装置では、絶縁基板に金属箔からなる導電層が形成されており、この導電層に複数のスイッチング素子が接合される。
　スイッチング素子の作動時には、当該素子から熱が発生し、これにより導電層の温度が上昇する。上記従来の半導体装置においては、薄い金属箔を導電層に使用しているため、導電層の熱伝導に対する抵抗は比較的高い。このため、作動中の各スイッチング素子の周辺にある導電層部分において、高温状態が続く傾向がある。
特開２００９－１５８７８７号公報
　本発明は上記事情に鑑み、従来よりも放熱性が向上した半導体装置を提供することをその課題とする。
　本発明の第１の側面により提供される半導体装置は、厚さ方向を向く主面を有する絶縁層と、前記主面に接合され、かつ前記厚さ方向に対して直交する第１方向において互いに離間した第１導電板および第２導電板と、前記第１導電板に電気的に接合され、かつ前記第２導電板に導通する複数の第１スイッチング素子と、前記第２導電板に電気的に接合された複数の第２スイッチング素子と、前記第１導電板に電気的に接合された第１電源端子と、前記厚さ方向において前記第１導電板および前記第１電源端子のいずれに対しても離間して配置され、かつ複数の前記第２スイッチング素子に導通する第２電源端子と、を備える構成において、前記第１導電板および前記第２導電板の厚さは、前記絶縁層の厚さよりも大とされている。
　本発明の第２の側面により提供される半導体装置は、第１導電板であって、当該第１導電板の厚さ方向に直交する第１主面を有する第１導電板と、前記厚さ方向に直交する第２主面を有する第２導電板であって、前記厚さ方向に直交する第１方向において前記第１導電板から離間配置された第２導電板と、前記第１導電板に電気的に接合され、かつ前記第２導電板に導通する複数の第１スイッチング素子と、前記第２導電板に電気的に接合された複数の第２スイッチング素子と、前記第１導電板に電気的に接合された第１電源端子と、前記厚さ方向に見て前記第１電源端子に重なる領域を有する第２電源端子であって、前記厚さ方向において前記第１導電板および前記第１電源端子に対して離間配置された第２電源端子と、を備える構成において、前記第２電源端子が、前記複数の第２スイッチング素子に導通している。
　本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
第１の側面の第１実施形態にかかる半導体装置の斜視図である。 上記半導体装置の平面図である。 上記半導体装置の底面図である。 上記半導体装置の正面図である。 上記半導体装置の側面図である。 上記半導体装置の平面図であり、封止樹脂を透過している。 図６に対応する平面図であり、第２電源端子を省略し、かつ端子絶縁部材を透過している。 図６のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図８に示す一部分の拡大図である。 図６のＸ－Ｘ線に沿う断面図であり、第１導電板周辺を示す。 図６のＸ－Ｘ線に沿う断面図であり、第２導電板周辺を示す。 図１０Ｂに示す一部分の拡大図である。 第１スイッチング素子の平面図である。 第２スイッチング素子の平面図である。 上記半導体装置の回路図である。 上記半導体装置の使用例を説明する概略図である。 第１の側面の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 図１７に示す一部分の拡大図である。 図１６のＸＩＸ－ＸＩＸ線に沿う断面図である。 図１９に示す一部分の拡大図である。 第１の側面の第３実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２１のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。 図２２に示す一部分の拡大図である。 第１の側面の第４実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２４の半導体装置の底面図である。 図２４の半導体装置の正面図である。 図２４の半導体装置の右側面図である。 図２４のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿う断面図であり、第１導電板周辺を示す。 図２４のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿う断面図であり、第２導電板周辺を示す。 図２８Ｂに示す一部分の拡大図である。 第１の側面の第５実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図３０のＸＸＸＩ－ＸＸＸＩ線に沿う断面図であり、第１導電板周辺を示す。 図３０のＸＸＸＩ－ＸＸＸＩ線に沿う断面図であり、第２導電板周辺を示す。 図３１Ｂに示す一部分の拡大図である。 第２の側面の第１実施形態にかかる半導体装置の底面図である。 図３３に示す半導体装置の平面図であり、封止樹脂を透過している。 図３４に対応する平面図であり、第２電源端子を省略し、かつ端子絶縁部材を透過している。 図３４のＸＸＸＶＩ－ＸＸＸＶＩ線に沿う断面図である。 図３６の部分拡大図である。 図３４のＸＸＸＶＩＩＩ，ＸＸＸＩＸ－ＸＸＸＶＩＩＩ，ＸＸＸＩＸ線に沿う断面図であり、第１導電板周辺を示す。 図３４のＸＸＸＶＩＩＩ，ＸＸＸＩＸ－ＸＸＸＶＩＩＩ，ＸＸＸＩＸ線に沿う断面図であり、第２導電板周辺を示す。 図３９に示す一部分の拡大図である。 図３４に示す第１スイッチング素子の平面図である。 図３４に示す第２スイッチング素子の平面図である。 第２の側面の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図４３のＸＬＩＶ－ＸＬＩＶ線に沿う断面図である。 図４４に示す一部分の拡大図である。 図４３のＸＬＶＩ－ＸＬＶＩ線に沿う断面図である。 図４６に示す一部分の拡大図である。 第２の側面の第３実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図４８のＸＬＩＸ－ＸＬＩＸ線に沿う断面図である。 図４９に示す一部分の拡大図である。
　本発明を実施するための形態について、添付図面に基づいて説明する。
　図１～図１３に基づき、第１の側面の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、絶縁層（絶縁基板）１０、第１導電板１１、第２導電板１２、複数の第１スイッチング素子２１、複数の第２スイッチング素子２２、第１電源端子３１および第２電源端子３２を備える。これらに加え、半導体装置Ａ１０は、絶縁材１５（図９等参照）、端子絶縁部材３９（図１等参照）、複数の第１導通ワイヤ４１１、複数の第２導通ワイヤ４２１および封止樹脂５０を備える。図６では、理解の便宜上、封止樹脂５０を透過している。また、図７では、第２電源端子３２を省略し、かつ端子絶縁部材３９を透過している。図６および図７で透過した封止樹脂５０と、図７で透過した端子絶縁部材３９は、想像線（二点鎖線）で示している。
　半導体装置Ａ１０は、電力変換を行うパワーモジュールである。例えば図１に示されるように、半導体装置Ａ１０の厚み（厚さ方向ｚにおける寸法）は、比較的小である。厚さ方向ｚに対して直交し、かつ第１電源端子３１（又は第２電源端子３２）および出力端子３３が延びる方向を「第１方向ｘ」と呼ぶ。また、厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を、「第２方向ｙ」と呼ぶ。なお、以降の説明において、「厚さ方向視」は、「平面視」と同じ意味である。
　絶縁層１０は、図６～図１１に示すように、第１導電板１１および第２導電板１２を搭載する平板状の電気絶縁部材である。絶縁層１０は、熱伝導率が比較的高い材料から構成される。絶縁層１０の構成材料は、たとえばＡｌ2Ｏ3（アルミナ）またはＡｌＮ（窒化アルミニウム）などのセラミックス、あるいは合成樹脂を主成分とする放熱シートである。絶縁層１０の厚さｔ０（厚さ方向ｚにおけるサイズ）は、構成材料がセラミックスの場合は、０．２５～０．５ｍｍであり、構成材料が放熱シートの場合は、１００～２００μｍである。絶縁層１０により、第１導電板１１および第２導電板１２は、半導体装置Ａ１０の外部に対して電気絶縁がなされている。絶縁層１０は、厚さ方向ｚにおいて互いに離間した主面１０１および裏面１０２を有する。例えば図９において、主面１０１は、上方を向いており、裏面１０２は、下方を向いている。
　第１導電板１１は、図６～図１０Ａに示すように、複数の第１スイッチング素子２１を搭載する金属製かつ平板状の導電部材である。第１導電板１１は、絶縁層１０の主面１０１に接合されている。第１導電板１１の構成材料は、Ｃｕ（銅）である。第１導電板１１の厚さｔ１は、１．５～１０ｍｍとされており、絶縁層１０の厚さｔ０よりも大である。あるいは、第１導電板１１の厚さｔ１は、絶縁層１０の厚さｔ０の３～１００倍とされている。第１導電板１１の厚さｔ１は、たとえば金属箔から形成された導電層の厚さ（０．２５～０．８ｍｍ）よりも大である。
　図６～図１０Ａ（図９を除く）に示すように、第１導電板１１には、電気絶縁性を有する第１基板１３が接合されている。第１基板１３は、第１方向ｘにおいて複数の第１スイッチング素子２１と第１電源端子３１との間に位置し、かつ第２方向ｙに延びている。第１基板１３は、たとえばＡｌ2Ｏ3などを構成材料とするセラミックス基板、またはプリント配線基板である。第１基板１３は、接着剤（図示略）により厚さ方向ｚにおいて第１導電板１１に対して絶縁層１０とは反対側に接合されている。第１基板１３には、第１ゲート層１３１および第１検出層１３２が配置されている。第１ゲート層１３１および第１検出層１３２は、導電性を有し、かつ第２方向ｙに延びている。第１ゲート層１３１および第１検出層１３２は、たとえばＣｕ箔からなる。第１方向ｘにおいて、第１ゲート層１３１の方が、第１検出層１３２よりも第１電源端子３１に近い位置にある。図示の例では、第１ゲート層１３１は、第１方向ｘにおいて第１電源端子３１に隣接している。同様に、第１検出層１３２は、第１方向ｘにおいて複数の第１スイッチング素子２１に隣接している。
　第２導電板１２は、図６、図７、図１０Ｂおよび図１１に示すように、複数の第２スイッチング素子２２を搭載する金属製かつ平板状の導電部材である。第２導電板１２は、絶縁層１０の主面１０１に接合されている。第２導電板１２の構成材料は、第１導電板１１の構成材料と同一である。また、第２導電板１２の厚さｔ２は、第１導電板１１の厚さｔ１と同一である。このため、第２導電板１２の厚さｔ２は、絶縁層１０の厚さｔ０よりも大であり、かつ金属箔から形成された導電層の厚さよりも大である。第２導電板１２は、第１方向ｘにおいて第１導電板１１から離間して配置されており、第１導電板１１に対して電気絶縁がなされている。
　図６、図７および図１０Ｂに示すように、第２導電板１２には、電気絶縁性を有する第２基板１４が接合されている。第２基板１４は、第１方向ｘにおいて複数の第２スイッチング素子２２と出力端子３３との間に位置し、かつ第２方向ｙに延びている。第２基板１４の構成材料は、第１基板１３の構成材料と同一である。第２基板１４は、接着剤（図示略）により厚さ方向ｚにおいて第２導電板１２に対して絶縁層１０とは反対側に接合されている。第２基板１４には、第２ゲート層１４１および第２検出層１４２が配置されている。第２ゲート層１４１および第２検出層１４２は、導電性を有し、かつ第２方向ｙに延びている。第２ゲート層１４１および第２検出層１４２は、たとえばＣｕ箔からなる。図示の例では、第２ゲート層１４１は、第１方向ｘにおいて出力端子３３に隣接している。第２検出層１４２は、第１方向ｘにおいて複数の第２スイッチング素子２２に隣接している。
　図６～図１１に示すように、絶縁材１５は、第１方向ｘにおいて第１導電板１１と第２導電板１２との間に挟まれた電気絶縁部材である。絶縁材１５は、絶縁層１０と同じく、熱伝導率が比較的高い材料から構成される。絶縁材１５の構成材料は、たとえばＡｌ2Ｏ3、Ｓｉ3Ｎ4（窒化ケイ素）またはＡｌＮなどのセラミックスである。
　複数の第１スイッチング素子２１は各々、半導体素子であり、図６～図９に示すように、第１導電板１１に電気的に接合される（すなわち、各スイッチング素子２１は、第１導電板１１に固定され、かつ第１導電板１１と電気的に導通する）。また、複数の第１スイッチング素子２１は、第２導電板１２に導通する。複数の第１スイッチング素子２１は、厚さ方向ｚにおいて第１導電板１１に対して絶縁層１０とは反対側に接合されている。半導体装置Ａ１０では、第１スイッチング素子２１は、第１導通ワイヤ４１１を介して第２導電板１２に導通している。半導体装置Ａ１０では、複数の第１スイッチング素子２１は、いずれもＳｉＣ（炭化ケイ素）を主成分としたパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。複数の第１スイッチング素子２１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。複数の第１スイッチング素子２１は、第２方向ｙに配列されている。図示の例では、複数の第１スイッチング素子２１の個数は４つであるが、個数はこれに限定されない。各第１スイッチング素子２１は、主面２１Ａおよび裏面２１Ｂを有する。
　図９に示すように、主面２１Ａは、絶縁層１０の主面１０１と同じ方向を向く。主面２１Ａには、主面電極２１１およびゲート電極２１３（図１２参照）が設けられている。裏面２１Ｂは、主面２１Ａの反対側を向き、かつ第１導電板１１に対向している。裏面２１Ｂには、裏面電極２１２が設けられている。
　主面電極２１１には、ソース電流（第１スイッチング素子２１がＩＧＢＴである場合はエミッタ電流）が流れる。図１２に示すように、主面電極２１１は、主面２１Ａにおいて４つの領域に分離されている。各々の領域に、ソース電流が流れる構成となっている。
　裏面電極２１２には、ドレイン電流（第１スイッチング素子２１がＩＧＢＴである場合はコレクタ電流）が流れる。図９に示すように、裏面電極２１２は、素子接合層２９を介して第１導電板１１に導通している。
　ゲート電極２１３には、第１スイッチング素子２１を駆動させるためのゲート電圧が印加される。図１２に示すように、半導体装置Ａ１０では、第１方向ｘにおいて互いに離間した主面電極２１１の２つの領域の間にゲート電極２１３が位置している。ゲート電極２１３の大きさは、主面電極２１１のいずれの領域よりも小である。
　複数の第２スイッチング素子２２は、図６、図７、図１０Ｂおよび図１１に示すように、第２導電板１２に電気的に接合された半導体素子である。複数の第２スイッチング素子２２は、厚さ方向ｚにおいて第２導電板１２に対して絶縁層１０とは反対側に接合されている。各第２スイッチング素子２２は、第２導通ワイヤ４２１を介して第２電源端子３２に導通している。第２スイッチング素子２２は、第１スイッチング素子２１と同一の素子である。複数の第２スイッチング素子２２は、第２方向ｙに配列されている。図示の例では、複数の第２スイッチング素子２２の個数は４つであるが、個数はこれに限定されない。各第２スイッチング素子２２は、主面２２Ａおよび裏面２２Ｂを有する。
　図１１に示すように、主面２２Ａは、絶縁層１０の主面１０１と同じ方向を向く。主面２２Ａには、主面電極２２１およびゲート電極２２３（図１３参照）が設けられている。裏面２２Ｂは、主面２２Ａの反対側を向き、かつ第２導電板１２に対向している。裏面２２Ｂには、裏面電極２２２が設けられている。
　主面電極２２１には、ソース電流（第２スイッチング素子２２がＩＧＢＴである場合はエミッタ電流）が流れる。図１３に示すように、半導体装置Ａ１０では、主面電極２２１は、主面２２Ａにおいて４つの領域に分離されている。各領域に、ソース電流が流れる構成となっている。
　裏面電極２２２には、ドレイン電流（第２スイッチング素子２２がＩＧＢＴである場合はコレクタ電流）が流れる。図１１に示すように、裏面電極２２２は、素子接合層２９を介して第２導電板１２に導通している。
　ゲート電極２２３には、第２スイッチング素子２２を駆動させるためのゲート電圧が印加される。図１３に示すように、半導体装置Ａ１０では、第１方向ｘにおいて互いに離間した主面電極２２１の２つの領域の間にゲート電極２２３が位置している。ゲート電極２２３の大きさは、主面電極２２１のいずれの領域よりも小である。
　図９に示すように、素子接合層２９は、各第１スイッチング素子２１の裏面２１Ｂと、第１導電板１１との間に介在している。また、図１１に示すように、素子接合層２９は、各第２スイッチング素子２２の裏面２２Ｂと、第２導電板１２との間に介在している。素子接合層２９は、導電性を有する。素子接合層２９は、たとえばＳｎ（錫）を主成分とする鉛フリーはんだである。各第１スイッチング素子２１は、素子接合層２９を用いたダイボンディングにより、第１導電板１１に電気的に接合されている。同様に、各第２スイッチング素子２２は、素子接合層２９を用いたダイボンディングにより、第２導電板１２に接合されている。
　第１電源端子３１は、図３～図７（図６を除く）に示すように、第１導電板１１に電気的に接合された、金属製かつ平板状の導電部材である。第１電源端子３１は、半導体装置Ａ１０の正極（Ｐ端子）である。第１電源端子３１の構成材料は、たとえばＣｕである。第１電源端子３１の表面には、Ｎｉ（ニッケル）めっきを施してもよい。第１電源端子３１の厚さは、０．５～１．５ｍｍとされている。第１電源端子３１は、櫛歯部３１１および外部接続部３１２を有する（図７参照）。櫛歯部３１１は、第１方向ｘにおいて第１基板１３に隣接し、かつ平面視において第１導電板１１に重なっている。櫛歯部３１１は、厚さ方向ｚにおいて第１導電板１１に対して絶縁層１０とは反対側に接合されている。第１導電板１１に対する櫛歯部３１１の接合方法として、はんだ接合または超音波接合が挙げられる。外部接続部３１２は、櫛歯部３１１から第１方向ｘにおいて、第２導電板１２に向かう側とは反対側に延びる帯状である。外部接続部３１２の一部は、半導体装置Ａ１０から外部に露出している。
　第２電源端子３２は、図１～図６および図１０Ａに示すように、平面視において第１電源端子３１に重なる領域を有する、金属製かつ平板状の導電部材である。第２電源端子３２は、厚さ方向ｚにおいて第１導電板１１、第２導電板１２および第１電源端子３１のいずれに対しても離間して配置されている（図１０Ａ参照）。このため、第２電源端子３２は、第１導電板１１、第２導電板１２および第１電源端子３１のいずれに対しても電気絶縁がなされている。第２電源端子３２は、複数の第２スイッチング素子２２に導通している（図６参照）。第２電源端子３２は、半導体装置Ａ１０の負極（Ｎ端子）である。第２電源端子３２の構成材料および厚さは、第１電源端子３１の構成材料および厚さと同一である。第２電源端子３２の表面には、Ｎｉめっきを施してもよい。図６に示すように、第２電源端子３２は、第１帯状部３２１（第２方向ｙに延びる）、互いに平行な複数の第２帯状部３２２（各々が第１方向ｘに延びる）、および外部接続部３２３（第１方向ｘに延びる）を有する。第１帯状部３２１および外部接続部３２３は、平面視において第１電源端子３１に重なる。第１帯状部３２１は、第１導電板１１の周縁（第１電源端子３１に交差する周縁）と、第１基板１３との間に位置している。複数の第２帯状部３２２は、第１帯状部３２１から第２導電板１２に向けて延び、かつ第２方向ｙに互いに離間して配列されている。図示の例では、複数の第２帯状部３２２の個数は４つであるが、個数はこれに限定されない。外部接続部３２３は、第１帯状部３２１から第１方向ｘにおいて第２導電板１２に向かう側とは反対側に延びる帯状である。外部接続部３２３の一部は、半導体装置Ａ１０から外部に露出している。
　図１０Ａ～図１１に示すように、第２電源端子３２の各第２帯状部３２２の先端と、第１導電板１１との間には、絶縁体３２４が介在している。絶縁体３２４は、電気絶縁性を有する接着剤である。絶縁体３２４の構成材料は、たとえばエポキシ樹脂またはポリイミドである。第２帯状部３２２は、絶縁体３２４を介して第１導電板１１に接合されている。絶縁体３２４により、第２電源端子３２は、第１導電板１１に接合され、かつ第１導電板１１から電気的に絶縁されている。
　端子絶縁部材３９は、図１～図６および図１０Ａに示すように、平板状であり、かつ厚さ方向ｚにおいて第１電源端子３１と第２電源端子３２との間に挟まれている。端子絶縁部材３９は、電気絶縁性を有する。端子絶縁部材３９の構成材料は、たとえばＡｌ2Ｏ3などのセラミックスである。端子絶縁部材３９の厚さは、０．１～１．０ｍｍとされている。半導体装置Ａ１０では、端子絶縁部材３９は、第１電源端子３１と第２電源端子３２の双方に接している。より具体的には、端子絶縁部材３９は、第１電源端子３１の上面全体に接するとともに（図４、図７参照）、第２電源端子３２の下面の一部（すなわち、外部接続部３２３の下面全体および第１帯状部３２１の下面の一部）に接している（図４、図６、図７参照）。第２電源端子３２の複数の第２帯状部３２２は、端子絶縁部材３９とは接しない（図１０Ａ参照）。
　図６に示すように、隣り合う２つの第１スイッチング素子２１の間に、第２電源端子３２の１つの第２帯状部３２２（の一部）が位置している。換言すれば、隣り合う２つの第１スイッチング素子２１の間を、対応する１つの第２帯状部３２２が第２導電板１２に向けて延びている。また、第１方向ｘにおいて、各第２スイッチング素子２２は、対応する一つの第２帯状部３２２に対向している。これにより、複数の第１スイッチング素子２１および複数の第２スイッチング素子２２は、千鳥配置される。図示の例では、複数の第１スイッチング素子２１は、複数の第２スイッチング素子２２に対し、第２方向ｙに沿って位置ずれしている。また、各第１スイッチング素子２１は、第１方向ｘに見て、いずれの第２スイッチング素子２２にも重ならない配置である。
　出力端子３３は、図１～図７に示すように、第２導電板１２に電気的に接合された金属製かつ平板状の導電部材である。第１電源端子３１および第２電源端子３２から半導体装置Ａ１０に入力された電力は、複数の第１スイッチング素子２１および複数の第２スイッチング素子２２により変換され、変換された電力が出力端子３３に出力される。出力端子３３の構成材料および厚さは、第１電源端子３１の構成材料および厚さと同一である。出力端子３３の表面には、Ｎｉめっきを施してもよい。出力端子３３は、櫛歯部３３１および外部接続部３３２を有する。櫛歯部３３１は、第１方向ｘにおいて第２基板１４に隣接し、かつ平面視において第２導電板１２に重なっている。櫛歯部３３１は、厚さ方向ｚにおいて第２導電板１２に対して絶縁層１０とは反対側に接合されている。第２導電板１２に対する櫛歯部３３１の接合方法として、はんだ接合または超音波接合が挙げられる。外部接続部３３２は、櫛歯部３３１から第１方向ｘにおいて第１導電板１１に向かう側とは反対側に延びる帯状である。このため、外部接続部３３２は、第１電源端子３１の外部接続部３１２、および第２電源端子３２の外部接続部３２３が延びる側とは反対側に延びている。外部接続部３３２の一部は、半導体装置Ａ１０から外部に露出している。
　図６等に示すように、半導体装置Ａ１０は、第１ゲート端子３４１を備える。第１ゲート端子３４１は、導電性を有するとともに、第２方向ｙにおいて、第１ゲート層１３１に対向して配置され、かつ第１ゲート層１３１に向かう側とは反対側に延びている。第１ゲート端子３４１は、第１導電板１１から離間して設けられている。また、図２および図３に示すように、第１ゲート端子３４１の一部は、半導体装置Ａ１０の外部に露出している。第１ゲート端子３４１の構成材料は、たとえばＣｕである。第１ゲート端子３４１の表面には、Ｓｎめっきが施されている。
　図６等に示すように、半導体装置Ａ１０は、第１端子ワイヤ４５１を備える。第１端子ワイヤ４５１は、導電性を有し、かつ第１ゲート端子３４１と第１ゲート層１３１とを接続している。第１端子ワイヤ４５１の構成材料は、たとえばＡｌ（アルミニウム）である。第１ゲート端子３４１は、第１端子ワイヤ４５１を介して第１ゲート層１３１に導通している。
　例えば図１２に示すように、半導体装置Ａ１０は、第１ゲートワイヤ４３１を備える。第１ゲートワイヤ４３１は、導電性を有し、かつ第１スイッチング素子２１のゲート電極２１３と、第１ゲート層１３１とを接続している。第１ゲートワイヤ４３１の構成材料は、たとえばＡｌである。ゲート電極２１３は、第１ゲートワイヤ４３１を介して第１ゲート層１３１に導通している。したがって、第１ゲート端子３４１は、ゲート電極２１３に導通している。半導体装置Ａ１０では、第１ゲート端子３４１にゲート電圧が印加されると、複数の第１スイッチング素子２１が駆動する構成となっている。
　図７に示すように、半導体装置Ａ１０は、第２ゲート端子３４２を備える。第２ゲート端子３４２は、導電性を有するとともに、第２方向ｙにおいて、第２ゲート層１４１に対向して配置され、かつ第２ゲート層１４１に向かう側とは反対側に延びている。図２および図３に示すように、第２ゲート端子３４２の一部は、半導体装置Ａ１０の外部に露出している。第２ゲート端子３４２の構成材料は、第１ゲート端子３４１の構成材料と同一である。第２ゲート端子３４２の表面には、Ｓｎめっきが施されている。
　図７に示すように、半導体装置Ａ１０は、第２端子ワイヤ４５２を備える。第２端子ワイヤ４５２は、導電性を有し、かつ第２ゲート端子３４２と第２ゲート層１４１とを接続している。第２端子ワイヤ４５２の構成材料は、第１端子ワイヤ４５１の構成材料と同一である。第２ゲート端子３４２は、第２端子ワイヤ４５２を介して第２ゲート層１４１に導通している。
　図７および図１３に示すように、半導体装置Ａ１０は、第２ゲートワイヤ４３２を備える。第２ゲートワイヤ４３２は、導電性を有し、かつ第２スイッチング素子２２のゲート電極２２３と、第２ゲート層１４１とを接続している。第２ゲートワイヤ４３２の構成材料は、第１ゲートワイヤ４３１の構成材料と同一である。ゲート電極２２３は、第２ゲートワイヤ４３２を介して第２ゲート層１４１に導通している。したがって、第２ゲート端子３４２は、ゲート電極２２３に導通している。半導体装置Ａ１０では、第２ゲート端子３４２にゲート電圧が印加されると、複数の第２スイッチング素子２２が駆動する。
　図７に示すように、半導体装置Ａ１０は、第１検出端子３５１を備える。第１検出端子３５１は、導電性を有するとともに、第２方向ｙにおいて、第１検出層１３２に対向して配置され、かつ第１検出層１３２に向かう側とは反対側に延びている。図２および図３に示すように、第１検出端子３５１の一部は、半導体装置Ａ１０の外部に露出している。第１検出端子３５１は、第１方向ｘにおいて第１ゲート端子３４１とは離間している。第１検出端子３５１の構成材料は、第１ゲート端子３４１の構成材料と同一である。第１検出端子３５１の表面には、Ｓｎめっきが施されている。
　図７に示すように、半導体装置Ａ１０は、第３端子ワイヤ４５３を備える。第３端子ワイヤ４５３は、導電性を有し、かつ第１検出端子３５１と第１検出層１３２とを接続している。第３端子ワイヤ４５３の構成材料は、第１端子ワイヤ４５１の構成材料と同一である。第１検出端子３５１は、第３端子ワイヤ４５３を介して第１検出層１３２に導通している。
　図７および図１２に示すように、半導体装置Ａ１０は、第１検出ワイヤ４４１を備える。第１検出ワイヤ４４１は、導電性を有し、かつ第１スイッチング素子２１の主面電極２１１と、第１検出層１３２とを接続している。第１検出ワイヤ４４１の構成材料は、たとえばＡｌである。第１検出ワイヤ４４１は、主面電極２１１のうち、いずれかの領域に接続されている。主面電極２１１は、第１検出ワイヤ４４１を介して第１検出層１３２に導通している。したがって、第１検出端子３５１は、主面電極２１１に導通している。半導体装置Ａ１０では、第１検出端子３５１から複数の第１スイッチング素子２１に入力されるソース電流（またはエミッタ電流）が検出される。
　図７に示すように、半導体装置Ａ１０は、第２検出端子３５２を備える。第２検出端子３５２は、導電性を有するとともに、第２方向ｙにおいて、第２検出層１４２に対向して配置され、かつ第２検出層１４２に向かう側とは反対側に延びている。図２および図３に示すように、第２検出端子３５２の一部は、半導体装置Ａ１０の外部に露出している。第２検出端子３５２は、第１方向ｘにおいて第２ゲート端子３４２とは離間している。第２検出端子３５２の構成材料は、第１ゲート端子３４１の構成材料と同一である。第２検出端子３５２の表面には、Ｓｎめっきが施されている。
　図７に示すように、半導体装置Ａ１０は、第４端子ワイヤ４５４を備える。第４端子ワイヤ４５４は、導電性を有し、かつ第２検出端子３５２と第２検出層１４２とを接続している。第４端子ワイヤ４５４の構成材料は、第１端子ワイヤ４５１の構成材料と同一である。第２検出端子３５２は、第４端子ワイヤ４５４を介して第２検出層１４２に導通している。
　図７および図１３に示すように、半導体装置Ａ１０は、第２検出ワイヤ４４２を備える。第２検出ワイヤ４４２は、導電性を有し、かつ第２スイッチング素子２２の主面電極２２１と、第２検出層１４２とを接続している。第２検出ワイヤ４４２の構成材料は、第１検出ワイヤ４４１の構成材料と同一である。第２検出ワイヤ４４２は、主面電極２２１のうち、いずれかの領域に接続されている。主面電極２２１は、第２検出ワイヤ４４２を介して第２検出層１４２に導通している。したがって、第２検出端子３５２は、主面電極２２１に導通している。半導体装置Ａ１０では、第２検出端子３５２から複数の第２スイッチング素子２２に入力されるソース電流（またはドレイン電流）が検出される。
　図７に示すように、半導体装置Ａ１０は、装置電流検出端子３６を備える。装置電流検出端子３６は、導電性を有するとともに、第１方向ｘにおいて第１検出端子３５１と第２検出端子３５２との間に位置し、かつ第２方向ｙにおいて第１導電板１１に対向して配置されている。装置電流検出端子３６は、第２方向ｙにおいて第１導電板１１に向かう側とは反対側に延びている。図２および図３に示すように、装置電流検出端子３６の一部は、半導体装置Ａ１０の外部に露出している。装置電流検出端子３６の構成材料は、第１ゲート端子３４１の構成材料と同一である。装置電流検出端子３６の表面には、Ｓｎめっきが施されている。
　図７に示すように、半導体装置Ａ１０は、第５端子ワイヤ４５５を備える。第５端子ワイヤ４５５は、導電性を有し、かつ装置電流検出端子３６と第１導電板１１とを接続している。第５端子ワイヤ４５５の構成材料は、第１端子ワイヤ４５１の構成材料と同一である。装置電流検出端子３６は、第５端子ワイヤ４５５を介して第１導電板１１に導通している。半導体装置Ａ１０では、装置電流検出端子３６から第１導電板１１に流れる電流が検出される。
　第１導通ワイヤ４１１は、図６～図９に示すように、第１スイッチング素子２１の主面電極２１１と、第２導電板１２とを接続する導電部材である。第１導通ワイヤ４１１は、第１方向ｘに延びる金属細線である。第１導通ワイヤ４１１は、主面電極２１１のいずれかの領域に接続されている。半導体装置Ａ１０では、複数の第１スイッチング素子２１は、第１導通ワイヤ４１１を介して第２導電板１２に導通している。第１導通ワイヤ４１１の構成材料は、たとえばＡｌである。
　第２導通ワイヤ４２１は、図６～図１１（図８および図９を除く）に示すように、第２電源端子３２の第２帯状部３２２と、第２スイッチング素子２２の主面電極２２１とを接続する導電部材である。第２導通ワイヤ４２１は、第１方向ｘに延びる金属細線である。第２導通ワイヤ４２１は、主面電極２２１のいずれかの領域に接続されている。半導体装置Ａ１０では、第２帯状部３２２は、第２導通ワイヤ４２１を介して主面電極２２１に導通している。第２導通ワイヤ４２１の構成材料は、第１導通ワイヤ４１１の構成材料と同一である。
　封止樹脂５０は、図１～図１１（図６および図７を除く）に示すように、第１導電板１１、第２導電板１２、複数の第１スイッチング素子２１、および複数の第２スイッチング素子２２を覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０の構成材料は、たとえば黒色のエポキシ樹脂である。封止樹脂５０は、表面５１、底面５２、一対の第１側面５３１、および一対の第２側面５３２を有する。
　図１～図１１（図３、図６および図７を除く）に示すように、表面５１は、絶縁層１０の主面１０１と同じ方向を向く。図３～図１１（図６および図７を除く）に示すように、底面５２は、絶縁層１０の裏面１０２と同じ方向をく。底面５２から、裏面１０２が露出している。
　図１～図５に示すように、一対の第１側面５３１は、各々が表面５１および底面５２の双方につながり、かつ第１方向ｘにおいて互いに離間している。一方の第１側面５３１から、第１電源端子３１の外部接続部３１２、第２電源端子３２の外部接続部３２３、および端子絶縁部材３９のそれぞれ一部ずつが露出している。また、他方の第１側面５３１から、出力端子３３の外部接続部３３２の一部が露出している。図１～図５に示すように、一対の第２側面５３２は、各々が表面５１および底面５２の双方につながり、かつ第２方向ｙにおいて互いに離間している。第２側面５３２の第１方向ｘにおける両端は、一対の第１側面５３１につながっている。一方の第２側面５３２から、第１ゲート端子３４１、第２ゲート端子３４２、第１検出端子３５１、第２検出端子３５２および装置電流検出端子３６のそれぞれ一部ずつが露出している。
　図１、図３、図４、図１０Ａおよび図１０Ｂに示すように、封止樹脂５０には、それぞれが底面５２から厚さ方向ｚに凹み、かつ第２方向ｙに沿って延びる複数の溝５４が形成されている。複数の溝５４は、第１方向ｘにおいて底面５２の両端に位置している。例えば図３に示す例では、複数の溝５４は、第１グループの複数の溝（例えば右側グループの複数の溝）と第２グループの複数の溝（左側グループの複数の溝）とに分けられて、これら２つのグループが第１方向ｘにおいて互いに離間するように配置されている。図示の例では、右側グループの複数の溝は、底面５２の右端の近くに配置されており、左側グループの複数の溝は、底面５２の左端の近くに配置されている。また、いずれのグループの溝５４も、一方の第２側面５３２から他方の第２側面５３２に至るまで連続的に延びている。
　次に、図１４に基づき、半導体装置Ａ１０における回路構成について説明する。同図に示すように、半導体装置Ａ１０においては、上アーム回路７１および下アーム回路７２の２つのスイッチング回路が構成されている。これらの回路は、ＤＣ－ＤＣコンバータの構成要素の一つであるＤＣ－ＡＣコンバータ（インバータ）をなしている。上アーム回路７１は、第１導電板１１および複数の第１スイッチング素子２１により構成される。上アーム回路７１において、複数の第１スイッチング素子２１は、いずれも第１電源端子３１と出力端子３３との間において並列接続されている。第１スイッチング素子２１に設けられたゲート電極２１３は、いずれも第１ゲート端子３４１に並列接続されている。半導体装置Ａ１０の外部に配置されたゲートドライバなどの駆動回路により、第１ゲート端子３４１にゲート電圧が印加されることで、複数の第１スイッチング素子２１は同時に駆動する。
　また、第１スイッチング素子２１に設けられた主面電極２１１は、いずれも第１検出端子３５１に並列接続されている。複数の第１スイッチング素子２１を流れるソース電流（またはエミッタ電流）は、第１検出端子３５１を介して、半導体装置Ａ１０の外部に配置された制御回路に入力される。
　第１スイッチング素子２１に設けられた裏面電極２１２は、いずれも装置電流検出端子３６に並列接続されている。複数の第１スイッチング素子２１に流れるドレイン電流（またはコレクタ電流）、すなわち第１導電板１１に流れる電流は、装置電流検出端子３６を介して、半導体装置Ａ１０の外部に配置された制御回路に入力される。
　下アーム回路７２は、第２導電板１２および複数の第２スイッチング素子２２により構成される。下アーム回路７２において、複数の第２スイッチング素子２２は、いずれも出力端子３３と第２電源端子３２との間において並列接続されている。第２スイッチング素子２２に設けられたゲート電極２２３は、いずれも第２ゲート端子３４２に並列接続されている。半導体装置Ａ１０の外部に配置されたゲートドライバなどの駆動回路により、第２ゲート端子３４２にゲート電圧が印加されることで、複数の第２スイッチング素子２２は同時に駆動する。
　また、第２スイッチング素子２２に設けられた主面電極２２１は、いずれも第２検出端子３５２に並列接続されている。複数の第２スイッチング素子２２に流れるソース電流（またはエミッタ電流）は、第２検出端子３５２を介して、半導体装置Ａ１０の外部に配置された制御回路に入力される。
　第１電源端子３１および第２電源端子３２に直流電源が接続され、かつ複数の第１スイッチング素子２１および複数の第２スイッチング素子２２が駆動することによって、出力端子３３から交流電圧が出力される。たとえば昇圧型のＤＣ－ＤＣコンバータでは、当該交流電圧が、変圧器、整流器、平滑回路の順を経ることによって、直流電源の電圧よりも高い高電圧直流電力に変換される。
　次に、図１５に基づき、半導体装置Ａ１０の使用例について説明する。同図は、半導体装置Ａ１０を使用している電気自動車Ｂの概要図である。電気自動車Ｂは、ＤＣ－ＤＣコンバータ８１、車載充電器８２、蓄電池８３および駆動系統８４を備える。半導体装置Ａ１０は、ＤＣ－ＤＣコンバータ８１の一部（ＤＣ－ＡＣコンバータ）を構成している。電気自動車Ｂが、屋外に設置され、かつ直流電源である急速給電施設８０から直流電力を給電されると、ＤＣ－ＤＣコンバータ８１により高電圧直流電力に変換される。ＤＣ－ＤＣコンバータ８１は、高電圧直流電力を蓄電池８３に給電する。同時に、車載充電器８２から蓄電池８３に電力が給電される。車載充電器８２には、屋外に設置された通常の給電施設から給電された電力が蓄えられている。車載充電器８２は、その電力を高電圧直流電力に変換した上で蓄電池８３に給電する。このように、蓄電池８３は、ＤＣ－ＤＣコンバータ８１および車載充電器８２の２系統から同時に高電圧直流電力を供給されるため、短時間で蓄電池８３を充電することが可能である。蓄電池８３に蓄えられた電力は、インバータ、交流モータおよび変速機から構成される駆動系統８４に給電される。駆動系統８４より、電気自動車Ｂが駆動される。
　次に、半導体装置Ａ１０の作用効果について説明する。半導体装置Ａ１０の構成によれば、第１導電板１１および第２導電板１２は、半導体装置Ａ１０における放熱部材および導電部材として機能する。また、第１導電板１１の厚さｔ１および第２導電板１２の厚さｔ２は、これらを搭載する絶縁層１０の厚さｔ０よりも大である。これにより、厚さ方向ｚに対して直交する第１方向ｘおよび第２方向ｙにおいて、第１導電板１１および第２導電板１２の断面積が、たとえば金属箔から形成された導電層の断面積より大となる。このため、第１方向ｘおよび第２方向ｙにおいて、第１導電板１１および第２導電板１２の単位長さ当たりの熱抵抗が、金属箔から形成された導電層の単位長さ当たりの熱抵抗よりも低くなる。換言すれば、第１方向ｘおよび第２方向ｙおいて、第１導電板１１および第２導電板１２の方が金属箔から形成された導電層よりも熱が広範囲に伝わりやすくなる。したがって、半導体装置Ａ１０によれば、放熱性を向上させることが可能となる。
　半導体装置Ａ１０の放熱性を向上させることにより、第１導電板１１および第２導電板１２の電気抵抗を小さくすることができる。このため、半導体装置Ａ１０によれば、電力損失を抑制することが可能となる。
　第１導電板１１の厚さｔ１および第２導電板１２の厚さｔ２は、１．５～１０ｍｍであることが、これらの第１方向ｘおよび第２方向ｙにおける単位長さ当たりの熱抵抗を低くする上で好ましい。あるいは、第１導電板１１の厚さｔ１および第２導電板１２の厚さｔ２は、絶縁層１０の厚さｔ０の３～１，０００倍であることが、これらの第１方向ｘおよび第２方向ｙにおける単位長さ当たりの熱抵抗を低くする上で好ましい。
　半導体装置Ａ１０は、電気絶縁性を有し、かつ第１方向ｘにおいて第１導電板１１と第２導電板１２との間に挟まれた絶縁材１５を備える。これにより、絶縁材１５に熱が伝導されるため、熱の伝導経路が広く確保され、かつ第１導電板１１の熱分布と、第２導電板１２の熱分布と偏りを小さくすることができる。半導体装置Ａ１０の回路構成上、上アーム回路７１を構成する第１導電板１１の方が、下アーム回路７２を構成する第２導電板１２よりも高熱となる。そこで、絶縁材１５を備えることにより、第１導電板１１の熱を第２導電板１２に伝導させることができる。
　第２電源端子３２では、第１帯状部３２１および複数の第２帯状部３２２が平面視において第１導電板１１に重なっている。また、第２帯状部３２２が、第２スイッチング素子２２の主面電極２２１に、第１方向ｘに延びる第２導通ワイヤ４２１を介して導通している。これにより、半導体装置Ａ１０の平面視における寸法の拡大を抑制できる。
　複数の第２スイッチング素子２２は、第２方向ｙに配列されており、第１方向ｘにおいて、各第２スイッチング素子２２は、対応する１つの第２帯状部３２２に対向している。これにより、半導体装置Ａ１０の第２方向ｙにおける寸法の拡大を抑制しつつ、複数の第２スイッチング素子２２と第２電源端子３２との導通経路を短縮することができる。この場合において、複数の第１スイッチング素子２１は、第２方向ｙに配列されており、隣り合う２つの第１スイッチング素子２１の間に、第２帯状部３２２の一部が位置している。これにより、半導体装置Ａ１０の第２方向ｙにおける寸法の拡大をさらに抑制できる。
　半導体装置Ａ１０は、第２電源端子３２の第２帯状部３２２と、第２スイッチング素子２２の主面電極２２１とに接続され、かつ第１方向ｘに延びる第２導通ワイヤ４２１を備える。これにより、複数の第２スイッチング素子２２と第２電源端子３２との導電経路が第１方向ｘに沿ったものとなる。また、半導体装置Ａ１０は、第１スイッチング素子２１と第２導電板１２とに接続され、かつ第１方向ｘに延びる第１導通ワイヤ４１１を備える。これにより、複数の第１スイッチング素子２１と第２導電板１２との導電経路が第１方向ｘに沿ったものとなる。したがって、半導体装置Ａ１０では、第１方向ｘに沿った導電経路が構成されるため、半導体装置Ａ１０の絶縁耐圧を向上させることができる。
　第２電源端子３２の第２帯状部３２２は、電気絶縁性を有する絶縁体３２４を介して第１導電板１１に接合されている。これにより、第２電源端子３２を第１導電板１１に支持させることができる。また、第２帯状部３２２に第２導通ワイヤ４２１をワイヤボンディングにより接合させる際、第２帯状部３２２は第１導電板１１から反力を受けるため、第２帯状部３２２に対する第２導通ワイヤ４２１の接合強度を十分に確保できる。
　第１導電板１１には、電気絶縁性を有する第１基板１３が接合されている。第１基板１３には、第１スイッチング素子２１のゲート電極２１３と、第１ゲート端子３４１との双方に導通する第１ゲート層１３１が配置されている。さらに、第１ゲート層１３１に導通する第１ゲート端子３４１が、第１導電板１１から離間して配置されている。これにより、第１導電板１１に対する第１ゲート層１３１の電気絶縁がなされた状態で、複数の第１スイッチング素子２１を駆動させるための導電経路を半導体装置Ａ１０に構成することができる。
　第２導電板１２には、電気絶縁性を有する第２基板１４が接合されている。第２基板１４には、第２スイッチング素子２２のゲート電極２２３と、第２ゲート端子３４２との双方に導通する第２ゲート層１４１が配置されている。さらに、第２ゲート層１４１に導通する第２ゲート端子３４２が、第２導電板１２から離間して配置されている。これにより、第２導電板１２に対する第２ゲート層１４１の電気絶縁がなされた状態で、複数の第２スイッチング素子２２を駆動させるための導電経路を半導体装置Ａ１０に構成することができる。
　半導体装置Ａ１０は、第１導電板１１および第２導電板１２などを覆う封止樹脂５０を備える。第１電源端子３１および第２電源端子３２は、第１方向ｘにおいて第２導電板１２に向かう側とは反対側に延び、かつ封止樹脂５０から露出する部分を有する。また、半導体装置Ａ１０は、第２導電板１２に電気的に接合された出力端子３３を備える。出力端子３３は、第１方向ｘにおいて第１導電板１１に向かう側とは反対側に延び、かつ封止樹脂５０から露出する部分を有する。これにより、第１電源端子３１および第２電源端子３２と、出力端子３３とは、半導体装置Ａ１０の導電経路と同方向である第１方向ｘにおいて互いに離間した構成となる。したがって、半導体装置Ａ１０の絶縁耐圧を、より向上させることができる。
　図１６～図２０に基づき、第１の側面の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を適宜省略する。また、これらの図のうち、図１６は、理解の便宜上、封止樹脂５０を透過している。
　半導体装置Ａ２０は、第１導通ワイヤ４１１の代わりに第１導通リード４１２を備え、かつ第２導通ワイヤ４２１の代わりに第２導通リード４２２を備える点が、先述した半導体装置Ａ１０と異なる。
　第１導通リード４１２は、図１６～図１８に示すように、第１スイッチング素子２１の主面電極２１１と、第２導電板１２とを接続する導電部材である。第１導通リード４１２は、第１方向ｘに延びる帯状で、かつ鉤状の曲げ加工が厚さ方向ｚに施された金属板である。第１導通リード４１２の構成材料は、ＣｕまたはＣｕ合金である。第１導通リード４１２の一端は、導電接合層４９を介して主面電極２１１に電気的に接合されている。第１導通リード４１２の他端は、導電接合層４９を介して第２導電板１２に電気的に接合されている。導電接合層４９は、導電性を有する。導電接合層４９は、たとえばＳｎを主成分とする鉛フリーはんだである。
　第２導通リード４２２は、図１６、図１９および図２０に示すように、第２電源端子３２の第２帯状部３２２と、第２スイッチング素子２２の主面電極２２１とを接続する導電部材である。第２導通リード４２２は、第１方向ｘに延びる帯状で、かつ鉤状の曲げ加工が厚さ方向ｚに施された金属板である。第２導通リード４２２の構成材料は、第１導通リード４１２の構成材料と同一である。第２導通リード４２２の一端は、導電接合層４９を介して第２帯状部３２２に電気的に接合されている。第２導通リード４２２の他端は、導電接合層４９を介して主面電極２２１に電気的に接合されている。
　次に、半導体装置Ａ２０の作用効果について説明する。半導体装置Ａ２０の構成によれば、先述した半導体装置Ａ１０と同一の絶縁層１０、第１導電板１１および第２導電板１２を備える。このため、第１導電板１１および第２導電板１２は、半導体装置Ａ２０における放熱部材および導電部材として機能する。したがって、半導体装置Ａ２０によっても、放熱性を向上させることが可能となる。
　半導体装置Ａ２０は、第１導通ワイヤ４１１の代わりとなる第１導通リード４１２と、第２導通ワイヤ４２１の代わりとなる第２導通リード４２２とを備える。第１導通リード４１２および第２導通リード４２２の横断面積は、第１導通ワイヤ４１１および第２導通ワイヤ４２１の横断面積よりも大である。このため、第１導通リード４１２および第２導通リード４２２の電気抵抗は、第１導通ワイヤ４１１および第２導通ワイヤ４２１の電気抵抗よりも低い。したがって、半導体装置Ａ２０の電力損失を、半導体装置Ａ１０よりも抑制することができる。
　図２１～図２３に基づき、第１の側面の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。また、これらの図のうち、図２１は、理解の便宜上、封止樹脂５０を透過している。
　半導体装置Ａ３０では、第１導通ワイヤ４１１の代わりに第１導通リード４１２を備える点と、第２電源端子３２の第２帯状部３２２の構成について、先述した半導体装置Ａ１０と異なる。なお、第１導通リード４１２の構成は、先述した半導体装置Ａ２０の第１導通リード４１２の構成と同一であるため、説明は省略する。
　図２１に示すように、第２電源端子３２の第２帯状部３２２は、その先端が平面視において第２スイッチング素子２２の主面電極２２１に重なる位置まで延びている。図２２および図２３に示すように、第２帯状部３２２の先端には、鉤状の曲げ加工が厚さ方向ｚにされている。第２帯状部３２２の先端は、導電接合層４９を介して主面電極２１１に電気的に接合されている。このため、主面電極２２１は、第２導通ワイヤ４２１および第２導通リード４２２のいずれも介さずに、第２電源端子３２に導通している。なお、半導体装置Ａ３０では、第２帯状部３２２が第１導電板１１に接合されないため、絶縁体３２４が不要となる。
　次に、半導体装置Ａ３０の作用効果について説明する。半導体装置Ａ３０の構成によれば、先述した半導体装置Ａ１０と同一の絶縁層１０、第１導電板１１および第２導電板１２を備える。このため、第１導電板１１および第２導電板１２は、半導体装置Ａ３０における放熱部材および導電部材として機能する。したがって、半導体装置Ａ３０によっても、放熱性を向上させることが可能となる。
　第２電源端子３２の第２帯状部３２２は、第２スイッチング素子２２の主面電極２２１に接続されている。これにより、半導体装置Ａ３０では、第２導通ワイヤ４２１、第２導通リード４２２および絶縁体３２４のいずれも不要となる。このため、半導体装置Ａ３０の製造にかかる部品点数を削減できる。
　図２４～図２９に基づき、第１の側面の第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。また、これらの図のうち、図２４は、理解の便宜上、封止樹脂５０を透過している。
　半導体装置Ａ４０では、金属層１６および放熱器６０を備える点が、先述した半導体装置Ａ１０と異なる。金属層１６は、図２９に示すように、絶縁層１０の裏面１０２に接合された導電層である。金属層１６の構成材料は、Ｃｕである。金属層１６の厚さｔ３は、０．２５～０．８ｍｍとされている。このため、金属層１６の厚さｔ３は、第１導電板１１の厚さｔ１および第２導電板１２の厚さｔ２よりも小である。絶縁層１０により、金属層１６は、第１導電板１１および第２導電板１２に対して電気絶縁がなされている。
　放熱器６０は、図２４～図２９に示すように、金属層１６に接合されている。半導体装置Ａ４０では、放熱器６０は平板状であるが、放熱器６０の形状はこれに限定されない。放熱器６０は、半導体装置Ａ４０の外部に露出している。
　図２４に示すように、半導体装置Ａ４０は半導体装置Ａ１０と同じく、第１導通ワイヤ４１１および第２導通ワイヤ４２１を備える。半導体装置Ａ４０の構成では、半導体装置Ａ２０と同じく、これらの代わりに第１導通リード４１２および第２導通リード４２２を備える構成でもよい。また、半導体装置Ａ４０の構成では、半導体装置Ａ３０と同じく、第１導通リード４１２を備え、かつ第２電源端子３２の第２帯状部３２２が第２スイッチング素子２２の主面電極２２１に接続された構成でもよい。
　次に、半導体装置Ａ４０の作用効果について説明する。半導体装置Ａ４０の構成によれば、先述した半導体装置Ａ１０と同一の絶縁層１０、第１導電板１１および第２導電板１２を備える。このため、第１導電板１１および第２導電板１２は、半導体装置Ａ４０における放熱部材および導電部材として機能する。したがって、半導体装置Ａ４０によっても、放熱性を向上させることが可能となる。
　半導体装置Ａ４０は、放熱器６０を備える。これにより、半導体装置Ａ４０の放熱性を、より向上させることができる。また、金属層１６を備えることにより、放熱器６０を、たとえばはんだなどで容易に金属層１６に接合させることができる。
　図３０～図３２に基づき、第１の側面の第５実施形態にかかる半導体装置Ａ５０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。また、これらの図のうち、図３０は、理解の便宜上、封止樹脂５０を透過している。
　半導体装置Ａ５０では、金属層１６および放熱器６０を備える点と、第１導電板１１および第２導電板１２の構成とが、先述した半導体装置Ａ１０と異なる。なお、金属層１６および放熱器６０の構成は、先述した半導体装置Ａ４０と同一であるため、説明は省略する。
　図３１Ａ～図３２に示すように、第１導電板１１は、第１層１１１および第２層１１２を有する。第１層１１１は、絶縁層１０の主面１０１に接合されている。第２層１１２は、厚さ方向ｚにおいて第１層１１１に対して絶縁層１０とは反対側に位置し、かつ導電接合層４９により第１層１１１に接合されている。第１層１１１および第２層１１２の構成材料は、ともにＣｕである。第１層１１１の厚さは、０．２５～０．８ｍｍとされている。第２層１１２の厚さは、２．０ｍｍ以上とされ、第１層１１１の厚さよりも大である。半導体装置Ａ５０では、第１層１１１および第２層１１２の厚さに、導電接合層４９を加えた厚さが、第１導電板１１の厚さｔ１になるようにされている。
　図３１Ａ～図３２に示すように、第２導電板１２は、第１層１２１および第２層１２２を有する。第１層１２１は、絶縁層１０の主面１０１に接合されている。第２層１２２は、厚さ方向ｚにおいて第１層１２１に対して絶縁層１０とは反対側に位置し、かつ導電接合層４９により第１層１２１に接合されている。第１層１２１および第２層１２２の構成材料は、ともにＣｕである。第１層１２１の厚さは、第１導電板１１の第１層１１１の厚さと同一である。第２層１２２の厚さは、第２導電板１２の第２層１２２の厚さと同一である。このため、第２層１２２の厚さは、第１層１２１の厚さよりも大である。半導体装置Ａ５０では、第１層１２１および第２層１２２の厚さに、導電接合層４９を加えた厚さが、第２導電板１２の厚さｔ２になるようにされている。
　図３０に示すように、半導体装置Ａ５０は半導体装置Ａ１０と同じく、第１導通ワイヤ４１１および第２導通ワイヤ４２１を備える。半導体装置Ａ５０の構成では、半導体装置Ａ２０と同じく、これらの代わりに第１導通リード４１２および第２導通リード４２２を備える構成でもよい。また、半導体装置Ａ５０の構成では、半導体装置Ａ３０と同じく、第１導通リード４１２を備え、かつ第２電源端子３２の第２帯状部３２２が第２スイッチング素子２２の主面電極２２１に接続された構成でもよい。
　次に、半導体装置Ａ５０の作用効果について説明する。半導体装置Ａ５０の構成によれば、先述した半導体装置Ａ１０と同一の絶縁層１０、第１導電板１１および第２導電板１２を備える。このため、第１導電板１１および第２導電板１２は、半導体装置Ａ５０における放熱部材および導電部材として機能する。したがって、半導体装置Ａ５０によっても、放熱性を向上させることが可能となる。
　第１導電板１１は、第１層１１１および第２層１１２を有し、第２層１１２の厚さは、第１層１１１の厚さよりも大である。また、第２導電板１２は、第１層１２１および第２層１２２を有し、第２層１２２の厚さは、第１層１２１の厚さよりも大である。このことは、パターニングが施された既存のＤＢＣ（Direct Bonding Copper：登録商標）基板において、片側の金属箔層に金属板を導電接合層４９により接合させることによって、絶縁層１０、第１導電板１１、第２導電板１２および金属層１６の構成を容易に成立できることを意味する。
　本発明では、第１スイッチング素子２１に対応した並列回路を構成する複数のダイオード（ショットキーバリアダイオードなど）を、第１導電板１１に電気的に接合してもよい。さらに、第２スイッチング素子２２に対応した並列回路を構成する複数のダイオードを、第２導電板１２に電気的に接合してもよい。複数のダイオードを備えることにより、複数の第１スイッチング素子２１の駆動の際、スイッチングにより逆起電力が発生しても第１スイッチング素子２１に逆電流が流れることを回避できる。同様に、複数の第２スイッチング素子２２の駆動の際においても、第２スイッチング素子２２に逆電流が流れることを回避できる。
　上述した第１の側面に係る種々の実施形態は、例えば、以下の付記として規定しうる。
　付記１．厚さ方向を向く主面を有する絶縁層と、
　前記主面に接合され、かつ前記厚さ方向に対して直交する第１方向において互いに離間した第１導電板および第２導電板と、
　前記第１導電板に電気的に接合され、かつ前記第２導電板に導通する複数の第１スイッチング素子と、
　前記第２導電板に電気的に接合された複数の第２スイッチング素子と、
　前記第１導電板に電気的に接合された第１電源端子と、
　前記厚さ方向において前記第１導電板および前記第１電源端子のいずれに対しても離間して配置され、かつ複数の前記第２スイッチング素子に導通する第２電源端子と、を備える構成において、
　前記第１導電板および前記第２導電板の厚さは、前記絶縁層の厚さよりも大である、半導体装置。
　付記２．前記第１導電板および前記第２導電板の前記厚さは、１．５～１０ｍｍである、付記１に記載の半導体装置。
　付記３．前記第１導電板および前記第２導電板の前記厚さは、前記絶縁層の前記厚さの３～１００倍である、付記１に記載の半導体装置。
　付記４．前記第１導電板および前記第２導電板は、Ｃｕを含む材料からなる、付記２または３に記載の半導体装置。
　付記５．前記第１方向において前記第１導電板と前記第２導電板との間に挟まれた絶縁材をさらに備える、付記２～４のいずれか１つに記載の半導体装置。
　付記６．前記複数の第２スイッチング素子の各々は、主面電極が設けられた素子主面を有しており、
　前記第２電源端子は、前記厚さ方向および前記第１方向の双方に対して直交する第２方向に延びる第１帯状部と、前記第１帯状部から前記第２導電板に向けて延び、かつ前記第２方向に互いに離間配置された複数の第２帯状部とを有し、
　前記複数の第２帯状部が、前記複数の第２スイッチング素子それぞれの前記主面電極に導通している、付記２ないし５のいずれか１つに記載の半導体装置。
　付記７．前記複数の第２帯状部と、前記複数の第２スイッチング素子それぞれの前記主面電極とに接続された複数の導通ワイヤをさらに備える構成において、
　前記複数の導通ワイヤは、前記第１方向に延びている、付記６に記載の半導体装置。
　付記８．前記複数の第２帯状部と、前記複数の第２スイッチング素子それぞれの前記主面電極とに接続された複数の導通リードをさらに備える構成において、
　前記複数の導通リードは、前記第１方向に延びている、付記６に記載の半導体装置。
　付記９．前記複数の第２帯状部の各々は、絶縁体を介して前記第１導電板に接合されている、付記７または８に記載の半導体装置。
　付記１０．前記複数の第２帯状部は、前記複数の第２スイッチング素子それぞれの前記主面電極に接合されている、付記６に記載の半導体装置。
　付記１１．前記複数の第２スイッチング素子は、前記第２方向に互いに離間配置されており、
　前記第１方向において、前記複数の第２スイッチング素子は、前記複数の第２帯状部にそれぞれ対向している、付記１０に記載の半導体装置。
　付記１２．基板、ゲート層およびゲート端子をさらに備える構成において、
　前記基板は、前記第２方向に延び、電気絶縁性を有し、かつ前記第２導電板に接合されており、
　前記ゲート層は、前記第２方向に延び、導電性を有し、かつ前記基板に配置されており、
　前記ゲート端子は、前記第２導電板から離間配置され、かつ前記ゲート層に導通しており、
　前記複数の第２スイッチング素子の各々の前記素子主面には、前記主面電極から離間しかつ前記ゲート層に導通するゲート電極が設けられている、付記１１に記載の半導体装置。
　付記１３．前記絶縁層に接合された金属層をさらに備える構成において、
　前記絶縁層は、前記主面とは反対側を向く裏面を有し、前記金属層は、前記絶縁層の前記裏面に接合されており、
　前記金属層の厚さは、前記第１導電板および前記第２導電板の前記厚さよりも小である、付記２ないし１２のいずれか１つに記載の半導体装置。
　付記１４．前記第１導電板および前記第２導電板の各々は、前記絶縁層の前記主面に接合された第１層と、前記厚さ方向において前記第１層に対して前記絶縁層とは反対側に位置する第２層と有しており、前記第２層の厚さは、前記第１層の厚さよりも大である、付記１３に記載の半導体装置。
　付記１５．前記金属層に接合された放熱器をさらに備える、付記１３または１４に記載の半導体装置。
　付記１６．前記第１導電板、前記第２導電板、前記複数の第１スイッチング素子、および前記複数の第２スイッチング素子を覆う封止樹脂をさらに備える構成において、
　前記第１電源端子および前記第２電源端子は、前記第１方向において前記第２導電板に向かう側とは反対側に延び、かつ前記封止樹脂から露出する部分を有する、付記２ないし１５のいずれか１つに記載の半導体装置。
　付記１７．前記第２導電板に電気的に接合された出力端子をさらに備える構成において、
　前記出力端子は、前記第１方向において前記第１導電板に向かう側とは反対側に延び、かつ前記封止樹脂から露出する部分を有する、付記１６に記載の半導体装置。
　次に、第２の側面の実施形態に係る半導体装置Ｂ１０～Ｂ３０について、図３３～図５０に基づいて説明する。なお、以下の説明では、上述した半導体装置Ａ１０～Ａ５０と同一あるいは類似の要素には同一の符号を付すとともに、同要素に関する説明を適宜省略あるいは簡略化している。
　図３３～図４２に基づき、第２の側面の第１実施形態にかかる半導体装置Ｂ１０について説明する。半導体装置Ｂ１０は、第１導電板１１、第２導電板１２、複数の第１スイッチング素子２１、複数の第２スイッチング素子２２、第１電源端子３１および第２電源端子３２を備える。これらに加え、半導体装置Ｂ１０は、端子絶縁部材３９、第１導通ワイヤ４１１、第２導通ワイヤ４２１、絶縁層１０’および封止樹脂５０を備える。これらの図のうち、図３４は、理解の便宜上、封止樹脂５０を透過している。図３５は、理解の便宜上、第２電源端子３２を省略し、かつ端子絶縁部材３９を透過している。図３４および図３５で透過した封止樹脂５０と、図３５で透過した端子絶縁部材３９とを想像線（二点鎖線）で示している。なお、半導体装置Ｂ１０の斜視図および平面図は、図１および図２と同じである。
　第１導電板１１は、図３４～図３８に示すように、複数の第１スイッチング素子２１を搭載する金属製かつ平板状の導電部材である。第１導電板１１の構成材料は、Ｃｕ（銅）またはＣｕ合金である。第１導電板１１の厚さは、１．５～１０ｍｍとされている。第１導電板１１は、第１主面１１ａおよび第１裏面１１ｂを有する。
　図３４～図３８（図３７を除く）に示すように、第１導電板１１の第１主面１１ａには、電気絶縁性を有する第１基板１３が接合されている。第１基板１３は、第１方向ｘにおいて複数の第１スイッチング素子２１と第１電源端子３１との間に位置し、かつ第２方向ｙに延びている。第１基板１３は、たとえばＡｌ2Ｏ3（アルミナ）などを構成材料とするセラミックス基板、またはプリント配線基板である。第１基板１３は、接着剤（図示略）により第１主面１１ａに接合されている。第１基板１３には、第１ゲート層１３１および第１検出層１３２が配置されている。第１ゲート層１３１および第１検出層１３２は、導電性を有し、かつ第２方向ｙに延びている。第１ゲート層１３１および第１検出層１３２は、たとえばＣｕ箔からなる。
　第２導電板１２は、図３４、図３５、図３９および図４０に示すように、複数の第２スイッチング素子２２を搭載する金属製かつ平板状の導電部材である。第２導電板１２の構成材料および厚さは、第１導電板１１の構成材料および厚さと同一である。第２導電板１２は、第２主面１２ａおよび第２裏面１２ｂを有する。第１方向ｘにおいて、第２導電板１２は、第１導電板１１から離間配置されている。例えば図３７に示すように、第１導電板１１と第２導電板１２の間の隙間には、封止樹脂５０の一部が入り込み、当該隙間を充填している。
　図３４、図３５および図３９に示すように、第２導電板１２の第２主面１２ａには、電気絶縁性を有する第２基板１４が接合されている。第２基板１４は、第１方向ｘにおいて複数の第２スイッチング素子２２と出力端子３３との間に位置し、かつ第２方向ｙに延びている。第２基板１４の構成材料は、第１基板１３の構成材料と同一である。第２基板１４は、接着剤（図示略）により第２主面１２ａに接合されている。第２基板１４には、第２ゲート層１４１および第２検出層１４２が配置されている。第２ゲート層１４１および第２検出層１４２は、導電性を有し、かつ第２方向ｙに延びている。第２ゲート層１４１および第２検出層１４２は、たとえばＣｕ箔からなる。
　複数の第１スイッチング素子２１は、図３４～図３７に示すように、第１導電板１１の第１主面１１ａに電気的に接合され、かつ第２導電板１２に導通する。各第１スイッチング素子２１は、第１導通ワイヤ４１１を介して第２導電板１２に導通している。各第１スイッチング素子２１は、主面２１Ａおよび裏面２１Ｂを有する。
　複数の第２スイッチング素子２２は、図３４、図３５、図３９および図４０に示すように、第２導電板１２（の第２主面１２ａ）に電気的に接合された半導体素子である。各第２スイッチング素子２２は、第２導通ワイヤ４２１を介して第２電源端子３２に導通している。第２スイッチング素子２２は、第１スイッチング素子２１と同一の素子である。複数の第２スイッチング素子２２は、第２方向ｙに配列されている。各第２スイッチング素子２２は、主面２２Ａおよび裏面２２Ｂを有する。
　図４０に示すように、主面２２Ａは、第２導電板１２の第２主面１２ａと同じ方向を向く。主面２２Ａには、主面電極２２１およびゲート電極２２３が設けられている。また、裏面２２Ｂは、主面２２Ａの反対側を向き、かつ第２主面１２ａに対向している。裏面２２Ｂには、裏面電極２２２が設けられている。
　ゲート電極２２３には、第２スイッチング素子２２を駆動させるためのゲート電圧が印加される。図４２に示すように、第１方向ｘにおいて互いに離間した２つの主面電極２２１の間にゲート電極２２３が位置している。ゲート電極２２３の大きさは、いずれの主面電極２２１よりも小である。
　図３７に示すように、素子接合層２９は、第１スイッチング素子２１の裏面２１Ｂと、第１導電板１１の第１主面１１ａとの間に介在している。また、図４０に示すように、素子接合層２９は、第２スイッチング素子２２の裏面２２Ｂと、第２導電板１２の第２主面１２ａとの間に介在している。素子接合層２９は、導電性を有する。素子接合層２９は、たとえばＳｎ（錫）を主成分とする鉛フリーはんだである。第１スイッチング素子２１は、素子接合層２９を用いたダイボンディングにより、第１主面１１ａに電気的に接合されている。同様に、第２スイッチング素子２２は、素子接合層２９を用いたダイボンディングにより、第２主面１２ａに接合されている。
　第１電源端子３１は、図３３および図３５に示すように、第１導電板１１に電気的に接合された金属製かつ平板状の導電部材である。第１電源端子３１は、半導体装置Ｂ１０の正極（Ｐ端子）である。第１電源端子３１の構成材料は、たとえばＣｕである。第１電源端子３１の表面には、Ｎｉ（ニッケル）めっきを施してもよい。第１電源端子３１の厚さは、０．５～１．５ｍｍとされている。第１電源端子３１は、櫛歯部３１１および外部接続部３１２を有する。櫛歯部３１１は、第１方向ｘにおいて第１基板１３に隣接し、かつ平面視において第１導電板１１に重なっている。櫛歯部３１１は、第１導電板１１の第１主面１１ａに電気的に接合されている。第１主面１１ａに対する櫛歯部３１１の接合方法として、はんだ接合または超音波接合が挙げられる。外部接続部３１２は、櫛歯部３１１から第１方向ｘにおいて第２導電板１２に向かう側とは反対側に延びる帯状である。外部接続部３１２の一部は、半導体装置Ｂ１０から外部に露出している。
　第２電源端子３２は、図３４に示すように、平面視において第１電源端子３１に重なる領域を有する金属製かつ平板状の導電部材である。第２電源端子３２は、厚さ方向ｚにおいて第１導電板１１、第２導電板１２および第１電源端子３１のいずれに対しても離間して配置されている。このため、第２電源端子３２は、第１導電板１１、第２導電板１２および第１電源端子３１のいずれに対しても電気絶縁がなされている。第２電源端子３２は、複数の第２スイッチング素子２２に導通している。第２電源端子３２は、半導体装置Ｂ１０の負極（Ｎ端子）である。第２電源端子３２の構成材料および厚さは、第１電源端子３１の構成材料および厚さと同一である。第２電源端子３２の表面には、Ｎｉめっきを施してもよい。第２電源端子３２は、第１帯状部３２１、複数の第２帯状部３２２、および外部接続部３２３を有する。
　図３８～図４０に示すように、第２帯状部３２２（第２電源端子３２）の先端と、第１導電板１１の第１主面１１ａとの間には、絶縁体３２４が介在している。絶縁体３２４は、電気絶縁性を有する接着剤である。絶縁体３２４の構成材料は、たとえばエポキシ樹脂またはポリイミドである。第２帯状部３２２は、絶縁体３２４を介して第１主面１１ａに接合されている。絶縁体３２４により、第２電源端子３２は、第１導電板１１に接合され、かつ第１導電板１１と第２電源端子３２との電気絶縁が確保される。
　端子絶縁部材３９は、図３３～図３４および図３８に示すように、平板状であり、かつ厚さ方向ｚにおいて第１電源端子３１と第２電源端子３２との間に挟まれている。端子絶縁部材３９は、電気絶縁性を有する。端子絶縁部材３９の構成材料は、たとえばＡｌ2Ｏ3などのセラミックスである。端子絶縁部材３９の厚さは、０．１～１．０ｍｍとされている。半導体装置Ｂ１０では、端子絶縁部材３９は、第１電源端子３１と第２電源端子３２の双方に接している。
　図３４に示すように、隣り合う２つの第１スイッチング素子２１の間に、第２電源端子３２の第２帯状部３２２の一部が位置している。このため、半導体装置Ｂ１０では、隣り合う２つの第１スイッチング素子２１の間を、第２帯状部３２２が第２導電板１２に向けて延びている。また、第１方向ｘにおいて、各第２スイッチング素子２２は、対応する１つの第２帯状部３２２に対向している。
　出力端子３３は、図３３～図３５に示すように、第２導電板１２に電気的に接合された金属製かつ平板状の導電部材である。第１電源端子３１および第２電源端子３２から半導体装置Ｂ１０に入力された電力は、複数の第１スイッチング素子２１および複数の第２スイッチング素子２２により変換され、変換された電力が出力端子３３に出力される。出力端子３３の構成材料および厚さは、第１電源端子３１の構成材料および厚さと同一である。出力端子３３の表面には、Ｎｉめっきを施してもよい。出力端子３３は、櫛歯部３３１および外部接続部３３２を有する。櫛歯部３３１は、第１方向ｘにおいて第２基板１４に隣接し、かつ平面視において第２導電板１２に重なっている。櫛歯部３１１は、第２導電板１２の第２主面１２ａに電気的に接合されている。第２主面１２ａに対する櫛歯部３３１の接合方法として、はんだ接合または超音波接合が挙げられる。外部接続部３３２は、櫛歯部３３１から第１方向ｘにおいて第１導電板１１に向かう側とは反対側に延びる帯状である。このため、外部接続部３３２は、第１電源端子３１の外部接続部３１２、および第２電源端子３２の外部接続部３２３が延びる側とは反対側に延びている。外部接続部３３２の一部は、半導体装置Ｂ１０から外部に露出している。
　図３５に示すように、半導体装置Ｂ１０は、第１ゲート端子３４１を備える。第１ゲート端子３４１は、導電性を有するとともに、第２方向ｙにおいて、第１ゲート層１３１に対向して配置され、かつ第１ゲート層１３１に向かう側とは反対側に延びている。図２および図３３に示すように、第１ゲート端子３４１の一部は、半導体装置Ｂ１０の外部に露出している。第１ゲート端子３４１の構成材料は、たとえばＣｕである。第１ゲート端子３４１の表面には、Ｓｎめっきが施されている。
　図３５に示すように、第１端子ワイヤ４５１を備える。第１端子ワイヤ４５１は、導電性を有し、かつ第１ゲート端子３４１と第１ゲート層１３１とを接続している。第１端子ワイヤ４５１の構成材料は、たとえばＡｌ（アルミニウム）である。第１ゲート端子３４１は、第１端子ワイヤ４５１を介して第１ゲート層１３１に導通している。
　図３５および図４１に示すように、半導体装置Ｂ１０は、第１ゲートワイヤ４３１を備える。第１ゲートワイヤ４３１は、導電性を有し、かつ第１スイッチング素子２１のゲート電極２１３と、第１ゲート層１３１とを接続している。第１ゲートワイヤ４３１の構成材料は、たとえばＡｌである。ゲート電極２１３は、第１ゲートワイヤ４３１を介して第１ゲート層１３１に導通している。したがって、第１ゲート端子３４１は、ゲート電極２１３に導通している。半導体装置Ｂ１０では、第１ゲート端子３４１にゲート電圧が印加されると、複数の第１スイッチング素子２１が駆動する構成となっている。
　図３５に示すように、半導体装置Ｂ１０は、第２ゲート端子３４２を備える。第２ゲート端子３４２は、導電性を有するとともに、第２方向ｙにおいて、第２ゲート層１４１に対向して配置され、かつ第２ゲート層１４１に向かう側とは反対側に延びている。図３３に示すように、第２ゲート端子３４２の一部は、半導体装置Ｂ１０の外部に露出している。第２ゲート端子３４２の構成材料は、第１ゲート端子３４１の構成材料と同一である。第２ゲート端子３４２の表面には、Ｓｎめっきが施されている。
　図３５に示すように、半導体装置Ｂ１０は、第２端子ワイヤ４５２を備える。第２端子ワイヤ４５２は、導電性を有し、かつ第２ゲート端子３４２と第２ゲート層１４１とを接続している。第２端子ワイヤ４５２の構成材料は、第１端子ワイヤ４５１の構成材料と同一である。第２ゲート端子３４２は、第２端子ワイヤ４５２を介して第２ゲート層１４１に導通している。
　図３５および図４２に示すように、半導体装置Ｂ１０は、第２ゲートワイヤ４３２を備える。第２ゲートワイヤ４３２は、導電性を有し、かつ第２スイッチング素子２２のゲート電極２２３と、第２ゲート層１４１とを接続している。第２ゲートワイヤ４３２の構成材料は、第１ゲートワイヤ４３１の構成材料と同一である。ゲート電極２２３は、第２ゲートワイヤ４３２を介して第２ゲート層１４１に導通している。したがって、第２ゲート端子３４２は、ゲート電極２２３に導通している。半導体装置Ｂ１０では、第２ゲート端子３４２にゲート電圧が印加されると、複数の第２スイッチング素子２２が駆動する。
　図３５に示すように、半導体装置Ｂ１０は、第１検出端子３５１を備える。第１検出端子３５１は、導電性を有するとともに、第２方向ｙにおいて、第１検出層１３２に対向して配置され、かつ第１検出層１３２に向かう側とは反対側に延びている。図２および図３３に示すように、第１検出端子３５１の一部は、半導体装置Ｂ１０の外部に露出している。第１検出端子３５１は、第１方向ｘにおいて第１ゲート端子３４１とは離間している。第１検出端子３５１の構成材料は、第１ゲート端子３４１の構成材料と同一である。第１検出端子３５１の表面には、Ｓｎめっきが施されている。
　図３５に示すように、半導体装置Ｂ１０は、第３端子ワイヤ４５３を備える。第３端子ワイヤ４５３は、導電性を有し、かつ第１検出端子３５１と第１検出層１３２とを接続している。第３端子ワイヤ４５３の構成材料は、第１端子ワイヤ４５１の構成材料と同一である。第１検出端子３５１は、第３端子ワイヤ４５３を介して第１検出層１３２に導通している。
　図３５および図４１に示すように、半導体装置Ｂ１０は、第１検出ワイヤ４４１を備える。第１検出ワイヤ４４１は、導電性を有し、かつ第１スイッチング素子２１の主面電極２１１と、第１検出層１３２とを接続している。第１検出ワイヤ４４１の構成材料は、たとえばＡｌである。第１検出ワイヤ４４１は、主面電極２１１のうち、いずれかの領域に接続されている。主面電極２１１は、第１検出ワイヤ４４１を介して第１検出層１３２に導通している。したがって、第１検出端子３５１は、主面電極２１１に導通している。半導体装置Ｂ１０では、第１検出端子３５１から複数の第１スイッチング素子２１に入力されるソース電流（またはエミッタ電流）が検出される。
　図３５に示すように、半導体装置Ｂ１０は、第２検出端子３５２を備える。第２検出端子３５２は、導電性を有するとともに、第２方向ｙにおいて、第２検出層１４２に対向して配置され、かつ第２検出層１４２に向かう側とは反対側に延びている。図２および図３３に示すように、第２検出端子３５２の一部は、半導体装置Ｂ１０の外部に露出している。第２検出端子３５２は、第１方向ｘにおいて第２ゲート端子３４２とは離間している。第２検出端子３５２の構成材料は、第１ゲート端子３４１の構成材料と同一である。第２検出端子３５２の表面には、Ｓｎめっきが施されている。
　図３５に示すように、半導体装置Ｂ１０は、第４端子ワイヤ４５４を備える。第４端子ワイヤ４５４は、導電性を有し、かつ第２検出端子３５２と第２検出層１４２とを接続している。第４端子ワイヤ４５４の構成材料は、第１端子ワイヤ４５１の構成材料と同一である。第２検出端子３５２は、第４端子ワイヤ４５４を介して第２検出層１４２に導通している。
　図３５および図４２に示すように、半導体装置Ｂ１０は、第２検出ワイヤ４４２を備える。第２検出ワイヤ４４２は、導電性を有し、かつ第２スイッチング素子２２の主面電極２２１と、第２検出層１４２とを接続している。第２検出ワイヤ４４２の構成材料は、第１検出ワイヤ４４１の構成材料と同一である。第２検出ワイヤ４４２は、主面電極２２１のうち、いずれかの領域に接続されている。主面電極２２１は、第２検出ワイヤ４４２を介して第２検出層１４２に導通している。したがって、第２検出端子３５２は、主面電極２２１に導通している。半導体装置Ｂ１０では、第２検出端子３５２から複数の第２スイッチング素子２２に入力されるソース電流（またはエミッタ電流）が検出される。
　図３５に示すように、半導体装置Ｂ１０は、装置電流検出端子３６を備える。装置電流検出端子３６は、導電性を有するとともに、第１方向ｘにおいて第１検出端子３５１と第２検出端子３５２との間に位置し、かつ第２方向ｙにおいて第１導電板１１に対向して配置されている。装置電流検出端子３６は、第２方向ｙにおいて第１導電板１１に向かう側とは反対側に延びている。図３３に示すように、装置電流検出端子３６の一部は、半導体装置Ｂ１０の外部に露出している。装置電流検出端子３６の構成材料は、第１ゲート端子３４１の構成材料と同一である。装置電流検出端子３６の表面には、Ｓｎめっきが施されている。
　図３５に示すように、半導体装置Ｂ１０は、第５端子ワイヤ４５５を備える。第５端子ワイヤ４５５は、導電性を有し、かつ装置電流検出端子３６と、第１導電板１１の第１主面１１ａとを接続している。第５端子ワイヤ４５５の構成材料は、第１端子ワイヤ４５１の構成材料と同一である。装置電流検出端子３６は、第５端子ワイヤ４５５を介して第１導電板１１に導通している。半導体装置Ｂ１０では、装置電流検出端子３６から第１導電板１１に流れる電流が検出される。
　第１導通ワイヤ４１１は、図３４～図３７に示すように、第１スイッチング素子２１の主面電極２１１と、第２導電板１２の第２主面１２ａとを接続する導電部材である。第１導通ワイヤ４１１は、第１方向ｘに延びる金属細線である。第１導通ワイヤ４１１は、主面電極２１１の一の領域に接続されている。半導体装置Ｂ１０では、複数の第１スイッチング素子２１は、第１導通ワイヤ４１１を介して第２導電板１２に導通している。第１導通ワイヤ４１１の構成材料は、たとえばＡｌである。
　第２導通ワイヤ４２１は、図３４に示すように、第２電源端子３２の第２帯状部３２２と、第２スイッチング素子２２の主面電極２２１とを接続する導電部材である。第２導通ワイヤ４２１は、第１方向ｘに延びる金属細線である。第２導通ワイヤ４２１は、主面電極２２１の一の領域に接続されている。半導体装置Ｂ１０では、第２帯状部３２２は、第２導通ワイヤ４２１を介して主面電極２２１に導通している。第２導通ワイヤ４２１の構成材料は、第１導通ワイヤ４１１の構成材料と同一である。
　図３８および図３９に示すように、絶縁層１０’は、２つの個別領域（第１領域１０３、第２領域１０４）を含み、それぞれ、第１導電板１１の第１裏面１１ｂ、および、第２導電板１２の第２裏面１２ｂに接合されている。第１領域１０３および第２領域１０４は、第１方向ｘにおいて互いに離間している。絶縁層１０’（延いては第１領域１０３および第２領域１０４）は、電気絶縁性、および比較的高い熱伝導性を有する。絶縁層１０’の構成材料は、たとえばＡｌ2Ｏ3またはＡｌＮ（窒化アルミニウム）などのセラミックス、あるいは合成樹脂を主成分とする放熱シートである。絶縁層１０’の厚さは、第１導電板１１および第２導電板１２の厚さよりも相対的に薄く、０．１～１．０ｍｍとされている。絶縁層１０’により、第１導電板１１および第２導電板１２は、半導体装置Ｂ１０の外部に対して電気絶縁がなされている。絶縁層１０’は省略することができる。この場合、第１裏面１１ｂおよび第２裏面１２ｂの双方は、封止樹脂５０に覆われた構成となる。
　封止樹脂５０は、図３３～図４０に示すように、第１導電板１１、第２導電板１２、複数の第１スイッチング素子２１、および複数の第２スイッチング素子２２を覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０の構成材料は、たとえば黒色のエポキシ樹脂である。封止樹脂５０は、表面５１、裏面５２、一対の第１側面５３１、および一対の第２側面５３２を有する。
　図３６～図４０に示すように、表面５１は、第１導電板１１の第１主面１１ａおよび第２導電板１２の第２主面１２ａと同じ方向を向く。裏面５２は、第１導電板１１の第１裏面１１ｂおよび第２導電板１２の第２裏面１２ｂと同じ方向を向く。裏面５２から、絶縁層１０’（第１領域１０３および第２領域１０４）が露出している。露出した絶縁層１０’の面に、放熱部材を接合させてもよい。
　一対の第１側面５３１は、各々が表面５１および裏面５２の双方につながり、かつ第１方向ｘにおいて互いに離間している（図４参照）。一方の第１側面５３１から、第１電源端子３１の外部接続部３１２、第２電源端子３２の外部接続部３２３、および端子絶縁部材３９のそれぞれ一部が露出している。他方の第１側面５３１から、出力端子３３の外部接続部３３２の一部が露出している。一対の第２側面５３２は、各々が表面５１および裏面５２の双方につながり、かつ第２方向ｙにおいて互いに離間している（図５参照）。各第２側面５３２の第１方向ｘにおける両端は、一対の第１側面５３１につながっている。一方の第２側面５３２から、第１ゲート端子３４１、第２ゲート端子３４２、第１検出端子３５１、第２検出端子３５２および装置電流検出端子３６のそれぞれ一部が露出している（図３３参照）。
　図３３等に示すように、封止樹脂５０の裏面５２にはそれぞれが第２方向ｙに沿って延びる複数の溝５４が形成されている。複数の溝５４は、第１方向ｘにおいて裏面５２の両端に位置している。複数の溝５４は、いずれも一方の第２側面５３２から他方の第２側面５３２に至っている。
　半導体装置Ｂ１０の回路構成は、図１４に示すものと同じであり、当該回路を構成するスイッチング素子等の作動態様も、図１４を参照して説明した内容と同じである。また、半導体装置Ｂ１０の使用例も、図１５を参照して説明したものと同じである。
　次に、半導体装置Ｂ１０の作用効果について説明する。半導体装置Ｂ１０の構成によれば、第１導電板１１および第２導電板１２は、半導体装置Ｂ１０における放熱部材および導電部材として機能する。第１導電板１１および第２導電板１２の厚さは、たとえば金属箔から形成された導電層の厚さより大である。これにより、厚さ方向ｚに対して直交する第１方向ｘおよび第２方向ｙにおいて、第１導電板１１および第２導電板１２の断面積が、金属箔から形成された導電層の断面積より大となる。このため、第１方向ｘおよび第２方向ｙにおいて、第１導電板１１および第２導電板１２の単位長さ当たりの熱抵抗が、金属箔から形成された導電層の単位長さ当たりの熱抵抗よりも低くなる。換言すれば、第１方向ｘおよび第２方向ｙおいて、第１導電板１１および第２導電板１２の方が金属箔から形成された導電層よりも熱が広範囲に伝わりやすくなる。したがって、半導体装置Ｂ１０によれば、放熱性を向上させることが可能となる。
　半導体装置Ｂ１０の放熱性を向上させることにより、第１導電板１１および第２導電板１２の電気抵抗を小さくすることができる。このため、半導体装置Ｂ１０によれば、電力損失を抑制することが可能となる。
　また、第２電源端子３２は、平面視において第１電源端子３１に重なる領域を有する。この構成によれば、第２電源端子３２から発せられるノイズが第１電源端子３１から発せられるノイズと干渉することにより、第１電源端子３１の自己インダクタンスが小さくなる。同様に、第１電源端子３１から発せられるノイズが第２電源端子３２から発せられるノイズと干渉することにより、第２電源端子３２の自己インダクタンスが小さくなる。このように、第１電源端子３１および第２電源端子３２の自己インダクタンスが小さくなると、半導体装置Ｂ１０の電力損失をより抑制することが可能となる。また、複数の第１スイッチング素子２１および複数の第２スイッチング素子２２に印加されるサージ電圧を低減することも可能となる。なお、同様の技術的効果は、第１の側面にかかる各半導体装置によっても奏される。
　半導体装置Ｂ１０は、電気絶縁性を有し、かつ第１電源端子３１および第２電源端子３２に挟まれた端子絶縁部材３９を備える。これにより、第１電源端子３１と第２電源端子３２との電気絶縁を確保しつつ、厚さ方向ｚにおける第１電源端子３１と第２電源端子３２との間隔を、より短縮できる。したがって、第１電源端子３１および第２電源端子３２の自己インダクタンスを、より低減できる。
　第２電源端子３２では、第１帯状部３２１および複数の第２帯状部３２２が平面視において第１導電板１１に重なっている。あわせて、第２帯状部３２２が、第２スイッチング素子２２の主面電極２２１に、第１方向ｘに延びる第２導通ワイヤ４２１を介して導通している。これにより、半導体装置Ｂ１０の平面視における寸法の拡大を抑制できる。
　複数の第１スイッチング素子２１は、第２方向ｙに配列されており、隣り合う２つの第１スイッチング素子２１の間に、第２帯状部３２２の一部が位置している。これにより、半導体装置Ｂ１０の第２方向ｙにおける寸法の拡大を抑制できる。この場合において、複数の第２スイッチング素子２２は、第２方向ｙに配列されており、第１方向ｘにおいて、各第２スイッチング素子２２は、対応する１つの第２帯状部３２２に対向している。これにより、半導体装置Ｂ１０の第２方向ｙにおける寸法の拡大をさらに抑制しつつ、複数の第２スイッチング素子２２と第２電源端子３２との導通経路を短縮することができる。
　半導体装置Ｂ１０は、第２電源端子３２の第２帯状部３２２と、第２スイッチング素子２２の主面電極２２１とに接続され、かつ第１方向ｘに延びる第２導通ワイヤ４２１を備える。これにより、複数の第２スイッチング素子２２と第２電源端子３２との導電経路が第１方向ｘに沿ったものとなる。また、半導体装置Ｂ１０は、第１スイッチング素子２１と、第２導電板１２の第２主面１２ａとに接続され、かつ第１方向ｘに延びる第１導通ワイヤ４１１を備える。これにより、複数の第１スイッチング素子２１と第２導電板１２との導電経路が第１方向ｘに沿ったものとなる。したがって、半導体装置Ｂ１０では、第１方向ｘに沿った導電経路が構成されるため、半導体装置Ｂ１０の絶縁耐圧を向上させることができる。
　第２電源端子３２の第２帯状部３２２は、電気絶縁性を有する絶縁体３２４を介して第１導電板１１の第１主面１１ａに接合されている。これにより、第２電源端子３２を第１導電板１１に支持させることができる。また、第２帯状部３２２に第２導通ワイヤ４２１をワイヤボンディングにより接合させる際、第２帯状部３２２は第１導電板１１から反力を受けるため、第２帯状部３２２に対する第２導通ワイヤ４２１の接合強度を十分に確保できる。
　第１導電板１１の第１主面１１ａには、電気絶縁性を有する第１基板１３が接合されている。第１基板１３には、第１スイッチング素子２１のゲート電極２１３と、第１ゲート端子３４１との双方に導通する第１ゲート層１３１が配置されている。さらに、第１ゲート層１３１に導通する第１ゲート端子３４１が、第１導電板１１から離間して配置されている（図３４等参照）。これにより、第１導電板１１に対する第１ゲート層１３１の電気絶縁がなされた状態で、複数の第１スイッチング素子２１を駆動させるための導電経路を半導体装置Ｂ１０に構成することができる。
　第２導電板１２の第２主面１２ａには、電気絶縁性を有する第２基板１４が接合されている。第２基板１４には、第２スイッチング素子２２のゲート電極２２３と、第２ゲート端子３４２との双方に導通する第２ゲート層１４１が配置されている。さらに、第２ゲート層１４１に導通する第２ゲート端子３４２が、第２導電板１２から離間して配置されている。これにより、第２導電板１２に対する第２ゲート層１４１の電気絶縁がなされた状態で、複数の第２スイッチング素子２２を駆動させるための導電経路を半導体装置Ｂ１０に構成することができる。
　半導体装置Ｂ１０は、第１導電板１１および第２導電板１２などを覆う封止樹脂５０を備える。第１電源端子３１および第２電源端子３２は、第１方向ｘにおいて第２導電板１２に向かう側とは反対側に延び、かつ封止樹脂５０から露出する部分を有する。また、半導体装置Ｂ１０は、第２導電板１２に電気的に接合された出力端子３３を備える。出力端子３３は、第１方向ｘにおいて第１導電板１１に向かう側とは反対側に延び、かつ封止樹脂５０から露出する部分を有する。これにより、第１電源端子３１および第２電源端子３２と、出力端子３３とは、半導体装置Ｂ１０の導電経路と同方向である第１方向ｘにおいて互いに離間した構成となる。したがって、半導体装置Ｂ１０の絶縁耐圧を、より向上させることができる。
　半導体装置Ｂ１０は、第１導電板１１の第１裏面１１ｂおよび第２導電板１２の第２裏面１２ｂに接合された絶縁層１０’を備える。絶縁層１０’は、封止樹脂５０の裏面５２から露出している。このように、第１導電板１１および第２導電板１２は、半導体装置Ｂ１０の外部に対して電気絶縁がなされている。絶縁層１０’の厚さを極力薄くすることにより、半導体装置Ｂ１０の厚さを縮小できる。
　絶縁層１０’は、第１導電板１１に接合された第１領域１０３と、第２導電板１２に接合された第２領域１０４とを有し、第１領域１０３および第２領域１０４は第１方向ｘにおいて互いに離間している。これにより、半導体装置Ｂ１０の製造において、絶縁層１０’に生じる反りを抑制し、第１導電板１１および第２導電板１２に過度な曲げひずみが生じることを回避できる。
　封止樹脂５０には、裏面５２から厚さ方向ｚに凹み、かつ第２方向ｙに沿って延びる複数の溝５４が形成されている。複数の溝５４は、第１方向ｘにおける裏面５２の両端に位置している。これにより、複数の溝５４を含めた第１方向ｘにおける裏面５２の表面延長が、より長くなるため、半導体装置Ｂ１０の絶縁耐圧をさらに向上させることができる。
　図４３～図４７に基づき、第２の側面の第２実施形態にかかる半導体装置Ｂ２０について説明する。これらの図のうち、図４３では、封止樹脂５０を想像線で示している。
　半導体装置Ｂ２０では、第１導通ワイヤ４１１の代わりに第１導通リード４１２を用い、かつ第２導通ワイヤ４２１の代わりに第２導通リード４２２を用いている。
　第１導通リード４１２は、図４３～図４５に示すように、第１スイッチング素子２１の主面電極２１１と、第２導電板１２の第２主面１２ａとを接続する導電部材である。第１導通リード４１２は、第１方向ｘに延びる帯状で、かつ鉤状の曲げ加工が厚さ方向ｚに施された金属板である。第１導通リード４１２の構成材料は、ＣｕまたはＣｕ合金である。第１導通リード４１２の一端は、導電接合層４９を介して主面電極２１１に電気的に接合されている。第１導通リード４１２の他端は、導電接合層４９を介して第２主面１２ａに電気的に接合されている。導電接合層４９は、導電性を有し、たとえばＳｎを主成分とする鉛フリーはんだである。
　第２導通リード４２２は、図４３、図４６および図４７に示すように、第２電源端子３２の第２帯状部３２２と、第２スイッチング素子２２の主面電極２２１とを接続する導電部材である。第２導通リード４２２は、第１方向ｘに延びる帯状で、かつ鉤状の曲げ加工が厚さ方向ｚに施された金属板である。第２導通リード４２２の構成材料は、第１導通リード４１２の構成材料と同一である。第２導通リード４２２の一端は、導電接合層４９を介して第２帯状部３２２に電気的に接合されている。第２導通リード４２２の他端は、導電接合層４９を介して主面電極２２１に電気的に接合されている。
　次に、半導体装置Ｂ２０の作用効果について説明する。半導体装置Ｂ２０の構成によれば、先述した半導体装置Ｂ１０と同一の第１導電板１１および第２導電板１２を備える。第１導電板１１および第２導電板１２は、半導体装置Ｂ２０における放熱部材（および導電部材）として機能するので、半導体装置Ｂ２０によっても、放熱性を向上させることが可能となる。
　半導体装置Ｂ２０は、第１導通リード４１２と、第２導通リード４２２とを備える。第１導通リード４１２および第２導通リード４２２の横断面積は、第１導通ワイヤ４１１および第２導通ワイヤ４２１の横断面積よりも大である。このため、第１導通リード４１２および第２導通リード４２２の電気抵抗は、第１導通ワイヤ４１１および第２導通ワイヤ４２１の電気抵抗よりも低い。したがって、半導体装置Ｂ２０の電力損失を、半導体装置Ｂ１０よりも抑制することができる。
　図４８～図５０に基づき、第２の側面の第３実施形態にかかる半導体装置Ｂ３０について説明する。これらの図のうち、図４８では、封止樹脂５０を想像線で示している。
　半導体装置Ｂ３０では、第１導通ワイヤ４１１の代わりに第１導通リード４１２を用いており、第２電源端子３２の第２帯状部３２２の構成が、半導体装置Ｂ１０の場合と異なる。第１導通リード４１２の構成は、先述した半導体装置Ｂ２０の第１導通リード４１２の構成と同一である。
　図４８に示すように、第２電源端子３２の第２帯状部３２２は、その先端が平面視において第２スイッチング素子２２の主面電極２２１に重なる位置まで延びている。図４９および図５０に示すように、第２帯状部３２２の先端には、鉤状の曲げ加工が厚さ方向ｚにされている。第２帯状部３２２の先端は、導電接合層４９を介して主面電極２１１に電気的に接合されている。このため、主面電極２２１は、第２導通ワイヤ４２１および第２導通リード４２２のいずれも介さずに、第２電源端子３２に導通している。半導体装置Ｂ３０では、第２帯状部３２２が第１導電板１１の第１主面１１ａに接合されないため、絶縁体３２４が不要となる。
　次に、半導体装置Ｂ３０の作用効果について説明する。半導体装置Ｂ３０の構成においても、第１導電板１１および第２導電板１２が、放熱部材（および導電部材）として機能するので、放熱性を向上させることが可能となる。
　第２電源端子３２の第２帯状部３２２は、第２スイッチング素子２２の主面電極２２１に接続されている。これにより、半導体装置Ｂ３０では、第２導通ワイヤ４２１、第２導通リード４２２および絶縁体３２４のいずれも不要となる。このため、半導体装置Ｂ３０の製造にかかる部品点数を削減できる。
　第２の側面にかかる実施形態において、第１スイッチング素子２１に対応した並列回路を構成する複数のダイオード（ショットキーバリアダイオードなど）を、第１導電板１１の第１主面１１ａに電気的に接合してもよい。さらに、第２スイッチング素子２２に対応した並列回路を構成する複数のダイオードを、第２導電板１２の第２主面１２ａに電気的に接合してもよい。複数のダイオードを備えることにより、複数の第１スイッチング素子２１の駆動の際、スイッチングにより逆起電力が発生しても第１スイッチング素子２１に逆電流が流れることを回避できる。同様に、複数の第２スイッチング素子２２の駆動の際においても、第２スイッチング素子２２に逆電流が流れることを回避できる。
　本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。

Claims (23)

  1. 　第１導電板であって、当該第１導電板の厚さ方向に直交する第１主面を有する第１導電板と、
    　前記厚さ方向に直交する第２主面を有する第２導電板であって、前記厚さ方向に直交する第１方向において前記第１導電板から離間配置された第２導電板と、
    　前記第１導電板に電気的に接合され、かつ前記第２導電板に導通する複数の第１スイッチング素子と、
    　前記第２導電板に電気的に接合された複数の第２スイッチング素子と、
    　前記第１導電板に電気的に接合された第１電源端子と、
    　前記厚さ方向に見て前記第１電源端子に重なる領域を有する第２電源端子であって、前記厚さ方向において前記第１導電板および前記第１電源端子に対して離間配置された第２電源端子と、
    を備えており、
    　前記第２電源端子は、前記複数の第２スイッチング素子に導通している、半導体装置。
  2. 　前記厚さ方向において前記第１電源端子と前記第２電源端子との間に挟まれた絶縁部材をさらに備える、請求項１に記載の半導体装置。
  3. 　前記第１導電板および前記第２導電板は、Ｃｕを含む材料からなる、請求項１または２に記載の半導体装置。
  4. 　前記複数の第２スイッチング素子の各々には、主面電極が設けられており、
    　前記第２電源端子は、第１帯状部および複数の第２帯状部を有し、前記第１帯状部は、前記厚さ方向および前記第１方向に直交する第２方向に沿って延びており、前記複数の第２帯状部は、前記第１帯状部から前記第２導電板に向けて延びるとともに、前記第２方向に互いに離間配置されており、
    　前記複数の第２帯状部は、前記複数の第２スイッチング素子の前記主面電極にそれぞれ導通している、請求項１～３のいずれか１つに記載の半導体装置。
  5. 　前記複数の第２帯状部と前記複数の第２スイッチング素子とを接続する複数の導通ワイヤをさらに備える構成において、
    　前記複数の導通ワイヤは、各々、前記第１方向に延びている、請求項４に記載の半導体装置。
  6. 　前記複数の第２帯状部と前記複数の第２スイッチング素子とを接続する複数の導通リードをさらに備える構成において、
    　前記複数の導通リードは、各々、前記第１方向に延びている、請求項４に記載の半導体装置。
  7. 　前記複数の第２帯状部は、各々、絶縁体を介して前記第１導電板の前記第１主面に接合されている、請求項４～６のいずれか１つに記載の半導体装置。
  8. 　前記複数の第２帯状部の各々は、前記複数の第２スイッチング素子のうちの対応する１つの素子の前記主面電極に接合されている、請求項４に記載の半導体装置。
  9. 　前記複数の第１スイッチング素子は、前記第２方向に互いに離間配置されており、
    　前記複数の第１スイッチング素子のうちの隣接する２つの素子の間に、前記複数の第２帯状部のうちの１つが位置している、請求項４～８のいずれか１つに記載の半導体装置。
  10. 　第１基板、第１ゲート層および第１ゲート端子をさらに備える構成において、
    　前記第１基板は、前記第２方向に延び、電気絶縁性を有し、かつ前記第１導電板の前記第１主面に接合されており、
    　前記第１ゲート層は、前記第２方向に延び、導電性を有し、かつ前記第１基板に接合されており、
    　前記第１ゲート端子は、前記第１導電板から離間配置され、かつ前記第１ゲート層に導通しており、
    　前記複数の第１スイッチング素子は、前記第１ゲート層に導通している、請求項１～９のいずれか１つに記載の半導体装置。
  11. 　前記複数の第２スイッチング素子は、前記第２方向に互いに離間配置されており、
    　前記第１方向において、前記複数の第２スイッチング素子は、前記複数の第２帯状部にそれぞれ対向している、請求項４～１０のいずれか１つに記載の半導体装置。
  12. 　第２基板、第２ゲート層および第２ゲート端子をさらに備える構成において、
    　前記第２基板は、前記第２方向に延び、電気絶縁性を有し、かつ前記第２導電板の前記第２主面に接合されており、
    　前記第２ゲート層は、前記第２方向に延び、導電性を有し、かつ前記第２基板に接合されており、
    　前記第２ゲート端子は、前記第２導電板から離間配置され、かつ前記第２ゲート層に導通しており、
    　前記複数の第２スイッチング素子は、前記第２ゲート層に導通している、請求項１０または１１に記載の半導体装置。
  13. 　前記第１導電板、前記第２導電板、前記複数の第１スイッチング素子、および前記複数の第２スイッチング素子を覆う封止樹脂をさらに備える構成において、
    　前記第１電源端子および前記第２電源端子は、各々、記封止樹脂から露出する露出部分を有しており、当該露出部分は、前記第１方向において前記第２導電板に向かう側とは反対側に延びている、請求項１～１２のいずれか１つに記載の半導体装置。
  14. 　前記第２導電板に電気的に接合された出力端子をさらに備える構成において、
    　前記出力端子は、前記封止樹脂から露出する露出部分を有しており、前記出力端子の前記露出部分は、前記第１方向において前記第１導電板に向かう側とは反対側に延びている、請求項１３に記載の半導体装置。
  15. 　絶縁層をさらに備える構成において、
    　前記第１導電板は、前記第１主面とは反対側の第１裏面を有し、前記第２導電板は、前記第２主面とは反対側の第２裏面を有し、前記封止樹脂は、前記厚さ方向において前記第１裏面および前記第２裏面と同じ方向を向く裏面を有し、
    　前記絶縁層は、前記第１裏面および前記第２裏面に接合されており、かつ前記封止樹脂の前記裏面から露出している、請求項１３または１４に記載の半導体装置。
  16. 　前記絶縁層は、前記第１裏面に接合された第１領域と、前記第２裏面に接合された第２領域とを有し、前記第１領域および前記第２領域は、前記第１方向において互いに離間している、請求項１５に記載の半導体装置。
  17. 　前記封止樹脂の前記裏面には、前記第２方向に延びる複数の溝が形成されており、前記複数の溝は、第１グループの複数の溝および第２グループの複数の溝を含み、
    　前記第１グループおよび前記第２グループは、前記第１方向において互いに離間配置されている、請求項１５または１６に記載の半導体装置。
  18. 　前記厚さ方向に直交する主面を有する絶縁層をさらに備える構成において、
    　前記第１導電板および前記第２導電板は、前記絶縁層の前記主面に接合されており、
    　前記第１導電板および前記第２導電板の厚さは、前記絶縁層の厚さよりも大である、請求項１に記載の半導体装置。
  19. 　前記第１導電板および前記第２導電板の前記厚さは、１．５～１０ｍｍである、請求項１８に記載の半導体装置。
  20. 　前記第１導電板および前記第２導電板の前記厚さは、前記絶縁層の前記厚さの３～１００倍である、請求項１８に記載の半導体装置。
  21. 　金属層をさらに備える構成において、
    　前記絶縁層は、前記主面とは反対側の裏面を有し、前記金属層は、前記絶縁層の前記裏面に接合されており、
    　前記金属層の厚さは、前記第１導電板および前記第２導電板の前記厚さよりも小である、請求項１８～２０のいずれか１つに記載の半導体装置。
  22. 　前記第１導電板および前記第２導電板の各々は、第１層および第２層を有し、前記第１層は、前記絶縁層の前記主面に接合されており、前記第２層は、前記厚さ方向において前記第１層に対して前記絶縁層とは反対側に位置しており、
    　前記第２層の厚さは、前記第１層の厚さよりも大である、請求項１８～２１のいずれか１つに記載の半導体装置。
  23. 　前記金属層に接合された放熱器をさらに備える、請求項２１に記載の半導体装置。
PCT/JP2018/042684 2017-11-20 2018-11-19 半導体装置 WO2019098368A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US16/642,721 US11211312B2 (en) 2017-11-20 2018-11-19 Semiconductor device
CN201880070746.6A CN111295752A (zh) 2017-11-20 2018-11-19 半导体器件
JP2019554443A JP7267930B2 (ja) 2017-11-20 2018-11-19 半導体装置
DE112018005978.2T DE112018005978T5 (de) 2017-11-20 2018-11-19 Halbleitervorrichtung
DE212018000087.5U DE212018000087U1 (de) 2017-11-20 2018-11-19 Halbleitervorrichtung
US17/455,619 US11670572B2 (en) 2017-11-20 2021-11-18 Semiconductor device
JP2023069508A JP2023089252A (ja) 2017-11-20 2023-04-20 半導体装置および車両
US18/307,775 US20240079296A1 (en) 2017-11-20 2023-04-26 Semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017222602 2017-11-20
JP2017-222602 2017-11-20
JP2017-223349 2017-11-21
JP2017223349 2017-11-21

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/642,721 A-371-Of-International US11211312B2 (en) 2017-11-20 2018-11-19 Semiconductor device
US17/455,619 Continuation US11670572B2 (en) 2017-11-20 2021-11-18 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2019098368A1 true WO2019098368A1 (ja) 2019-05-23

Family

ID=66539841

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/042684 WO2019098368A1 (ja) 2017-11-20 2018-11-19 半導体装置

Country Status (5)

Country Link
US (3) US11211312B2 (ja)
JP (2) JP7267930B2 (ja)
CN (1) CN111295752A (ja)
DE (2) DE112018005978T5 (ja)
WO (1) WO2019098368A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054688A1 (ja) * 2018-09-12 2020-03-19 ローム株式会社 半導体装置
JP6752381B1 (ja) * 2019-06-06 2020-09-09 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP2021064771A (ja) * 2019-10-17 2021-04-22 日立Astemo株式会社 電子制御装置
JP2021184406A (ja) * 2020-05-21 2021-12-02 三菱電機株式会社 電力用半導体モジュール
JPWO2022014598A1 (ja) * 2020-07-14 2022-01-20
WO2023017707A1 (ja) * 2021-08-10 2023-02-16 ローム株式会社 半導体装置
WO2023140077A1 (ja) * 2022-01-20 2023-07-27 日立Astemo株式会社 半導体装置および半導体装置を備えたインバータ
WO2023189840A1 (ja) * 2022-03-30 2023-10-05 ローム株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295752A (zh) 2017-11-20 2020-06-16 罗姆股份有限公司 半导体器件
CN116825768B (zh) * 2020-10-14 2024-02-23 罗姆股份有限公司 半导体模块
US20230245960A1 (en) * 2020-10-14 2023-08-03 Rohm Co., Ltd. Semiconductor module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191554A (ja) * 1989-12-21 1991-08-21 Fuji Electric Co Ltd 半導体装置
JPH09102578A (ja) * 1995-10-09 1997-04-15 Hitachi Ltd 半導体装置
JP2006165498A (ja) * 2004-11-10 2006-06-22 Fuji Electric Holdings Co Ltd 半導体装置および、半導体装置の製造方法
JP2007059737A (ja) * 2005-08-26 2007-03-08 Hitachi Ltd 半導体装置及びそれを用いた電力変換装置
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP2014017319A (ja) * 2012-07-06 2014-01-30 Toyota Industries Corp 半導体装置
JP2015076442A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3997730B2 (ja) 2001-06-20 2007-10-24 株式会社日立製作所 電力変換装置及びそれを備えた移動体
JP4924411B2 (ja) 2007-12-27 2012-04-25 三菱電機株式会社 電力半導体装置
US8466541B2 (en) * 2011-10-31 2013-06-18 Infineon Technologies Ag Low inductance power module
JP5626274B2 (ja) * 2012-06-29 2014-11-19 株式会社デンソー 半導体装置
CN104412383B (zh) * 2012-06-29 2017-09-26 株式会社电装 半导体装置以及半导体装置的连接构造
EP3226294B1 (en) * 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method for manufacturing same
JP6988345B2 (ja) * 2017-10-02 2022-01-05 株式会社デンソー 半導体装置
CN111295752A (zh) 2017-11-20 2020-06-16 罗姆股份有限公司 半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191554A (ja) * 1989-12-21 1991-08-21 Fuji Electric Co Ltd 半導体装置
JPH09102578A (ja) * 1995-10-09 1997-04-15 Hitachi Ltd 半導体装置
JP2006165498A (ja) * 2004-11-10 2006-06-22 Fuji Electric Holdings Co Ltd 半導体装置および、半導体装置の製造方法
JP2007059737A (ja) * 2005-08-26 2007-03-08 Hitachi Ltd 半導体装置及びそれを用いた電力変換装置
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP2014017319A (ja) * 2012-07-06 2014-01-30 Toyota Industries Corp 半導体装置
JP2015076442A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7280278B2 (ja) 2018-09-12 2023-05-23 ローム株式会社 半導体装置
JPWO2020054688A1 (ja) * 2018-09-12 2021-08-30 ローム株式会社 半導体装置
US11955440B2 (en) 2018-09-12 2024-04-09 Rohm Co., Ltd. Semiconductor device with detection conductor
WO2020054688A1 (ja) * 2018-09-12 2020-03-19 ローム株式会社 半導体装置
JP6752381B1 (ja) * 2019-06-06 2020-09-09 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP2021064771A (ja) * 2019-10-17 2021-04-22 日立Astemo株式会社 電子制御装置
JP7372810B2 (ja) 2019-10-17 2023-11-01 日立Astemo株式会社 電子制御装置
JP7019746B2 (ja) 2020-05-21 2022-02-15 三菱電機株式会社 電力用半導体モジュール
JP2021184406A (ja) * 2020-05-21 2021-12-02 三菱電機株式会社 電力用半導体モジュール
JP7324371B2 (ja) 2020-07-14 2023-08-09 三井化学株式会社 熱交換装置及び熱交換装置の製造方法
JPWO2022014598A1 (ja) * 2020-07-14 2022-01-20
WO2023017707A1 (ja) * 2021-08-10 2023-02-16 ローム株式会社 半導体装置
WO2023140077A1 (ja) * 2022-01-20 2023-07-27 日立Astemo株式会社 半導体装置および半導体装置を備えたインバータ
WO2023189840A1 (ja) * 2022-03-30 2023-10-05 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE112018005978T5 (de) 2020-08-06
JP7267930B2 (ja) 2023-05-02
US11211312B2 (en) 2021-12-28
JP2023089252A (ja) 2023-06-27
DE212018000087U1 (de) 2019-05-10
US20240079296A1 (en) 2024-03-07
US20220077032A1 (en) 2022-03-10
CN111295752A (zh) 2020-06-16
JPWO2019098368A1 (ja) 2020-10-08
US20200266134A1 (en) 2020-08-20
US11670572B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
WO2019098368A1 (ja) 半導体装置
US9129931B2 (en) Power semiconductor module and power unit device
JP4973059B2 (ja) 半導体装置及び電力変換装置
US8546926B2 (en) Power converter
JP5217884B2 (ja) 半導体装置
CN113169144B (zh) 半导体装置
US11664298B2 (en) Semiconductor module
JP2018190930A (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
US20210407881A1 (en) Semiconductor device
US20200211954A1 (en) Semiconductor module
WO2019235146A1 (ja) 半導体モジュール
US11274972B2 (en) Semiconductor device
JPWO2020245880A1 (ja) 半導体モジュールおよび電力変換装置
JP6645362B2 (ja) 半導体装置
WO2020149225A1 (ja) 半導体装置
US11955440B2 (en) Semiconductor device with detection conductor
JP5621812B2 (ja) 半導体装置
JPWO2020153190A1 (ja) 半導体モジュールおよびａｃ／ｄｃコンバータユニット
WO2020044668A1 (ja) 半導体装置
JP2021072293A (ja) 半導体パワーモジュール
JP6274019B2 (ja) 半導体装置及びその製造方法
WO2021153447A1 (ja) 半導体装置
JP2020102543A (ja) 半導体装置とその製造方法
WO2022264215A1 (ja) 半導体装置および電力変換装置
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18877501

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019554443

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18877501

Country of ref document: EP

Kind code of ref document: A1