WO2022264215A1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
WO2022264215A1
WO2022264215A1 PCT/JP2021/022530 JP2021022530W WO2022264215A1 WO 2022264215 A1 WO2022264215 A1 WO 2022264215A1 JP 2021022530 W JP2021022530 W JP 2021022530W WO 2022264215 A1 WO2022264215 A1 WO 2022264215A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal foil
semiconductor device
semiconductor element
surface electrode
power
Prior art date
Application number
PCT/JP2021/022530
Other languages
English (en)
French (fr)
Inventor
陽 田中
哲 根岸
誠次 岡
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2021558785A priority Critical patent/JP7088421B1/ja
Priority to CN202180099180.1A priority patent/CN117461138A/zh
Priority to DE112021007830.5T priority patent/DE112021007830T5/de
Priority to PCT/JP2021/022530 priority patent/WO2022264215A1/ja
Publication of WO2022264215A1 publication Critical patent/WO2022264215A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Definitions

  • the present disclosure relates to a semiconductor device and a power conversion device having a metal foil partially bonded to a surface electrode.
  • a wire material whose main component is aluminum (Al) is wired on the surface electrode of the power semiconductor element to ensure mechanical and electrical connection.
  • a high-strength film made of a sintered metal layer is formed on the entire surface of the surface electrode of the power semiconductor element, thereby simplifying the manufacturing process rather than using a film forming method such as plating, and using Cu as the main material.
  • a wire material used as a component is joined onto a power semiconductor element without damage (for example, Patent Document 1 and Patent Document 2).
  • the present disclosure has been made to solve the above-described problems, and an object of the present disclosure is to provide a semiconductor device having improved reliability by providing a metal foil partially bonded to a surface electrode of a semiconductor element. .
  • a semiconductor device includes a semiconductor element having a front surface and a back surface, a surface electrode formed on the surface of the semiconductor element, and a metal foil partially bonded to the upper surface of the surface electrode. It is a semiconductor device.
  • the metal foil is partially bonded to the surface electrode of the semiconductor element, the stress generated at the edge of the metal foil can be relaxed, and failure due to cracks on the surface of the semiconductor element can be suppressed. As a result, the reliability of the semiconductor device can be improved.
  • FIG. 1 is a schematic plan view showing a semiconductor device according to a first embodiment
  • FIG. 1 is a cross-sectional structural schematic diagram showing a semiconductor device according to a first embodiment
  • FIG. 2 is a schematic plan view showing a metal foil of the semiconductor device according to Embodiment 1
  • FIG. 3 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1
  • FIG. 3 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1
  • FIG. 3 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1
  • FIG. 3 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1
  • FIG. 3 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1
  • FIG. 3 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1;
  • FIG. 3 is a schematic plan view showing a metal foil of another
  • FIG. 3 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1;
  • FIG. 3 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1;
  • FIG. 3 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1;
  • FIG. 2 is a cross-sectional structure schematic diagram which shows the outer peripheral part of the conventional semiconductor device.
  • FIG. 2 is a cross-sectional structural schematic diagram showing the outer peripheral portion of the semiconductor device in Embodiment 1;
  • FIG. 2 is a cross-sectional structural schematic diagram showing the outer peripheral portion of the semiconductor device in Embodiment 1;
  • FIG. 2 is a cross-sectional structural schematic diagram showing the outer peripheral portion of the semiconductor device in Embodiment 1;
  • FIG. 10 is a schematic plan view showing a semiconductor device according to a second embodiment
  • FIG. 10 is a schematic cross-sectional view showing a semiconductor device according to a second embodiment
  • FIG. 12 is a block diagram showing the configuration of a power conversion system to which a power conversion device according to Embodiment 3 is applied;
  • FIG. 1 is a schematic plan view showing a semiconductor device according to Embodiment 1.
  • FIG. 2 is a schematic cross-sectional view showing the semiconductor device according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along the dashed-dotted line AA in FIG.
  • a semiconductor device 100 includes a power semiconductor element 1 which is a semiconductor element, a surface electrode 2, a metal foil 3, a stirring region 4, a wiring member 5, a solder 6 which is a bonding material, and an insulating substrate 7. , is equipped with
  • the back surface of the power semiconductor element 1 is joined to the metal layer 72 on the upper surface side of the insulating substrate 7 via solder 6 .
  • a surface electrode 2 is formed on the surface of the power semiconductor element 1 .
  • a metal foil 3 is formed on the upper surface of the surface electrode 2 . The surface electrode 2 and the metal foil 3 are partially joined, and the joining area between the surface electrode 2 and the metal foil 3 is the stirring area 4 .
  • a wire 5 as a wiring member is formed on the upper surface of the metal foil 3 .
  • the semiconductor device 100 has a configuration including one power module having one power semiconductor element 1 and three wires 5 .
  • the semiconductor device 100 may have a configuration including a plurality of power modules each having one or more power semiconductor elements 1 and less than three or three or more wires 5 .
  • FIG. 1 is a schematic plan view of the semiconductor device 100 viewed from above.
  • the outermost solid line is the outer edge of the insulating layer 71 of the insulating substrate 7 .
  • a metal layer 72 on the upper surface side of the insulating substrate 7 is arranged inside the outer edge of the insulating layer 71 of the insulating substrate 7 .
  • two metal layers 72 are arranged on the upper surface of the insulating layer 71 of the insulating substrate 7 .
  • the power semiconductor element 1 is arranged inside the outer edge of the metal layer 72 on the left side of the upper surface of the insulating substrate 7 .
  • a surface electrode 2 is arranged inside the outer edge of the surface of the power semiconductor element 1 .
  • a metal foil 3 is arranged inside the outer edge of the surface electrode 2 .
  • a depression 31 of the metal foil 3 is arranged on the upper surface of the metal foil 3 in a region corresponding to the stirring region 4 which is a bonding region between the surface electrode 2 and the lower surface of the metal foil 3 .
  • a wire 5 is arranged on the upper surface of the metal foil 3 .
  • the wire 5 is arranged across the gap (spaced portion) between the outer edges of the left metal layer 72 and the right metal layer 72 on the upper surface side of the insulating substrate 7 .
  • the wire 5 is arranged inside the outer edge of the power semiconductor element 1 inside the outer edge of the left metal layer 72 on the upper surface side of the insulating substrate 7 and inside the outer edge of the right metal layer 72 .
  • FIG. 2 is a schematic cross-sectional view of the semiconductor device 100.
  • the back surface of the power semiconductor element 1 is joined to the metal layer 72 on the right side of the upper surface of the insulating substrate 7 via the solder 6 .
  • a metal foil 3 is arranged on the upper surface of the surface electrode 2 on the surface of the power semiconductor element 1 .
  • the metal foil 3 is partially joined to the lower surface of the metal foil 3 and the surface of the surface electrode 2 via the stirring region 4 .
  • the metal foil 3 has an uneven shape (wavy shape) in a cross-sectional view.
  • the metal foil 3 is pressed against the upper surface of the surface electrode 2 using a jig. 31.
  • the surface electrode 2 is deformed reflecting the shape of the metal foil 3 and is in contact with the area sandwiched between the adjacent recesses 31 .
  • the lower surface of metal foil 3 is not joined to the upper surface of surface electrode 2 of power semiconductor element 1 . Therefore, the outer peripheral region of the metal foil 3 can be deformed.
  • a wire 5 is connected (bonded) to the upper surface of the metal foil 3 .
  • the power semiconductor element 1 is a power semiconductor element for electric power. Silicon (Si), silicon carbide (SiC), and gallium nitride (GaN) can be used as the material of the power semiconductor element 1, for example. Also, the power semiconductor element 1 is a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), FWD (Free Wheel Diode), and RC-IGBT (Reverse Conducting Power IGBT). However, the type of power semiconductor element 1 is not limited to these. 1 and 2, the number of power semiconductor elements 1 is one, but the number of power semiconductor elements 1 is not limited to this.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • FWD Free Wheel Diode
  • RC-IGBT Reverse Conducting Power IGBT
  • the power semiconductor element 1 has a structure in which a front surface electrode 2 is arranged on the front surface of the power semiconductor element 1 and a rear surface electrode (not shown) is arranged on the rear surface of the power semiconductor element 1 .
  • the power semiconductor element 1 is bonded to the top surface of the metal layer 72 on the left side of the top surface of the insulating substrate 7 via solder 6 as a bonding portion.
  • the front surface electrode 2 of the power semiconductor element 1 is arranged on the opposite side of the center of the power semiconductor element 1 from the rear surface electrode (not shown).
  • the surface electrode 2 of the power semiconductor element 1 is partially joined to the metal foil 3 via the stirring region 4 .
  • a back electrode of the power semiconductor element 1 (not shown) is joined to the upper surface of the metal layer 72 on the left side of the upper surface of the insulating substrate 7 via the solder 6 .
  • the surface electrodes 2 of the power semiconductor element 1 include, for example, control signal electrodes and main electrodes, but the types of the surface electrodes 2 of the power semiconductor element 1 are not limited to these. Either one of the control signal electrode and the main electrode may be provided as the surface electrode 2 of the power semiconductor element 1 .
  • the bonding material 6 is arranged between the back electrode (not shown) of the power semiconductor element 1 and the metal layer 72 on the left side of the upper surface of the insulating substrate 7 . Thereby, the back electrode of the power semiconductor element 1 and the metal layer 72 on the left side of the upper surface of the insulating substrate 7 are mechanically and electrically connected.
  • the material of the bonding material 6 for example, high-temperature solder containing lead (Pb) and tin (Sn) is used.
  • the materials used for the bonding material 6 are not limited to these.
  • Ag nanoparticle paste and Cu nanoparticle paste for example, can be used as the material of the bonding material 6 .
  • a conductive adhesive containing Ag particles or Cu particles and an epoxy resin or the like can also be used.
  • the insulating substrate 7 is a plate-like member.
  • the insulating substrate 7 has an upper surface layer, an intermediate layer and a lower surface layer.
  • the insulating substrate 7 has an insulating layer 71 as an intermediate layer, a metal layer 72 on the upper surface side of the insulating layer 71 as an upper surface layer, and a metal layer 73 on the lower surface side of the insulating layer 71 as a lower surface layer.
  • the insulating substrate 7 is plate-shaped, and when the plate-shaped insulating substrate 7 is viewed from the plane (upper surface) direction, the size of the metal layer 72 on the upper surface side of the insulating layer 71 is smaller than the size of the insulating layer 71 .
  • the size of the metal layer 73 on the lower surface side of the insulating layer 71 is smaller than the size of the insulating layer 71 .
  • the end of insulating layer 71 protrudes outward beyond the ends of metal layer 72 on the upper surface side of insulating layer 71 and metal layer 73 on the lower surface side of insulating layer 71 .
  • the metal layer 72 on the upper surface side of the insulating layer 71 is joined to the metal layer 73 on the lower surface side of the insulating layer 71 and the insulating substrate 7 with the insulating layer 71 interposed therebetween. This is for suppressing (securing creepage distance).
  • the metal layer 72 on the upper surface side of the insulating layer 71 may be divided into a plurality of parts depending on the purpose to form a circuit pattern.
  • the power semiconductor element 1 and the wire 5 are arranged on the metal layer 72 .
  • Materials for the metal layer 72 on the upper surface side and the metal layer 73 on the lower surface side of the insulating substrate 7 include, from the viewpoint of electrical properties, thermal properties and mechanical properties, for example, Al, Cu, Ni, Au, or any of these. An alloy containing any one of them as a main component can be used. However, the materials used for the metal layer 72 on the upper surface side and the metal layer 73 on the lower surface side of the insulating substrate 7 are not limited to these.
  • the upper surface side of the insulating substrate 7 is synonymous with the upper surface side of the insulating layer 71
  • the lower surface side of the insulating substrate 7 is synonymous with the lower surface side of the insulating layer 71 .
  • a ceramic substrate such as aluminum oxide ( Al2O3 ), aluminum nitride ( AlN) or silicon nitride ( Si3N4 ) can be used.
  • materials for the ceramic substrate are not limited to these.
  • an organic material filled with a ceramics filler As such an organic material, an epoxy resin, a polyimide resin, a cyanate resin, or the like is used.
  • the ceramic filler Al 2 O 3 , AlN, boron nitride (BN), or the like can be used.
  • a metal layer 72 (circuit pattern board) is joined to the upper surface of the insulating layer 71 using a method such as brazing or direct joining.
  • a metal layer 73 (radiating plate) is joined to the lower surface of the insulating layer 71 by using a method such as brazing or direct joining.
  • the wire 5 is preferably made of a material with good electrical conductivity, for example, Cu, Al, or an alloy containing at least one of these can be used.
  • the wire 5 can be directly bonded to the upper surface of the metal foil 3 by an ultrasonic bonding method.
  • the material and bonding method used for the wire 5 are not limited to these.
  • the metal foil 3 is a thin plate-like (foil-like) member of metal.
  • the metal foil 3 is directly bonded to the surface electrode 2 on the surface of the power semiconductor element 1 via the stirring region 4 .
  • the material used for the metal foil 3 is not limited to these.
  • the metal foil 3 can be directly bonded onto the surface electrode 2 on the surface of the power semiconductor element 1 by ultrasonic bonding or laser welding without using a bonding material.
  • This directly joined area is the stirring area 4 .
  • the material of the surface electrode 2 and the material of the metal foil 3 penetrated into the metal foil 3 and the surface electrode 2 at the interface between the lower surface of the metal foil 3 and the upper surface of the surface electrode 2, respectively.
  • Agitated regions 4 can be formed which are (interdiffused) junctions.
  • the stirring region 4 is not formed over the entire interface between the surface electrode 2 and the metal foil 3, but is formed partially.
  • a contact surface protruding portion
  • any shape can be formed by irradiating the laser according to the shape of the region where the stirring region 4 is desired to be formed.
  • the thickness of the metal foil 3 is preferably in the range of 10 ⁇ m to 200 ⁇ m.
  • the thickness of the metal foil 3 is thinner than (less than) 10 ⁇ m, mechanical and thermal energy are likely to propagate to the power semiconductor element 1, and there is concern that the power semiconductor element 1 may be damaged.
  • the thickness of the metal foil 3 is thicker than (or more than) 200 ⁇ m, excessive mechanical and thermal energy is required to form the stirring region 4, and there is concern that the power semiconductor element 1 may be damaged. be done. Therefore, in order to suppress the occurrence of damage to the power semiconductor element 1 and to form a good stirring region 4, the thickness of the metal foil 3 should be in the range of 10 ⁇ m to 200 ⁇ m.
  • the outer peripheral region (peripheral part) of the metal foil 3 is in a non-bonded state (non-bonded state) with the surface electrode 2 .
  • the stress generated between the metal foil 3 and the surface electrode 2 is mainly generated at the outer periphery and corners of the metal foil 3 . Therefore, by leaving the outer peripheral portion of the metal foil 3 and the surface electrode 2 in an unbonded state, it is possible to obtain the effect of relieving the stress generated at the end portion of the metal foil.
  • the outer peripheral portion of the metal foil 3 in an unbonded state with the surface electrode 2 is 5 ⁇ m or more from the end (outer edge) of the metal foil 3 .
  • the state in which the metal foil 3 is not joined to the upper surface of the surface electrode 2 means that the end 32 of the metal foil 3 is not separated from the upper surface of the surface electrode 2 when stress is generated in the end 32 of the metal foil 3 . It refers to a state in which it is possible to move without moving.
  • the surface electrode 2 and the metal foil 3 are joined using a joining material, but this joining process requires heat treatment at a high temperature of about 200 to 300°C. For this reason, thermal damage due to the heat treatment may deteriorate the joint due to remelting of the solder 6 at the joint between the power semiconductor element 1 and the insulating substrate 7 or structural change.
  • the metal foil 3 is directly bonded to the surface electrode 2 on the surface of the power semiconductor element 1 without interposing a metal sintered layer or the like, heat treatment becomes unnecessary, and thermal damage to the semiconductor device 100 is suppressed. be able to.
  • the wire 5 as the wiring member is bonded onto the upper surface of the metal foil 3, the wiring member such as the wire 5 can be bonded without damaging the power semiconductor element 1 when the wire 5 is bonded.
  • the configuration of the semiconductor device 100 is not limited to the configuration described above.
  • an insulating sheet is used instead of the insulating substrate 7, and the metal layer on the upper surface side of the insulating sheet constitutes the circuit pattern.
  • the semiconductor device 100 includes a sealing member for securing insulation characteristics, a terminal for electrically connecting the semiconductor device 100 to the outside, or a terminal for the semiconductor device 100.
  • a housing may be provided.
  • FIG. 3 is a schematic plan view showing the metal foil of the semiconductor device according to Embodiment 1.
  • FIG. 4 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1.
  • FIG. 5 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1.
  • FIG. 6 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1.
  • FIG. 7 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1.
  • FIG. FIG. 8 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1.
  • FIG. 9 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1.
  • FIG. 10 is a schematic plan view showing a metal foil of another semiconductor device according to Embodiment 1.
  • FIG. 3 to 10 show the shape and arrangement of the stirring region 4, which is the junction between the metal foil 3 and the surface electrode 2.
  • FIG. 3 to 10 show
  • the recessed portion 31 of the metal foil 3 is a partial joint portion with the upper surface of the surface electrode 2.
  • the recessed portion 31 of the metal foil 3 is partially joined to the upper surface of the surface electrode 2 .
  • a plurality of depressions 31 of the metal foil 3 are arranged in stripes at predetermined intervals.
  • the depressions 31 of the metal foil 3 are arranged in a plurality of divided islands at predetermined intervals, as in FIG.
  • the recessed portion 31 of the metal foil 3 is arranged to widen the contact area between the recessed portion 31 in the central region of the power semiconductor element 1 and the surface electrode 2, where the current flows intensively during the operation of the power semiconductor element 1. It is In FIG.
  • the recessed portions 31 of the metal foil 3 are arranged by increasing the number of striped recessed portions 31 while maintaining the contact area with the surface electrode 2 in FIG.
  • the recessed portions 31 of the metal foil 3 are arranged such that the contact area of the island-shaped recessed portions 31 in the central region of FIG. ing.
  • the depressions 31 of the metal foil 3 are arranged by dividing the island-shaped depressions 31 arranged in the central region of FIG.
  • the depressions 31 of the metal foil 3 are arranged such that the number of the depressions 31 in the central region of FIG. 8 is increased to reduce the current density in the central region of the metal foil 3 .
  • the recessed portion 31 of the metal foil 3 is arranged such that the recessed portion 31 having a large contact area is arranged in the central region, and the periphery of the recessed portion 31 having a large contact area is surrounded by the recessed portion 31 having a small contact area. It's becoming In FIGS. 3 to 10 , the recessed portion 31 is surrounded by a contact area between the surface electrode 2 and the metal foil 3 .
  • the size and total area of the bonding region between the metal foil 3 and the surface electrode 2 are not limited, but the size and total area may be appropriately set according to the allowable current (power) of the power semiconductor element 1 to be applied. Just do it. Formation of these recessed portions 31 can be realized, for example, by processing the contact surface of a jig for pressing the metal foil 3 against the surface electrode 2 .
  • FIG. 11 is a schematic sectional view showing the outer periphery of a conventional semiconductor device.
  • FIG. 12 is a schematic cross-sectional view showing the outer periphery of a conventional semiconductor device.
  • FIG. 13 is a schematic cross-sectional view showing the outer peripheral portion of the semiconductor device according to the first embodiment.
  • 14 is a schematic cross-sectional view showing the outer peripheral portion of the semiconductor device according to the first embodiment.
  • FIG. 11 and 12 relate to a conventional joint structure. 13 and 14 are diagrams showing a joint structure using the metal foil 3.
  • the surface electrode 2 and the metal foil 3 are bonded to the entire upper surface of the surface electrode 2 . Therefore, when stress is generated at the end 32 of the metal foil 3, for example, when the stress is generated toward the upper side of the metal foil 3 as indicated by the arrow in FIG. is pulled upwards. As the surface electrode 2 is pulled by the metal foil 3 , force is applied to a weaker portion than the joint between the surface electrode 2 and the metal foil 3 , and the surface electrode 2 is cracked. The generated crack grows toward the central region of power semiconductor element 1 .
  • the current flowing through the power semiconductor element 1, which serves as a current path concentrates on the portion that was not separated due to the crack, causing heat generation, etc., and degrading the reliability of the semiconductor device.
  • the contact area between the surface electrode 2 and the metal foil 3 decreases, causing an increase in thermal resistance or electrical resistance, which ultimately leads to failure of the semiconductor device. leads to
  • the surface electrode 2 and the metal foil 3 are partially joined via the surface electrode 2 and the stirring region 4.
  • the surface electrode 2 and the metal foil 3 are not joined at the outer periphery of the metal foil 3 . Therefore, when stress is generated at the end portion 32 of the metal foil 3, for example, when the stress is generated toward the upper side of the metal foil 3 as indicated by the arrow in FIG. is pulled upwards.
  • the end portion 32 of the metal foil 3 The generated stress only pulls the unjoined region of the outer peripheral portion of the metal foil 3 .
  • the stress does not affect the inside of the unbonded region (the central region of the power semiconductor element 1) of the upper surface of the surface electrode 2 of the metal foil 3, and the stirring region 4 does not peel off. Therefore, unlike the case where the metal foil 3 and the surface electrode are bonded over the entire surface as shown in FIG. 12, cracks do not develop. As a result, partial concentration of current flowing through the power semiconductor element 1 does not occur, and deterioration of the reliability of the semiconductor device can be suppressed.
  • the metal foil 3 is joined to the upper surface of the surface electrode 2 via the stirring region 4 in this way, the stress generated at the end portion 32 of the metal foil 3 can be suppressed, and the metal foil can be displaced from the upper surface of the surface electrode 2 . 3 can be suppressed. As a result, reliability of the semiconductor device can be improved. Also, the life of the semiconductor device can be extended.
  • the metal foil 3 is directly bonded to the surface electrode 2 on the surface of the power semiconductor element 1 by an ultrasonic bonding method or a laser welding method without using a metal sintered material or the like, heat treatment of the entire semiconductor device is not required, and soldering is not necessary. It is possible to suppress thermal damage to the internal structural members of the semiconductor device such as 6.
  • the metal foil 3 is bonded to the upper surface of the surface electrode 2, even when a wire 5 made of a high-strength material such as a Cu wire is bonded to the upper surface of the metal foil 3, the power semiconductor element 1 is not affected by damage.
  • a highly reliable semiconductor device can be obtained without
  • the main manufacturing processes of the first embodiment are roughly divided into three processes.
  • the power semiconductor element 1 and the like are bonded onto the insulating substrate 7 (power semiconductor element mounting step).
  • the metal foil 3 is bonded onto the surface electrode of the power semiconductor element 1 (metal foil bonding step).
  • the wire 5 is used to perform the answer wiring on the insulating substrate 7 (wiring formation step). Through these steps, the semiconductor device 100 can be manufactured.
  • the power semiconductor element 1 is bonded (arranged) to a predetermined position on the metal layer 72 on the left side of the upper surface of the insulating substrate 7 (power semiconductor element mounting process).
  • Solder 6 is used as a bonding material for bonding the power semiconductor element 1 .
  • the metal foil 3 is bonded to the upper surface of the surface electrode 2 of the power semiconductor element 1 arranged on the upper surface of the metal layer 72 on the upper surface of the insulating substrate 7 (metal foil bonding step).
  • metal foil bonding step For bonding the surface electrode 2 on the surface of the power semiconductor element 1 and the metal foil 3, for example, an ultrasonic bonding method is used.
  • an ultrasonic bonding method is used for bonding the surface electrode 2 on the surface of the power semiconductor element 1 and the metal foil 3.
  • the metal layer 72 to which the power semiconductor element 1 is bonded and the other metal layer 72 forming the circuit pattern are connected using the wire 5 (wiring forming step).
  • the bonding position between the upper surface of the metal foil 3 bonded to the surface of the power semiconductor element 1 and the wire 5 can be selected according to the current (power) handled by the power semiconductor element 1, and the current density is high and the bonding area is large. A large area is desirable.
  • the semiconductor device 100 can be manufactured.
  • the insulating substrate 7 is bonded (placed) on the upper surface of the heat spreader.
  • a frame is arranged surrounding the insulating substrate 7 in the outer peripheral region of the upper surface of the heat spreader (mounting process to the heat spreader).
  • Solder is usually used for bonding the insulating substrate 7 .
  • Adhesives are usually used for adhering (bonding) the frames.
  • the insulating substrate 7 is placed, and the sealing member is filled in the area surrounded by the frame and the heat spreader (sealing member filling step). After the sealing member is filled, a lid portion is placed on the upper surface of the frame filled with the sealing member to seal the insulating substrate 7 in the frame (insulating substrate sealing step).
  • connection between the heat spreader and the cooling section is performed using bolts (cooling section placement step).
  • the semiconductor device 100 having the cooling section can be manufactured.
  • the metal foil 3 is provided on the upper surface of the surface electrode 2 via the stirring region 4, the stress generated at the end 32 of the metal foil 3 can be suppressed. It becomes possible to suppress peeling of the metal foil 3 from the upper surface of the surface electrode 2 . As a result, reliability of the semiconductor device can be improved. Also, the life of the semiconductor device can be extended.
  • the metal foil 3 is directly bonded to the surface electrode 2 on the surface of the power semiconductor element 1 by an ultrasonic bonding method or a laser welding method without using a metal sintered material or the like, heat treatment of the entire semiconductor device is not required, and soldering is not necessary. It is possible to suppress thermal damage to the internal structural members of the semiconductor device such as 6.
  • the metal foil 3 is bonded to the upper surface of the surface electrode, even when a wire 5 made of a high-strength material such as a Cu wire is bonded to the upper surface of the metal foil 3, the power semiconductor element 1 is not affected by damage. , a highly reliable semiconductor device can be obtained.
  • Embodiment 2 is different in that the wire 5 which is the wiring member used in the first embodiment is replaced with a plate-like wiring member 8 .
  • the metal foil 3 is partially joined to the surface electrode 2 on the surface of the power semiconductor element 1 via the stirring region 4 .
  • the stress at the end portion 32 of the surface electrode 2 can be relieved, and the occurrence of cracks in the surface electrode 2 can be suppressed. Since other points are the same as those of the first embodiment, detailed description thereof will be omitted.
  • FIG. 15 is a schematic plan view showing the semiconductor device according to the second embodiment.
  • FIG. 16 is a cross-sectional schematic diagram showing a semiconductor device according to the second embodiment.
  • FIG. 16 is a schematic cross-sectional view taken along dashed-dotted line BB in FIG.
  • a semiconductor device 200 includes a power semiconductor element 1 which is a semiconductor element, a surface electrode 2, a metal foil 3, a stirring region 4, a plate wiring member 8 which is a wiring member, and solder 6 which is a bonding material. , and an insulating substrate 7 .
  • the back surface of the power semiconductor element 1 is joined to the metal layer 72 on the upper surface side of the insulating substrate 7 via solder 6 .
  • a surface electrode 2 is formed on the surface of the power semiconductor element 1 .
  • a metal foil 3 is formed on the upper surface of the surface electrode 2 .
  • the surface electrode 2 and the metal foil 3 are partially joined, and the joining area is the stirring area 4 .
  • a plate-shaped wiring member 8 as a wiring member is formed on the upper surface of the metal foil 3 .
  • a recessed portion 31 of the metal foil 3 is indicated by a dotted line.
  • the semiconductor device 100 has a configuration including one power module having one power semiconductor element 1 and three wires 5 .
  • the semiconductor device 100 may have a configuration including a plurality of power modules each having one or more power semiconductor elements 1 and less than three or three or more wires 5 .
  • FIG. 15 is a schematic plan view of the semiconductor device 200 viewed from above.
  • the outermost solid line is the outer edge of the insulating layer 71 of the insulating substrate 7 .
  • a metal layer 72 on the upper surface side of the insulating substrate 7 is arranged inside the outer edge of the insulating layer 71 of the insulating substrate 7 .
  • two metal layers 72 are arranged on the upper surface of the insulating layer 71 of the insulating substrate 7 .
  • the power semiconductor element 1 is arranged inside the outer edge of the metal layer 72 on the left side of the upper surface of the insulating substrate 7 .
  • a surface electrode 2 is arranged inside the outer edge of the surface of the power semiconductor element 1 .
  • a metal foil 3 is arranged inside the outer edge of the surface electrode 2 .
  • a recessed portion 31 (dotted line) of the metal foil 3 is arranged in a region corresponding to the stirring region 4 that is the bonding region between the surface electrode 2 and the lower surface of the metal foil 3 .
  • a plate-shaped wiring member 8 is arranged on the upper surface of the metal foil 3 .
  • the plate-shaped wiring member 8 is arranged across the gap (spaced portion) between the outer edges of the left metal layer 72 and the right metal layer 72 on the upper surface side of the insulating substrate 7 .
  • the plate-shaped wiring member 8 is arranged inside the outer edge of the power semiconductor element 1 inside the outer edge of the left metal layer 72 on the upper surface side of the insulating substrate 7 and inside the outer edge of the right metal layer 72 .
  • FIG. 16 is a schematic cross-sectional view of the semiconductor device 200.
  • the back surface of the power semiconductor element 1 is joined to the metal layer 72 on the left side of the upper surface of the insulating substrate 7 via the solder 6 .
  • a metal foil 3 is arranged on the upper surface of the surface electrode 2 on the surface of the power semiconductor element 1 .
  • the metal foil 3 is partially joined to the lower surface of the metal foil 3 and the surface of the surface electrode 2 via the stirring region 4 .
  • the metal foil 3 has an uneven shape (wavy shape) in a cross-sectional view.
  • the surface electrode 2 is deformed reflecting the shape of the metal foil 3 and is in contact with the area sandwiched between the adjacent recesses 31 .
  • the lower surface of metal foil 3 is not joined to the upper surface of surface electrode 2 of power semiconductor element 1 . Therefore, the outer peripheral region of the metal foil 3 can be deformed.
  • One end of a plate-like wiring member 8 is connected (bonded) to the upper surface of the metal foil 3 via solder 6 as a bonding material.
  • the other end of the plate-shaped wiring member 8 is joined to the upper surface of the metal layer 72 on the right side of the insulating substrate 7 via solder 6 .
  • the plate-like wiring member 8 is joined to the metal foil 3 and the metal layer 72 on the right side of the insulating substrate 7 via solder 6 as a joining material.
  • the plate-shaped wiring member 8 is preferably made of a material having good electrical conductivity, and for example, Cu, Al, or an alloy containing at least one of these can be used. However, the material used for the plate-like wiring member 8 is not limited to these.
  • the metal foil 3 is provided on the upper surface of the surface electrode 2 via the stirring region 4 , the stress generated at the end portion 32 of the metal foil 3 can be suppressed, and the metal foil can be dissipated from the upper surface of the surface electrode 2 . 3 can be suppressed. As a result, reliability of the semiconductor device can be improved. Also, the life of the semiconductor device can be extended.
  • the plurality of semiconductor devices 200 when processing a plurality of semiconductor devices 200 in the bonding step of the solder 6, the plurality of semiconductor devices 200 can be processed collectively and bonded with the solder 6, and the plate-like wiring members 8 are bonded one by one.
  • the manufacturing process is simplified as compared with the case.
  • the metal foil 3 is provided on the upper surface of the surface electrode 2 via the stirring region 4, the stress generated at the end 32 of the metal foil 3 can be suppressed. It becomes possible to suppress peeling of the metal foil 3 from the upper surface of the surface electrode 2 . As a result, reliability of the semiconductor device can be improved. Also, the life of the semiconductor device can be extended.
  • the plurality of semiconductor devices 200 when processing a plurality of semiconductor devices 200 in the bonding step of the solder 6, the plurality of semiconductor devices 200 can be processed collectively and bonded with the solder 6, and the plate-like wiring members 8 are bonded one by one.
  • the manufacturing process is simplified as compared with the case.
  • Embodiment 3 a power conversion device to which the semiconductor device described in the first and second embodiments is applied will be described.
  • the present disclosure is not limited to a specific power converter, a case where the present disclosure is applied to a three-phase inverter will be described below as a third embodiment.
  • FIG. 17 is a block diagram showing the configuration of a power conversion system to which the power converter according to this embodiment is applied.
  • the power conversion system shown in FIG. 17 includes a power supply 1000, a power converter 2000, and a load 3000.
  • the power supply 1000 is a DC power supply and supplies DC power to the power converter 2000 .
  • the power supply 1000 can be composed of various things, for example, it can be composed of a DC system, a solar battery, and a storage battery. Alternatively, it may be composed of a rectifier circuit or an AC/DC converter connected to an AC system. Also, power supply 1000 may be configured with a DC/DC converter that converts DC power output from a DC system into predetermined power.
  • the power conversion device 2000 is a three-phase inverter connected between the power supply 1000 and the load 3000, converts the DC power supplied from the power supply 1000 into AC power, and supplies the AC power to the load 3000. As shown in FIG. 17, the power conversion device 2000 includes a main conversion circuit 2001 that converts DC power into AC power and outputs it, and a control circuit 2003 that outputs a control signal for controlling the main conversion circuit 2001 to the main conversion circuit 2001. and
  • a load 3000 is a three-phase electric motor driven by AC power supplied from the power converter 2000 .
  • the load 3000 is not limited to a specific application, but is an electric motor mounted on various electrical equipment, such as a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an electric motor for an air conditioner.
  • the main conversion circuit 2001 includes a switching element and a freewheeling diode (not shown). By switching the switching element, DC power supplied from power supply 1000 is converted into AC power and supplied to load 3000 .
  • the main conversion circuit 2001 has various specific circuit configurations, the main conversion circuit 2001 according to the present embodiment is a two-level three-phase full bridge circuit, and has six switching elements and It can consist of six freewheeling diodes in anti-parallel.
  • each switching element and each freewheeling diode of the main converter circuit 2001 is a switching element or a freewheeling diode included in the semiconductor device 2002 corresponding to the semiconductor device according to at least one of the first to fifth embodiments described above.
  • the six switching elements constitute upper and lower arms connected in series for every two switching elements, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit.
  • Output terminals of the upper and lower arms, that is, three output terminals of the main conversion circuit 2001 are connected to the load 3000 .
  • the main conversion circuit 2001 includes a drive circuit (not shown) for driving each switching element. may be provided.
  • the drive circuit generates a drive signal for driving the switching element of the main conversion circuit 2001 and supplies it to the control electrode of the switching element of the main conversion circuit 2001 .
  • a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element.
  • the driving signal is a voltage signal (ON signal) equal to or higher than the threshold voltage of the switching element, and when maintaining the switching element in the OFF state, the driving signal is a voltage equal to or less than the threshold voltage of the switching element. signal (off signal).
  • the control circuit 2003 controls the switching elements of the main conversion circuit 2001 so that the desired power is supplied to the load 3000 . Specifically, based on the power to be supplied to the load 3000, the time (on time) during which each switching element of the main converter circuit 2001 should be in the ON state is calculated. For example, the main conversion circuit 2001 can be controlled by PWM control that modulates the ON time of the switching element according to the voltage to be output. Then, a control command (control signal) to the drive circuit provided in the main conversion circuit 2001 so that an ON signal is output to the switching element that should be in the ON state at each time point, and an OFF signal is output to the switching element that should be in the OFF state at each time. to output The drive circuit outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element according to this control signal.
  • the semiconductor device according to the first to fifth embodiments is applied as the semiconductor device 2002 that constitutes the main conversion circuit 2001 .
  • longitudinal cracks in the solder 6 that joins the power semiconductor element 1 to the insulating substrate 7 can be suppressed.
  • the reliability of power converter 2000 can be improved.
  • the present disclosure is not limited to this, and can be applied to various power converters.
  • a two-level power conversion device is used, but a three-level or multi-level power conversion device may be used. Disclosure may apply.
  • the present disclosure can be applied to a DC/DC converter or an AC/DC converter when power is supplied to a DC load or the like.
  • the power conversion device to which the present disclosure is applied is not limited to the case where the above-described load is an electric motor. It can also be used, and furthermore, it can be used as a power conditioner for a photovoltaic power generation system, an electric storage system, or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体素子の表面の表面電極と表面電極上に設けた金属箔とを部分的に接合させたので、金属箔の端部に発生する応力を緩和でき、半導体素子表面へのクラックによる故障を抑制することが可能となり、半導体装置の信頼性を向上させることができる。表面と裏面とを有する半導体素子（１）と、半導体素子（１）の表面上に形成された表面電極（２）と、表面電極（２）の上面上に部分的に接合される金属箔（３）と、を備えた半導体装置である。

Description

半導体装置および電力変換装置
　本開示は、表面電極と部分的に接合した金属箔を備えた半導体装置および電力変換装置に関する。
　電力用途のパワー半導体素子を用いた半導体装置においては、パワー半導体素子の表面電極上にアルミニウム（Ａｌ）を主成分とするワイヤ材を配線し、機械的、電気的な接続を担保している。近年、ワイヤ材の接合部の高寿命化、すなわち半導体装置の高信頼化を目的として、ワイヤ材としてＡｌよりも高強度な銅（Ｃｕ）を用いた構造の開発が進められている。
　このような半導体装置では、Ｃｕからなるワイヤ材をパワー半導体素子の表面電極上へダメージなく接合するために、パワー半導体素子上に同じくＣｕを主成分とする高強度な表面電極を形成する必要があった。
　ところが、このような表面電極は、めっき等の成膜手法により高強度な金属を形成する必要があり、製造工程が煩雑化してしまうことがあった。
　このため、従来の半導体装置では、パワー半導体素子の表面電極上全面に金属焼結層からなる高強度膜を形成することで、めっき等の成膜手法よりも製造工程を簡易化し、Ｃｕを主成分とするワイヤ材をパワー半導体素子上へダメージなく接合している（例えば、特許文献１、特許文献２）。
特開２０１８―１４７９６７号公報 国際公開第２０１６／０７１０７９号
　しかしながら、特許文献１および特許文献２に記載の半導体装置では、パワー半導体素子上の全面に金属焼結層を形成していた。このため、パワー半導体装置の使用時に、金属焼結層とパワー半導体素子との間の接合部へ応力が発生することで、パワー半導体素子表面へのクラックが形成され、半導体装置の信頼性が劣化する場合があった。
　本開示は、上述のような問題を解決するためになされたもので、半導体素子の表面電極と部分的に接合された金属箔を設け、信頼性の向上した半導体装置を得ることを目的としている。
　本開示に係る半導体装置は、表面と裏面とを有する半導体素子と、半導体素子の表面上に形成された表面電極と、表面電極の上面上に部分的に接合された金属箔と、を備えた半導体装置である。
　本開示によれば、金属箔を半導体素子の表面電極に部分的に接合させたので、金属箔の端部に発生する応力を緩和でき、半導体素子表面へのクラックによる故障を抑制することが可能となり、半導体装置の信頼性を向上させることができる。
実施の形態１における半導体装置を示す平面構造模式図である。 実施の形態１における半導体装置を示す断面構造模式図である。 実施の形態１における半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。 従来の半導体装置の外周部を示す断面構造模式図である。 従来の半導体装置の外周部を示す断面構造模式図である。 実施の形態１における半導体装置の外周部を示す断面構造模式図である。 実施の形態１における半導体装置の外周部を示す断面構造模式図である。 実施の形態２における半導体装置を示す平面構造模式図である。 実施の形態２における半導体装置を示す断面構造模式図である。 実施の形態３における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
　はじめに、本開示の半導体装置の全体構成について、図面を参照しながら説明する。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通することである。
　実施の形態１．
　図１は、実施の形態１における半導体装置を示す平面構造模式図である。図２は、実施の形態１における半導体装置を示す断面構造模式図である。図２は、図１の一点鎖線ＡＡにおける断面構造模式図である。
　図において、半導体装置１００は、半導体素子であるパワー半導体素子１と、表面電極２と、金属箔３と、撹拌領域４と、配線部材５と、接合材であるはんだ６と、絶縁基板７と、を備えている。
　図において、絶縁基板７の上面側の金属層７２には、パワー半導体素子１の裏面がはんだ６を介して接合されている。パワー半導体素子１の表面には、表面電極２が形成されている。表面電極２の上面上には、金属箔３が形成されている。表面電極２と金属箔３とは、部分的に接合されており、表面電極２と金属箔３との接合領域が撹拌領域４である。金属箔３の上面には、配線部材であるワイヤ５が形成されている。
　図において、半導体装置１００は、１つのパワー半導体素子１と、３本のワイヤ５とを有するパワーモジュールを１個備えた構成である。しかしながら、半導体装置１００は、１つ以上のパワー半導体素子１と、３本未満あるいは３本以上のワイヤ５とを有する複数のパワーモジュールを備えた構成でもよい。
　図１は、半導体装置１００を上面側から見た平面構造模式図である。図１において、最外周の実線は、絶縁基板７の絶縁層７１の外縁である。絶縁基板７の絶縁層７１の外縁よりも内側には、絶縁基板７の上面側の金属層７２が配置されている。図１では、絶縁基板７の絶縁層７１の上面には、２つの金属層７２が配置されている。絶縁基板７の上面側の左側の金属層７２の外縁の内側には、パワー半導体素子１が配置されている。パワー半導体素子１の表面の外縁よりも内側には、表面電極２が配置されている。表面電極２の外縁よりも内側には、金属箔３が配置されている。金属箔３の上面には、表面電極２と金属箔３の下面との接合領域である撹拌領域４に対応する領域に金属箔３の窪み部３１が配置されている。金属箔３の上面には、ワイヤ５が配置されている。ワイヤ５は、絶縁基板７の上面側の左側の金属層７２と右側の金属層７２との外縁の対向する間の隙間部（離間部）を跨いで配置される。ワイヤ５は、絶縁基板７の上面側の左側の金属層７２の外縁よりも内側のパワー半導体素子１と右側の金属層７２との外縁よりも内側とに配置されている。
　図２は、半導体装置１００の断面模式図である。図２において、絶縁基板７の上面側の右側の金属層７２には、パワー半導体素子１の裏面がはんだ６を介し接合されている。パワー半導体素子１の表面の表面電極２の上面には、金属箔３は配置されている。金属箔３は、金属箔３の下面と表面電極２の表面とが部分的に撹拌領域４を介して接合されている。金属箔３は、断面視において、凹凸形状（波打つ形状）である。金属箔３をパワー半導体素子１の表面電極２の上面と接合するとき、治具を用いて金属箔３を表面電極２の上面に押し当てるが、このときの圧接痕が金属箔３の窪み部３１である。隣接する窪み部３１に挟まれた領域には、金属箔３の形状を反映して表面電極２が変形し盛り上がり接している。金属箔３の外周領域では、金属箔３の下面は、パワー半導体素子１の表面電極２の上面とは接合されていない。このため、金属箔３の外周領域は、形状変形することができる。金属箔３の上面には、ワイヤ５が接続（接合）されている。
　パワー半導体素子１は、電力用のパワー半導体素子である。パワー半導体素子１の材料としては、例えば、珪素（Ｓｉ：Ｓｉｌｉｃｏｎ）、炭化珪素（ＳｉＣ：Ｓｉｌｉｃｏｎ　Ｃａｂｉｄｅ）、および窒化ガリウム（ＧａＮ：Ｇａｌｌｉｕｍ　Ｎｉｔｒｉｄｅ）を用いることができる。また、パワー半導体素子１は、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌ　Ｄｉｏｄｅ）、およびＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ　ＩＧＢＴ）などのパワーデバイスである。ただし、パワー半導体素子１の種類はこれらに限られるものではない。図１および図２において、パワー半導体素子１の数は１個であるが、パワー半導体素子１の数はこれに限られるものではない。
　パワー半導体素子１は、パワー半導体素子１の表面に表面電極２と、パワー半導体素子１の裏面に裏面電極（図示せず）とが配置された構造である。パワー半導体素子１は、絶縁基板７の上面側の左側の金属層７２の上面に接合部であるはんだ６を介して接合されている。パワー半導体素子１の表面電極２は、パワー半導体素子１の中央に対して図示しない裏面電極と反対側に配置されている。パワー半導体素子１の表面電極２は、撹拌領域４を介して金属箔３と部分的に接合されている。図示しないパワー半導体素子１の裏面電極は、はんだ６を介して絶縁基板７の上面側の左側の金属層７２の上面と接合されている。
　パワー半導体素子１の表面電極２は、例えば、制御信号電極、主電極などを含むが、パワー半導体素子１の表面電極２の種類はこれらに限られるものではない。また、パワー半導体素子１の表面電極２として、制御信号電極および主電極のいずれか一方が設けられていてもよい。パワー半導体素子１の表面電極２の材料としては、電気的特性および機械的特性の観点から、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、またはこれらのうちいずれかを主たる成分とする合金を用いることができる。
　接合材６は、パワー半導体素子１の裏面電極（図示せず）と絶縁基板７の上面側の左側の金属層７２との間に配置されている。これにより、パワー半導体素子１の裏面電極と絶縁基板７の上面側の左側の金属層７２とが機械的、電気的に接続されている。接合材６の材料としては、例えば、鉛（Ｐｂ）と錫（Ｓｎ）とを含有する高温用はんだが用いられる。ただし、接合材６に用いられる材料は、これらに限定されるものではない。接合材６の材料としては、例えば、Ａｇナノ粒子ペースト、Ｃｕナノ粒子ペーストを用いることができる。また、接合材６の材料としては、Ａｇ粒子またはＣｕ粒子とエポキシ樹脂等とを含む導電性接着剤を用いることもできる。
　絶縁基板７は、板状の部材である。絶縁基板７は、上面層と中間層と下面層とを有している。絶縁基板７は、中間層として絶縁層７１、上面層として絶縁層７１の上面側に金属層７２と、下面層として絶縁層７１の下面側に金属層７３と、を有している。絶縁基板７は板状であり、板状の絶縁基板７を平面（上面）方向から見た場合において、絶縁層７１の上面側の金属層７２の大きさは、絶縁層７１の大きさよりも小さくなっている。絶縁層７１の下面側の金属層７３の大きさは、絶縁層７１の大きさよりも小さくなっている。絶縁層７１の端部は、絶縁層７１の上面側の金属層７２および絶縁層７１の下面側の金属層７３の端部よりも外側へ突出している。この構成は、絶縁層７１を挟んで、絶縁層７１の上面側の金属層７２が、絶縁層７１の下面側の金属層７３および絶縁基板７が接合される、例えばヒートスプレッダとの間で沿面放電を抑制（沿面距離を確保）するためである。
　また、絶縁層７１の上面側の金属層７２は、目的に応じて複数に分割され、回路パターンを形成してもよい。図１においては、金属層７２には、パワー半導体素子１とワイヤ５とがそれぞれ配置されている。
　絶縁基板７の上面側の金属層７２および下面側の金属層７３の材料としては、電気的特性、熱的特性および機械的特性の観点から、例えば、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、またはこれらのうちいずれかを主たる成分とする合金を用いることができる。ただし、絶縁基板７の上面側の金属層７２および下面側の金属層７３に用いられる材料はこれらに限定されない。なお、絶縁基板７の上面側は、絶縁層７１の上面側、絶縁基板７の下面側は、絶縁層７１の下面側と同義である。
　絶縁基板７の絶縁層７１の材料としては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）または窒化珪素（Ｓｉ３Ｎ４）などのセラミックス基板が用いることができる。ただし、セラミックス基板の材料としては、これらに限られるものではない。また、絶縁基板７の絶縁層７１の材料としては、セラミックスフィラーを充填した有機材料を用いることも可能である。このような有機材料としては、エポキシ樹脂、ポリイミド樹脂、またはシアネート系樹脂等が用いられる。また、セラミックスフィラーとしては、Ａｌ２Ｏ３、ＡｌＮ、または窒化ホウ素（ＢＮ）等を用いることができる。
　絶縁層７１の上面には、ロウ付けまたは直接接合などの方法を用いて、金属層７２（回路パターン板）が接合されている。また、絶縁層７１の下面には、ロウ付けまたは直接接合などの方法を用いて、金属層７３（放熱用板）が接合されている。
　配線部材であるワイヤ５は、パワー半導体素子１の表面電極２の上面上に撹拌領域４を介して接合された金属箔３の上面に接合される。ワイヤ５は、電気伝導性が良い材料により形成されることが好ましく、例えば、Ｃｕ、Ａｌ、またはこれらのうち少なくとも一方を含む合金を用いることができる。また、ワイヤ５は、金属箔３の上面に超音波接合法により直接接合することができる。ただし、ワイヤ５に用いられる材料や接合方法はこれらに限られない。
　金属箔３は、金属の薄い板状（箔状）の部材である。金属箔３は、撹拌領域４を介してパワー半導体素子１の表面の表面電極２と直接接合している。金属箔３の材料としては、電気的特性、熱的特性および機械的特性の観点から、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、モリブデン（Ｍｏ）またはこれらのうちいずれかを主たる成分とする合金を用いることができる。ただし、金属箔３に用いられる材料はこれらに限定されない。
　金属箔３は、パワー半導体素子１の表面の表面電極２上に超音波接合法あるいはレーザー溶接法により接合材を介さずに直接接合することができる。この直接接合された領域が、撹拌領域４である。これらの接合法により、金属箔３の下面と表面電極２の上面との界面において、金属箔３中に表面電極２の材料が、表面電極２中に金属箔３の材料がそれぞれ侵入し合った（相互拡散した）接合部である撹拌領域４を形成することができる。撹拌領域４は、表面電極２と金属箔３との界面全面にわたって形成されているわけではなく、部分的に形成されている。撹拌領域４を部分的に形成する方法としては、例えば、超音波接合法を用いる場合は、撹拌領域４を形成したい領域を圧接できるように、撹拌領域４の形状に合わせた接触面（突起部）を有する治具を用いればよい。また、レーザー溶接法であれば、撹拌領域４を形成したい領域の形状に合わせてレーザーを照射することで、任意の形状を形成することができる。
　金属箔３の厚さとしては、１０μｍから２００μｍの範囲が好ましい。金属箔３を表面電極２の上面上へ接合するときには、機械的、熱的エネルギーを付与して撹拌領域４を形成する必要がある。このため、金属箔３の厚みが１０μｍよりも薄い場合(未満)では、機械的、熱的エネルギーがパワー半導体素子１へも伝播し易く、パワー半導体素子１へのダメージの発生が懸念される。また、金属箔３の厚みが、２００μｍよりも厚い場合（以上）では、撹拌領域４を形成するために過剰な機械的、熱的エネルギーが必要となり、パワー半導体素子１へのダメージの発生が懸念される。このため、パワー半導体素子１へのダメージの発生を抑制し、良好な撹拌領域４を形成するためには、金属箔３の厚みとしては、１０μｍ以上２００μｍ以下の範囲がよい。
　さらに、金属箔３の外周領域（外周部）は、表面電極２と未接合状態（接合されていない状態）であることが好ましい。金属箔３と表面電極２との間に発生する応力は、主に金属箔３の外周部および角部で発生する。このため、金属箔３の外周部と表面電極２とを未接合状態にしておくことで、金属箔の端部で発生した応力の緩和効果を得ることができる。表面電極２と未接合状態の金属箔３の外周部の寸法としては、金属箔３の端部（外縁）から５μｍ以上であることが好ましい。撹拌領域４の始点が、金属箔３外縁から内側へ５μｍ以上離れることで、金属箔３の端部で応力が発生したときでも、この金属箔３の未接合領域が変形することで、金属箔３で発生した応力を緩和することができる。ただし、金属箔３の寸法や接合方法はこれらに限られない。なお、金属箔３が、表面電極２の上面と未接合の状態とは、金属箔３の端部３２に応力が発生したとき、金属箔３の端部３２が表面電極２の上面から剥離せずに、可動できる状態のことをいう。
　通常、表面電極２と金属箔３とは、接合材を用いて接合しているが、この接合処理には、２００～３００℃程度の高温で熱処理を行う必要があった。このため、熱処理による熱ダメージで、パワー半導体素子１と絶縁基板７との接合部のはんだ６の再溶融あるいは組織変化による接合部が劣化する場合があった。しかしながら、本開示では、パワー半導体素子１の表面上の表面電極２に金属焼結層などを介さず金属箔３を直接接合したので、熱処理が不要となり、半導体装置１００への熱ダメージを抑制することができる。さらに、金属箔３の上面上に配線部材であるワイヤ５を接合したので、ワイヤ５の接合時のパワー半導体素子１へのダメージなく、ワイヤ５などの配線部材を接合することができる。
　なお、半導体装置１００の構成は、上述の構成に限定されるものではない。例えば、絶縁層７１および絶縁基板７の下面側の金属層７３を半導体装置１００内に設けずに、絶縁基板７の代わりに絶縁シートを用い、絶縁シートの上面側の金属層で回路パターンを構成してもよい。また、図１および２には図示していないが、半導体装置１００としては、絶縁特性を担保するための封止部材、半導体装置１００の外部へ電気的に接続するための端子あるいは半導体装置１００の筐体を設けてもよい。
　図３は、実施の形態１における半導体装置の金属箔を示す平面構造模式図である。図４は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図５は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図６は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図７は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図８は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図９は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図１０は、実施の形態１における他の半導体装置の金属箔を示す平面構造模式図である。図３から図１０には、金属箔３と表面電極２との接合部である撹拌領域４の形状と配置とを示している。
　図３から図１０において、金属箔３の窪み部３１は、表面電極２の上面との部分的な接合部である。金属箔３の窪み部３１は、表面電極２の上面と部分的に接合している。図３において、金属箔３の窪み部３１は、所定の間隔を空けてストライプ状に複数個が配置されている。図４において、金属箔３の窪み部３１は、図３と同じように所定の間隔を空けて分割された複数の島状に配置されている。図５において、金属箔３の窪み部３１は、パワー半導体素子１の動作時に電流が集中的に流れるパワー半導体素子１の中央領域の窪み部３１の表面電極２との接触面積を広くして配置されている。図６において、金属箔３の窪み部３１は、図５で表面電極２との接触面積を保持したまま、ストライプ状の窪み部３１の本数を増加して配置されている。図７において、金属箔３の窪み部３１は、図４の中央領域の島状の窪み部３１の接触面積を中央領域の両側に配置された島状の窪み部３１よりも大きくして配置されている。図８において、金属箔３の窪み部３１は、図７の中央領域に配置された島状の窪み部３１を複数に分割して配置されている。図９において、金属箔３の窪み部３１は、図８の中央領域の窪み部３１の個数を増加させて、金属箔３の中央領域の電流密度を低減した配置となっている。図１０において、金属箔３の窪み部３１は、中央領域に接触面積の大きな窪み部３１を配置し、この中央領域の大きな窪み部３１の周囲を接触面積の小さな窪み部３１で囲んだ配置となっている。図３から図１０においては、窪み部３１の周囲は、表面電極２と金属箔３との接触領域で囲まれている。
　特に、金属箔３と表面電極２との接合領域については、大きさ、総面積について限定されないが、適用するパワー半導体素子１の許容電流（電力）に応じて大きさ、総面積を適宜設定すればよい。これらの窪み部３１の形成は、例えば、表面電極２に金属箔３を圧接するための、治具の接触面を加工することで実現できる。
　次に、本実施の形態の作用効果について説明する。
　図１１は、従来の半導体装置の外周部を示す断面構造模式図である。図１２は、従来の半導体装置の外周部を示す断面構造模式図である。図１３は、実施の形態１における半導体装置の外周部を示す断面構造模式図である。図１４は、実施の形態１における半導体装置の外周部を示す断面構造模式図である。図１１および図１２は、従来の接合構造に関するものであある。図１３および図１４は、金属箔３を用いた接合構造について示した図である。
　図１１および図１２に示すように、従来の接合構造では、表面電極２と金属箔３とは、表面電極２の上面全面と接合している。このため、金属箔３の端部３２で応力が発生したとき、例えば、図１２に矢印で示したように、金属箔３の上方へ向かって発生したとき、応力により金属箔３の端部３２は、上方へ引っ張られる。これより、金属箔３に表面電極２が引っ張られることで、表面電極２と金属箔３との接合部よりも弱い部分に力が掛かり、表面電極２に亀裂、クラックが発生する。この発生した亀裂が、パワー半導体素子１の中央領域に向かって進展する。亀裂が進展することで、電流経路となるパワー半導体素子１を流れる電流が亀裂により剥離しなかった部分に集中し、発熱等の原因となり半導体装置の信頼性の劣化の原因となる。そして、このような亀裂、クラックが進展していくと、表面電極２と金属箔３との接触面積が減少し、熱抵抗または電気抵抗を上昇させる要因となり、最終的には、半導体装置の故障へとつながる。
　しかしながら、図１３および図１４に示したように、金属箔３を用いた構造では、表面電極２と金属箔３とは、表面電極２と撹拌領域４を介して部分的に接合されている。特に、金属箔３の外周部では、表面電極２と金属箔３とは接合されていない。このため、金属箔３の端部３２に応力が発生したとき、例えば、図１４に矢印で示したように、金属箔３の上方へ向かって発生したときには、応力により金属箔３の端部３２は、上方へ引っ張られる。しかしながら、金属箔３の外周部で表面電極２の上面と未接合の領域との距離が、応力緩和（応力伝達抑制）に十分な領域を確保されていれば、金属箔３の端部３２で発生した応力によって、この金属箔３外周部の未接合の領域だけが、引っ張られるだけである。そして、金属箔３の表面電極２の上面と未接合領域よりも内側（パワー半導体素子１の中央領域）へは、応力の影響が及ばず、撹拌領域４の剥離は発生しない。このため、図１２に示したように、金属箔３と表面電極とが全面で接合した場合と異なり、亀裂が進展することがない。この結果、パワー半導体素子１を流れる電流の部分的な集中が発生せず、半導体装置の信頼性の劣化を抑制することが可能となる。
　このように、表面電極２の上面に撹拌領域４を介して金属箔３を接合したので、金属箔３の端部３２に発生する応力を抑制することができ、表面電極２の上面から金属箔３の剥離を抑制することが可能となる。その結果、半導体装置の信頼性を向上させることができる。また、半導体装置の寿命を長寿命化ができる。
　また、パワー半導体素子１の表面上の表面電極２に金属焼結材などを介さず金属箔３を超音波接合法やレーザー溶接法により直接接合するため、半導体装置全体の熱処理が不要となり、はんだ６などの半導体装置内部構成部材への熱ダメージを抑制することができる。
　さらに、表面電極２の上面上に金属箔３を接合したので、金属箔３の上面にＣｕワイヤなどの高強度材料であるワイヤ５を接合したときでも、パワー半導体素子１へのダメージの影響がなく、高信頼な半導体装置を得ることができる
　次に、本実施の形態に記載の半導体装置１００の製造方法について説明する。
　本実施の形態１の主要な製造工程は、大きく分けて３つ工程である。第一工程としては、絶縁基板７上にパワー半導体素子１等を接合する（パワー半導体素子実装工程）。第二工程としては、パワー半導体素子１の表面電極上へ金属箔３を接合する（金属箔接合工程）。第三工程としては、ワイヤ５を用いて絶縁基板７上での回答配線を行う（配線形成工程）。これらの工程を経ることで、半導体装置１００が製造できる。
　はじめに、絶縁基板７の上面側の左側の金属層７２上の所定の位置に、パワー半導体素子１を接合（配置）する（パワー半導体素子実装工程）。パワー半導体素子１の接合には、接合材としてはんだ６が用いられる。
　次に、絶縁基板７の上面の金属層７２の上面に配置されたパワー半導体素子１の表面電極２の上面に金属箔３を接合する（金属箔接合工程）。パワー半導体素子１の表面上の表面電極２と金属箔３との接合には、例えば、超音波接合法が用いられる。この超音波接合を行うときの治具の先端（金属箔３との接触面）を形成したい撹拌領域４に合わせた形状としておくことで、任意の位置、形状で部分的に接合した撹拌領域４を形成することができる。
　次に、パワー半導体素子１が接合された金属層７２と回路パターンを構成する他の金属層７２とをワイヤ５を用いて接続する（配線形成工程）。パワー半導体素子１の表面に接合した金属箔３の上面とワイヤ５との接合位置は、パワー半導体素子１が取り扱う電流(電力)に応じて選択することができ、電流密度が高く、接合面積の大きな領域であることが望ましい。
　これらの工程を経ることで、半導体装置１００を製造することができる。
　また、パワーモジュールの形態に合わせて、例えば、絶縁基板７をヒートスプレッダの上面に接合（配置）する。また、ヒートスプレッダの上面の外周領域には、枠体が絶縁基板７を囲んで配置される（ヒートスプレッダへの実装工程）。絶縁基板７の接合には、通常、はんだが用いられる。また、枠体の接着（接合）には、通常、接着剤が用いられる。
　次に、絶縁基板７が配置され、枠体とヒートスプレッダとで囲まれた領域内に封止部材を充填する（封止部材充填工程）。封止部材充填後、封止部材が充填された枠体の上面上に蓋部を配置し、絶縁基板７を枠体内に密閉する（絶縁基板密閉工程）。
　次に、必要に応じて、ヒートスプレッダの下面と冷却部の上面とを接続する。ヒートスプレッダと冷却部との接続は、ボルトを用いて行う（冷却部配置工程）。
　これらの工程を経ることで、冷却部を備えた半導体装置１００を製造することができる。
　以上のように構成された半導体装置においては、表面電極２の上面に撹拌領域４を介して金属箔３を設けたので、金属箔３の端部３２に発生する応力を抑制することができ、表面電極２の上面から金属箔３の剥離を抑制することが可能となる。その結果、半導体装置の信頼性を向上させることができる。また、半導体装置の寿命を長寿命化ができる。
　また、パワー半導体素子１の表面上の表面電極２に金属焼結材などを介さず金属箔３を超音波接合法やレーザー溶接法により直接接合するため、半導体装置全体の熱処理が不要となり、はんだ６などの半導体装置内部構成部材への熱ダメージを抑制することができる。
　さらに、表面電極の上面上に金属箔３を接合したので、金属箔３の上面にＣｕワイヤなどの高強度材料であるワイヤ５を接合したときでも、パワー半導体素子１へのダメージの影響がなく、高信頼な半導体装置を得ることができる。
　実施の形態２．
　本実施の形態２においては、実施の形態１で用いた配線部材であるワイヤ５を板状配線部材８に置き換えた点が異なる。このように、配線部材として板状配線部材８を用いた場合においても、金属箔３をパワー半導体素子１の表面の表面電極２と撹拌領域４を介して部分的に接合したので、金属箔３の端部３２での応力を緩和することができ、表面電極２のクラックの発生を抑制することができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
　図１５は、実施の形態２における半導体装置を示す平面構造模式図である。図１６は、実施の形態２における半導体装置を示す断面構造模式図である。図１６は、図１５の一点鎖線ＢＢにおける断面構造模式図である。
　図において、半導体装置２００は、半導体素子であるパワー半導体素子１と、表面電極２と、金属箔３と、撹拌領域４と、配線部材である板状配線部材８と、接合材であるはんだ６と、絶縁基板７と、を備えている。
　図において、絶縁基板７の上面側の金属層７２には、パワー半導体素子１の裏面がはんだ６を介し接合されている。パワー半導体素子１の表面には、表面電極２が形成されている。表面電極２の上面上には、金属箔３が形成されている。表面電極２と金属箔３とは、部分的に接合されており、接合領域は撹拌領域４である。金属箔３の上面には、配線部材である板状配線部材８が形成されている。なお、金属箔３の窪み部３１は点線にて示している。
　図において、半導体装置１００は、１つのパワー半導体素子１と、３本のワイヤ５とを有するパワーモジュールを１個備えた構成である。しかしながら、半導体装置１００は、１つ以上のパワー半導体素子１と、３本未満あるいは３本以上のワイヤ５とを有する複数のパワーモジュールを備えた構成でもよい。
　図１５は、半導体装置２００を上面側から見た平面構造模式図である。図１５において、最外周の実線は、絶縁基板７の絶縁層７１の外縁である。絶縁基板７の絶縁層７１の外縁よりも内側には、絶縁基板７の上面側の金属層７２が配置されている。図１５では、絶縁基板７の絶縁層７１の上面には、２つの金属層７２が配置されている。絶縁基板７の上面側の左側の金属層７２の外縁の内側には、パワー半導体素子１が配置されている。パワー半導体素子１の表面の外縁よりも内側には、表面電極２が配置されている。表面電極２の外縁よりも内側には、金属箔３が配置されている。金属箔３の上面には、表面電極２と金属箔３の下面との接合領域である撹拌領域４に対応する領域に金属箔３の窪み部３１(点線)が配置されている。金属箔３の上面には、板状配線部材８が配置されている。板状配線部材８は、絶縁基板７の上面側の左側の金属層７２と右側の金属層７２との外縁の対向する間の隙間部（離間部）を跨いで配置される。板状配線部材８は、絶縁基板７の上面側の左側の金属層７２の外縁よりも内側のパワー半導体素子１と右側の金属層７２との外縁よりも内側とに配置されている。
　図１６は、半導体装置２００の断面模式図である。図１６において、絶縁基板７の上面側の左側の金属層７２には、パワー半導体素子１の裏面がはんだ６を介し接合されている。パワー半導体素子１の表面の表面電極２の上面には、金属箔３は配置されている。金属箔３は、金属箔３の下面と表面電極２の表面とが部分的に撹拌領域４を介して接合されている。金属箔３は、断面視において、凹凸形状（波打形状）である。金属箔３をパワー半導体素子１の表面電極２の上面と接合するとき、治具を用いて金属箔３を表面電極２の上面に押し当てるが、このときの圧接痕が金属箔３の窪み部３１である。隣接する窪み部３１に挟まれた領域には、金属箔３の形状を反映して表面電極２が変形し盛り上がり接している。金属箔３の外周領域では、金属箔３の下面は、パワー半導体素子１の表面電極２の上面とは接合されていない。このため、金属箔３の外周領域は、形状変形することができる。金属箔３の上面には、板状配線部材８の一端が接合材であるはんだ６を介して接続（接合）されている。また、板状配線部材８の他端は、絶縁基板７の右側の金属層７２の上面とはんだ６を介して接合されている。
　板状配線部材８は、接合材であるはんだ６を介して金属箔３および絶縁基板７の右側の金属層７２に接合されている。板状配線部材８は、電気伝導性が良い材料により形成されることが好ましく、例えば、Ｃｕ、Ａｌ、またはこれらのうち少なくとも一方を含む合金を用いることができる。ただし、板状配線部材８に用いられる材料はこれらに限られない。
　このように、表面電極２の上面に撹拌領域４を介して金属箔３を設けたので、金属箔３の端部３２に発生する応力を抑制することができ、表面電極２の上面から金属箔３の剥離を抑制することが可能となる。その結果、半導体装置の信頼性を向上させることができる。また、半導体装置の寿命を長寿命化ができる。
　さらに、はんだ６を介して板状配線部材８を金属箔３および絶縁基板７の上面側の金属層７２に接合することで、高電流密度化が可能となる。
　また、はんだ６の接合工程において、複数の半導体装置２００を処理するとき、複数の半導体装置２００を一括で処理してはんだ６で接合することができ、板状配線部材８を一つずつ接合する場合に比べ製造工程が簡略化される。
　以上のように構成された半導体装置においては、表面電極２の上面に撹拌領域４を介して金属箔３を設けたので、金属箔３の端部３２に発生する応力を抑制することができ、表面電極２の上面から金属箔３の剥離を抑制することが可能となる。その結果、半導体装置の信頼性を向上させることができる。また、半導体装置の寿命を長寿命化ができる。
　さらに、はんだ６を介して板状配線部材８を金属箔３および絶縁基板７の上面側の金属層７２に接合することで、高電流密度化が可能となる。
　また、はんだ６の接合工程において、複数の半導体装置２００を処理するとき、複数の半導体装置２００を一括で処理してはんだ６で接合することができ、板状配線部材８を一つずつ接合する場合に比べ製造工程が簡略化される。
　実施の形態３．
　ここでは、上述した実施の形態１～２において説明した半導体装置を適用した電力変換装置について説明する。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本開示を適用した場合について説明する。
　図１７は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図１７に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００から構成される。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成してもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
　電力変換装置２０００は、電源１０００と負荷３０００との間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図１７に示すように、直流電力を交流電力に変換して出力する主変換回路２００１と、主変換回路２００１を制御する制御信号を主変換回路２００１に出力する制御回路２００３とを備えている。
　負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
　以下、電力変換装置２０００の詳細について説明する。主変換回路２００１は、スイッチング素子と還流ダイオードを備えている（図示せず）。スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力が交流電力に変換されて、負荷３０００に供給される。主変換回路２００１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２００１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
　主変換回路２００１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～５の少なくともいずれかに係る半導体装置に相当する半導体装置２００２が有するスイッチング素子または還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続された上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち、主変換回路２００１の３つの出力端子は、負荷３０００に接続される。
　また、主変換回路２００１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体装置２００２に内蔵されていてもよいし、半導体装置２００２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２００１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２００１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２００３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
　制御回路２００３は、負荷３０００に所望の電力が供給されるように、主変換回路２００１のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２００１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２００１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２００１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
　本実施の形態に係る電力変換装置２０００では、主変換回路２００１を構成する半導体装置２００２として実施の形態１～５に係る半導体装置を適用する。これにより、パワー半導体素子１を絶縁基板７に接合するはんだ６の縦割れを抑制できる。その結果、電力変換装置２０００の信頼性を向上させることができる。
　本実施の形態では、２レベルの三相インバータに本開示を適用する例について説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示を適用することも可能である。
　また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
　なお、各実施の形態において説明した半導体装置については、必要に応じて種々組み合わせることが可能である。
　今回開示された実施の形態は例示であってこれに制限されるものではない。本開示は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
　１　パワー半導体素子、２　表面電極、３　金属箔、４　撹拌領域、５　ワイヤ、６　はんだ、７　絶縁基板、８　板状配線部材、３１　窪み部、３２　金属箔３の端部、７１　絶縁層、７２，７３　金属層、１００，１０１，２００，２００２　半導体装置、１０００　電源、２０００　電力変換装置、２００１　主変換回路、２００３　制御回路、３０００　負荷。

Claims (10)

  1. 表面と裏面とを有する半導体素子と、
    前記半導体素子の表面上に形成された表面電極と、
    前記表面電極の上面上に部分的に接合された金属箔と、
    を備えた半導体装置。
  2. 前記金属箔は、前記金属箔の外周領域と前記表面電極の上面とが接合されてない、請求項１に記載の半導体装置。
  3. 前記表面電極と前記金属箔とは、直接接合された、請求項１または請求項２に記載の半導体装置。
  4. 前記直接接合された領域には、撹拌領域が形成されている、請求項３に記載の半導体装置。
  5. 前記金属箔の材料は、アルミニウム、銅、ニッケル、金、モリブデンまたはこれらのいずれかを主成分とする合金である、請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記金属箔の上面には、配線部材が配置された、請求項１から請求項５のいずれか１項に記載の半導体装置。
  7. 前記配線部材は、前記金属箔と直接接合された、請求項６に記載の半導体装置。
  8. 前記配線部材は、接合材を介して前記金属箔の上面と接合された、請求項６に記載の半導体装置。
  9. 前記配線部材の材料は、銅、アルミニウムまたはこれらのうち少なくとも一方を含む合金である、請求項６から請求項８のいずれか１項に記載の半導体装置。
  10. 請求項１から請求項９のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた、電力変換装置。
PCT/JP2021/022530 2021-06-14 2021-06-14 半導体装置および電力変換装置 WO2022264215A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021558785A JP7088421B1 (ja) 2021-06-14 2021-06-14 半導体装置および電力変換装置
CN202180099180.1A CN117461138A (zh) 2021-06-14 2021-06-14 半导体装置以及电力变换装置
DE112021007830.5T DE112021007830T5 (de) 2021-06-14 2021-06-14 Halbleitereinrichtung und stromrichtereinrichtung
PCT/JP2021/022530 WO2022264215A1 (ja) 2021-06-14 2021-06-14 半導体装置および電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/022530 WO2022264215A1 (ja) 2021-06-14 2021-06-14 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
WO2022264215A1 true WO2022264215A1 (ja) 2022-12-22

Family

ID=82100030

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/022530 WO2022264215A1 (ja) 2021-06-14 2021-06-14 半導体装置および電力変換装置

Country Status (4)

Country Link
JP (1) JP7088421B1 (ja)
CN (1) CN117461138A (ja)
DE (1) DE112021007830T5 (ja)
WO (1) WO2022264215A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261664A (ja) * 1997-01-17 1998-09-29 Furukawa Electric Co Ltd:The 半導体素子、突起電極の形成方法およびワイヤボンディング方法
JP2006173509A (ja) * 2004-12-20 2006-06-29 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2015142063A (ja) * 2014-01-30 2015-08-03 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
WO2016063744A1 (ja) * 2014-10-20 2016-04-28 三菱電機株式会社 パワーモジュール
JP2020092120A (ja) * 2018-12-03 2020-06-11 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3721795B2 (ja) * 1998-01-22 2005-11-30 株式会社日立製作所 圧接型半導体装置、及びこれを用いた変換器
JP4085536B2 (ja) * 1998-11-09 2008-05-14 株式会社日本自動車部品総合研究所 電気機器およびその製造方法並びに圧接型半導体装置
DE102014222819B4 (de) 2014-11-07 2019-01-03 Danfoss Silicon Power Gmbh Leistungshalbleiterkontaktstruktur mit Bondbuffer sowie Verfahren zu dessen Herstellung
JP6938966B2 (ja) 2017-03-02 2021-09-22 昭和電工マテリアルズ株式会社 接続構造体の製造方法、接続構造体及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261664A (ja) * 1997-01-17 1998-09-29 Furukawa Electric Co Ltd:The 半導体素子、突起電極の形成方法およびワイヤボンディング方法
JP2006173509A (ja) * 2004-12-20 2006-06-29 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2015142063A (ja) * 2014-01-30 2015-08-03 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
WO2016063744A1 (ja) * 2014-10-20 2016-04-28 三菱電機株式会社 パワーモジュール
JP2020092120A (ja) * 2018-12-03 2020-06-11 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
DE112021007830T5 (de) 2024-04-04
JP7088421B1 (ja) 2022-06-21
CN117461138A (zh) 2024-01-26
JPWO2022264215A1 (ja) 2022-12-22

Similar Documents

Publication Publication Date Title
WO2018207856A1 (ja) パワー半導体装置およびその製造方法
JP6881238B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
JP7026451B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
WO2020235056A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
US10615131B2 (en) Semiconductor device with high quality and reliability wiring connection, and method for manufacturing the same
US20200052449A1 (en) Power semiconductor device and manufacturing method thereof, and power conversion device
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6756407B2 (ja) 半導体モジュール及び電力変換装置
JP6927437B1 (ja) パワーモジュールおよび電力変換装置
JP7126609B2 (ja) パワー半導体モジュール及び電力変換装置
WO2022264215A1 (ja) 半導体装置および電力変換装置
WO2022145310A1 (ja) 半導体装置の製造方法、半導体装置用基板の製造方法、半導体装置及び電力変換装置
JP7019024B2 (ja) 半導体装置及び電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7438466B1 (ja) 半導体装置及びその製造方法並びに電力変換装置
JP7176662B1 (ja) 半導体装置および電力変換装置
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置
JP7334369B1 (ja) パワーモジュール及び電力変換装置
JP7237192B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2022064599A1 (ja) 半導体装置および電力変換装置
JP7487614B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7387232B2 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
US20210320083A1 (en) Manufacturing method of power semiconductor device, power semiconductor device, and power converter
WO2021152795A1 (ja) 半導体装置および電力変換装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021558785

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21945895

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180099180.1

Country of ref document: CN

Ref document number: 18568291

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112021007830

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21945895

Country of ref document: EP

Kind code of ref document: A1