JP3721795B2 - 圧接型半導体装置、及びこれを用いた変換器 - Google Patents
圧接型半導体装置、及びこれを用いた変換器 Download PDFInfo
- Publication number
- JP3721795B2 JP3721795B2 JP22784798A JP22784798A JP3721795B2 JP 3721795 B2 JP3721795 B2 JP 3721795B2 JP 22784798 A JP22784798 A JP 22784798A JP 22784798 A JP22784798 A JP 22784798A JP 3721795 B2 JP3721795 B2 JP 3721795B2
- Authority
- JP
- Japan
- Prior art keywords
- main electrode
- main
- semiconductor device
- pressure
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、加圧接触型半導体装置に係り、特に半導体素子とパッケージ電極間の均一な接触状態を確保し、かつ熱抵抗，電気抵抗を低減できる圧接型半導体装置、及びこれを用いた変換器に関する。
【０００２】
【従来の技術】
半導体エレクトロニクスの技術を駆使して主回路電流を制御するパワーエレクトロニクスの技術は、幅広い分野で応用され、さらにその適用拡大がなされつつある。パワー用半導体素子としては、サイリスタ，光サイリスタ，ゲートターンオフサイリスタ（ＧＴＯ）や、ＭＯＳ制御デバイスである絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴと略す）やＭＯＳ型電界効果トランジスタ（以下MOSFETと略す）などがある。これらのデバイスでは、主に半導体チップの第一主面上に主電極（カソード，エミッタ電極），第二主面側にはもう一方の主電極 （アノード，コレクタ電極）が形成される。
【０００３】
ＧＴＯ，光サイリスタ等の大電力用の半導体装置においては、素子を１枚のウエハ毎にパッケージングしている。上記素子の両主電極は、ＭｏまたはＷからなる中間電極板（熱緩衝用電極板）を介してパッケージの一対の外部主電極板により加圧接触される構造となっている。スイッチング動作の均一性や大電流の遮断特性の向上等のためには、上記素子電極，中間電極板，外部主電極板間の接触状態をできるだけ均一化し、かつ接触熱抵抗，電気抵抗を下げることが重要である。このため、一般にはパッケージ部品の加工精度（平面度，平坦度）を上げて反りやうねりを低減する対策がとられている。
【０００４】
一方、ＩＧＢＴ等ではこれまで主にモジュール型構造と呼ばれる、ワイヤによる電極接続方式のパッケージ形態により複数個のチップを実装していた。このようなモジュール型パッケージの場合、素子内部で発生した熱はパッケージの片面（ワイヤ接続しない面）、すなわちベース基板上に直接マウントした電極側のみから逃がすことになるため、一般に熱抵抗が大きく、一つのパッケージに実装できるチップ数や使用できる電流容量（発熱量、または実装密度）に制限があった。
【０００５】
最近、このような問題に対処し、さらに大容量化の要求に応えるため、特開平8−88240号公報等に提案されているような多数のＩＧＢＴチップを平型のパッケージ内に並列に組み込み、その主面に形成されたエミッタ電極，コレクタ電極をそれぞれパッケージ側に設けた一対の外部主電極板に面接触させて引き出すようにした多チップ並列型加圧接触構造の半導体装置が注目されている。この多チップ並列型の圧接型半導体装置では、部材寸法ばらつきに起因するチップ位置毎の部材高さのばらつきや主電極板の反りやうねりによる場所毎のばらつきが避けられず、これによりチップ毎に加圧力が異なり均一な接触が得られない、すなわち熱抵抗，電気抵抗がチップ位置毎に大きく異なり、全体としての素子特性が安定しないという大きな問題があった。最も単純には、寸法の厳密に揃った部材を用いることで対処できるが、部品のコスト、および選別のコスト等のアップが避けられず、現実的ではない。この問題に対して、特開平8−88240号公報においては、Ａｇなどの延性のある軟金属シートを厚さ補正板として介在させる方法を開示している。
【０００６】
【発明が解決しようとする課題】
上記ＧＴＯ等のパッケージにおいては、今後ますます大容量化のために素子サイズ（ウエハサイズ）が大型化し、この大口径化に伴ってパッケージ部品（電極部品）の反り，うねり等も大きくなる傾向にある。前述のようなパッケージ部品の加工精度（平面度，平坦度）を上げて反りやうねりを低減するという対策には加工上の限界があり、また加工コスト面での問題も大きい。従って素子サイズ （ウエハサイズ）全面にわたって、ウエハ及びパッケージ部品（電極）間の均一な接触を確保し、熱抵抗，電気抵抗を低減することがますます困難になってきている。
【０００７】
一方、多チップ並列型の圧接型半導体装置におけるチップ間の均一接触の問題に対処する方法として開示されている前述の軟金属シートをはさむ方法は、本発明者らの検討によると、少なくとも半導体チップを破壊しない実用の圧力範囲ではその変形量がごくわずか（弾性変形による変形のみ）であり、チップ位置毎の高さ（及びチップを挟む中間電極部材等を含めた高さ）のばらつきが大きい場合にはその変形量が不十分で、均一な接触を確保できないことが明らかとなった。この原因は図１５に模式図で示したように軟質金属シート面に厚さ方向に圧力を加えて横方向へ塑性変形させようとした場合にも、軟質金属シート５３を挟む電極部材５４，５５との界面で発生する摩擦力（摩擦抵抗）５６のため、軟金属材料といえども横方向への変形抵抗が非常に大きくなってしまうことによると考えられる。変形させるために加圧力を上げても、摩擦力も圧力に比例して大きくなるので塑性変形は容易には起こらない。特にシート状のような厚さに比べて抵抗を受ける面積が非常に大きい場合には、この表面に発生する摩擦力の影響が支配的となるため、一般に知られている材料の降伏応力を超える圧力を加えても実際には実質的な塑性変形（流動）が起こらず、軟金属シートの厚さは加圧の前後でほとんど変わらない。
【０００８】
本発明は、上記のようなウエハの大口径化によるパッケージの大型化や、大容量化に対応する素子の多チップ並列化に伴って、ますます困難になる大面積領域での均一な加圧接触状態を確保する方法、すなわち接触面の高さのばらつき（反り，うねり，部材寸法ばらつき等による）を吸収し、かつ接触界面での熱抵抗，電気抵抗を低減できる方法を提供するものである。また第２の目的は上記により得られる半導体装置を用いることにより、特に大容量のシステムに好適な変換器を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題は、少なくとも第一主面に第一の主電極，第二主面に第二の主電極を有する半導体素子を一対の主電極板の間に組み込んだ圧接型半導体装置において、該半導体素子と該主電極板の間の電極間に金網、もしくは凹凸加工した金属板を単独、又は複数枚組合せて配置することにより解決できる。より好ましくは、上記金網、もしくは凹凸加工した金属板の表面に該金網、もしくは凹凸加工した金属板の材料より軟質、または耐酸化性の良い緻密な金属層を形成するか、該金網、もしくは凹凸加工した金属板に対向する電極面に軟質金属膜を形成する。
【００１０】
【発明の実施の形態】
本発明の実施の代表的な形態を図面に基づいて説明する。
【００１１】
図１に本発明の基本的な適用形態を示す。半導体素子１の第一主面には少なくとも第一の主電極，第二主面には第二の主電極が形成されている。この両主電極面上にＭｏやＷ等からなる中間電極板２，３が配置され、さらにこの中間電極板の外側部分に一対のＣｕ、またはＣｕ主体とする合金などからなる主電極板（共通電極板）４，５が配置される。本実施例では中間電極板３と主電極板５の間に金網、もしくは凹凸加工した金属板６が挟まれており、全体が一括に加圧されて各部材間が接触されている。図１では（ａ)，(ｂ)，(ｃ）位置で部品１，２，３の厚さの合計が順に厚くなる例を示している。これらの高さの差に対応して、加圧接触させる前には一定の厚さを持っていた金網、もしくは凹凸加工した金属板６の厚さが、加圧接触後には（ａ)，(ｂ)，(ｃ）の順につぶれて薄くなっている。すなわち、金網、もしくは凹凸加工した金属板の高さを含めた全体としての高さ（部品１，２，３，６の厚さの合計）が（ａ)，(ｂ)，(ｃ）位置で同じになるように金網、もしくは凹凸加工した金属板が加圧変形し、その厚さが変化している。これにより、上記部材１，２，３に各々厚さばらつきがあったり、主電極板４，５に反りやうねりがある場合でも複数のチップ位置（ａ)，(ｂ)，(ｃ）間で良好な加圧接触状態を確保して半導体素子を実装でき、従って熱抵抗，電気抵抗のばらつきの少ない半導体装置が実現できる。図１では主電極板５と中間電極板３に対向して圧接される面に金網、もしくは凹凸加工した金属板６を挟んだ例を示したが、この位置はもちろん他の接触面、すなわち主電極板４と中間電極板２の間や素子１と中間電極板２，３の間でも良く、また複数の界面に対して同時に適用しても構わない。また電極間ごとに異なる金網、もしくは凹凸加工した金属板を配置してももちろんよい。
【００１２】
図２には、電極板７と電極板８の間に設けた金網９の加圧による変形過程のモデル図を示した。図２（ａ）は大きな加圧変形が起こる前の接触した状態、(ｂ)は加圧変形途中の状態、（ｃ）は加圧され変形が十分に起った後の状態を示している。一方、図３には、二つの電極板の間に金網を加圧接触させた場合の厚さ方向の変形量、すなわち高さの変化量及び電気抵抗と加圧力との関係を示した。
【００１３】
図２（ａ），図３（ａ）の状態では、荷重が小さく金網の厚さ方向の変形量は少ない。電極板と金網との間の接触電気抵抗は加圧力に大きく依存するため、電気抵抗値は加圧力を上げるにつれて大きく低下する。さらに大きな荷重がかけられると、図２（ｂ），図３（ｂ）に示すように、電極板７と電極板８の間に設けた金網９が大きく圧縮変形する。すなわち金網を構成する金属線（繊維）がつぶれて大きく変形し、金網の厚さが薄くなる。これは電極板７，８に接している金網の一部分に荷重が集中し、この部分にかかる圧力が見かけの圧力より非常に高くなるので金網が容易に圧縮変形を始めることによる。また図１４に示した緻密な金属箔（薄板）の場合と異なり、金網には多くのすき間があるために、加圧を受けた金属の変形を空間的に拘束するものが少なく、比較的容易に加圧変形できることによる。この変形にともなって、電極板７および電極板８の表面と金網９との接触面積が増大する。さらに変形が大きいので、金属表面の酸化被膜が破られて新生面での良好な接触が得られる様になるため、この際にできる接触界面は非常に密接にコンタクトした状態となっている。これらの効果により、電気抵抗もさらに減少する。
【００１４】
金網９の変形が十分に起こった後では電極板７，８と金網９とがかなりの面積で接触するようになるため、さらに荷重を増加しても面圧としてはあまり大きくならず、さらに図１５と同様の理由で変形抵抗が増大してくるために、図２(ｃ)，図３（ｃ）に示すように変形量の変化は小さくなる。原理的には無限大の荷重を加えられれば、界面が完全に埋める状態まで変形させることも可能であるが、現実には荷重の制限等により完全に埋めることは不可能で、未接触部分が多少残るが電気抵抗への影響は小さく、十分小さな値が得られる。また熱抵抗について測定した結果でも、電気抵抗の測定結果とほぼ同等の挙動を示した。
【００１５】
本発明で言うところの金網とは、金属繊維を各種の織り方で編んだシート状の板のほかに、カーボン繊維等の導電性を有する繊維を用いたシート状の板や、芯材が有機樹脂からなり、表面層が金属からなる複合構造のシート材も含む。金属繊維の材質としては、銅，アルミニウム，銀，金等の軟質で電気抵抗，熱抵抗の小さな金属や、半田材等の非常に軟質の金属，ニッケル，ＳＵＳなどの廉価で耐酸化性の優れた材質のもの、またはインコネル等のＮｉ基合金等で高温特性に優れたもの等、適用対象に最も適した特性を有する材料を選択できる。また必要荷重域での要求する変形量，電気抵抗値，熱抵抗値に応じて、平織，綾織，平畳織，綾畳織等の各種織り方や繊維径，目あらさ（メッシュ）等を最適化して用いることが好ましい。一般に繊維径を太くすれば変形量を増加させることが可能である。一方、変形の起こる荷重域を制御するには、一般にメッシュを細かくして電極板と接触する接触点の数を増やすことが有効である。樹脂繊維に金属被覆した複合シート材では、弾性変形量が金属繊維のシート材に比べて大きくできるため、弾性変形量が必要な用途には特に有効である。
【００１６】
一方、本発明で言うところの凹凸加工した金属板とは、一般に金属板，金属箔，金属シートと言えば実質的に厚さが一様で緻密な板状のものを指すのに対して、厚さが場所により異なるようにマクロな加工を施した板状のものを指している。エキスパンドメタル，メッシュメタル，グリッドメタル，スリットメタル，パンチングメタル，エンボス加工板，デインプル加工板，波板等の種々の呼び方で呼ばれる金属板等が含まれる。代表的な形状の例として、図４には断面形状のモデル図を、図５には外観写真の例（（ａ）エキスパンドメタル，（ｂ）スリット加工板，（ｃ）エンボス加工板）を示す。
【００１７】
図６に凹凸加工した金属板の一例として、波板１０を加圧した場合の変形過程のモデル図を示した。図６（ａ）は大きな加圧変形が起こる前の接触した状態、（ｂ）は加圧変形途中の状態、（ｃ）は加圧され変形が十分に起った後の状態を示している。荷重を大きくして行くと、板厚，材質，加工ピッチ，加工形状等で決まるある加圧領域で電極板７と電極板８の間に設けた波板１０が大きく圧縮変形する。すなわち波形の凹凸加工部分がつぶれて大きく変形し、波板１０の厚さが薄くなる。図１５に示した緻密な金属箔（薄板）の場合と異なり、凹凸加工を施した分だけ凹凸部周辺には多くのすき間があるために、加圧を受けた金属の変形を空間的に拘束するものが少なく、比較的容易に大きな加圧変形が得られる。この変形にともなって、電極板７および電極板８の表面と波板１０との接触面積が増大する。さらに変形が大きいために、金属表面の酸化被膜が破られて新生面での良好な接触が得られる様になるため、この際にできる接触界面は非常に密接にコンタクトした状態となっている。これらの効果により、電気抵抗，熱抵抗は大きく減少する。波板１０の変形が十分に起こった後では電極板７，８と波板１０とがかなりの面積で接触するようになり、荷重を増加しても面圧としてはあまり大きくならず、さらに図１５と同様に変形抵抗が増大してくるために、変形量の変化が小さくなる。
【００１８】
金属板の材質としては、前述と同様に銅，アルミニウム，銀，金，半田材，ニッケル，ＳＵＳ、またはＮｉ基合金等の各種合金類から、適用対象に最も適した特性を有する材料を選択できる。また凹凸加工する元の板の厚さ，凹凸加工の深さ，ピッチ等についても、必要圧力域での要求する変形量，電気抵抗値，熱抵抗値に応じて最適なものを選択できる。半導体装置の使用形態に応じて、熱抵抗，電気抵抗の低減、または変形能の向上のどちらを優先するかによって最適な材質，表面処理を選択するのが好ましい。
【００１９】
変形量を特に大きく確保したい場合には、金網、もしくは凹凸加工した金属板を複数の異なる電極板間位置に配置する方法や、複数枚の金網、もしくは凹凸加工した金属板を組合せて一つの電極板間に配置する方法が好ましい。複数枚の金網、もしくは凹凸加工した金属板を組合せて用いる場合には、あらかじめそれらを一体化する前処理を施しておくことも有効である。
【００２０】
これらの材料は弾塑性変形能を有するため、変形後に除荷すると弾性変形分の戻りが見られるが、ほぼ実装部品間の高さのばらつきに対応した塑成変形分は保持される。再度加圧する場合には、この弾性変形分を利用して同じ圧力で十分な接触が確保できる。
【００２１】
金網、もしくは凹凸加工した金属板とそれを挟む電極板との接触抵抗をより低減するための方法として、金網、もしくは凹凸加工した金属板の表面に金網、もしくは凹凸加工した金属板材料より軟質、または耐酸化性の良い金属層を印刷，めっき等の方法により形成するのが好ましい。特に硬い金属材料や、酸化しやすい金属の場合に有効である。例えば、Ｎｉの金網、もしくは凹凸加工した金属板にＡｇやＡｕの軟質膜を形成したものや、ＣｕやＡｌの金網、もしくは凹凸加工した金属板にＡｇやＡｕの表面酸化防止膜を形成したものが用いられる。さらに別の方法としては、金網、もしくは凹凸加工した金属板の表面に緻密な金属箔を配置して一体に成形する方法がある。この金属箔には、金網、もしくは凹凸加工した金属板材料より軟質、または耐酸化性の良い金属箔を用いたものがより有効である。例えば、ＣｕやＡｌの金網、もしくは凹凸加工した金属板表面にＣｕ，Ａｌ，Ａｇ，Ａｕ等の箔を形成したものが用いられる。
【００２２】
高さの補正と電気抵抗，熱抵抗の低減を最適に実現するために、電極間に金網、もしくは凹凸加工した金属板だけでなく、軟質の金属箔と同時に配置してもよい。例えば、上側の主電極板と中間電極板の間にはＡｕ箔を挿入し、下側の主電極板と中間電極板の間には金網、もしくは凹凸加工した金属板を挿入して、接触面積が異なる場合にも同じ荷重でほぼ同等の変形量を確保する方法も有効である。
【００２３】
図７は、IGBT11を用いたスイッチングデバイスと逆並列に接続したフライホイールダイオード（ＦＷＤ）１２を組み込んだ逆導通型スイッチングデバイスに適用した例を示したものである。図には、右端の圧接型半導体装置の最外部から中央に向かった途中までの一部断面を示している。ＩＧＢＴチップ１１には上面側の第一主面のほぼ全面にエミッタ電極，下面側の第二主面にはコレクタ電極が形成されており、さらに第一主面には制御用電極（ゲート電極）が形成されている。また、ＦＷＤ１２には、シリコン基板の上面側にアノード電極，下面側にカソード電極が形成されている。これらの各半導体チップは、放熱と電気的接続を兼ねたＭｏからなる一体型の中間電極１４の上に配置され、さらにチップごとに個別の中間電極１３によりチップ上の各主電極と接する形で配置される。これらがさらに第１の共通主電極板（Ｃｕ）４と第２の共通主電極板（Ｃｕ）５に挟まれている。さらにこの中間電極１３と共通主電極板４との間には、凹凸加工した金属板である銅の波板１７が挟まれている。中間電極板の表面にはＡｕめっき膜１５が約１μｍ形成され、共通電極板の表面にはＮｉめっき膜１６が１〜３μｍ形成されている。上記半導体チップ、及び中間電極は枠２４により互いに固定されている。また、ＩＧＢＴチップ１１のゲート電極１８からはワイヤボンド１９により配線が引き出され、さらに中間電極１４上に形成されたゲート電極配線板２０に接続される。上記一対の共通主電極板４，５の間は、セラミック製等の絶縁性の外筒２１により外部絶縁され、さらに共通主電極板と絶縁外筒の間を金属板２２によりパッケージ内部をシール封止したハーメチック構造となっている。ゲート電極配線は外筒２１を貫通するシールされた配線２３によりパッケージ外に引き出されている。
【００２４】
上記の銅の波板１７は、ピッチ１mm，板材の厚さ０.３mm で、表面には薄いＡｕめっきを施したものを用いた。初期の凹凸部を含めた全体の厚さは０.６mmであった。本実施例で実装された中間電極板の厚さばらつきは最大１００μｍあったが、中間電極板１４とチップ１１，１２間に感圧紙を挟んで圧力分布を測定した結果、圧力差は小さく、ほぼ均一に加圧されていることがわかった。
【００２５】
図８は、ＭＯＳ制御型スイッチングデバイス１１とフライホイールダイオード１２を組み込んだ逆導通型スイッチングデバイスに適用した例を示したものである。これらの各半導体チップの下側の主電極（コレクタ，カソード）はＡｕとし、あらかじめＡｇめっき膜１５が２〜３μｍ形成された中間電極１４と加熱加圧接着されている。一方、各半導体チップの上側の主電極（エミッタ，アノード）はＡｌとし、あらかじめＡｕめっき膜１５が１〜２μｍ形成された中間電極１３と接合されている。本実施例では、表面にＮｉめっき膜１６が２〜４μｍ形成された第１の共通主電極板（Ｃｕ）４と第２の共通主電極板（Ｃｕ）５の間に上記の中間電極と半導体チップが一体化したものを並列に配置する。この際、中間電極１４と共通主電極板５との間に、凹凸加工した金属板として一体のエキスパンドメタル板１７を挟んで、両共通主電極板４，５により全体を加圧した。
【００２６】
上記で用いたエキスパンドメタル板１７は、材質がＡｇで、金属板厚が約0.1 mm，約３０００mesh，初期の凹凸部を含めた全体の厚さは約０.２５mm であった。本実施例で実装されたチップ位置毎の厚さばらつきは最大８０μｍあったが、中間電極板１３と共通主電極板４間に感圧紙を挟んで圧力分布を測定した結果、圧力差は小さく、ほぼ均一に加圧されていることがわかった。
【００２７】
図９はゲート制御電極をチップから取り出すためのピン２５がチップの中央に形成された実装形態の例を示している。図７と同様にIGBT11を用いたスイッチングデバイスと逆並列に接続したフライホイールダイオード（ＦＷＤ）１２を組み込んだ逆導通型スイッチングデバイスに適用した例を示した。これらの各半導体チップの下側の主電極（コレクタ，カソード）はＡｕ電極とし、あらかじめＡｇめっき膜が２〜３μｍ形成された中間電極１４と加熱加圧接着されている。一方、中間電極１３の表面にはＡｕめっき膜１５が２〜３μｍ形成され、各半導体チップと加圧接触されている。これらがさらに表面にＡｇめっき膜が２〜４μｍ形成されている第１の共通主電極板（Ｃｕ）４と第２の共通主電極板(Ｃｕ)に挟まれている。高さばらつきを吸収するために、金網を二重に重ねた複合金網１７が、中央に穴のあいた形状に加工されて、中間電極板１３と共通電極板４の間の、上記ピン２５、およびピンの絶縁用部材２６の周りに配置される。この方法では個別の複合金網１７は中央のピンの絶縁用部材２６によりその位置ずれを防止できるので、組立作業性等がよい。
【００２８】
金網を二重に重ねた複合金網は、金網を２枚重ねた状態で金型により所定の形状にプレス打抜きを行うことにより周辺部が一体化されており、一つの複合金網部品として取り扱うことができる。
【００２９】
ゲート配線２７は、第１の共通主電極板（Ｃｕ）４に設けられた溝２８に収納されてパッケージの外周部に引き出され、さらに配線２９，２３によりパッケージ外部に取り出されている。接触抵抗をより一層低減するために、本実施例ではＣｕの複合金網を用い、さらにその表面にＡｕめっきを施した。これにより中間電極板、および共通電極板との間の接触抵抗を大幅に低減することができた。加圧力の小さい領域において、特にこの効果が顕著であった。本実施例で実装したチップ位置毎の厚さばらつきを最大２００μｍとしたが、中間電極板１４と共通主電極板５間に感圧紙を挟んで圧力分布を測定した結果、圧力差は小さく、ほぼ均一に加圧されていることがわかった。
【００３０】
上記の様に種類の異なる半導体チップを一つのパッケージ内に並列実装する場合で、種類毎にその厚さが大きく異なる場合には、チップ種に応じて中間電極板の平均厚さを変えたものを準備しチップ厚さの大きな違いを調整し、さらに本発明の金網、もしくは凹凸加工した金属板による変形を主に中間電極板および半導体チップの厚さのばらつきの吸収に用いる方法も有効である。
【００３１】
図１０は、ＧＴＯに適用した例を示す。半導体素子基板３１は、シリコン （Ｓｉ）で構成され、内部に少なくとも１つのＰＮ接合を有している。半導体素子基板３１は、一方の主面にアルミニウム（Ａｌ）で構成されたカソード電極及びゲート電極が形成され、他方の主面にアルミニウム（Ａｌ）で構成されたアノード電極が形成されている。カソード電極、及びアノード電極の上側にはそれぞれモリブデン（Ｍｏ）からなる中間電極板３２，３３が配置されている。中間電極板３２，３３と銅（Ｃｕ）の一対の外部主電極板４，５間に、Ｃｕの金網３４，３５を配置し、全体を加圧した。半導体素子基板１０の側面にはキャップ材３６が配置されている。半導体基板上のゲート電極には、ゲートリード３７の一部が接触配置され、その一部はゲート絶縁体３８と皿バネ３９によりゲート電極に圧接されている。上記部分はすべて絶縁体４０，一対の外部電極４，５、及びフランジ４１により囲まれた機密パッケージ内に配置されている。ゲートリード３７の他端部はシール構造を介して、絶縁体４０の外部にゲート端子として導出される。
【００３２】
図１１は、表面にＡｇの緻密な薄膜層を形成したＣｕのパンチングメタル４２をウエハサイズの半導体素子３１のカソード電極側と中間電極板３２の間に配置した例を示している。半導体素子３１のアノード電極側と共通電極板５の間にはそれぞれＡｇめっきを施したＭｏの金属箔４３、および中間電極板３３を配置した。パンチング銅板４２により、べたのＣｕ板よりも高さばらつきを吸収でき、接触抵抗を下げることができた。
【００３３】
図１２は半導体チップ１のコレクタ側電極と主電極板５と間に中間電極板がない場合の例を示している。半導体素子の加圧による破壊を防止するため、金網、もしくは凹凸加工した金属板はエミッタ側の中間電極板２と主電極板４と間に配置した。本実施例では凹凸加工した金属板としてスリット加工したエンボス板４４を用いた。接触抵抗のより一層の低減、及びチップ保護のためにチップ主電極と主電極板５と間には軟質金属の箔４５を挿入した。
【００３４】
従来、一般に共通電極板、及び中間電極板の表面は接触抵抗を低減するためにその表面粗さ（Ｒmax)を１μｍ以下に仕上げることが必要だったが、上記金網、もしくは凹凸加工した金属板，軟質金属箔等を挟む共通電極板、及び中間電極板の表面は最大表面粗さ（Ｒmax)１μｍを超える粗い凹凸状態でも、材料が表面凹凸にあわせて変形し、接触面積がミクロに増大して接触抵抗を低減できるので、加工コストの低減が図れる。
【００３５】
上記中間電極の材料としては、熱膨張係数がＳｉと外部主電極材料の中間で、熱伝導性，電気伝導性の良好な材料が用いられる。具体的にはタングステン(Ｗ)やモリブデン（Ｍｏ）等の単体金属、またはそれらを主たる構成材料とするＣｕ−Ｗ，Ａｇ−Ｗ，Ｃｕ−Ｍｏ，Ａｇ−Ｍｏ，Ｃｕ−ＦｅＮｉ等の複合材料または合金、さらには金属とセラミックスやカーボンとの複合材料、たとえばＣｕ／ＳｉＣ，Ｃｕ／Ｃ，Ａｌ／ＳｉＣ，Ａｌ／ＡｌＮ，Ｃｕ／Ｃｕ2Ｏ 等が好ましい。一方、主電極には電気伝導性で熱伝導性の良い銅やアルミニウム、またはそれらを主体とする合金類、たとえばＣｕ−Ａｇ，Ｃｕ−Ｓｎ，Ｃｕ−Ｚｒ，Ｃｕ−Ｚｒ−Ｃｒ，Ｃｕ−Ｎｉ−Ｓｉ−Ｚｒ等や、前述のような複合材料を使用するのが好ましい。
【００３６】
本発明の実装方式は、もちろんダイオードを含まないＩＧＢＴ等のスイッチング半導体のみからなる圧接型半導体装置にも用いることができる他、例えばダイオードチップのみを多数個上記の方法で圧接型パッケージに実装することももちろん有効である。また、上記実施例では、主としてＩＧＢＴを用いて説明したが、本発明は少なくとも第一主面に第一の主電極と第二主面に第二の主電極を有する半導体素子全般を対象としており、ＩＧＢＴ以外の絶縁ゲート形トランジスタ（ＭＯＳトランジスタ）や、ＩＧＣＴ(Insulated Gate Controlled Thyristor)などを含む絶縁ゲート形サイリスタ（ＭＯＳ制御サイリスタ）や、ＧＴＯ，サイリスタ、及びダイオードなどに対しても同様に実施できる。また、Ｓｉ素子以外のＳｉＣ，ＧａＮなどの化合物半導体素子に対しても同様に有効である。
【００３７】
本発明の圧接型半導体装置では、大型化（大容量化）しても安定した電極間の接触状態が得られるため、電気抵抗，熱抵抗の小さな半導体装置が得られる。従って、この圧接型半導体装置を用いることにより、変換器容積、及びコストを大幅に削減した大容量変換器が実現できるようになる。図１３に本発明によるIGBTの圧接型半導体装置を主変換素子として電力用変換器に応用した場合の１ブリッジ分の構成回路図を示す。主変換素子となるＩＧＢＴ素子５０とダイオード素子５１が逆並列に配置され、これらがｎ個直列に接続された構成となっている。これらＩＧＢＴとダイオードは、本発明による多数の半導体チップを並列実装した圧接型半導体装置を示している。上記図７〜図９の実施例の逆導通型ＩＧＢＴ圧接型半導体装置の場合には図中のＩＧＢＴチップとダイオードチップがまとめて一つのパッケージに収められた形となる。これにスナバ回路５２、及び限流回路が設けてある。図１４は、図１３の３相ブリッジを４多重した自励式変換器の構成を示したものである。本発明の圧接型半導体装置は、複数個をその主電極板外側と面接触する形で水冷電極を挟んで直列接続するスタック構造と呼ぶ形に実装され、スタック全体を一括で加圧する。本発明によれば、従来より低い加圧力でも均一な接触が得られるので、上記スタック構造等を簡略化できるという効果もある。
【００３８】
本発明の圧接型半導体装置は、上記の例に限らず電力系統に用いられる自励式大容量変換器やミル用変換器として用いられる大容量変換器に特に好適で、可変速揚水発電，ビル内変電所設備，電鉄用変電設備，ナトリウム硫黄（ＮａＳ）電池システム，車両等の変換器にも用いることができる。
【００３９】
【発明の効果】
本発明によれば、ウエハの大口径化によるパッケージの大型化や、大容量化に対応する素子の多チップ並列化に伴って、ますます困難になる大面積域での均一圧接を比較的低圧力で簡単に実現することができる、すなわち接触面の高さのばらつきを十分に吸収し、かつ接触界面での熱抵抗，電気抵抗を低減できる。
【図面の簡単な説明】
【図１】本発明の基本構成を示す断面図。
【図２】金網の加圧による変形過程を示すモデル図。
【図３】金網の厚さ方向の変形量、及び電気抵抗と加圧力との関係を示した図。
【図４】凹凸加工した金属板の断面構造例を示す図。
【図５】凹凸加工した金属板の外観写真の例。
【図６】凹凸加工した金属板の加圧による変形過程を示すモデル図。
【図７】ＩＧＢＴに適用した本発明の実施例を示す図。
【図８】ＩＧＢＴに適用した本発明の実施例を示す図。
【図９】ＩＧＢＴに適用した本発明の実施例を示す図。
【図１０】ウエハサイズ半導体素子に適用した本発明の実施例を示す図。
【図１１】ウエハサイズ半導体素子に適用した本発明の実施例を示す図。
【図１２】本発明の実施例を示す図。
【図１３】本発明の半導体装置を用いた１ブリッジ分の構成回路図。
【図１４】図１３の３相ブリッジを４多重した自励式変換器の構成図。
【図１５】従来方式で加圧した場合の軟質金属の変形挙動を説明する図。
【符号の説明】
１…半導体素子、２，３，１３，１４，３２，３３…中間電極板、４，５…主電極板、６，９，１０，１７，３４，３５，４２，４４…金網、もしくは凹凸加工した金属板、７，８…電極板、１１…ＩＧＢＴ、１２…フライホイールダイオード、１５，１６…金属めっき膜、１８…ゲート電極、１９…ワイヤボンド、２０…ゲート電極配線板、２１…絶縁性外筒、２２…金属板、２３…気密貫通配線、２４…枠、２５…ピン、２６…絶縁用部材、２７…ゲート配線、２８…溝、２９…配線、３１…ウエハサイズ半導体素子、３６…キャップ材、３７…ゲートリード、３８…ゲート絶縁体、３９…皿バネ、４０…絶縁体、４１…フランジ、４３，４５…金属箔、５０…ＩＧＢＴ素子、５１…ダイオード素子、５２…スナバ回路、５３…軟質金属シート、５４，５５…電極部材、５６…摩擦力（摩擦抵抗）。
【発明の属する技術分野】
本発明は、加圧接触型半導体装置に係り、特に半導体素子とパッケージ電極間の均一な接触状態を確保し、かつ熱抵抗，電気抵抗を低減できる圧接型半導体装置、及びこれを用いた変換器に関する。
【０００２】
【従来の技術】
半導体エレクトロニクスの技術を駆使して主回路電流を制御するパワーエレクトロニクスの技術は、幅広い分野で応用され、さらにその適用拡大がなされつつある。パワー用半導体素子としては、サイリスタ，光サイリスタ，ゲートターンオフサイリスタ（ＧＴＯ）や、ＭＯＳ制御デバイスである絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴと略す）やＭＯＳ型電界効果トランジスタ（以下MOSFETと略す）などがある。これらのデバイスでは、主に半導体チップの第一主面上に主電極（カソード，エミッタ電極），第二主面側にはもう一方の主電極 （アノード，コレクタ電極）が形成される。
【０００３】
ＧＴＯ，光サイリスタ等の大電力用の半導体装置においては、素子を１枚のウエハ毎にパッケージングしている。上記素子の両主電極は、ＭｏまたはＷからなる中間電極板（熱緩衝用電極板）を介してパッケージの一対の外部主電極板により加圧接触される構造となっている。スイッチング動作の均一性や大電流の遮断特性の向上等のためには、上記素子電極，中間電極板，外部主電極板間の接触状態をできるだけ均一化し、かつ接触熱抵抗，電気抵抗を下げることが重要である。このため、一般にはパッケージ部品の加工精度（平面度，平坦度）を上げて反りやうねりを低減する対策がとられている。
【０００４】
一方、ＩＧＢＴ等ではこれまで主にモジュール型構造と呼ばれる、ワイヤによる電極接続方式のパッケージ形態により複数個のチップを実装していた。このようなモジュール型パッケージの場合、素子内部で発生した熱はパッケージの片面（ワイヤ接続しない面）、すなわちベース基板上に直接マウントした電極側のみから逃がすことになるため、一般に熱抵抗が大きく、一つのパッケージに実装できるチップ数や使用できる電流容量（発熱量、または実装密度）に制限があった。
【０００５】
最近、このような問題に対処し、さらに大容量化の要求に応えるため、特開平8−88240号公報等に提案されているような多数のＩＧＢＴチップを平型のパッケージ内に並列に組み込み、その主面に形成されたエミッタ電極，コレクタ電極をそれぞれパッケージ側に設けた一対の外部主電極板に面接触させて引き出すようにした多チップ並列型加圧接触構造の半導体装置が注目されている。この多チップ並列型の圧接型半導体装置では、部材寸法ばらつきに起因するチップ位置毎の部材高さのばらつきや主電極板の反りやうねりによる場所毎のばらつきが避けられず、これによりチップ毎に加圧力が異なり均一な接触が得られない、すなわち熱抵抗，電気抵抗がチップ位置毎に大きく異なり、全体としての素子特性が安定しないという大きな問題があった。最も単純には、寸法の厳密に揃った部材を用いることで対処できるが、部品のコスト、および選別のコスト等のアップが避けられず、現実的ではない。この問題に対して、特開平8−88240号公報においては、Ａｇなどの延性のある軟金属シートを厚さ補正板として介在させる方法を開示している。
【０００６】
【発明が解決しようとする課題】
上記ＧＴＯ等のパッケージにおいては、今後ますます大容量化のために素子サイズ（ウエハサイズ）が大型化し、この大口径化に伴ってパッケージ部品（電極部品）の反り，うねり等も大きくなる傾向にある。前述のようなパッケージ部品の加工精度（平面度，平坦度）を上げて反りやうねりを低減するという対策には加工上の限界があり、また加工コスト面での問題も大きい。従って素子サイズ （ウエハサイズ）全面にわたって、ウエハ及びパッケージ部品（電極）間の均一な接触を確保し、熱抵抗，電気抵抗を低減することがますます困難になってきている。
【０００７】
一方、多チップ並列型の圧接型半導体装置におけるチップ間の均一接触の問題に対処する方法として開示されている前述の軟金属シートをはさむ方法は、本発明者らの検討によると、少なくとも半導体チップを破壊しない実用の圧力範囲ではその変形量がごくわずか（弾性変形による変形のみ）であり、チップ位置毎の高さ（及びチップを挟む中間電極部材等を含めた高さ）のばらつきが大きい場合にはその変形量が不十分で、均一な接触を確保できないことが明らかとなった。この原因は図１５に模式図で示したように軟質金属シート面に厚さ方向に圧力を加えて横方向へ塑性変形させようとした場合にも、軟質金属シート５３を挟む電極部材５４，５５との界面で発生する摩擦力（摩擦抵抗）５６のため、軟金属材料といえども横方向への変形抵抗が非常に大きくなってしまうことによると考えられる。変形させるために加圧力を上げても、摩擦力も圧力に比例して大きくなるので塑性変形は容易には起こらない。特にシート状のような厚さに比べて抵抗を受ける面積が非常に大きい場合には、この表面に発生する摩擦力の影響が支配的となるため、一般に知られている材料の降伏応力を超える圧力を加えても実際には実質的な塑性変形（流動）が起こらず、軟金属シートの厚さは加圧の前後でほとんど変わらない。
【０００８】
本発明は、上記のようなウエハの大口径化によるパッケージの大型化や、大容量化に対応する素子の多チップ並列化に伴って、ますます困難になる大面積領域での均一な加圧接触状態を確保する方法、すなわち接触面の高さのばらつき（反り，うねり，部材寸法ばらつき等による）を吸収し、かつ接触界面での熱抵抗，電気抵抗を低減できる方法を提供するものである。また第２の目的は上記により得られる半導体装置を用いることにより、特に大容量のシステムに好適な変換器を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題は、少なくとも第一主面に第一の主電極，第二主面に第二の主電極を有する半導体素子を一対の主電極板の間に組み込んだ圧接型半導体装置において、該半導体素子と該主電極板の間の電極間に金網、もしくは凹凸加工した金属板を単独、又は複数枚組合せて配置することにより解決できる。より好ましくは、上記金網、もしくは凹凸加工した金属板の表面に該金網、もしくは凹凸加工した金属板の材料より軟質、または耐酸化性の良い緻密な金属層を形成するか、該金網、もしくは凹凸加工した金属板に対向する電極面に軟質金属膜を形成する。
【００１０】
【発明の実施の形態】
本発明の実施の代表的な形態を図面に基づいて説明する。
【００１１】
図１に本発明の基本的な適用形態を示す。半導体素子１の第一主面には少なくとも第一の主電極，第二主面には第二の主電極が形成されている。この両主電極面上にＭｏやＷ等からなる中間電極板２，３が配置され、さらにこの中間電極板の外側部分に一対のＣｕ、またはＣｕ主体とする合金などからなる主電極板（共通電極板）４，５が配置される。本実施例では中間電極板３と主電極板５の間に金網、もしくは凹凸加工した金属板６が挟まれており、全体が一括に加圧されて各部材間が接触されている。図１では（ａ)，(ｂ)，(ｃ）位置で部品１，２，３の厚さの合計が順に厚くなる例を示している。これらの高さの差に対応して、加圧接触させる前には一定の厚さを持っていた金網、もしくは凹凸加工した金属板６の厚さが、加圧接触後には（ａ)，(ｂ)，(ｃ）の順につぶれて薄くなっている。すなわち、金網、もしくは凹凸加工した金属板の高さを含めた全体としての高さ（部品１，２，３，６の厚さの合計）が（ａ)，(ｂ)，(ｃ）位置で同じになるように金網、もしくは凹凸加工した金属板が加圧変形し、その厚さが変化している。これにより、上記部材１，２，３に各々厚さばらつきがあったり、主電極板４，５に反りやうねりがある場合でも複数のチップ位置（ａ)，(ｂ)，(ｃ）間で良好な加圧接触状態を確保して半導体素子を実装でき、従って熱抵抗，電気抵抗のばらつきの少ない半導体装置が実現できる。図１では主電極板５と中間電極板３に対向して圧接される面に金網、もしくは凹凸加工した金属板６を挟んだ例を示したが、この位置はもちろん他の接触面、すなわち主電極板４と中間電極板２の間や素子１と中間電極板２，３の間でも良く、また複数の界面に対して同時に適用しても構わない。また電極間ごとに異なる金網、もしくは凹凸加工した金属板を配置してももちろんよい。
【００１２】
図２には、電極板７と電極板８の間に設けた金網９の加圧による変形過程のモデル図を示した。図２（ａ）は大きな加圧変形が起こる前の接触した状態、(ｂ)は加圧変形途中の状態、（ｃ）は加圧され変形が十分に起った後の状態を示している。一方、図３には、二つの電極板の間に金網を加圧接触させた場合の厚さ方向の変形量、すなわち高さの変化量及び電気抵抗と加圧力との関係を示した。
【００１３】
図２（ａ），図３（ａ）の状態では、荷重が小さく金網の厚さ方向の変形量は少ない。電極板と金網との間の接触電気抵抗は加圧力に大きく依存するため、電気抵抗値は加圧力を上げるにつれて大きく低下する。さらに大きな荷重がかけられると、図２（ｂ），図３（ｂ）に示すように、電極板７と電極板８の間に設けた金網９が大きく圧縮変形する。すなわち金網を構成する金属線（繊維）がつぶれて大きく変形し、金網の厚さが薄くなる。これは電極板７，８に接している金網の一部分に荷重が集中し、この部分にかかる圧力が見かけの圧力より非常に高くなるので金網が容易に圧縮変形を始めることによる。また図１４に示した緻密な金属箔（薄板）の場合と異なり、金網には多くのすき間があるために、加圧を受けた金属の変形を空間的に拘束するものが少なく、比較的容易に加圧変形できることによる。この変形にともなって、電極板７および電極板８の表面と金網９との接触面積が増大する。さらに変形が大きいので、金属表面の酸化被膜が破られて新生面での良好な接触が得られる様になるため、この際にできる接触界面は非常に密接にコンタクトした状態となっている。これらの効果により、電気抵抗もさらに減少する。
【００１４】
金網９の変形が十分に起こった後では電極板７，８と金網９とがかなりの面積で接触するようになるため、さらに荷重を増加しても面圧としてはあまり大きくならず、さらに図１５と同様の理由で変形抵抗が増大してくるために、図２(ｃ)，図３（ｃ）に示すように変形量の変化は小さくなる。原理的には無限大の荷重を加えられれば、界面が完全に埋める状態まで変形させることも可能であるが、現実には荷重の制限等により完全に埋めることは不可能で、未接触部分が多少残るが電気抵抗への影響は小さく、十分小さな値が得られる。また熱抵抗について測定した結果でも、電気抵抗の測定結果とほぼ同等の挙動を示した。
【００１５】
本発明で言うところの金網とは、金属繊維を各種の織り方で編んだシート状の板のほかに、カーボン繊維等の導電性を有する繊維を用いたシート状の板や、芯材が有機樹脂からなり、表面層が金属からなる複合構造のシート材も含む。金属繊維の材質としては、銅，アルミニウム，銀，金等の軟質で電気抵抗，熱抵抗の小さな金属や、半田材等の非常に軟質の金属，ニッケル，ＳＵＳなどの廉価で耐酸化性の優れた材質のもの、またはインコネル等のＮｉ基合金等で高温特性に優れたもの等、適用対象に最も適した特性を有する材料を選択できる。また必要荷重域での要求する変形量，電気抵抗値，熱抵抗値に応じて、平織，綾織，平畳織，綾畳織等の各種織り方や繊維径，目あらさ（メッシュ）等を最適化して用いることが好ましい。一般に繊維径を太くすれば変形量を増加させることが可能である。一方、変形の起こる荷重域を制御するには、一般にメッシュを細かくして電極板と接触する接触点の数を増やすことが有効である。樹脂繊維に金属被覆した複合シート材では、弾性変形量が金属繊維のシート材に比べて大きくできるため、弾性変形量が必要な用途には特に有効である。
【００１６】
一方、本発明で言うところの凹凸加工した金属板とは、一般に金属板，金属箔，金属シートと言えば実質的に厚さが一様で緻密な板状のものを指すのに対して、厚さが場所により異なるようにマクロな加工を施した板状のものを指している。エキスパンドメタル，メッシュメタル，グリッドメタル，スリットメタル，パンチングメタル，エンボス加工板，デインプル加工板，波板等の種々の呼び方で呼ばれる金属板等が含まれる。代表的な形状の例として、図４には断面形状のモデル図を、図５には外観写真の例（（ａ）エキスパンドメタル，（ｂ）スリット加工板，（ｃ）エンボス加工板）を示す。
【００１７】
図６に凹凸加工した金属板の一例として、波板１０を加圧した場合の変形過程のモデル図を示した。図６（ａ）は大きな加圧変形が起こる前の接触した状態、（ｂ）は加圧変形途中の状態、（ｃ）は加圧され変形が十分に起った後の状態を示している。荷重を大きくして行くと、板厚，材質，加工ピッチ，加工形状等で決まるある加圧領域で電極板７と電極板８の間に設けた波板１０が大きく圧縮変形する。すなわち波形の凹凸加工部分がつぶれて大きく変形し、波板１０の厚さが薄くなる。図１５に示した緻密な金属箔（薄板）の場合と異なり、凹凸加工を施した分だけ凹凸部周辺には多くのすき間があるために、加圧を受けた金属の変形を空間的に拘束するものが少なく、比較的容易に大きな加圧変形が得られる。この変形にともなって、電極板７および電極板８の表面と波板１０との接触面積が増大する。さらに変形が大きいために、金属表面の酸化被膜が破られて新生面での良好な接触が得られる様になるため、この際にできる接触界面は非常に密接にコンタクトした状態となっている。これらの効果により、電気抵抗，熱抵抗は大きく減少する。波板１０の変形が十分に起こった後では電極板７，８と波板１０とがかなりの面積で接触するようになり、荷重を増加しても面圧としてはあまり大きくならず、さらに図１５と同様に変形抵抗が増大してくるために、変形量の変化が小さくなる。
【００１８】
金属板の材質としては、前述と同様に銅，アルミニウム，銀，金，半田材，ニッケル，ＳＵＳ、またはＮｉ基合金等の各種合金類から、適用対象に最も適した特性を有する材料を選択できる。また凹凸加工する元の板の厚さ，凹凸加工の深さ，ピッチ等についても、必要圧力域での要求する変形量，電気抵抗値，熱抵抗値に応じて最適なものを選択できる。半導体装置の使用形態に応じて、熱抵抗，電気抵抗の低減、または変形能の向上のどちらを優先するかによって最適な材質，表面処理を選択するのが好ましい。
【００１９】
変形量を特に大きく確保したい場合には、金網、もしくは凹凸加工した金属板を複数の異なる電極板間位置に配置する方法や、複数枚の金網、もしくは凹凸加工した金属板を組合せて一つの電極板間に配置する方法が好ましい。複数枚の金網、もしくは凹凸加工した金属板を組合せて用いる場合には、あらかじめそれらを一体化する前処理を施しておくことも有効である。
【００２０】
これらの材料は弾塑性変形能を有するため、変形後に除荷すると弾性変形分の戻りが見られるが、ほぼ実装部品間の高さのばらつきに対応した塑成変形分は保持される。再度加圧する場合には、この弾性変形分を利用して同じ圧力で十分な接触が確保できる。
【００２１】
金網、もしくは凹凸加工した金属板とそれを挟む電極板との接触抵抗をより低減するための方法として、金網、もしくは凹凸加工した金属板の表面に金網、もしくは凹凸加工した金属板材料より軟質、または耐酸化性の良い金属層を印刷，めっき等の方法により形成するのが好ましい。特に硬い金属材料や、酸化しやすい金属の場合に有効である。例えば、Ｎｉの金網、もしくは凹凸加工した金属板にＡｇやＡｕの軟質膜を形成したものや、ＣｕやＡｌの金網、もしくは凹凸加工した金属板にＡｇやＡｕの表面酸化防止膜を形成したものが用いられる。さらに別の方法としては、金網、もしくは凹凸加工した金属板の表面に緻密な金属箔を配置して一体に成形する方法がある。この金属箔には、金網、もしくは凹凸加工した金属板材料より軟質、または耐酸化性の良い金属箔を用いたものがより有効である。例えば、ＣｕやＡｌの金網、もしくは凹凸加工した金属板表面にＣｕ，Ａｌ，Ａｇ，Ａｕ等の箔を形成したものが用いられる。
【００２２】
高さの補正と電気抵抗，熱抵抗の低減を最適に実現するために、電極間に金網、もしくは凹凸加工した金属板だけでなく、軟質の金属箔と同時に配置してもよい。例えば、上側の主電極板と中間電極板の間にはＡｕ箔を挿入し、下側の主電極板と中間電極板の間には金網、もしくは凹凸加工した金属板を挿入して、接触面積が異なる場合にも同じ荷重でほぼ同等の変形量を確保する方法も有効である。
【００２３】
図７は、IGBT11を用いたスイッチングデバイスと逆並列に接続したフライホイールダイオード（ＦＷＤ）１２を組み込んだ逆導通型スイッチングデバイスに適用した例を示したものである。図には、右端の圧接型半導体装置の最外部から中央に向かった途中までの一部断面を示している。ＩＧＢＴチップ１１には上面側の第一主面のほぼ全面にエミッタ電極，下面側の第二主面にはコレクタ電極が形成されており、さらに第一主面には制御用電極（ゲート電極）が形成されている。また、ＦＷＤ１２には、シリコン基板の上面側にアノード電極，下面側にカソード電極が形成されている。これらの各半導体チップは、放熱と電気的接続を兼ねたＭｏからなる一体型の中間電極１４の上に配置され、さらにチップごとに個別の中間電極１３によりチップ上の各主電極と接する形で配置される。これらがさらに第１の共通主電極板（Ｃｕ）４と第２の共通主電極板（Ｃｕ）５に挟まれている。さらにこの中間電極１３と共通主電極板４との間には、凹凸加工した金属板である銅の波板１７が挟まれている。中間電極板の表面にはＡｕめっき膜１５が約１μｍ形成され、共通電極板の表面にはＮｉめっき膜１６が１〜３μｍ形成されている。上記半導体チップ、及び中間電極は枠２４により互いに固定されている。また、ＩＧＢＴチップ１１のゲート電極１８からはワイヤボンド１９により配線が引き出され、さらに中間電極１４上に形成されたゲート電極配線板２０に接続される。上記一対の共通主電極板４，５の間は、セラミック製等の絶縁性の外筒２１により外部絶縁され、さらに共通主電極板と絶縁外筒の間を金属板２２によりパッケージ内部をシール封止したハーメチック構造となっている。ゲート電極配線は外筒２１を貫通するシールされた配線２３によりパッケージ外に引き出されている。
【００２４】
上記の銅の波板１７は、ピッチ１mm，板材の厚さ０.３mm で、表面には薄いＡｕめっきを施したものを用いた。初期の凹凸部を含めた全体の厚さは０.６mmであった。本実施例で実装された中間電極板の厚さばらつきは最大１００μｍあったが、中間電極板１４とチップ１１，１２間に感圧紙を挟んで圧力分布を測定した結果、圧力差は小さく、ほぼ均一に加圧されていることがわかった。
【００２５】
図８は、ＭＯＳ制御型スイッチングデバイス１１とフライホイールダイオード１２を組み込んだ逆導通型スイッチングデバイスに適用した例を示したものである。これらの各半導体チップの下側の主電極（コレクタ，カソード）はＡｕとし、あらかじめＡｇめっき膜１５が２〜３μｍ形成された中間電極１４と加熱加圧接着されている。一方、各半導体チップの上側の主電極（エミッタ，アノード）はＡｌとし、あらかじめＡｕめっき膜１５が１〜２μｍ形成された中間電極１３と接合されている。本実施例では、表面にＮｉめっき膜１６が２〜４μｍ形成された第１の共通主電極板（Ｃｕ）４と第２の共通主電極板（Ｃｕ）５の間に上記の中間電極と半導体チップが一体化したものを並列に配置する。この際、中間電極１４と共通主電極板５との間に、凹凸加工した金属板として一体のエキスパンドメタル板１７を挟んで、両共通主電極板４，５により全体を加圧した。
【００２６】
上記で用いたエキスパンドメタル板１７は、材質がＡｇで、金属板厚が約0.1 mm，約３０００mesh，初期の凹凸部を含めた全体の厚さは約０.２５mm であった。本実施例で実装されたチップ位置毎の厚さばらつきは最大８０μｍあったが、中間電極板１３と共通主電極板４間に感圧紙を挟んで圧力分布を測定した結果、圧力差は小さく、ほぼ均一に加圧されていることがわかった。
【００２７】
図９はゲート制御電極をチップから取り出すためのピン２５がチップの中央に形成された実装形態の例を示している。図７と同様にIGBT11を用いたスイッチングデバイスと逆並列に接続したフライホイールダイオード（ＦＷＤ）１２を組み込んだ逆導通型スイッチングデバイスに適用した例を示した。これらの各半導体チップの下側の主電極（コレクタ，カソード）はＡｕ電極とし、あらかじめＡｇめっき膜が２〜３μｍ形成された中間電極１４と加熱加圧接着されている。一方、中間電極１３の表面にはＡｕめっき膜１５が２〜３μｍ形成され、各半導体チップと加圧接触されている。これらがさらに表面にＡｇめっき膜が２〜４μｍ形成されている第１の共通主電極板（Ｃｕ）４と第２の共通主電極板(Ｃｕ)に挟まれている。高さばらつきを吸収するために、金網を二重に重ねた複合金網１７が、中央に穴のあいた形状に加工されて、中間電極板１３と共通電極板４の間の、上記ピン２５、およびピンの絶縁用部材２６の周りに配置される。この方法では個別の複合金網１７は中央のピンの絶縁用部材２６によりその位置ずれを防止できるので、組立作業性等がよい。
【００２８】
金網を二重に重ねた複合金網は、金網を２枚重ねた状態で金型により所定の形状にプレス打抜きを行うことにより周辺部が一体化されており、一つの複合金網部品として取り扱うことができる。
【００２９】
ゲート配線２７は、第１の共通主電極板（Ｃｕ）４に設けられた溝２８に収納されてパッケージの外周部に引き出され、さらに配線２９，２３によりパッケージ外部に取り出されている。接触抵抗をより一層低減するために、本実施例ではＣｕの複合金網を用い、さらにその表面にＡｕめっきを施した。これにより中間電極板、および共通電極板との間の接触抵抗を大幅に低減することができた。加圧力の小さい領域において、特にこの効果が顕著であった。本実施例で実装したチップ位置毎の厚さばらつきを最大２００μｍとしたが、中間電極板１４と共通主電極板５間に感圧紙を挟んで圧力分布を測定した結果、圧力差は小さく、ほぼ均一に加圧されていることがわかった。
【００３０】
上記の様に種類の異なる半導体チップを一つのパッケージ内に並列実装する場合で、種類毎にその厚さが大きく異なる場合には、チップ種に応じて中間電極板の平均厚さを変えたものを準備しチップ厚さの大きな違いを調整し、さらに本発明の金網、もしくは凹凸加工した金属板による変形を主に中間電極板および半導体チップの厚さのばらつきの吸収に用いる方法も有効である。
【００３１】
図１０は、ＧＴＯに適用した例を示す。半導体素子基板３１は、シリコン （Ｓｉ）で構成され、内部に少なくとも１つのＰＮ接合を有している。半導体素子基板３１は、一方の主面にアルミニウム（Ａｌ）で構成されたカソード電極及びゲート電極が形成され、他方の主面にアルミニウム（Ａｌ）で構成されたアノード電極が形成されている。カソード電極、及びアノード電極の上側にはそれぞれモリブデン（Ｍｏ）からなる中間電極板３２，３３が配置されている。中間電極板３２，３３と銅（Ｃｕ）の一対の外部主電極板４，５間に、Ｃｕの金網３４，３５を配置し、全体を加圧した。半導体素子基板１０の側面にはキャップ材３６が配置されている。半導体基板上のゲート電極には、ゲートリード３７の一部が接触配置され、その一部はゲート絶縁体３８と皿バネ３９によりゲート電極に圧接されている。上記部分はすべて絶縁体４０，一対の外部電極４，５、及びフランジ４１により囲まれた機密パッケージ内に配置されている。ゲートリード３７の他端部はシール構造を介して、絶縁体４０の外部にゲート端子として導出される。
【００３２】
図１１は、表面にＡｇの緻密な薄膜層を形成したＣｕのパンチングメタル４２をウエハサイズの半導体素子３１のカソード電極側と中間電極板３２の間に配置した例を示している。半導体素子３１のアノード電極側と共通電極板５の間にはそれぞれＡｇめっきを施したＭｏの金属箔４３、および中間電極板３３を配置した。パンチング銅板４２により、べたのＣｕ板よりも高さばらつきを吸収でき、接触抵抗を下げることができた。
【００３３】
図１２は半導体チップ１のコレクタ側電極と主電極板５と間に中間電極板がない場合の例を示している。半導体素子の加圧による破壊を防止するため、金網、もしくは凹凸加工した金属板はエミッタ側の中間電極板２と主電極板４と間に配置した。本実施例では凹凸加工した金属板としてスリット加工したエンボス板４４を用いた。接触抵抗のより一層の低減、及びチップ保護のためにチップ主電極と主電極板５と間には軟質金属の箔４５を挿入した。
【００３４】
従来、一般に共通電極板、及び中間電極板の表面は接触抵抗を低減するためにその表面粗さ（Ｒmax)を１μｍ以下に仕上げることが必要だったが、上記金網、もしくは凹凸加工した金属板，軟質金属箔等を挟む共通電極板、及び中間電極板の表面は最大表面粗さ（Ｒmax)１μｍを超える粗い凹凸状態でも、材料が表面凹凸にあわせて変形し、接触面積がミクロに増大して接触抵抗を低減できるので、加工コストの低減が図れる。
【００３５】
上記中間電極の材料としては、熱膨張係数がＳｉと外部主電極材料の中間で、熱伝導性，電気伝導性の良好な材料が用いられる。具体的にはタングステン(Ｗ)やモリブデン（Ｍｏ）等の単体金属、またはそれらを主たる構成材料とするＣｕ−Ｗ，Ａｇ−Ｗ，Ｃｕ−Ｍｏ，Ａｇ−Ｍｏ，Ｃｕ−ＦｅＮｉ等の複合材料または合金、さらには金属とセラミックスやカーボンとの複合材料、たとえばＣｕ／ＳｉＣ，Ｃｕ／Ｃ，Ａｌ／ＳｉＣ，Ａｌ／ＡｌＮ，Ｃｕ／Ｃｕ2Ｏ 等が好ましい。一方、主電極には電気伝導性で熱伝導性の良い銅やアルミニウム、またはそれらを主体とする合金類、たとえばＣｕ−Ａｇ，Ｃｕ−Ｓｎ，Ｃｕ−Ｚｒ，Ｃｕ−Ｚｒ−Ｃｒ，Ｃｕ−Ｎｉ−Ｓｉ−Ｚｒ等や、前述のような複合材料を使用するのが好ましい。
【００３６】
本発明の実装方式は、もちろんダイオードを含まないＩＧＢＴ等のスイッチング半導体のみからなる圧接型半導体装置にも用いることができる他、例えばダイオードチップのみを多数個上記の方法で圧接型パッケージに実装することももちろん有効である。また、上記実施例では、主としてＩＧＢＴを用いて説明したが、本発明は少なくとも第一主面に第一の主電極と第二主面に第二の主電極を有する半導体素子全般を対象としており、ＩＧＢＴ以外の絶縁ゲート形トランジスタ（ＭＯＳトランジスタ）や、ＩＧＣＴ(Insulated Gate Controlled Thyristor)などを含む絶縁ゲート形サイリスタ（ＭＯＳ制御サイリスタ）や、ＧＴＯ，サイリスタ、及びダイオードなどに対しても同様に実施できる。また、Ｓｉ素子以外のＳｉＣ，ＧａＮなどの化合物半導体素子に対しても同様に有効である。
【００３７】
本発明の圧接型半導体装置では、大型化（大容量化）しても安定した電極間の接触状態が得られるため、電気抵抗，熱抵抗の小さな半導体装置が得られる。従って、この圧接型半導体装置を用いることにより、変換器容積、及びコストを大幅に削減した大容量変換器が実現できるようになる。図１３に本発明によるIGBTの圧接型半導体装置を主変換素子として電力用変換器に応用した場合の１ブリッジ分の構成回路図を示す。主変換素子となるＩＧＢＴ素子５０とダイオード素子５１が逆並列に配置され、これらがｎ個直列に接続された構成となっている。これらＩＧＢＴとダイオードは、本発明による多数の半導体チップを並列実装した圧接型半導体装置を示している。上記図７〜図９の実施例の逆導通型ＩＧＢＴ圧接型半導体装置の場合には図中のＩＧＢＴチップとダイオードチップがまとめて一つのパッケージに収められた形となる。これにスナバ回路５２、及び限流回路が設けてある。図１４は、図１３の３相ブリッジを４多重した自励式変換器の構成を示したものである。本発明の圧接型半導体装置は、複数個をその主電極板外側と面接触する形で水冷電極を挟んで直列接続するスタック構造と呼ぶ形に実装され、スタック全体を一括で加圧する。本発明によれば、従来より低い加圧力でも均一な接触が得られるので、上記スタック構造等を簡略化できるという効果もある。
【００３８】
本発明の圧接型半導体装置は、上記の例に限らず電力系統に用いられる自励式大容量変換器やミル用変換器として用いられる大容量変換器に特に好適で、可変速揚水発電，ビル内変電所設備，電鉄用変電設備，ナトリウム硫黄（ＮａＳ）電池システム，車両等の変換器にも用いることができる。
【００３９】
【発明の効果】
本発明によれば、ウエハの大口径化によるパッケージの大型化や、大容量化に対応する素子の多チップ並列化に伴って、ますます困難になる大面積域での均一圧接を比較的低圧力で簡単に実現することができる、すなわち接触面の高さのばらつきを十分に吸収し、かつ接触界面での熱抵抗，電気抵抗を低減できる。
【図面の簡単な説明】
【図１】本発明の基本構成を示す断面図。
【図２】金網の加圧による変形過程を示すモデル図。
【図３】金網の厚さ方向の変形量、及び電気抵抗と加圧力との関係を示した図。
【図４】凹凸加工した金属板の断面構造例を示す図。
【図５】凹凸加工した金属板の外観写真の例。
【図６】凹凸加工した金属板の加圧による変形過程を示すモデル図。
【図７】ＩＧＢＴに適用した本発明の実施例を示す図。
【図８】ＩＧＢＴに適用した本発明の実施例を示す図。
【図９】ＩＧＢＴに適用した本発明の実施例を示す図。
【図１０】ウエハサイズ半導体素子に適用した本発明の実施例を示す図。
【図１１】ウエハサイズ半導体素子に適用した本発明の実施例を示す図。
【図１２】本発明の実施例を示す図。
【図１３】本発明の半導体装置を用いた１ブリッジ分の構成回路図。
【図１４】図１３の３相ブリッジを４多重した自励式変換器の構成図。
【図１５】従来方式で加圧した場合の軟質金属の変形挙動を説明する図。
【符号の説明】
１…半導体素子、２，３，１３，１４，３２，３３…中間電極板、４，５…主電極板、６，９，１０，１７，３４，３５，４２，４４…金網、もしくは凹凸加工した金属板、７，８…電極板、１１…ＩＧＢＴ、１２…フライホイールダイオード、１５，１６…金属めっき膜、１８…ゲート電極、１９…ワイヤボンド、２０…ゲート電極配線板、２１…絶縁性外筒、２２…金属板、２３…気密貫通配線、２４…枠、２５…ピン、２６…絶縁用部材、２７…ゲート配線、２８…溝、２９…配線、３１…ウエハサイズ半導体素子、３６…キャップ材、３７…ゲートリード、３８…ゲート絶縁体、３９…皿バネ、４０…絶縁体、４１…フランジ、４３，４５…金属箔、５０…ＩＧＢＴ素子、５１…ダイオード素子、５２…スナバ回路、５３…軟質金属シート、５４，５５…電極部材、５６…摩擦力（摩擦抵抗）。
Claims (11)
- 両面に露出する一対の主電極板の間を絶縁性の外筒により外部絶縁した平型パッケージの中に、第一主面に少なくとも第一の主電極，第二主面に第二の主電極を有する少なくとも一つ以上の半導体素子を組み込んだ半導体装置であって、該半導体素子の主電極と該主電極板の間に金網を配置することを特徴とする圧接型半導体装置。
- 両面に露出する一対の主電極板の間を絶縁性の外筒により外部絶縁した平型パッケージの中に、第一主面に少なくとも第一の主電極，第二主面に第二の主電極を有する少なくとも一つ以上の半導体素子を組み込んだ半導体装置であって、各半導体素子の主電極とこれに対向する主電極板との間に導電性の中間電極板を介装し、さらに少なくとも一方の該中間電極板とこれに対向する主電極板間に金網を配置することを特徴とする圧接型半導体装置。
- 前記金網がＣｕ，Ａｌ，Ａｇ，Ａｕ，Ｎｉまたはこれらを主成分とする合金からなることを特徴とする請求項１又は２に記載の圧接型半導体装置。
- 前記金網の表面に、金網の材料より軟質、または耐酸化性の良い緻密な金属層が形成されていることを特徴とする請求項１乃至３のいずれかに記載の圧接型半導体装置。
- 前記各半導体素子の主電極，中間電極板、及び主電極板のうち互いに対向する少なくとも一つの接触面間に、さらに軟質金属箔を介装することを特徴とする請求項１乃至４のいずれかに記載の圧接型半導体装置。
- 前記中間電極、または主電極板の少なくとも一方の面に、軟質金属膜を形成することを特徴とする請求項１乃至５のいずれかに記載の圧接型半導体装置。
- 前記主電極板、及び中間電極板の少なくとも一面が最大表面粗さ (Ｒmax)１μｍを超える粗い凹凸加工がなされていることを特徴とする請求項１乃至６のいずれかに記載の圧接型半導体装置。
- 前記半導体素子が第一主面に第一主電極と制御電極，第二主面に第二主電極を有する絶縁ゲート形素子であり、さらに同一の圧接型パッケージ内には第一主面に第一主電極，第二主面に第二主電極を有するフライホイールダイオードを、上記絶縁ゲート形素子と逆並列に複数個並置して組み込んだことを特徴とする請求項１乃至７のいずかに記載の圧接型半導体装置。
- 前記半導体素子が、少なくとも一つのＰＮ接合を有する１枚の半導体素子基板であることを特徴とする請求項１乃至７のいずれかに記載の圧接型半導体装置。
- 両面に露出する一対の主電極板の間を絶縁性の外筒により外部絶縁した平型パッケージの中に、第一主面に少なくとも第一の主電極，第二主面に第二の主電極を有する少なくとも一つ以上の半導体素子を組み込み、さらに該半導体素子と該主電極板の間に金網を配置した圧接型半導体装置を主変換素子として用いたことを特徴とする電力変換器。
- 両面に露出する一対の主電極板の間を絶縁性の外筒により外部絶縁した平型パッケージの中に、第一主面に少なくとも第一の主電極，第二主面に第二の主電極を有する少なくとも一つ以上の半導体素子を組み込み、かつ各半導体素子の主電極とこれに対向する主電極板との間に導電性を有する中間電極板を介装し、さらに該中間電極板とこれに対向する主電極板間の少なくとも一方に金網を配置した圧接型半導体装置を主変換素子として用いたことを特徴とする電力変換器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22784798A JP3721795B2 (ja) | 1998-01-22 | 1998-08-12 | 圧接型半導体装置、及びこれを用いた変換器 |
| CN99100892A CN1236982A (zh) | 1998-01-22 | 1999-01-12 | 压力接触型半导体器件及其转换器 |
| KR1019990001060A KR19990067924A (ko) | 1998-01-22 | 1999-01-15 | 압접형 반도체장치 및 이것을 사용한 컨버터 |
| EP99100944A EP0932201A3 (en) | 1998-01-22 | 1999-01-20 | Press contact type semiconductor device and converter using same |
| CA002259846A CA2259846A1 (en) | 1998-01-22 | 1999-01-21 | Press contact type semiconductor device, and converter using same |
| US09/235,384 US6495924B2 (en) | 1998-01-22 | 1999-01-22 | Semiconductor device, including an arrangement to provide a uniform press contact and converter using same |
| US10/231,271 US6686658B2 (en) | 1998-01-15 | 2002-08-30 | Semiconductor device, including an arrangement to provide a uniform press contact and converter using same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011898 | 1998-01-22 | ||
| JP10-10118 | 1998-01-22 | ||
| JP22784798A JP3721795B2 (ja) | 1998-01-22 | 1998-08-12 | 圧接型半導体装置、及びこれを用いた変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274185A JPH11274185A (ja) | 1999-10-08 |
| JP3721795B2 true JP3721795B2 (ja) | 2005-11-30 |
Family
ID=26345320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22784798A Expired - Fee Related JP3721795B2 (ja) | 1998-01-15 | 1998-08-12 | 圧接型半導体装置、及びこれを用いた変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721795B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002093855A (ja) * | 2000-09-18 | 2002-03-29 | Toshiba Corp | 半導体装置 |
| JP5253161B2 (ja) | 2006-06-07 | 2013-07-31 | 三菱電機株式会社 | 熱抵抗体ならびにこれを用いた半導体装置および電気装置 |
| JP5925108B2 (ja) * | 2012-11-02 | 2016-05-25 | 本田技研工業株式会社 | 圧接型半導体装置及びそれに用いる電極部材の製造方法 |
| JP5907861B2 (ja) * | 2012-12-26 | 2016-04-26 | 株式会社 日立パワーデバイス | 半導体モジュール、及び半導体モジュールの製造方法 |
| WO2022264215A1 (ja) * | 2021-06-14 | 2022-12-22 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
-
1998
- 1998-08-12 JP JP22784798A patent/JP3721795B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274185A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6495924B2 (en) | Semiconductor device, including an arrangement to provide a uniform press contact and converter using same | |
| JP4569473B2 (ja) | 樹脂封止型パワー半導体モジュール | |
| US4556899A (en) | Insulated type semiconductor devices | |
| JP3617306B2 (ja) | 加圧接触型半導体装置、及びこれを用いた変換器 | |
| JP5374831B2 (ja) | 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ | |
| US6703707B1 (en) | Semiconductor device having radiation structure | |
| US5446318A (en) | Semiconductor module with a plurality of power devices mounted on a support base with an improved heat sink/insulation plate arrangement | |
| EP0962973B1 (en) | Multichip press-contact power semiconductor device | |
| US20080054425A1 (en) | Power electronic package having two substrates with multiple electronic components | |
| WO2018194153A1 (ja) | 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法 | |
| US20120080799A1 (en) | Semiconductor Module Comprising an Insert and Method for Producing a Semiconductor Module Comprising an Insert | |
| US20240153862A1 (en) | Double-side cooled power modules with sintered-silver interposers | |
| JP5899952B2 (ja) | 半導体モジュール | |
| JP3721795B2 (ja) | 圧接型半導体装置、及びこれを用いた変換器 | |
| US20230077964A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| He et al. | Thermal design and measurements of IGBT power modules: transient and steady state | |
| CN111937127B (zh) | 功率半导体芯片上的材料减少的金属板 | |
| JPH10290000A (ja) | 圧接型半導体装置 | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JP2000068297A (ja) | 加圧接触型半導体装置、及びこれを用いた変換器 | |
| CN114242664A (zh) | 一种低应力高导热的igbt功率模块封装结构 | |
| WO2020241238A1 (ja) | 半導体装置 | |
| JPH1197463A (ja) | 圧接型半導体装置 | |
| JPH11186299A (ja) | 加圧接触型半導体装置及びこれを用いた電力変換器 | |
| JPH11186471A (ja) | 多チップ並列実装型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |