JPH10290000A - 圧接型半導体装置 - Google Patents

圧接型半導体装置

Info

Publication number
JPH10290000A
JPH10290000A JP9557897A JP9557897A JPH10290000A JP H10290000 A JPH10290000 A JP H10290000A JP 9557897 A JP9557897 A JP 9557897A JP 9557897 A JP9557897 A JP 9557897A JP H10290000 A JPH10290000 A JP H10290000A
Authority
JP
Japan
Prior art keywords
organic polymer
electrode
semiconductor device
electrode plate
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9557897A
Other languages
English (en)
Inventor
Hironori Kodama
弘則 児玉
Mitsuo Kato
光雄 加藤
Mamoru Sawahata
守 沢畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9557897A priority Critical patent/JPH10290000A/ja
Publication of JPH10290000A publication Critical patent/JPH10290000A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

(57)【要約】 【課題】本発明は、圧接型半導体装置において、特に半
導体素子とパッケージ電極間の熱伝導性,電気伝導性を
保ちながら接触面の高さのばらつきを吸収し、均一な接
触を確保する方法を提供する。 【解決手段】少なくとも第一主面に第一の主電極、第二
主面に第二の主電極を有する複数個の半導体チップを並
置し、さらにこれらを一対の主電極板の間に組み込んだ
圧接型半導体装置において、該半導体チップの主電極と
共通電極板の間に導電性を有する主として有機高分子か
らなるシートを配置する。 【効果】大面積域での均一圧接を比較的低圧力で簡単に
実現することができる、すなわち接触面の高さのばらつ
きを十分に吸収し、かつ接触界面での熱抵抗,電気抵抗
を低減できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に複数の半導体チップを並列に接続して、一つの
パッケージに組み込んだ平型半導体装置に関する。
【0002】
【従来の技術】半導体エレクトロニクスの技術を駆使し
て主回路電流を制御するパワーエレクトロニクスの技術
は、幅広い分野で応用され、さらにその適用拡大がなさ
れつつある。特に近年、MOS構造ゲートへの入力信号
により主電流を制御するMOS制御デバイスである絶縁
ゲート型バイポーラトランジスタ(以下IGBTと略す)
やMOS型電界効果トランジスタ(以下MOSFETと
略す)などが注目され、例えばIGBTは、パワースイ
ッチングデバイスとしてモータPWM制御インバータの
応用などに幅広く使われている。
【0003】従来、IGBTでは主にモジュール型構造
と呼ばれる、ワイヤによる電極接続方式のパッケージ形
態により複数個のチップを実装していた。このようなモ
ジュール型パッケージの場合、素子内部で発生した熱は
パッケージの片面、すなわち放熱体兼用の金属ベース上
に直接マウントしたコレクタ側のみから逃がすことにな
るため、一般に熱抵抗が大きく、一つのパッケージに実
装できるチップ数(発熱量、または電流容量)に制限が
あった。
【0004】最近、このような問題に対処し、さらに大
容量化の要求に応えるため、多数のIGBTチップを圧
接型のパッケージ内に組み込み、その主面に形成された
エミッタ電極,コレクタ電極をそれぞれパッケージ側に
設けた一対の外部共通電極板に面接触させて引き出すよ
うにした多チップ並列型加圧接触構造の半導体装置が注
目されている。圧接型パッケージ構造によれば、従来の
モジュール型のパッケージに比べて、1)半導体チップ
を両面から冷却ができるので冷却効率を上げることがで
きる、2)接続導体のインダクタンス、及び抵抗が小さ
くなる、3)主電極の接続がワイヤボンドでなくなるた
めに接続信頼性が向上する、等の改善が図れる。
【0005】ところがこの多チップ並列型の圧接型半導
体装置では、部材寸法ばらつきに起因するチップ位置毎
の高さのばらつきや共通電極板の反りやうねりによる場
所毎のばらつきが避けられず、これによりチップ毎に加
圧力が異なり均一な接触が得られない、すなわち熱抵
抗,電気抵抗がチップ位置毎の大きく異なり、全体とし
ての素子特性が安定しないという大きな問題があった。
寸法の厳密に揃った部材を用いることで対処できるが、
部品のコスト、および選別のコスト等のアップが避けら
れない。またこの方法では共通電極板の反りやうねりに
よる場所毎のばらつきに対しては、あまり有効ではな
い。この問題に対して、特開平8−88240号公報において
は、Agなどの延性のある軟金属シートを厚さ補正板と
して介在させる方法を開示している。
【0006】
【発明が解決しようとする課題】上記多チップ並列型の
圧接型半導体装置におけるチップ間の均一接触の問題に
対処する方法として開示されている前述の軟金属シート
を挾む方法は、本発明者らの検討によると、少なくとも
半導体チップを破壊しない実用の圧力範囲ではその変形
量がごくわずか(弾性変形による変形のみ)であり、チ
ップ間の高さ(及びチップを挟む中間電極部材等を含め
た高さ)のばらつきが大きい場合にはその変形量が不十
分で、均一な接触を確保できないことが明らかとなっ
た。これは図11に模式図で示したように軟質金属シー
ト面に厚さ方向に圧力を加えて横方向へ塑性変形させよ
うとした場合、軟質金属シート34を挟む電極部材3
5,36との界面で発生する摩擦力(摩擦抵抗)37の
ため、軟金属材料といえども横方向への変形抵抗が非常
に大きくなってしまうことによると考えられる。変形さ
せるために加圧力を上げても、摩擦力も圧力に比例して
大きくなるので塑性変形は容易には起こらない。特にシ
ート形状のような抵抗を受ける面積に比べて厚さが非常
に小さい場合には、この表面に発生する摩擦力の影響が
支配的となるため、一般に知られている材料の降伏応力
を超える圧力を加えても実際には実質的な塑性変形(流
動)が起こらず、軟金属シートの厚さはほとんど変わら
ない。この摩擦抵抗を下げるために、電極部材表面の粗
さを小さくする方法が一般には考えられるが、ラップ仕
上げ等で得られる現実的な加工粗さの範囲(Rmax 1〜
0.5μm,Ra 0.05〜0.03μm)では大きな変
形は起こらない。
【0007】本発明は、上記のような大容量化に対応す
る素子の多チップ並列化に伴って、ますます困難になる
多チップ間、大面積での良好な圧接状態を確保する方
法、すなわち接触界面での熱伝導性,電気伝導性を保ち
ながら接触面の高さのばらつき(部材寸法ばらつき,反
り,うねり等による)を吸収できる方法を提供するもの
である。
【0008】
【課題を解決するための手段】上記課題は、複数個の半
導体チップを一対の共通電極板の間に並置して組み込ん
だ半導体装置において、該半導体チップと共通電極板の
間に導電性を有する主として有機高分子からなるシート
を配置することにより解決できる。
【0009】
【発明の実施の形態】本発明の実施の代表的な形態を図
面に基づいて説明する。
【0010】図1に本発明の基本的な適用形態を示す。
半導体チップ1の第一主面には少なくとも第一の主電
極、第二主面には第二の主電極が形成されている。この
両主電極面上にMoやW等からなる中間電極板2,3が
配置され、さらにこの中間電極板の外側部分に一対のC
uなどからなる主電極板4,5が配置される。中間電極
板3と主電極板5の間には導電性を有する主として有機
高分子からなるシート6が各々分離されて挟まれてお
り、全体が一括に加圧されて各部材間が接触されてい
る。図1では(a),(b),(c)位置で部品1,2,3
の厚さの合計が順に厚くなるケースを示している。これ
らの高さの差に対応して、加圧前には一定の厚さを持っ
ていたシート6の厚さが、加圧後には(a),(b),
(c)の順に薄くなっている。すなわち、全体としての
高さ(シートの高さを含めた高さ)が(a),(b),
(c)位置で同じになるようにシート6の厚さが変化し
ている。これにより、上記部材1,2,3に各々厚さに
ばらつきがあったり、主電極板4,5に反りやうねりが
ある場合でも複数のチップ位置(a),(b),(c)間で
加圧力に大きなばらつきが発生することなく半導体チッ
プを実装でき、従って熱抵抗,電気抵抗のばらつきの少
ない素子が実現できる。図1では主電極板5と中間電極
板3の対向して圧接される面に導電性を有する主として
有機高分子からなるシート6を挟んだ例を示したが、こ
の位置はもちろん他の界面でも良く、また複数の界面に
対して同時に適用しても構わない。
【0011】図2は、IGBT7を用いたスイッチング
デバイスと逆並列に接続したフライホイールダイオード
(FWD)8を組み込んだ逆導通型スイッチングデバイ
スに適用した例を示したものである。図には、右端の圧
接型半導体装置の最外部から中央に向かった途中までの
一部断面を示している。IGBTチップ7には上面側の
第一主面のほぼ全面にエミッタ電極(Al)、下面側の
第二主面にはコレクタ電極(Au,またはAg)が形成
されており、さらに第一主面には制御用電極(ゲート電
極)が形成されている。また、FWD8には、シリコン
基板の上面側にアノード電極(Al),下面側にカソー
ド電極(Au,またはAg)が形成されている。これら
の各半導体チップの各主電極上には、放熱と電気的接続
を兼ねた表面に3〜5μmのAgめっき膜15が形成さ
れたMoからなる中間電極板9,10,11,12が配
置される。これらの中間電極板と各半導体チップの主電
極は、Agめっき膜を用いた拡散接合により接合されて
いる。これらの中間電極板はさらに第1の共通主電極板
13(Cu)と第2の共通主電極板14(Cu)により
挟まれた構造となっている。共通主電極板13,14の
中間電極板と対向する面にはNiめっき膜16が3〜5
μm形成されている。コレクタ側の中間電極板10,1
2と共通電極板14の間には、導電性を有する主として
有機高分子からなる1枚のシート17が挟まれている。
さらに、上記半導体チップ7,8はテフロン製の枠18
により保護されている。また、IGBTチップ7のゲー
ト電極からはワイヤボンド19により配線が引き出さ
れ、共通主電極14上に形成されたゲート電極配線板2
0に接続される。本実施例のほかにゲート配線形成にピ
ン等を用いた接触型の配線とすることもちろん可能であ
る。上記一対の共通主電極板13,14の間は、セラミ
ック製等の絶縁性の外筒21により外部絶縁され、さら
に共通主電極板と絶縁外筒の間を金属板22によりパッ
ケージ内部をシール封止したハーメチック構造となって
いる。ゲート電極配線は外筒21を貫通するシールされ
た配線23によりパッケージ外に引き出される。
【0012】共通電極板13,14を介して外部より加
圧力が加えられると、中間電極板10,12の下の部分
のシートは各々の位置での共通電極板14とのすき間に
合わせて容易に厚さ方向の変形を起こすことができるの
で、これによりチップ位置間での高さのばらつきを補正
することができる。中間電極板と主電極板間の加圧力を
1〜5kg/mm2 の範囲でチップ位置毎の熱抵抗を測定し
た結果、各位置間での最大ばらつき幅はシート17を挟
まない場合に比べて1/10以下に低減した。
【0013】図3は本発明の別の実施形態として、半導
体チップ1のコレクタ側電極と共通電極板5と間に中間
電極がない場合の例を示している。この様な形態におい
ては、シート6を半導体チップ1と共通電極板5の間に
配置すると、加圧によりチップ1の特性に悪影響を及ぼ
したり、破損する可能性があるので好ましくない。本実
施例では半導体チップ1のエミッタ側電極に中間電極板
2が加圧接触されており、さらにこの中間電極板2と共
通電極板4との間に導電性を有する主として有機高分子
からなるシート6が配置されている。シートは加圧によ
り変形した状態で挟まれている。チップ保護とチップ上
の主電極との接触抵抗を低減するために、半導体チップ
1と共通主電極板5の間にはAg,Au,Al等の軟質
金属の箔25を挿入してある。
【0014】図4から図7は、導電性を有する主として
有機高分子からなるシートの具体的な構成例を説明した
ものである。本発明で言うところの導電性を有する主と
して有機高分子からなるシートには、有機高分子をマト
リックスとした金属との複合材や導電性の有機高分子、
またはこれらと絶縁性の高分子の複合材がある。有機高
分子は一般に金属等に比べて弾性率が小さく変形しやす
いので、有機高分子材料をマトリックス材とすることに
よって高さ方向の段差吸収能は従来の金属箔を用いる方
法に比べて向上する。この段差吸収能をさらに大きくし
たい場合、すなわち上記例においてチップ位置間の高さ
のばらつき(部材の厚さばらつき)が非常に大きい場合
に対応するには、上記有機高分子材料としてゴム状弾性
を有するエラストマーを用いることが好ましく、これに
より厚さ方向の変形能は飛躍的に向上する。一方、主と
して金属等の複合化された導電性材料部分により電気伝
導性,熱伝導性を確保している。
【0015】図4は有機高分子をマトリックスとした金
属との複合材の例を示したものである。図中、黒い部分
が金属部分を示している。(a)は金属の細線をマトリ
ックス中に厚さ方向に並べて配置・複合化したものであ
る。(b)は折れ曲がり加工、またはスパイラル状の加
工を施した金属の細線をマトリックス中に厚さ方向に並
べて配置・複合化したものである。これにより金属線自
身にもバネ性が付与され、シートとしての段差吸収能は
(a)よりも向上する。(a),(b)の金属細線の面内
配置はランダムになっている。(c)は球状の金属の微
粒子をマトリックス中に混合したものである。加圧され
て圧縮変形を受けるとマトリックス中に配合された金属
粒子同士の接触が増し、抵抗が下がる。(d)は(c)
と同様な金属の微粉を混合したマトリックス中に、さら
に金属の細線を厚さ方向に並べて配置・複合化したもの
である。(e)は金属の網をマトリックス中に厚さ方向
に立てて並べて配置し、一体に複合化したものである。
(f)は同様にパンチングメタル板等の金属薄板に開口
部を設けた板をマトリックス中に厚さ方向に立てて並べ
て配置し、一体に複合化したものである。上記例ではい
ずれの場合にも、厚さ方向の大きな変形を確保しなが
ら、さらにシートの厚さ方向の抵抗が面方向より下がる
構造であり、本願発明の用途に適したものとなってい
る。上記(a),(b),(e),(f)の場合には、シー
トの厚さが加圧により縮んでも熱,電気伝導を受け持つ
部分の面積(接触面積)が変化しないので、熱抵抗,電
気抵抗はあまり変化しない。電気抵抗の加圧力による変
化を低減したい場合にはより好ましい。
【0016】これらに用いる材質として、金属は銅,ア
ルミニウム,銀,金等の低抵抗金属やそれらの合金、た
とえば真鍮、りん青銅等を使用することができる。これ
らの線材や粒子の表面が金や銀の薄膜でコーテイングさ
れていると、接触抵抗を下げることができるのでより好
ましい。有機高分子材料としては、シリコーン,テフロ
ンやシリコーンスポンジ等のスポンジゴム等が耐熱性,
安定性,大きな変形能を備えており好ましい。最適な特
性をもった材料を用途に応じて選択すればよい。導電性
材料として金属の他にカーボン繊維,カーボン粒子を用
いることも可能である。図5は導電性の有機高分子と絶
縁性の高分子の複合材の例を示した。黒い部分が導電性
の有機高分子で、絶縁性の高分子と交互に積層されてお
り、厚さ方向に電気伝導性を確保している。材料として
はシリコーンゴム等が用いられる。図6はアクリル,ナ
イロン,ポリエステルと言った繊維からなる織布の表面
に銅,金,銀,アルミニウムなどの金属の被覆を施した
ものを示す。芯材として各種織形の繊布のほかに不織布
等を用いることもできる。図7は芯材となる有機高分子
の表面に導電性の材料を接着した構造の複合材を示す。
導電性の材料としては、金属細線のシート,束や金属箔
を用い、芯材にはシリコーン,テフロン,シリコーンス
ポンジ等を用いる。上記図4から図7の例に対して、シ
ートの表面に、軟質で耐酸化性の良い金属膜を形成する
と接触抵抗を下げられるので好ましい。特に金はこの効
果が顕著であり、好ましい。
【0017】図8は上記図7の例を実際のパッケージに
適用する際の構成図である。導電性を有する主として有
機高分子からなるシート26の表面には接触抵抗をより
低減するために、金のめっき膜を形成してある。また中
間電極板3には金のスパッタ膜27,共通電極板5には
銀のめっき膜28がそれぞれ対向する面に形成されてい
る。これによりシート26と中間電極板3、および共通
電極板5との間の接触抵抗を大幅に低減することができ
た。さらに本実施例では、チップのコレクタ側電極と中
間電極板3を半田29で接合した。
【0018】高さの補正と熱抵抗の低減を最適に実現す
るために、部材間ごとに異なる特性をもつシートを組み
合わせて配置してもよい。例えば、上側の共通主電極板
と中間電極板の間には変形能は小さいが抵抗の小さいシ
ートを挿入し、下側の共通主電極板と中間電極板の間に
は変形能が大きいシートを挿入して、接触面積が異なる
場合にも同じ荷重でほぼ同等の変形量を確保する方法も
可能である。さらに抵抗を下げるために接触面の少なく
とも一方に上記と同様の軟質金属の膜を蒸着,スパッタ
リングやめっきにより形成する方法も有効である。半導
体チップと中間電極板の間を半田、又はAg,Au,A
lを主とする接合層により接合することは、この部分で
の接触熱抵抗,電気抵抗をさらに低減できるので、接触
熱抵抗,電気抵抗を特に下げたい場合に有効である。上
記のような例において、導電性を有する主として有機高
分子からなるシートに接する中間電極板、または共通電
極板の表面に粗い凹凸加工を施すと、上記シートと電極
板のコンタクト面積が増え、接触熱抵抗,電気抵抗がさ
らに低減できるので好ましい。
【0019】上記中間電極の材料としては、熱膨張係数
がSiと外部主電極材料の中間で、熱伝導性,電気伝導
性の良好な材料が用いられる。具体的にはタングステン
(W)やモリブデン(Mo)等の単体金属、またはそれら
を主たる構成材料とするCu−W,Ag−W,Cu−M
o,Ag−Mo,Cu−FeNi等の複合材料または合
金、さらには金属とセラミックスやカーボンとの複合材
料、たとえばCu/SiC,Cu/C,Al/SiC,
Al/AlN等が好ましい。一方、主電極には電気伝導
性で熱伝導性の良い銅やアルミニウム、またはそれらを
含む前述のような合金または複合材料を使用するのが好
ましい。
【0020】本発明の実装方式は、もちろんダイオード
を含まないIGBT等のスイッチング半導体のみからな
る圧接型半導体装置にも用いることができる他、例えば
ダイオードチップのみを多数個上記の方法で圧接型パッ
ケージに実装することももちろん有効である。また、上
記実施例では、IGBTを用いて説明したが、本発明は
少なくとも第一主面に第一の主電極と第二主面に第二の
主電極を有する半導体素子全般を対象としており、IG
BT以外の絶縁ゲート形トランジスタ(MOSトランジ
スタ)や、IGCT(Insulated Gate Controlled Thyr
istor )などを含む絶縁ゲート形サイリスタ(MOS制
御サイリスタ)などの制御電極付き半導体素子,GT
O,光サイリスタ及びダイオードなどに対しても同様に
実施できる。また、Si素子以外のSiC,GaNなど
の化合物半導体素子に対しても同様に有効である。
【0021】本発明の圧接型半導体装置では、大型化し
ても安定した電極間の接触界面が得られるため、電気抵
抗,熱抵抗の小さな半導体装置が得られる。従って、こ
の圧接型半導体装置を用いることにより、変換器容積、
及びコストを大幅に削減した大容量変換器が実現できる
ようになる。図9に本発明によるIGBTの圧接型半導
体装置を主変換素子として電力用変換器に応用した場合
の1ブリッジ分の構成回路図を示す。主変換素子となる
IGBT31とダイオード32が逆並列に配置され、こ
れらがn個直列に接続された構成となっている。これら
IGBT31とダイオード32は、本発明による多数の
半導体チップを並列実装した圧接型半導体装置を示して
いる。上記図2の実施例の逆導通型IGBT圧接型半導
体装置の場合には図中のIGBT31とダイオード32
がまとめて一つのパッケージに収められた形となる。こ
れにスナバ回路33、及び限流回路が設けてある。図1
0は、図9の3相ブリッジを4多重した自励式変換器の
構成を示したものである。本発明の圧接型半導体装置
は、複数個をその主電極板外側と面接触する形で水冷電
極を挟んで直列接続するスタック構造と呼ぶ形に実装さ
れ、スタック全体を一括で加圧する。本発明によれば、
従来より低い加圧力でも均一な接触が得られるので、上
記スタック構造等を簡略化できるという効果もある。
【0022】本発明の圧接型半導体装置は、上記の例に
限らず電力系統に用いられる自励式大容量変換器やミル
用変換器として用いられる大容量変換器に特に好適で、
可変速揚水発電,ビル内変電所設備,電鉄用変電設備,
ナトリウム硫黄(NaS)電池システム,車両等の変換
器にも用いることができる。
【0023】
【発明の効果】本発明によれば、ウエハの大口径化によ
るパッケージの大型化や、大容量化に対応する素子の多
チップ並列化に伴って、ますます困難になる大面積域で
の均一圧接を比較的低圧力で簡単に実現することができ
る、すなわち接触面の高さのばらつきを十分に吸収し、
かつ接触界面での熱抵抗,電気抵抗を低減できる。
【図面の簡単な説明】
【図1】本発明の基本構成を示す断面図。
【図2】IGBTに適用した本発明の実施例を示す図。
【図3】本発明の実施例を示す図。
【図4】導電性を有する主として有機高分子からなるシ
ートの形状を示す断面および立体モデル図。
【図5】導電性を有する主として有機高分子からなるシ
ートの形状を示す断面および立体モデル図。
【図6】導電性を有する主として有機高分子からなるシ
ートの形状を示す断面および立体モデル図。
【図7】導電性を有する主として有機高分子からなるシ
ートの形状を示す断面および立体モデル図。
【図8】本発明の実施例を示す図。
【図9】本発明の半導体装置を用いた1ブリッジ分の構
成回路図。
【図10】図9の3相ブリッジを4多重した自励式変換
器の構成図。
【図11】従来方式で加圧した場合の軟質金属の変形挙
動を説明する図。
【符号の説明】
1…半導体チップ、2,3,9,10,11,12…中
間電極板、4,5…主電極板、6,17…導電性を有す
る主として有機高分子からなるシート、7,31…IG
BT、8…フライホイールダイオード、13,14…共
通主電極板、15…Agめっき膜、16…Niめっき
膜、18…枠、19…ワイヤボンド、20…ゲート電極
配線板、21…絶縁外筒、22…金属板、23…気密貫
通配線、25…軟質金属箔、26…導電性を有する主と
して有機高分子からなるシート、27…金のスパッタ
膜、28…銀のめっき膜、29…はんだ、32…ダイオ
ード、33…スナバ回路、34…軟質金属シート、3
5,36…電極部材、37…摩擦力(摩擦抵抗)。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】両面に露出する一対の共通電極板の間を絶
    縁性の外筒により外部絶縁した平型パッケージの中に、
    第一主面に少なくとも第一の主電極、第二主面に第二の
    主電極を有する複数個の半導体チップを並置して組み込
    んだ半導体装置であって、該半導体チップの主電極と共
    通電極板の間に導電性を有する主として有機高分子から
    なるシートを配置したことを特徴とする圧接型半導体装
    置。
  2. 【請求項2】両面に露出する一対の共通電極板の間を絶
    縁性の外筒により外部絶縁した平型パッケージの中に、
    第一主面に少なくとも第一の主電極、第二主面に第二の
    主電極を有する複数個の半導体チップを並置して組み込
    んだ半導体装置であって、各半導体チップの主電極とこ
    れに対向する共通電極板との間に導電、及び放熱を兼ね
    た中間電極板を介装し、さらに該中間電極板とこれに対
    向する共通電極板間の少なくとも一方に導電性を有する
    主として有機高分子からなるシートを配置したことを特
    徴とする圧接型半導体装置。
  3. 【請求項3】前記導電性を有する主として有機高分子か
    らなるシートが金属と有機高分子材料の複合材であるこ
    とを特徴とする請求項1または2記載の圧接型半導体装
    置。
  4. 【請求項4】前記導電性を有する主として有機高分子か
    らなるシートが板厚方向により高い導電性を有すること
    を特徴とする請求項1,2または3記載の圧接型半導体
    装置。
  5. 【請求項5】前記導電性を有する主として有機高分子か
    らなるシートの有機高分子材料がゴム状弾性を有するこ
    とを特徴とする請求項1,2,3または4記載の圧接型
    半導体装置。
  6. 【請求項6】前記導電性を有する主として有機高分子か
    らなるシートの表面に、軟質で耐酸化性の良い金属膜が
    形成されていることを特徴とする請求項1,2,3,4
    または5記載の圧接型半導体装置。
  7. 【請求項7】前記導電性を有する主として有機高分子か
    らなるシートを挟む中間電極、または共通電極板の少な
    くとも一方の面に、軟質金属膜を形成することを特徴と
    する請求項1,2,3,4,5または6記載の圧接型半
    導体装置。
JP9557897A 1997-04-14 1997-04-14 圧接型半導体装置 Pending JPH10290000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9557897A JPH10290000A (ja) 1997-04-14 1997-04-14 圧接型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9557897A JPH10290000A (ja) 1997-04-14 1997-04-14 圧接型半導体装置

Publications (1)

Publication Number Publication Date
JPH10290000A true JPH10290000A (ja) 1998-10-27

Family

ID=14141482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9557897A Pending JPH10290000A (ja) 1997-04-14 1997-04-14 圧接型半導体装置

Country Status (1)

Country Link
JP (1) JPH10290000A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329828A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
WO2016006065A1 (ja) * 2014-07-09 2016-01-14 三菱電機株式会社 半導体装置
WO2016093075A1 (ja) * 2014-12-09 2016-06-16 日立オートモティブシステムズ株式会社 半導体装置
CN107403795A (zh) * 2017-06-19 2017-11-28 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种功率半导体器件结构及其制造方法
CN113063988A (zh) * 2021-03-19 2021-07-02 中国电子科技集团公司第四十九研究所 一种共用中间电极板的双池电导率传感器及其制备方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329828A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP4631205B2 (ja) * 2001-04-27 2011-02-16 株式会社デンソー 半導体装置及びその製造方法
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
US9691673B2 (en) 2012-05-15 2017-06-27 Rohm Co., Ltd. Power module semiconductor device
JPWO2016006065A1 (ja) * 2014-07-09 2017-04-27 三菱電機株式会社 半導体装置
CN106537589A (zh) * 2014-07-09 2017-03-22 三菱电机株式会社 半导体装置
WO2016006065A1 (ja) * 2014-07-09 2016-01-14 三菱電機株式会社 半導体装置
CN106537589B (zh) * 2014-07-09 2019-09-24 三菱电机株式会社 半导体装置
US10770371B2 (en) 2014-07-09 2020-09-08 Mitsubishi Electric Corporation Semiconductor device
WO2016093075A1 (ja) * 2014-12-09 2016-06-16 日立オートモティブシステムズ株式会社 半導体装置
JPWO2016093075A1 (ja) * 2014-12-09 2017-08-31 日立オートモティブシステムズ株式会社 半導体装置
CN107403795A (zh) * 2017-06-19 2017-11-28 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种功率半导体器件结构及其制造方法
CN113063988A (zh) * 2021-03-19 2021-07-02 中国电子科技集团公司第四十九研究所 一种共用中间电极板的双池电导率传感器及其制备方法
CN113063988B (zh) * 2021-03-19 2023-08-11 中国电子科技集团公司第四十九研究所 一种共用中间电极板的双池电导率传感器及其制备方法

Similar Documents

Publication Publication Date Title
KR19990067924A (ko) 압접형 반도체장치 및 이것을 사용한 컨버터
JP2000164800A (ja) 半導体モジュール
JP2001102400A (ja) 電気機器およびその製造方法
WO2005119896A1 (ja) インバータ装置
JP4645406B2 (ja) 半導体装置
JP3617306B2 (ja) 加圧接触型半導体装置、及びこれを用いた変換器
CN113169144B (zh) 半导体装置
JP2000174180A (ja) 半導体装置
US6906935B2 (en) Inverter apparatus and method of manufacturing the same
US20230130647A1 (en) Semiconductor device
WO2017183580A1 (ja) 半導体装置、パワーモジュール及びその製造方法
CN100385652C (zh) 半导体装置
JPH10290000A (ja) 圧接型半導体装置
JP6056286B2 (ja) 半導体モジュール及び半導体モジュール製造方法
JP3721795B2 (ja) 圧接型半導体装置、及びこれを用いた変換器
EP0788152B1 (en) Internal compression bonded semiconductor device with a chip frame enabling a longer creepage distance
WO2020241239A1 (ja) 半導体装置
JP3307145B2 (ja) パワーチップキャリア及びこれを用いたパワー半導体装置
JP2000068297A (ja) 加圧接触型半導体装置、及びこれを用いた変換器
JP2001007281A (ja) パワー半導体モジュール
JPH11186299A (ja) 加圧接触型半導体装置及びこれを用いた電力変換器
JPH1197463A (ja) 圧接型半導体装置
JPH09237868A (ja) 半導体モジュール
JP3394000B2 (ja) モジュール型半導体装置及びこれを用いた電力変換装置
JPH10303228A (ja) 圧接型半導体装置