JPH11274185A - 圧接型半導体装置、及びこれを用いた変換器 - Google Patents

圧接型半導体装置、及びこれを用いた変換器

Info

Publication number
JPH11274185A
JPH11274185A JP22784798A JP22784798A JPH11274185A JP H11274185 A JPH11274185 A JP H11274185A JP 22784798 A JP22784798 A JP 22784798A JP 22784798 A JP22784798 A JP 22784798A JP H11274185 A JPH11274185 A JP H11274185A
Authority
JP
Japan
Prior art keywords
main electrode
main
metal
plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22784798A
Other languages
English (en)
Other versions
JP3721795B2 (ja
Inventor
Hironori Kodama
弘則 児玉
Mitsuo Kato
光雄 加藤
Mamoru Sawahata
守 沢畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22784798A priority Critical patent/JP3721795B2/ja
Priority to CN99100892A priority patent/CN1236982A/zh
Priority to KR1019990001060A priority patent/KR19990067924A/ko
Priority to EP99100944A priority patent/EP0932201A3/en
Priority to CA002259846A priority patent/CA2259846A1/en
Priority to US09/235,384 priority patent/US6495924B2/en
Publication of JPH11274185A publication Critical patent/JPH11274185A/ja
Priority to US10/231,271 priority patent/US6686658B2/en
Application granted granted Critical
Publication of JP3721795B2 publication Critical patent/JP3721795B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

(57)【要約】 【課題】加圧接触型半導体装置において、半導体素子と
パッケージ電極間の均一な接触状態を確保し、熱抵抗,
電気抵抗を低減する。 【解決手段】複数の半導体素子(1)の主電極と平型パ
ッケージの主電極板(5)の間、または半導体素子の各
主面上に配置した中間電極板(3)と主電極板との間に
金網もしくは凹凸加工した金属板(6)を配置する。 【効果】大面積域での均一加圧を比較的低圧力で簡単に
実現することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、加圧接触型半導体
装置に係り、特に半導体素子とパッケージ電極間の均一
な接触状態を確保し、かつ熱抵抗,電気抵抗を低減でき
る圧接型半導体装置、及びこれを用いた変換器に関す
る。
【0002】
【従来の技術】半導体エレクトロニクスの技術を駆使し
て主回路電流を制御するパワーエレクトロニクスの技術
は、幅広い分野で応用され、さらにその適用拡大がなさ
れつつある。パワー用半導体素子としては、サイリス
タ,光サイリスタ,ゲートターンオフサイリスタ(GT
O)や、MOS制御デバイスである絶縁ゲート型バイポ
ーラトランジスタ(以下IGBTと略す)やMOS型電
界効果トランジスタ(以下MOSFETと略す)などがある。
これらのデバイスでは、主に半導体チップの第一主面上
に主電極(カソード,エミッタ電極),第二主面側には
もう一方の主電極(アノード,コレクタ電極)が形成さ
れる。
【0003】GTO,光サイリスタ等の大電力用の半導
体装置においては、素子を1枚のウエハ毎にパッケージ
ングしている。上記素子の両主電極は、MoまたはWか
らなる中間電極板(熱緩衝用電極板)を介してパッケー
ジの一対の外部主電極板により加圧接触される構造とな
っている。スイッチング動作の均一性や大電流の遮断特
性の向上等のためには、上記素子電極,中間電極板,外
部主電極板間の接触状態をできるだけ均一化し、かつ接
触熱抵抗,電気抵抗を下げることが重要である。このた
め、一般にはパッケージ部品の加工精度(平面度,平坦
度)を上げて反りやうねりを低減する対策がとられてい
る。
【0004】一方、IGBT等ではこれまで主にモジュ
ール型構造と呼ばれる、ワイヤによる電極接続方式のパ
ッケージ形態により複数個のチップを実装していた。こ
のようなモジュール型パッケージの場合、素子内部で発
生した熱はパッケージの片面(ワイヤ接続しない面)、
すなわちベース基板上に直接マウントした電極側のみか
ら逃がすことになるため、一般に熱抵抗が大きく、一つ
のパッケージに実装できるチップ数や使用できる電流容
量(発熱量、または実装密度)に制限があった。
【0005】最近、このような問題に対処し、さらに大
容量化の要求に応えるため、特開平8−88240号公報等に
提案されているような多数のIGBTチップを平型のパ
ッケージ内に並列に組み込み、その主面に形成されたエ
ミッタ電極,コレクタ電極をそれぞれパッケージ側に設
けた一対の外部主電極板に面接触させて引き出すように
した多チップ並列型加圧接触構造の半導体装置が注目さ
れている。この多チップ並列型の圧接型半導体装置で
は、部材寸法ばらつきに起因するチップ位置毎の部材高
さのばらつきや主電極板の反りやうねりによる場所毎の
ばらつきが避けられず、これによりチップ毎に加圧力が
異なり均一な接触が得られない、すなわち熱抵抗,電気
抵抗がチップ位置毎に大きく異なり、全体としての素子
特性が安定しないという大きな問題があった。最も単純
には、寸法の厳密に揃った部材を用いることで対処でき
るが、部品のコスト、および選別のコスト等のアップが
避けられず、現実的ではない。この問題に対して、特開
平8−88240号公報においては、Agなどの延性のある軟
金属シートを厚さ補正板として介在させる方法を開示し
ている。
【0006】
【発明が解決しようとする課題】上記GTO等のパッケ
ージにおいては、今後ますます大容量化のために素子サ
イズ(ウエハサイズ)が大型化し、この大口径化に伴っ
てパッケージ部品(電極部品)の反り,うねり等も大き
くなる傾向にある。前述のようなパッケージ部品の加工
精度(平面度,平坦度)を上げて反りやうねりを低減す
るという対策には加工上の限界があり、また加工コスト
面での問題も大きい。従って素子サイズ(ウエハサイ
ズ)全面にわたって、ウエハ及びパッケージ部品(電
極)間の均一な接触を確保し、熱抵抗,電気抵抗を低減
することがますます困難になってきている。
【0007】一方、多チップ並列型の圧接型半導体装置
におけるチップ間の均一接触の問題に対処する方法とし
て開示されている前述の軟金属シートをはさむ方法は、
本発明者らの検討によると、少なくとも半導体チップを
破壊しない実用の圧力範囲ではその変形量がごくわずか
(弾性変形による変形のみ)であり、チップ位置毎の高
さ(及びチップを挟む中間電極部材等を含めた高さ)の
ばらつきが大きい場合にはその変形量が不十分で、均一
な接触を確保できないことが明らかとなった。この原因
は図15に模式図で示したように軟質金属シート面に厚
さ方向に圧力を加えて横方向へ塑性変形させようとした
場合にも、軟質金属シート53を挟む電極部材54,5
5との界面で発生する摩擦力(摩擦抵抗)56のため、
軟金属材料といえども横方向への変形抵抗が非常に大き
くなってしまうことによると考えられる。変形させるた
めに加圧力を上げても、摩擦力も圧力に比例して大きく
なるので塑性変形は容易には起こらない。特にシート状
のような厚さに比べて抵抗を受ける面積が非常に大きい
場合には、この表面に発生する摩擦力の影響が支配的と
なるため、一般に知られている材料の降伏応力を超える
圧力を加えても実際には実質的な塑性変形(流動)が起
こらず、軟金属シートの厚さは加圧の前後でほとんど変
わらない。
【0008】本発明は、上記のようなウエハの大口径化
によるパッケージの大型化や、大容量化に対応する素子
の多チップ並列化に伴って、ますます困難になる大面積
領域での均一な加圧接触状態を確保する方法、すなわち
接触面の高さのばらつき(反り,うねり,部材寸法ばら
つき等による)を吸収し、かつ接触界面での熱抵抗,電
気抵抗を低減できる方法を提供するものである。また第
2の目的は上記により得られる半導体装置を用いること
により、特に大容量のシステムに好適な変換器を提供す
ることにある。
【0009】
【課題を解決するための手段】上記課題は、少なくとも
第一主面に第一の主電極,第二主面に第二の主電極を有
する半導体素子を一対の主電極板の間に組み込んだ圧接
型半導体装置において、該半導体素子と該主電極板の間
の電極間に金網、もしくは凹凸加工した金属板を単独、
又は複数枚組合せて配置することにより解決できる。よ
り好ましくは、上記金網、もしくは凹凸加工した金属板
の表面に該金網、もしくは凹凸加工した金属板の材料よ
り軟質、または耐酸化性の良い緻密な金属層を形成する
か、該金網、もしくは凹凸加工した金属板に対向する電
極面に軟質金属膜を形成する。
【0010】
【発明の実施の形態】本発明の実施の代表的な形態を図
面に基づいて説明する。
【0011】図1に本発明の基本的な適用形態を示す。
半導体素子1の第一主面には少なくとも第一の主電極,
第二主面には第二の主電極が形成されている。この両主
電極面上にMoやW等からなる中間電極板2,3が配置
され、さらにこの中間電極板の外側部分に一対のCu、
またはCu主体とする合金などからなる主電極板(共通
電極板)4,5が配置される。本実施例では中間電極板
3と主電極板5の間に金網、もしくは凹凸加工した金属
板6が挟まれており、全体が一括に加圧されて各部材間
が接触されている。図1では(a),(b),(c)位置で
部品1,2,3の厚さの合計が順に厚くなる例を示して
いる。これらの高さの差に対応して、加圧接触させる前
には一定の厚さを持っていた金網、もしくは凹凸加工し
た金属板6の厚さが、加圧接触後には(a),(b),
(c)の順につぶれて薄くなっている。すなわち、金
網、もしくは凹凸加工した金属板の高さを含めた全体と
しての高さ(部品1,2,3,6の厚さの合計)が
(a),(b),(c)位置で同じになるように金網、もし
くは凹凸加工した金属板が加圧変形し、その厚さが変化
している。これにより、上記部材1,2,3に各々厚さ
ばらつきがあったり、主電極板4,5に反りやうねりが
ある場合でも複数のチップ位置(a),(b),(c)間で
良好な加圧接触状態を確保して半導体素子を実装でき、
従って熱抵抗,電気抵抗のばらつきの少ない半導体装置
が実現できる。図1では主電極板5と中間電極板3に対
向して圧接される面に金網、もしくは凹凸加工した金属
板6を挟んだ例を示したが、この位置はもちろん他の接
触面、すなわち主電極板4と中間電極板2の間や素子1
と中間電極板2,3の間でも良く、また複数の界面に対
して同時に適用しても構わない。また電極間ごとに異な
る金網、もしくは凹凸加工した金属板を配置してももち
ろんよい。
【0012】図2には、電極板7と電極板8の間に設け
た金網9の加圧による変形過程のモデル図を示した。図
2(a)は大きな加圧変形が起こる前の接触した状態、
(b)は加圧変形途中の状態、(c)は加圧され変形が十
分に起った後の状態を示している。一方、図3には、二
つの電極板の間に金網を加圧接触させた場合の厚さ方向
の変形量、すなわち高さの変化量及び電気抵抗と加圧力
との関係を示した。
【0013】図2(a),図3(a)の状態では、荷重
が小さく金網の厚さ方向の変形量は少ない。電極板と金
網との間の接触電気抵抗は加圧力に大きく依存するた
め、電気抵抗値は加圧力を上げるにつれて大きく低下す
る。さらに大きな荷重がかけられると、図2(b),図
3(b)に示すように、電極板7と電極板8の間に設け
た金網9が大きく圧縮変形する。すなわち金網を構成す
る金属線(繊維)がつぶれて大きく変形し、金網の厚さ
が薄くなる。これは電極板7,8に接している金網の一
部分に荷重が集中し、この部分にかかる圧力が見かけの
圧力より非常に高くなるので金網が容易に圧縮変形を始
めることによる。また図14に示した緻密な金属箔(薄
板)の場合と異なり、金網には多くのすき間があるため
に、加圧を受けた金属の変形を空間的に拘束するものが
少なく、比較的容易に加圧変形できることによる。この
変形にともなって、電極板7および電極板8の表面と金
網9との接触面積が増大する。さらに変形が大きいの
で、金属表面の酸化被膜が破られて新生面での良好な接
触が得られる様になるため、この際にできる接触界面は
非常に密接にコンタクトした状態となっている。これら
の効果により、電気抵抗もさらに減少する。
【0014】金網9の変形が十分に起こった後では電極
板7,8と金網9とがかなりの面積で接触するようにな
るため、さらに荷重を増加しても面圧としてはあまり大
きくならず、さらに図15と同様の理由で変形抵抗が増
大してくるために、図2(c),図3(c)に示すように
変形量の変化は小さくなる。原理的には無限大の荷重を
加えられれば、界面が完全に埋める状態まで変形させる
ことも可能であるが、現実には荷重の制限等により完全
に埋めることは不可能で、未接触部分が多少残るが電気
抵抗への影響は小さく、十分小さな値が得られる。また
熱抵抗について測定した結果でも、電気抵抗の測定結果
とほぼ同等の挙動を示した。
【0015】本発明で言うところの金網とは、金属繊維
を各種の織り方で編んだシート状の板のほかに、カーボ
ン繊維等の導電性を有する繊維を用いたシート状の板
や、芯材が有機樹脂からなり、表面層が金属からなる複
合構造のシート材も含む。金属繊維の材質としては、
銅,アルミニウム,銀,金等の軟質で電気抵抗,熱抵抗
の小さな金属や、半田材等の非常に軟質の金属,ニッケ
ル,SUSなどの廉価で耐酸化性の優れた材質のもの、
またはインコネル等のNi基合金等で高温特性に優れた
もの等、適用対象に最も適した特性を有する材料を選択
できる。また必要荷重域での要求する変形量,電気抵抗
値,熱抵抗値に応じて、平織,綾織,平畳織,綾畳織等
の各種織り方や繊維径,目あらさ(メッシュ)等を最適
化して用いることが好ましい。一般に繊維径を太くすれ
ば変形量を増加させることが可能である。一方、変形の
起こる荷重域を制御するには、一般にメッシュを細かく
して電極板と接触する接触点の数を増やすことが有効で
ある。樹脂繊維に金属被覆した複合シート材では、弾性
変形量が金属繊維のシート材に比べて大きくできるた
め、弾性変形量が必要な用途には特に有効である。
【0016】一方、本発明で言うところの凹凸加工した
金属板とは、一般に金属板,金属箔,金属シートと言え
ば実質的に厚さが一様で緻密な板状のものを指すのに対
して、厚さが場所により異なるようにマクロな加工を施
した板状のものを指している。エキスパンドメタル,メ
ッシュメタル,グリッドメタル,スリットメタル,パン
チングメタル,エンボス加工板,デインプル加工板,波
板等の種々の呼び方で呼ばれる金属板等が含まれる。代
表的な形状の例として、図4には断面形状のモデル図
を、図5には外観写真の例((a)エキスパンドメタ
ル,(b)スリット加工板,(c)エンボス加工板)を
示す。
【0017】図6に凹凸加工した金属板の一例として、
波板10を加圧した場合の変形過程のモデル図を示し
た。図6(a)は大きな加圧変形が起こる前の接触した
状態、(b)は加圧変形途中の状態、(c)は加圧され
変形が十分に起った後の状態を示している。荷重を大き
くして行くと、板厚,材質,加工ピッチ,加工形状等で
決まるある加圧領域で電極板7と電極板8の間に設けた
波板10が大きく圧縮変形する。すなわち波形の凹凸加
工部分がつぶれて大きく変形し、波板10の厚さが薄く
なる。図15に示した緻密な金属箔(薄板)の場合と異
なり、凹凸加工を施した分だけ凹凸部周辺には多くのす
き間があるために、加圧を受けた金属の変形を空間的に
拘束するものが少なく、比較的容易に大きな加圧変形が
得られる。この変形にともなって、電極板7および電極
板8の表面と波板10との接触面積が増大する。さらに
変形が大きいために、金属表面の酸化被膜が破られて新
生面での良好な接触が得られる様になるため、この際に
できる接触界面は非常に密接にコンタクトした状態とな
っている。これらの効果により、電気抵抗,熱抵抗は大
きく減少する。波板10の変形が十分に起こった後では
電極板7,8と波板10とがかなりの面積で接触するよ
うになり、荷重を増加しても面圧としてはあまり大きく
ならず、さらに図15と同様に変形抵抗が増大してくる
ために、変形量の変化が小さくなる。
【0018】金属板の材質としては、前述と同様に銅,
アルミニウム,銀,金,半田材,ニッケル,SUS、ま
たはNi基合金等の各種合金類から、適用対象に最も適
した特性を有する材料を選択できる。また凹凸加工する
元の板の厚さ,凹凸加工の深さ,ピッチ等についても、
必要圧力域での要求する変形量,電気抵抗値,熱抵抗値
に応じて最適なものを選択できる。半導体装置の使用形
態に応じて、熱抵抗,電気抵抗の低減、または変形能の
向上のどちらを優先するかによって最適な材質,表面処
理を選択するのが好ましい。
【0019】変形量を特に大きく確保したい場合には、
金網、もしくは凹凸加工した金属板を複数の異なる電極
板間位置に配置する方法や、複数枚の金網、もしくは凹
凸加工した金属板を組合せて一つの電極板間に配置する
方法が好ましい。複数枚の金網、もしくは凹凸加工した
金属板を組合せて用いる場合には、あらかじめそれらを
一体化する前処理を施しておくことも有効である。
【0020】これらの材料は弾塑性変形能を有するた
め、変形後に除荷すると弾性変形分の戻りが見られる
が、ほぼ実装部品間の高さのばらつきに対応した塑成変
形分は保持される。再度加圧する場合には、この弾性変
形分を利用して同じ圧力で十分な接触が確保できる。
【0021】金網、もしくは凹凸加工した金属板とそれ
を挟む電極板との接触抵抗をより低減するための方法と
して、金網、もしくは凹凸加工した金属板の表面に金
網、もしくは凹凸加工した金属板材料より軟質、または
耐酸化性の良い金属層を印刷,めっき等の方法により形
成するのが好ましい。特に硬い金属材料や、酸化しやす
い金属の場合に有効である。例えば、Niの金網、もし
くは凹凸加工した金属板にAgやAuの軟質膜を形成し
たものや、CuやAlの金網、もしくは凹凸加工した金
属板にAgやAuの表面酸化防止膜を形成したものが用
いられる。さらに別の方法としては、金網、もしくは凹
凸加工した金属板の表面に緻密な金属箔を配置して一体
に成形する方法がある。この金属箔には、金網、もしく
は凹凸加工した金属板材料より軟質、または耐酸化性の
良い金属箔を用いたものがより有効である。例えば、C
uやAlの金網、もしくは凹凸加工した金属板表面にC
u,Al,Ag,Au等の箔を形成したものが用いられ
る。
【0022】高さの補正と電気抵抗,熱抵抗の低減を最
適に実現するために、電極間に金網、もしくは凹凸加工
した金属板だけでなく、軟質の金属箔と同時に配置して
もよい。例えば、上側の主電極板と中間電極板の間には
Au箔を挿入し、下側の主電極板と中間電極板の間には
金網、もしくは凹凸加工した金属板を挿入して、接触面
積が異なる場合にも同じ荷重でほぼ同等の変形量を確保
する方法も有効である。
【0023】図7は、IGBT11を用いたスイッチングデバ
イスと逆並列に接続したフライホイールダイオード(F
WD)12を組み込んだ逆導通型スイッチングデバイス
に適用した例を示したものである。図には、右端の圧接
型半導体装置の最外部から中央に向かった途中までの一
部断面を示している。IGBTチップ11には上面側の
第一主面のほぼ全面にエミッタ電極,下面側の第二主面
にはコレクタ電極が形成されており、さらに第一主面に
は制御用電極(ゲート電極)が形成されている。また、
FWD12には、シリコン基板の上面側にアノード電
極,下面側にカソード電極が形成されている。これらの
各半導体チップは、放熱と電気的接続を兼ねたMoから
なる一体型の中間電極14の上に配置され、さらにチッ
プごとに個別の中間電極13によりチップ上の各主電極
と接する形で配置される。これらがさらに第1の共通主
電極板(Cu)4と第2の共通主電極板(Cu)5に挟
まれている。さらにこの中間電極13と共通主電極板4
との間には、凹凸加工した金属板である銅の波板17が
挟まれている。中間電極板の表面にはAuめっき膜15
が約1μm形成され、共通電極板の表面にはNiめっき
膜16が1〜3μm形成されている。上記半導体チッ
プ、及び中間電極は枠24により互いに固定されてい
る。また、IGBTチップ11のゲート電極18からは
ワイヤボンド19により配線が引き出され、さらに中間
電極14上に形成されたゲート電極配線板20に接続さ
れる。上記一対の共通主電極板4,5の間は、セラミッ
ク製等の絶縁性の外筒21により外部絶縁され、さらに
共通主電極板と絶縁外筒の間を金属板22によりパッケ
ージ内部をシール封止したハーメチック構造となってい
る。ゲート電極配線は外筒21を貫通するシールされた
配線23によりパッケージ外に引き出されている。
【0024】上記の銅の波板17は、ピッチ1mm,板材
の厚さ0.3mm で、表面には薄いAuめっきを施したも
のを用いた。初期の凹凸部を含めた全体の厚さは0.6
mmであった。本実施例で実装された中間電極板の厚さ
ばらつきは最大100μmあったが、中間電極板14と
チップ11,12間に感圧紙を挟んで圧力分布を測定し
た結果、圧力差は小さく、ほぼ均一に加圧されているこ
とがわかった。
【0025】図8は、MOS制御型スイッチングデバイ
ス11とフライホイールダイオード12を組み込んだ逆
導通型スイッチングデバイスに適用した例を示したもの
である。これらの各半導体チップの下側の主電極(コレ
クタ,カソード)はAuとし、あらかじめAgめっき膜
15が2〜3μm形成された中間電極14と加熱加圧接
着されている。一方、各半導体チップの上側の主電極
(エミッタ,アノード)はAlとし、あらかじめAuめ
っき膜15が1〜2μm形成された中間電極13と接合
されている。本実施例では、表面にNiめっき膜16が
2〜4μm形成された第1の共通主電極板(Cu)4と
第2の共通主電極板(Cu)5の間に上記の中間電極と
半導体チップが一体化したものを並列に配置する。この
際、中間電極14と共通主電極板5との間に、凹凸加工
した金属板として一体のエキスパンドメタル板17を挟
んで、両共通主電極板4,5により全体を加圧した。
【0026】上記で用いたエキスパンドメタル板17
は、材質がAgで、金属板厚が約0.1mm,約300
0mesh,初期の凹凸部を含めた全体の厚さは約0.25m
m であった。本実施例で実装されたチップ位置毎の厚さ
ばらつきは最大80μmあったが、中間電極板13と共
通主電極板4間に感圧紙を挟んで圧力分布を測定した結
果、圧力差は小さく、ほぼ均一に加圧されていることが
わかった。
【0027】図9はゲート制御電極をチップから取り出
すためのピン25がチップの中央に形成された実装形態
の例を示している。図7と同様にIGBT11を用いたスイッ
チングデバイスと逆並列に接続したフライホイールダイ
オード(FWD)12を組み込んだ逆導通型スイッチン
グデバイスに適用した例を示した。これらの各半導体チ
ップの下側の主電極(コレクタ,カソード)はAu電極
とし、あらかじめAgめっき膜が2〜3μm形成された
中間電極14と加熱加圧接着されている。一方、中間電
極13の表面にはAuめっき膜15が2〜3μm形成さ
れ、各半導体チップと加圧接触されている。これらがさ
らに表面にAgめっき膜が2〜4μm形成されている第
1の共通主電極板(Cu)4と第2の共通主電極板(C
u)に挟まれている。高さばらつきを吸収するために、
金網を二重に重ねた複合金網17が、中央に穴のあいた
形状に加工されて、中間電極板13と共通電極板4の間
の、上記ピン25、およびピンの絶縁用部材26の周り
に配置される。この方法では個別の複合金網17は中央
のピンの絶縁用部材26によりその位置ずれを防止でき
るので、組立作業性等がよい。
【0028】金網を二重に重ねた複合金網は、金網を2
枚重ねた状態で金型により所定の形状にプレス打抜きを
行うことにより周辺部が一体化されており、一つの複合
金網部品として取り扱うことができる。
【0029】ゲート配線27は、第1の共通主電極板
(Cu)4に設けられた溝28に収納されてパッケージ
の外周部に引き出され、さらに配線29,23によりパ
ッケージ外部に取り出されている。接触抵抗をより一層
低減するために、本実施例ではCuの複合金網を用い、
さらにその表面にAuめっきを施した。これにより中間
電極板、および共通電極板との間の接触抵抗を大幅に低
減することができた。加圧力の小さい領域において、特
にこの効果が顕著であった。本実施例で実装したチップ
位置毎の厚さばらつきを最大200μmとしたが、中間
電極板14と共通主電極板5間に感圧紙を挟んで圧力分
布を測定した結果、圧力差は小さく、ほぼ均一に加圧さ
れていることがわかった。
【0030】上記の様に種類の異なる半導体チップを一
つのパッケージ内に並列実装する場合で、種類毎にその
厚さが大きく異なる場合には、チップ種に応じて中間電
極板の平均厚さを変えたものを準備しチップ厚さの大き
な違いを調整し、さらに本発明の金網、もしくは凹凸加
工した金属板による変形を主に中間電極板および半導体
チップの厚さのばらつきの吸収に用いる方法も有効であ
る。
【0031】図10は、GTOに適用した例を示す。半
導体素子基板31は、シリコン(Si)で構成され、内
部に少なくとも1つのPN接合を有している。半導体素
子基板31は、一方の主面にアルミニウム(Al)で構
成されたカソード電極及びゲート電極が形成され、他方
の主面にアルミニウム(Al)で構成されたアノード電
極が形成されている。カソード電極、及びアノード電極
の上側にはそれぞれモリブデン(Mo)からなる中間電
極板32,33が配置されている。中間電極板32,3
3と銅(Cu)の一対の外部主電極板4,5間に、Cu
の金網34,35を配置し、全体を加圧した。半導体素
子基板10の側面にはキャップ材36が配置されてい
る。半導体基板上のゲート電極には、ゲートリード37
の一部が接触配置され、その一部はゲート絶縁体38と
皿バネ39によりゲート電極に圧接されている。上記部
分はすべて絶縁体40,一対の外部電極4,5、及びフ
ランジ41により囲まれた機密パッケージ内に配置され
ている。ゲートリード37の他端部はシール構造を介し
て、絶縁体40の外部にゲート端子として導出される。
【0032】図11は、表面にAgの緻密な薄膜層を形
成したCuのパンチングメタル42をウエハサイズの半
導体素子31のカソード電極側と中間電極板32の間に
配置した例を示している。半導体素子31のアノード電
極側と共通電極板5の間にはそれぞれAgめっきを施し
たMoの金属箔43、および中間電極板33を配置し
た。パンチング銅板42により、べたのCu板よりも高
さばらつきを吸収でき、接触抵抗を下げることができ
た。
【0033】図12は半導体チップ1のコレクタ側電極
と主電極板5と間に中間電極板がない場合の例を示して
いる。半導体素子の加圧による破壊を防止するため、金
網、もしくは凹凸加工した金属板はエミッタ側の中間電
極板2と主電極板4と間に配置した。本実施例では凹凸
加工した金属板としてスリット加工したエンボス板44
を用いた。接触抵抗のより一層の低減、及びチップ保護
のためにチップ主電極と主電極板5と間には軟質金属の
箔45を挿入した。
【0034】従来、一般に共通電極板、及び中間電極板
の表面は接触抵抗を低減するためにその表面粗さ(Rma
x)を1μm以下に仕上げることが必要だったが、上記金
網、もしくは凹凸加工した金属板,軟質金属箔等を挟む
共通電極板、及び中間電極板の表面は最大表面粗さ(R
max)1μmを超える粗い凹凸状態でも、材料が表面凹凸
にあわせて変形し、接触面積がミクロに増大して接触抵
抗を低減できるので、加工コストの低減が図れる。
【0035】上記中間電極の材料としては、熱膨張係数
がSiと外部主電極材料の中間で、熱伝導性,電気伝導
性の良好な材料が用いられる。具体的にはタングステン
(W)やモリブデン(Mo)等の単体金属、またはそれら
を主たる構成材料とするCu−W,Ag−W,Cu−M
o,Ag−Mo,Cu−FeNi等の複合材料または合
金、さらには金属とセラミックスやカーボンとの複合材
料、たとえばCu/SiC,Cu/C,Al/SiC,
Al/AlN,Cu/Cu2O 等が好ましい。一方、主
電極には電気伝導性で熱伝導性の良い銅やアルミニウ
ム、またはそれらを主体とする合金類、たとえばCu−
Ag,Cu−Sn,Cu−Zr,Cu−Zr−Cr,C
u−Ni−Si−Zr等や、前述のような複合材料を使
用するのが好ましい。
【0036】本発明の実装方式は、もちろんダイオード
を含まないIGBT等のスイッチング半導体のみからな
る圧接型半導体装置にも用いることができる他、例えば
ダイオードチップのみを多数個上記の方法で圧接型パッ
ケージに実装することももちろん有効である。また、上
記実施例では、主としてIGBTを用いて説明したが、
本発明は少なくとも第一主面に第一の主電極と第二主面
に第二の主電極を有する半導体素子全般を対象としてお
り、IGBT以外の絶縁ゲート形トランジスタ(MOS
トランジスタ)や、IGCT(Insulated Gate Controll
ed Thyristor)などを含む絶縁ゲート形サイリスタ(M
OS制御サイリスタ)や、GTO,サイリスタ、及びダ
イオードなどに対しても同様に実施できる。また、Si
素子以外のSiC,GaNなどの化合物半導体素子に対
しても同様に有効である。
【0037】本発明の圧接型半導体装置では、大型化
(大容量化)しても安定した電極間の接触状態が得られ
るため、電気抵抗,熱抵抗の小さな半導体装置が得られ
る。従って、この圧接型半導体装置を用いることによ
り、変換器容積、及びコストを大幅に削減した大容量変
換器が実現できるようになる。図13に本発明によるIG
BTの圧接型半導体装置を主変換素子として電力用変換器
に応用した場合の1ブリッジ分の構成回路図を示す。主
変換素子となるIGBT素子50とダイオード素子51
が逆並列に配置され、これらがn個直列に接続された構
成となっている。これらIGBTとダイオードは、本発
明による多数の半導体チップを並列実装した圧接型半導
体装置を示している。上記図7〜図9の実施例の逆導通
型IGBT圧接型半導体装置の場合には図中のIGBT
チップとダイオードチップがまとめて一つのパッケージ
に収められた形となる。これにスナバ回路52、及び限
流回路が設けてある。図14は、図13の3相ブリッジ
を4多重した自励式変換器の構成を示したものである。
本発明の圧接型半導体装置は、複数個をその主電極板外
側と面接触する形で水冷電極を挟んで直列接続するスタ
ック構造と呼ぶ形に実装され、スタック全体を一括で加
圧する。本発明によれば、従来より低い加圧力でも均一
な接触が得られるので、上記スタック構造等を簡略化で
きるという効果もある。
【0038】本発明の圧接型半導体装置は、上記の例に
限らず電力系統に用いられる自励式大容量変換器やミル
用変換器として用いられる大容量変換器に特に好適で、
可変速揚水発電,ビル内変電所設備,電鉄用変電設備,
ナトリウム硫黄(NaS)電池システム,車両等の変換
器にも用いることができる。
【0039】
【発明の効果】本発明によれば、ウエハの大口径化によ
るパッケージの大型化や、大容量化に対応する素子の多
チップ並列化に伴って、ますます困難になる大面積域で
の均一圧接を比較的低圧力で簡単に実現することができ
る、すなわち接触面の高さのばらつきを十分に吸収し、
かつ接触界面での熱抵抗,電気抵抗を低減できる。
【図面の簡単な説明】
【図1】本発明の基本構成を示す断面図。
【図2】金網の加圧による変形過程を示すモデル図。
【図3】金網の厚さ方向の変形量、及び電気抵抗と加圧
力との関係を示した図。
【図4】凹凸加工した金属板の断面構造例を示す図。
【図5】凹凸加工した金属板の外観写真の例。
【図6】凹凸加工した金属板の加圧による変形過程を示
すモデル図。
【図7】IGBTに適用した本発明の実施例を示す図。
【図8】IGBTに適用した本発明の実施例を示す図。
【図9】IGBTに適用した本発明の実施例を示す図。
【図10】ウエハサイズ半導体素子に適用した本発明の
実施例を示す図。
【図11】ウエハサイズ半導体素子に適用した本発明の
実施例を示す図。
【図12】本発明の実施例を示す図。
【図13】本発明の半導体装置を用いた1ブリッジ分の
構成回路図。
【図14】図13の3相ブリッジを4多重した自励式変
換器の構成図。
【図15】従来方式で加圧した場合の軟質金属の変形挙
動を説明する図。
【符号の説明】
1…半導体素子、2,3,13,14,32,33…中
間電極板、4,5…主電極板、6,9,10,17,3
4,35,42,44…金網、もしくは凹凸加工した金
属板、7,8…電極板、11…IGBT、12…フライ
ホイールダイオード、15,16…金属めっき膜、18
…ゲート電極、19…ワイヤボンド、20…ゲート電極
配線板、21…絶縁性外筒、22…金属板、23…気密
貫通配線、24…枠、25…ピン、26…絶縁用部材、
27…ゲート配線、28…溝、29…配線、31…ウエ
ハサイズ半導体素子、36…キャップ材、37…ゲート
リード、38…ゲート絶縁体、39…皿バネ、40…絶
縁体、41…フランジ、43,45…金属箔、50…I
GBT素子、51…ダイオード素子、52…スナバ回
路、53…軟質金属シート、54,55…電極部材、5
6…摩擦力(摩擦抵抗)。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】両面に露出する一対の主電極板の間を絶縁
    性の外筒により外部絶縁した平型パッケージの中に、第
    一主面に少なくとも第一の主電極,第二主面に第二の主
    電極を有する少なくとも一つ以上の半導体素子を組み込
    んだ半導体装置であって、該半導体素子の主電極と該主
    電極板の間に金網、もしくは凹凸加工した金属板を配置
    することを特徴とする圧接型半導体装置。
  2. 【請求項2】両面に露出する一対の主電極板の間を絶縁
    性の外筒により外部絶縁した平型パッケージの中に、第
    一主面に少なくとも第一の主電極,第二主面に第二の主
    電極を有する少なくとも一つ以上の半導体素子を組み込
    んだ半導体装置であって、各半導体素子の主電極とこれ
    に対向する主電極板との間に導電性の中間電極板を介装
    し、さらに少なくとも一方の該中間電極板とこれに対向
    する主電極板間に金網、もしくは凹凸加工した金属板を
    配置することを特徴とする圧接型半導体装置。
  3. 【請求項3】前記金網、もしくは凹凸加工した金属板を
    配置する際、複数枚の金網、もしくは凹凸加工した金属
    板を組合せて用いることを特徴とする請求項1及び2記
    載の圧接型半導体装置。
  4. 【請求項4】前記金網、もしくは凹凸加工した金属板が
    Cu,Al,Ag,Au,Niまたはこれらを主成分と
    する合金からなることを特徴とする請求項1乃至3記載
    の圧接型半導体装置。
  5. 【請求項5】前記金網、もしくは凹凸加工した金属板の
    少なくとも一方の表面に、金網、もしくは凹凸加工した
    金属板の材料より軟質、または耐酸化性の良い緻密な金
    属層が形成されていることを特徴とする請求項1乃至4
    記載の圧接型半導体装置。
  6. 【請求項6】前記各半導体素子の主電極,中間電極板、
    及び主電極板のうち互いに対向する少なくとも一つの接
    触面間に、さらに軟質金属箔を介装することを特徴とす
    る請求項1乃至5記載の圧接型半導体装置。
  7. 【請求項7】前記中間電極、または主電極板の少なくと
    も一方の面に、軟質金属膜を形成することを特徴とする
    請求項1乃至6記載の圧接型半導体装置。
  8. 【請求項8】前記主電極板、及び中間電極板の少なくと
    も一面が最大表面粗さ(Rmax)1μmを超える粗い凹凸加
    工がなされていることを特徴とする請求項1乃至7記載
    の圧接型半導体装置。
  9. 【請求項9】前記半導体素子が第一主面に第一主電極と
    制御電極,第二主面に第二主電極を有する絶縁ゲート形
    素子であり、さらに同一の圧接型パッケージ内には第一
    主面に第一主電極,第二主面に第二主電極を有するフラ
    イホイールダイオードを、上記絶縁ゲート形素子と逆並
    列に複数個並置して組み込んだことを特徴とする請求項
    1乃至8記載の圧接型半導体装置。
  10. 【請求項10】前記半導体素子が、少なくとも一つのP
    N接合を有する1枚の半導体素子基板であることを特徴
    とする請求項1乃至8記載の圧接型半導体装置。
  11. 【請求項11】両面に露出する一対の主電極板の間を絶
    縁性の外筒により外部絶縁した平型パッケージの中に、
    第一主面に少なくとも第一の主電極,第二主面に第二の
    主電極を有する少なくとも一つ以上の半導体素子を組み
    込み、さらに該半導体素子と該主電極板の間に金網、も
    しくは凹凸加工した金属板を配置した圧接型半導体装置
    を主変換素子として用いたことを特徴とする電力変換
    器。
  12. 【請求項12】両面に露出する一対の主電極板の間を絶
    縁性の外筒により外部絶縁した平型パッケージの中に、
    第一主面に少なくとも第一の主電極,第二主面に第二の
    主電極を有する少なくとも一つ以上の半導体素子を組み
    込み、かつ各半導体素子の主電極とこれに対向する主電
    極板との間に導電性を有する中間電極板を介装し、さら
    に該中間電極板とこれに対向する主電極板間の少なくと
    も一方に金網、もしくは凹凸加工した金属板を配置した
    圧接型半導体装置を主変換素子として用いたことを特徴
    とする電力変換器。
JP22784798A 1998-01-15 1998-08-12 圧接型半導体装置、及びこれを用いた変換器 Expired - Fee Related JP3721795B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP22784798A JP3721795B2 (ja) 1998-01-22 1998-08-12 圧接型半導体装置、及びこれを用いた変換器
CN99100892A CN1236982A (zh) 1998-01-22 1999-01-12 压力接触型半导体器件及其转换器
KR1019990001060A KR19990067924A (ko) 1998-01-22 1999-01-15 압접형 반도체장치 및 이것을 사용한 컨버터
EP99100944A EP0932201A3 (en) 1998-01-22 1999-01-20 Press contact type semiconductor device and converter using same
CA002259846A CA2259846A1 (en) 1998-01-22 1999-01-21 Press contact type semiconductor device, and converter using same
US09/235,384 US6495924B2 (en) 1998-01-22 1999-01-22 Semiconductor device, including an arrangement to provide a uniform press contact and converter using same
US10/231,271 US6686658B2 (en) 1998-01-15 2002-08-30 Semiconductor device, including an arrangement to provide a uniform press contact and converter using same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1011898 1998-01-22
JP10-10118 1998-01-22
JP22784798A JP3721795B2 (ja) 1998-01-22 1998-08-12 圧接型半導体装置、及びこれを用いた変換器

Publications (2)

Publication Number Publication Date
JPH11274185A true JPH11274185A (ja) 1999-10-08
JP3721795B2 JP3721795B2 (ja) 2005-11-30

Family

ID=26345320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22784798A Expired - Fee Related JP3721795B2 (ja) 1998-01-15 1998-08-12 圧接型半導体装置、及びこれを用いた変換器

Country Status (1)

Country Link
JP (1) JP3721795B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093855A (ja) * 2000-09-18 2002-03-29 Toshiba Corp 半導体装置
WO2007141987A1 (ja) * 2006-06-07 2007-12-13 Mitsubishi Electric Corporation 熱抵抗体ならびにこれを用いた半導体装置および電気装置
JP2014093389A (ja) * 2012-11-02 2014-05-19 Honda Motor Co Ltd 圧接半導体装置
JP2014127535A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 半導体モジュール、及び半導体モジュールの製造方法
JP7088421B1 (ja) * 2021-06-14 2022-06-21 三菱電機株式会社 半導体装置および電力変換装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093855A (ja) * 2000-09-18 2002-03-29 Toshiba Corp 半導体装置
WO2007141987A1 (ja) * 2006-06-07 2007-12-13 Mitsubishi Electric Corporation 熱抵抗体ならびにこれを用いた半導体装置および電気装置
US8148812B2 (en) 2006-06-07 2012-04-03 Mitsubishi Electric Corporation Thermal resistor, semiconductor device using the same, and electric device
JP2014093389A (ja) * 2012-11-02 2014-05-19 Honda Motor Co Ltd 圧接半導体装置
JP2014127535A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 半導体モジュール、及び半導体モジュールの製造方法
JP7088421B1 (ja) * 2021-06-14 2022-06-21 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
JP3721795B2 (ja) 2005-11-30

Similar Documents

Publication Publication Date Title
KR19990067924A (ko) 압접형 반도체장치 및 이것을 사용한 컨버터
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US5585672A (en) Semiconductor module with an improved heat sink/insulation plate arrangement
JP3617306B2 (ja) 加圧接触型半導体装置、及びこれを用いた変換器
US20040089925A1 (en) Semiconductor device having radiation structure
JPH07221218A (ja) 半導体装置
WO2004030093A1 (en) Press pack power semiconductor module
US20120080799A1 (en) Semiconductor Module Comprising an Insert and Method for Producing a Semiconductor Module Comprising an Insert
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP3721795B2 (ja) 圧接型半導体装置、及びこれを用いた変換器
JPH10290000A (ja) 圧接型半導体装置
CN111937127A (zh) 功率半导体芯片上的材料减少的金属板
EP0788152B1 (en) Internal compression bonded semiconductor device with a chip frame enabling a longer creepage distance
JP2000068297A (ja) 加圧接触型半導体装置、及びこれを用いた変換器
WO2020241239A1 (ja) 半導体装置
JPH11186299A (ja) 加圧接触型半導体装置及びこれを用いた電力変換器
JPH1197463A (ja) 圧接型半導体装置
JPH10303228A (ja) 圧接型半導体装置
JP3307145B2 (ja) パワーチップキャリア及びこれを用いたパワー半導体装置
JP3394000B2 (ja) モジュール型半導体装置及びこれを用いた電力変換装置
JPH09237868A (ja) 半導体モジュール
JPH11186471A (ja) 多チップ並列実装型半導体装置
US5063436A (en) Pressure-contacted semiconductor component
CN117316901A (zh) 功率半导体模块装置和形成功率半导体模块装置的方法
JP2022038019A (ja) 半導体装置、半導体装置の製造方法及び電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040310

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050905

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees