JP2014127535A - 半導体モジュール、及び半導体モジュールの製造方法 - Google Patents

半導体モジュール、及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2014127535A
JP2014127535A JP2012281945A JP2012281945A JP2014127535A JP 2014127535 A JP2014127535 A JP 2014127535A JP 2012281945 A JP2012281945 A JP 2012281945A JP 2012281945 A JP2012281945 A JP 2012281945A JP 2014127535 A JP2014127535 A JP 2014127535A
Authority
JP
Japan
Prior art keywords
sintered
semiconductor device
semiconductor element
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012281945A
Other languages
English (en)
Other versions
JP5907861B2 (ja
Inventor
Yusuke Yasuda
雄亮 保田
Naoya Tokoo
尚也 床尾
Toshiaki Morita
俊章 守田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2012281945A priority Critical patent/JP5907861B2/ja
Publication of JP2014127535A publication Critical patent/JP2014127535A/ja
Application granted granted Critical
Publication of JP5907861B2 publication Critical patent/JP5907861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Powder Metallurgy (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】複数の半導体素子を加熱、加圧した場合であったとしても、各半導体素子間の加圧のむらを低減し、それぞれの半導体素子で十分な接合強度を得た半導体装置を提供する。
【解決手段】半導体装置は、第一の半導体素子１２０と、前記第一の半導体素子よりも厚い第二の半導体素子１１０と、配線層１３０が設けられた絶縁基板１４０と、を有し、前記第一の半導体素子と前記配線層１３０とは銀粉を用いて焼結された第一の焼結層１２１を介して接合され、前記第二の半導体素子と前記配線層１３０とは、前記銀粉よりも体積収縮率の大きい焼結金属を用いて焼結された第二の焼結層１１１を介して接合される。
【選択図】図１

Description

本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
インバータ等に用いられる半導体装置では、配線層が設けられた絶縁基板に半導体素子が搭載される。この半導体素子と配線層とを接合する際にはＳｎ-Ｐｂ系はんだ付け材料などが用いられていた。しかし、近年半導体装置の小型化・高密度化の要求から、配線層や接合層には数アンペア以上の電流が流れ、特にスイッチングする半導体素子では大きな発熱が生じる。そこで、従来のＳｎ-Ｐｂ系はんだ付け材料よりもより放熱性の良い材料や接合信頼性を向上させる材料が求められていた。
一方で、高い発熱と信頼性を有する材料として、粒子状金属合物を含む導電性組成物を用いた接合材料が知られている。特に、金属粒子の粒径が１００ｎｍ以下のサイズまで小さくした金属ナノ粒子では、構成原子数が少なくなり粒子の体積に対する表面積比が急激に増大し、融点や焼結温度がバルクの状態と比較して大幅に低下することが知られている。
この低温焼結機能を利用して、有機物で表面が被覆された平均粒径１００ｎｍ以下の金属粒子を接合材料として用いて、加熱により有機物を分解させて当該金属粒子同士を焼結させる接合方法が、特許文献１に開示されている。
また、特許文献２には、ナノ金属ペーストを用いて半導体素子を接合する際に加圧して接合する点について開示されている。
特開２００４−１０７７２８号公報 特開２００７−１０９８３３号公報
単一の半導体素子を加圧して接合する場合には特許文献２を用いることによって、当該半導体素子内で均一に接合できる可能性はある。しかし、複数チップを同時に加熱・加圧して接続しようとすると、複数の半導体素子の厚さがそれぞれ異なる場合には各半導体素子間で接合強度に差が出てしまう可能性がある。
そこで本発明は上記課題に鑑み、複数の半導体素子を加熱・加圧した場合であったとしても、各半導体素子間の加圧のむらを低減し、それぞれの半導体素子で十分な接合強度を得た半導体装置を提供することにある。
本発明にかかる半導体装置は、第一の半導体素子と、前記第一の半導体素子よりも厚い第二の半導体素子と、配線層が設けられた絶縁基板と、を有し、前記第一の半導体素子と前記配線層とは銀粉を用いて焼結された第一の焼結層を介して接合され、前記第二の半導体素子と前記配線層とは、前記銀粉よりも体積収縮率の大きい焼結金属を用いて焼結された第二の焼結層を介して接合されることを特徴とする。
本発明を実施することにより、複数の半導体素子を加熱・加圧した場合であったとしても、各半導体素子間の加圧のむらを低減し、それぞれの半導体素子で十分な接合強度を得た半導体装置を提供することができる。
本発明の半導体装置にかかる図を示すものである。 本発明の各接合材料の金属含有量・金属酸化物含有量と体積収縮率との関係を示す図である。 （ａ）〜（ｅ）は本発明の半導体装置の製造方法を示す図である。 図３（ｃ）から図３（ｄ）での加圧の変化を示す図である。 本発明にかかる半導体装置の（ａ）分解斜視図、及び（ｂ）Ａ−Ａ断面図である。
《第一の実施形態》
以下、本発明について具体的に説明する。まず図５を用いて、簡単に本発明に係る半導体装置１５０について説明する。
図５（ａ）は半導体装置１５０の斜視図である。放熱板１１５上に絶縁基板１４０が搭載されている。この絶縁基板１４０の上には配線層１３０（１３０ａ、１３０ｂ、１３０ｃ）が形成されており、当該配線層１３０ｂ上にダイオード１１０とＩＧＢＴ１２０とが搭載されている。ＩＧＢＴ１２０のゲート電極（不図示）はエミッタ電極（不図示）と同一面に形成され、当該ゲート電極は配線層１３０ａとワイヤボンディングで接続されている。
一方、ＩＧＢＴ１２０のエミッタ電極はバスバー１２２と接続され、当該バスバー１２２の一端は配線層１３０ｃと接続される構成となっている。
図５（ｂ）は図５（ａ）をＡ−Ａ断面を表す図である。絶縁基板１４０の一方の面には配線層１３０（１３０ａ、１３０ｂ、１３０ｃ）が設けられており、他方の面には裏面配線層１３１が設けられている。裏面配線層１３１は銀ペーストや焼結金属で構成された接続層１１４を介して放熱板１１５と接続される。この放熱板は銅などの熱伝導性の良い部材で構成されている。
一方、配線層１３０ｂとダイオード１１０のカソード電極側は焼結金属からなる接続層１１１を介して接続され、配線層１３０ｂとＩＧＢＴ１２０のコレクタ電極側は焼結金属から構成される接続層１２１と接続される。この部分の詳細については、後の説明で詳細に説明する。
また、ダイオード１１０のアノード電極側及び、ＩＧＢＴ１２０のエミッタ電極側はそれぞれ接続層１１６、接続層１１７を介してバスバー１２２に接続されている。また当該バスバー１２２のダイオード１１０及びＩＧＢＴ１２０が接続される側とは反対側は、配線層１３０ｃと接続層１１２を介して接続されている。
続いて、図１（ａ）及び（ｂ）を用いて本発明の特徴となる部分についてより詳細に説明をする。接続層１１１、１１２には放熱性の良い焼結金属材料を用いる。焼結金属材料を用いる場合には、半導体素子と配線層１３０との接合強度を向上させるため半導体素子を加圧しながら焼結を行なう。
ダイオード１１０の厚さＴ１とＩＧＢＴ１２０の厚さＴ２では、ダイオードの厚さＴ１の方が厚く構成されている。従って、図１（ａ）のように接続層２１１を同様の焼結材料で構成して、ダイオード１１０とＩＧＢＴ１２０を一括で配線層１３０に接続させようとするとＴ１とＴ２の差分分の隙間が生じてしまい、ＩＧＢＴ１２０が十分加圧されなくなってしまう。そうすると、ＩＧＢＴ１２０の接続層２１１の接合強度を向上させることができないという課題が発生する。
そこで本発明では図１（ｂ）に示すように、チップ厚の厚いダイオード１１０側に体積収縮率の大きな焼結接合材料を用いて接続層１１１を作成し、チップ厚の薄いＩＧＢＴ１２０側の接続層１２１は接続層１１１を構成する焼結接合材料よりも体積収縮率の小さい焼結接合材料を用いて作成する。このような構成にすることによって、焼結中に接続層１１１を形成する接合材料が収縮してダイオード１１０のアノード電極側の面とＩＧＢＴ１２０のエミッタ電極面が同一高さになり、均一に加圧することが可能となる。そのため、チップの厚さが異なっていたとしても加圧むらをなくすことが出来る。
以下、接合材料について説明する。
《接合材料》
（１）銀粉
平均粒径が１００ｎｍより大きく１０ｕｍ以下の銀粒子を用いることが可能である。この粒子は凝集を防ぐために有機物の分散剤を被覆しておくことが好ましい。このような分散剤としてはアルキルカルボン酸、アルキルアミン、アルキルチオールがある。
また、当該銀粉に加えて、金，銀，銅,白金，パラジウム，ロジウム，オスミウム，ルテニウム，イリジウム，鉄，錫，亜鉛，コバルト，ニッケル，クロム，チタン，タンタル，タングステン，インジウム，ケイ素，アルミニウムのいずれか１種類または少なくとも２種類以上の金属の合金からなる骨材を含んでいても良い。これらの骨材を含むことによって、ある程度の体積収縮率の調整が可能だからである。
（２）酸化銅粒子・酸化銀粒子
続いて、酸化物粒子の接合材料について説明する。当該酸化物粒子の接合材料では大きく分けて、金属前駆体粒子、有機物からなる還元剤、溶媒の３つを含んでいる。本発明では、金属前駆体粒子として平均粒径１ｎｍ〜５０μｍ以下の金属酸化物粒子を用いる。この金属酸化物粒子の具体的な例としては、酸化銀粒子、酸化銅粒子（酸化銅第一、酸化銅第二）、が挙げられる。
なお、この金属酸化物粒子は接合中に粒径１００ｎｍ以下の金属粒子が作成されるため、有機物で表面を保護した金属粒子の作製が不要であり、接合用材料の製造、接合プロセスの簡易化、及びコストダウンを図ることが可能である。
ここで、用いる金属前駆体粒子の粒径を１ｎｍ〜５０μｍとしたのは、金属粒子の平均粒径が５０μｍより大きくなると、接合中に粒径１００ｎｍ以下の金属粒子が作製されにくくなり、そのため粒子間の隙間が多くなってしまい緻密な接合層を得ることが困難になるからである。また、１ｎｍ以上としたのは、平均粒子が１ｎｍ以下の金属前駆体粒子を実際に作製することが困難なためである。本発明では、接合中に粒径が１００ｎｍ以下の金属粒子が作製されるため、金属前駆体粒子の粒径は１００ｎｍ以下とする必要はなく、金属粒子前駆体の作製，取り扱い性，長期保存性の観点からは粒径が１〜５０μｍの粒子を用いることが好ましい。また、より緻密な接合層を得るために粒径が１ｎｍ〜１００ｎｍの金属前駆体粒子を用いることも可能である。
金属粒子前駆体の含有量としては、接合材料中における全質量部において５０質量部を
超えて９９質量部以下とすることが好ましい。これは接合材料中にける金属含有量が多い
方が低温での接合後に有機物残渣が少なくなり、低温での緻密な焼成層の達成及び接合界
面での金属結合の達成が可能となり、接合強度の向上さらには高放熱性，高耐熱性を有す
る接合層とすることが可能になるからである。
続いて、有機物からなる還元剤の具体的な例について説明する。有機物からなる還元剤の大きな例としては上述したように、アルコール類、カルボン酸類、アミン類のいずれかが好ましい。
より具体的には、利用可能なアルコール基を含む化合物としては、アルキルアルコールが挙げられ、例えば、エタノール，プロパノール，ブチルアルコール，ペンチルアルコール，ヘキシルアルコール，ヘプチルアルコール，オクチルアルコール，ノニルアルコール，デシルルコール，ウンデシルアルコール，ドデシルアルコール，トリデシルアルコール，テトラデシルアルコール，ペンタデシルアルコール，ヘキサデシルアルコール，ヘプタデシルアルコール，オクタデシルアルコール，ノナデシルアルコール，イコシルアルコール、がある。さらには１級アルコール型に限らず、２級アルコール型，３級アルコール型、及びアルカンジオール，環状型の構造を有するアルコール化合物を用いることが可能である。それ以外にも、エチレングリコール，トリエチレングリコールなど多数のアルコール基を有する化合物を用いてもよく、また、クエン酸，アスコルビン酸，グルコースなどの化合物を用いてもよい。
また、利用可能なカルボン酸を含む化合物としてアルキルカルボン酸がある。具体例としては、ブタン酸，ペンタン酸，ヘキサン酸，ヘプタン酸，オクタン酸，ノナン酸，デカン酸，ウンデカン酸，ドデカン酸，トリデカン酸，テトラデカン酸，ペンタデカン酸，ヘキサデカン酸，ヘプタデカン酸，オクタデカン酸，ノナデカン酸，イコサン酸が挙げられる。また、上記アミノ基と同様に１級カルボン酸型に限らず、２級カルボン酸型，３級カルボン酸型、及びジカルボン酸，環状型の構造を有するカルボキシル化合物を用いることが可能である。
また、利用可能なアミノ基を含む化合物としてアルキルアミンを挙げることができる。例えば、ブチルアミン，ペンチルアミン，ヘキシルアミン，ヘプチルアミン，オクチルアミン，ノニルアミン，デシルアミン，ウンデシルアミン，ドデシルアミン，トリデシルアミン，テトラデシルアミン，ペンタデシルアミン，ヘキサデシルアミン，ヘプタデシルアミン，オクタデシルアミン，ノナデシルアミン，イコデシルアミンがある。また、アミノ基を有する化合物としては分岐構造を有していてもよく、そのような例としては、２−エチルヘキシルアミン，１，５ジメチルヘキシルアミンなどがある。また、１級アミン型に限らず、２級アミン型，３級アミン型を用いることも可能である。さらにこのような有機物としては環状の形状を有していてもよい。
また、用いる還元剤は上記アルコール，カルボン酸，アミンを含む有機物に限らず、アルデヒド基やエステル基，スルファニル基，ケトン基などを含む有機物、あるいはカルボン酸金属塩などの有機物を含有する化合物を用いても良い。カルボン酸金属塩は金属粒子の前駆体としても用いられるが、有機物を含有しているために、金属酸化物粒子の還元剤としても用いてよい。ここで、接合温度よりも低い融点を有する還元剤は接合時に凝集し、ボイドの原因となるが、例えば、カルボン酸金属塩などは接合時の加熱により融解しないため、ボイド低減のために用いることが可能である。カルボン酸金属塩以外にも有機物を含有する金属化合物であれば還元剤として用いても良い。
ここで、エチレングリコール，トリエチレングリコール等の２０〜３０℃において液体である還元剤は、酸化銀（Ａｇ2Ｏ）などと混ぜて放置すると一日後には銀に還元されてしまうため、混合後はすぐに用いる必要がある。一方、２０〜３０℃の温度範囲において固体であるミリスチルアルコール，ラウリルアミン，アスコルビン酸等は金属酸化物等と１ヵ月ほど放置しておいても大きくは反応が進まないため、保存性に優れており、混合後に長期間保管する場合にはこれらを用いることが好ましい。また、用いる還元剤は金属酸化物等を還元させた後には、精製された１００ｎｍ以下の粒径を有する金属粒子の保護膜として働くために、ある程度の炭素数があることが望ましい。具体的には、２以上で２０以下であることが望ましい。これは炭素数が２より少ないと、金属粒子が作製されると同時に粒径成長が起こり、１００ｎｍ以下の金属粒子の作製が困難になるからである。また、２０より多いと、分解温度が高くなり、金属粒子の焼結が起こりにくくなった結果、接合強度の低下を招くからである。
還元剤の使用量は金属粒子前駆体の全重量に対して１質量部以上で５０質量部以下の範囲であればよい。これは還元剤の量が１質量部より少ないと接合材料における金属粒子前駆体を全て還元して金属粒子を作製するのに十分な量ではないためである。また、５０質量部を超えて用いると接合後における残渣が多くなり界面での金属接合と接合銀層中における緻密化の達成が困難であるためである。さらに、還元剤が有機物のみから構成される場合には、４００℃までの加熱時における熱重量減少率が９９％以上であることが好ましい。これは、還元剤の分解温度が高いと接合後における残渣が多くなり、界面での金属接合と接合銀層中における緻密化の達成が困難であるためである。
金属粒子前駆体と有機物からなる還元剤の組み合わせとしては、これらを混合することにより金属粒子を作製可能なものであれば特に限定されないが、接合用材料としての保存性の観点から、常温で金属粒子を作製しない組み合わせとすることが好ましい。
また、接合材料中には比較的粒径の大きい平均粒径５０μｍ〜１００μｍの金属粒子を混合して用いることも可能である。これは接合中において作製された１００ｎｍ以下の金属粒子が、平均粒径５０μｍ〜１００μｍの金属粒子同士を焼結させる役割を果たすからである。また、粒径が１００ｎｍ以下の金属粒子を予め混合しておいてもよい。この金属粒子の種類としては、金，銀，銅があげられる。上記以外にも白金，パラジウム，ロジウム，オスミウム，ルテニウム，イリジウム，鉄，錫，亜鉛，コバルト，ニッケル，クロム，チタン，タンタル，タングステン，インジウム，ケイ素，アルミニウム等の中から少なくとも１種類の金属あるいは２種類以上の金属からなる合金を用いることが可能である。
この発明で用いられる接合材料は金属粒子前駆体と有機物からなる還元剤のみで用いてもよいが、ペースト状として用いる場合に溶媒を加えてもよい。混合後、すぐに用いるのであれば、メタノール，エタノール，プロパノール，エチレングリコール，トリエチレングリコール，テルピネオールのアルコール類等の還元作用があるものを用いてもよいが、長期間に保管する場合であれば、水，ヘキサン，テトラヒドロフラン，トルエン，シクロヘキサン、など常温での還元作用が弱いものを用いることが好ましい。また、還元剤としてミリスチルアルコールのように常温で還元が起こりにくいものを用いた場合には長期間保管可能であるが、エチレングリコールのような還元作用の強いものを用いた場合には使用時に混合して用いることが好ましい。
続いて、図２を用いて上述した各接合材料の体積収縮について説明する。図２は、上述した接合材料の体積収縮率と、金属含有量または金属酸化物の含有量の関係を示した図である。この場合のペースト用の溶剤はジエチレングリコールモノブチルエーテルとした。図示するように、銀粉（黒三角で示したデータ）の体積収縮率は、ペースト剤中の金属含有量が９５％の時にはおよそ、ペースト剤塗布時の厚さよりもおよそ４０％程度厚さが減少する。
一方、酸化銀（△で示したデータ）は、ペースト剤中の酸化銀含有量が９５％であった場合には、ペースト剤塗布時の厚さよりもおよそ５０％程度厚さが減少する。また、酸化銅（□で示したデータ）についても酸化銀とほぼ同様の体積収縮をする。この体積収縮の大きさは、酸化銀・酸化銅が還元されてそれぞれ銀と銅に変化することに起因する。
従って素子の厚さが厚いものに、ペースト塗布厚に対して体積収縮率の大きな酸化銀・酸化銅を用い、素子の厚さが薄いものに、ペースト塗布厚に対して体積収縮率が小さいものを使用することによって、焼結中に厚い素子と酸化銀からなるペースト剤との厚さと、薄い素子と銀粉からなるペースト剤との厚みが略同一となり、厚さの異なるそれぞれの半導体素子に対して、均一に加圧することが可能となる。
また、金属含有率が大きい場合には材料同士の体積収縮率の差分が大きく、半導体素子の厚さに多少ばらつきがある場合であっても、当該体積収縮率の差分により厚さ分を吸収可能であり、より各半導体素子で加圧むらを低減することが可能となる。具体的には金属含有量が９０％以上９９％以下である場合には酸化銀（または酸化銅）と銀粉との体積収縮率が大きいので好ましい。また金属含有率が金属含有量が９０ｗｔ％以上９９％ｗｔ以下である場合には、金属含有率が高いことに起因して焼結密度が高くなり、接合強度が向上するという効果がある。なお、ここで金属含有量が９０％ｗｔ以上としたのは、金属含有量が９０ｗｔ％以上で銀粉と酸化銀（または酸化銅）との体積収縮率の差が大きく開くからである。一方、金属含有量が９９ｗｔ％以下としたのは、全く有機物等を含まない場合（金属含有量が１００％の場合）には流動性や還元性の低下、凝集防止の観点からあまり好ましくないからである。
《接合方法》
図３を用いて、本発明の接合方法について説明する。まず、図３（ａ）のように、酸化銀からなるペースト剤１０１、及び銀粉からなるペースト剤１０２を絶縁基板１４０上に設けられた配線層１３０に塗布する。このとき、マスクなどを用いてペースト剤を塗布することによって、それぞれのペースト剤の厚さをＴ３として均一にして塗布する。
続いて、図３（ｂ）のように、酸化銀からなるペースト剤１０１の上に厚さＴ１のダイオード１１０を配置し、銀粉からなるペースト剤１０２の上に厚さＴ２のＩＧＢＴ１２０を配置する。
その後、図３（ｃ）に示すように、加圧板１６０でダイオード１１０及びＩＧＢＴ１２０を同時に加圧して加熱する。このとき、加圧当初は厚さの厚いダイオード１１０に力がかかり、厚さの薄いＩＧＢＴ１２０にはほぼ力がかからない状態となる。従って、ダイオード１１０側への熱が伝わり、ＩＧＢＴ１２０側のペースト剤１０２よりも先にダイオード１１０側のペースト剤１０１が収縮して、厚さがＴ３からＴ４になる。
この状態では図３（ｄ）に示すような状態となる。すなわち、ダイオード１１０の厚さＴ１とペースト剤１０１の厚さＴ４との和が、ＩＧＢＴ１２０の厚さＴ２とペースト剤１０２の厚さＴ３との和と同じになる。従って加圧板１６０がダイオード１１０とＩＧＢＴ１２０に均一に力がかかるようになる。
その後、図３（ｅ）に示すように、さらに焼結が進み、ダイオード１１０側のペースト剤１０１は完全に焼結して厚さＴ４よりも少し薄くなった厚さＴ５となり、ＩＧＢＴ１２０側のペースト剤１０２は完全に焼結して厚さＴ３よりも少し薄くなった厚さＴ６となり、ダイオード１１０とＩＧＢＴ１２０の接合が完了する。なお、このときの厚さは、Ｔ６＞Ｔ５となっている。また、接続層１１１と接続層１１２の空隙率については、接続層１１２の方が空隙率が小さい。そのため、ダイオード側の放熱性を良くできるため、ダイオード１１０自体をより小型なものにすることができる。
なお、図３（ｄ）に示す状態でペースト１０１は焼結が少し進んでいるため、Ｔ３からＴ４への収縮の方が、Ｔ４からＴ５への収縮よりも大きくなる。そのため、図３（ｄ）の状態から図３（ｅ）の状態に至るまでペースト１０１が収縮しすぎてしまい、ＩＧＢＴ１２０のみに力がかかり、ダイオード１１０に力がかからなくなるということは無い。
続いて、図４を用いてダイオード１１０とＩＧＢＴ１２０にかかる圧力を説明する。図４中の（ｃ）は図３（ｃ）の状態を、（ｄ）は図３（ｄ）の状態を、（ｅ）は図３（ｅ）の状態をそれぞれ示すものである。まず酸化銀粒子の還元反応が開始されるまではダイオード１１０に圧力がかかり、ＩＧＢＴ１２０には圧力がかからない状態となる（（ｃ）の領域）。そして酸化銀粒子の還元反応が開始される１４０℃に達すると、反応が進み体積収縮が起こり、ダイオード１１０が沈みはじめる。その後にダイオード１１０のアノード電極側とＩＧＢＴ１２０のエミッタ電極側が同じ高さになるとＩＧＢＴ１２０にも圧力がかかり始める（（ｄ）の領域）。そしてペースト剤の焼結が完全に完了するとダイオード１１０とＩＧＢＴ１２０にかかる圧力はそれぞれ同等のものとなる。
上述したような過程を経て焼結が進むことによって、図３（ｅ）に示すような接合層１１１、１２１が作成され、厚さの異なるチップ同士を一括に接合したとしても厚さの異なるチップを均一に接合することが可能となり、それぞれのチップで所望の接合強度を得る事ができる。
図３（ａ）〜（ｅ）の手順で接合を行なった後、ダイオード１１０及びＩＧＢＴ１２０の上面にペースト剤を塗布し、バスバー１２２を接合する。このときダイオード１１０とＩＧＢＴ１２０の高さが同じになっているため、ダイオード１１０上の接続層１１６とＩＧＢＴ１２０上の接続層１１７は同じペースト剤を用いた方が好ましい。
接続層１１６、１１７を形成する材料を同じにするとペースト剤の体積収縮率が同じであるため、バスバー１１２の上面から圧力をかけて焼結した場合にダイオード１１０側及びＩＧＢＴ１２０側の両方の均一の力がかけることができる。そのため、接合強度にむらがなくなるという利点がある。
以上、上述したようにチップ厚の厚い素子側に体積収縮率の大きな材料（例えば酸化銀）を用い、チップ厚の薄い素子側にチップ厚の厚い素子側に用いた材料よりも体積収縮率の小さな材料（例えば銀粉）を用いることによって、材料側の効果で加圧むらをなくすことが出来る。
《第二の実施形態》
第二の実施形態では図１（ｂ）の接続層１１２が銀粉で作成されたものの替わりに、銀ナノ粒子等のナノ粒子材料を用いて接続層が形成されている点が第一の実施形態と異なる。具体的に用いるナノ粒子の材料は下記の通りである。
（３）銀ナノ粒子・銅ナノ粒子・金ナノ粒子
平均粒径が１００ｎｍ以下の金属ナノ粒子を用いることが可能である。金属粒子を被覆する有機物としてはアルキルカルボン酸、アルキルアミン、アルキルチオールがある。
上記金属粒子としては金、銀、銅の３種類が挙げられる。３種類の金属とも放熱性が非常に高い。しかしコストを考えると、銀、銅を用いることが好ましい。
なお、（１）の銀粉と当該（３）の金属ナノ粒子は粉末のまま導電性接合材料は（１）の銀粉と当該（３）の金属ナノ粒子にそれぞれ分散材が加えられた構成（プラス他の金属粒子）のみで使用してもよいが、ペースト状の接合材料として用いる場合には沸点が３５０℃以下の溶媒を加えて用いてもよい。このような溶媒としては例えばアルコール類等が挙げられる。ここで、沸点３５０℃以下としたのは、接合温度のターゲットが２００〜２５０℃であるので、あまり沸点が高いと蒸発するのに時間が掛かりすぎるからであり、３５０℃を限度にするのが適当と考えられるからである。ただし、その温度を超える沸点を有するアルコール類等の有機物が絶対に不適かというとそうではない。用途によってはそのような有機物を用いても良いのはもちろんである。
利用可能なアルコール基を有する有機物としては、メタノール、エタノール、プロパノール、ブチルアルコール、ペンチルアルコール、ヘキシルアルコール、ヘプチルアルコール、オクチルアルコール、ノニルアルコール、デシルルコール、ウンデシルアルコール、
ドデシルアルコール、トリデシルアルコール、テトラデシルアルコール、ペンタデシルアルコール、ヘキサデシルアルコール、ヘプタデシルアルコール、オクタデシルアルコール、ノナデシルアルコール、イコシルアルコール、がある。また、ジエチレングリコール、
エチレングリコール、トリエチレングリコール、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノヘキシルエーテル、ジエチレングリコールジエチルエーテルなどのグリコール系を用いることができる。さらには１級アルコール型に限らず、２級アルコール型、３級アルコール型、及びアルカンジオール、環状型の構造を有するアルコール化合物を用いることが可能である。それ以外にも、テルピネオール、エチレングリコール、トリエチレングリコールを用いてより。これらの中でもグリコール系の溶媒を用いることが好ましい。これはグリコール系の溶媒は安価で、人体等に対する毒性も少ないからである。さらに、これらのアルコール系の溶媒は溶媒としてだけでなく、酸化銀に対する還元剤としても作用することが可能であるため、酸化銀粒子の量に対する還元剤として適度な量に調整して用いることができる。
また、上記アルコール基を含む有機物に限らず、カルボン酸、アミン、アルデヒド基やエステル基、スルファニル基、ケトン基などを含む有機物を用いることができる。さらには、上記のような官能基を有さない、トルエンや、炭化水素のみからなる有機物を用いてもよく、そのような例としてはヘキサン、シクロへキサンなどが挙げられる。このように用いる有機溶剤としては沸点が３５０℃以下であればよく、そのような中からは１種のみではなく、２種類以上の混合物を用いることが可能である。
焼結時に銀粉より粒径の小さいナノ粒子を用いることによって、ナノ粒子同士の接触面積が大きくなり、銀粉よりも接合強度が大きくなると言う利点がある。
《第三の実施形態》
第三の実施形態では図１（ｂ）の接続層１１１が酸化銀を還元して得られた焼結銀で作成されたものの替わりに、酸化銅を還元して得られた焼結銅を用いて接続層が形成されている点が第一の実施形態と異なる。
酸化銅は酸化銀と比較して、安く、耐マイグレーション性に優れると言う利点がある。従って、チップ厚さの厚いダイオード１１０側に当該酸化銀焼結銅を用いることによって、耐マイグレーション性を向上させ、信頼性が向上した半導体装置を提供することが可能となる。
以上、本発明の実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、前記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。さらに、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１１０ ダイオード
１１１、１２１ 焼結金属層
１２０ ＩＧＢＴ
１３０ 配線層
１４０ 絶縁基板

Claims (9)

  1. 第一の半導体素子と、
    前記第一の半導体素子よりも厚い第二の半導体素子と、
    配線層が設けられた絶縁基板と、を有する半導体装置において、
    前記第一の半導体素子と前記配線層とは銀粉を用いて焼結された第一の焼結層を介して接合され、
    前記第二の半導体素子と前記配線層とは、前記銀粉よりも体積収縮率の大きい焼結金属を用いて焼結された第二の焼結層を介して接合されることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第二の焼結層は、酸化銀粒子、酸化銅粒子、銀ナノ粒子、銅ナノ粒子を焼結して得られた焼結層であることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記第一の焼結層の空隙率は、前記第二の焼結層の空隙率よりも大きいことを特徴とする半導体装置。
  4. 請求項２に記載の半導体装置において、
    前記第一の焼結層は、金属含有率９０ｗｔ％以上９９ｗｔ％以下の前記銀粉を含んだペーストを用いて焼結されたことを特徴とする半導体装置。
  5. 請求項２または３に記載の半導体装置において、
    前記第二の焼結層は、金属含有率９０ｗｔ％以上９９ｗｔ％以下である前記酸化銀粒子、前記酸化銅粒子、前記銀ナノ粒子、または前記銅ナノ粒子のいずれかを含んだペーストを用いて焼結されたことを特徴とする半導体装置。
  6. 請求項１乃至３のいずれかに記載の半導体装置において、
    前記第一の焼結層には金，銀，銅,白金，パラジウム，ロジウム，オスミウム，ルテニウム，イリジウム，鉄，錫，亜鉛，コバルト，ニッケル，クロム，チタン，タンタル，タングステン，インジウム，ケイ素，アルミニウムのいずれか１種類または少なくとも２種類以上の金属の合金からなる骨材を含むことを特徴とする半導体装置。
  7. 第一の半導体素子と、前記第一の半導体素子よりも厚い第二の半導体素子と、
    配線層が設けられた絶縁基板と、を接合して半導体装置を製造する半導体装置の製造方法において、
    前記配線層に第一の焼結金属ペースト及び前記第一のペーストよりも体積収縮率の大きい第二の焼結金属ペーストを塗布する第一の工程と、
    前記第一の焼結金属ペーストの上に前記第一の半導体素子を搭載し、前記第二の焼結金属ペーストの上に前記第二の半導体素子を搭載する第二の工程と、
    前記第二の半導体素子にのみ所定温度まで圧力及び熱を加える第三の工程と、
    前記第一の半導体素子及び前記第二の半導体素子の両方に圧力及び熱を加えて前記配線層と接続させることを特徴とする半導体装置の製造方法。
  8. 請求項６に記載の半導体装置の製造方法において、
    前記第二の焼結金属ペーストは酸化銀または酸化銅のいずれかで構成されることを特徴とする半導体装置の製造方法。
  9. 請求項７に記載の半導体装置の製造方法において、
    前記所定の温度は、前記第二の焼結金属ペーストが還元される温度であることを特徴とする半導体装置の製造方法。
JP2012281945A 2012-12-26 2012-12-26 半導体モジュール、及び半導体モジュールの製造方法 Active JP5907861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012281945A JP5907861B2 (ja) 2012-12-26 2012-12-26 半導体モジュール、及び半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012281945A JP5907861B2 (ja) 2012-12-26 2012-12-26 半導体モジュール、及び半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2014127535A true JP2014127535A (ja) 2014-07-07
JP5907861B2 JP5907861B2 (ja) 2016-04-26

Family

ID=51406819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012281945A Active JP5907861B2 (ja) 2012-12-26 2012-12-26 半導体モジュール、及び半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5907861B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127536A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 複数の半導体素子を有する半導体装置
WO2016072517A1 (ja) * 2014-11-07 2016-05-12 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
EP3115128A1 (fr) * 2015-07-10 2017-01-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage
JP2017073529A (ja) * 2015-10-09 2017-04-13 三菱電機株式会社 半導体装置
DE112017005657T5 (de) 2016-11-10 2019-08-22 Denso Corporation Halbleitervorrichtung
JP2020161602A (ja) * 2019-03-26 2020-10-01 株式会社デンソー 半導体装置およびその製造方法
US11735493B2 (en) 2019-05-08 2023-08-22 Fujitsu Limited Conductive heat radiation film, method of manufacturing the same, and method of manufacturing electronic device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101136A (ja) * 1989-09-13 1991-04-25 Fujitsu Ltd 半導体チップの実装構造
JPH06224334A (ja) * 1993-01-26 1994-08-12 Hitachi Ltd マルチチップモジュール
JPH11274185A (ja) * 1998-01-22 1999-10-08 Hitachi Ltd 圧接型半導体装置、及びこれを用いた変換器
JPH11297929A (ja) * 1998-04-15 1999-10-29 Hitachi Ltd 加圧接触型半導体装置、及びこれを用いた変換器
JP2001267485A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd マルチチップモジュール
JP2003258172A (ja) * 2002-03-01 2003-09-12 Nec Corp マルチチップモジュールの組立方法
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
US20080179726A1 (en) * 2007-01-31 2008-07-31 Siliconware Precision Industries Co., Ltd. Multi-chip semiconductor package and method for fabricating the same
JP2008305838A (ja) * 2007-06-05 2008-12-18 Renesas Technology Corp 半導体装置及びその実装構造
JP2011035109A (ja) * 2009-07-31 2011-02-17 Nec Corp チップ部品接合装置、チップ部品接合方法
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101136A (ja) * 1989-09-13 1991-04-25 Fujitsu Ltd 半導体チップの実装構造
JPH06224334A (ja) * 1993-01-26 1994-08-12 Hitachi Ltd マルチチップモジュール
JPH11274185A (ja) * 1998-01-22 1999-10-08 Hitachi Ltd 圧接型半導体装置、及びこれを用いた変換器
JPH11297929A (ja) * 1998-04-15 1999-10-29 Hitachi Ltd 加圧接触型半導体装置、及びこれを用いた変換器
JP2001267485A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd マルチチップモジュール
JP2003258172A (ja) * 2002-03-01 2003-09-12 Nec Corp マルチチップモジュールの組立方法
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
US20080179726A1 (en) * 2007-01-31 2008-07-31 Siliconware Precision Industries Co., Ltd. Multi-chip semiconductor package and method for fabricating the same
JP2008305838A (ja) * 2007-06-05 2008-12-18 Renesas Technology Corp 半導体装置及びその実装構造
JP2011035109A (ja) * 2009-07-31 2011-02-17 Nec Corp チップ部品接合装置、チップ部品接合方法
JP2013045863A (ja) * 2011-08-24 2013-03-04 Elpida Memory Inc 半導体装置およびその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127536A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 複数の半導体素子を有する半導体装置
WO2016072517A1 (ja) * 2014-11-07 2016-05-12 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
JPWO2016072517A1 (ja) * 2014-11-07 2017-09-28 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
EP3115128A1 (fr) * 2015-07-10 2017-01-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage
FR3038535A1 (fr) * 2015-07-10 2017-01-13 Commissariat Energie Atomique Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage
DE102016214155B4 (de) 2015-10-09 2023-10-26 Mitsubishi Electric Corporation Halbleiteranordnung
JP2017073529A (ja) * 2015-10-09 2017-04-13 三菱電機株式会社 半導体装置
DE112017005657T5 (de) 2016-11-10 2019-08-22 Denso Corporation Halbleitervorrichtung
US10804237B2 (en) 2016-11-10 2020-10-13 Denso Corporation Semiconductor device
DE112017005657B4 (de) 2016-11-10 2023-04-20 Denso Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben
JP7180490B2 (ja) 2019-03-26 2022-11-30 株式会社デンソー 半導体装置およびその製造方法
JP2020161602A (ja) * 2019-03-26 2020-10-01 株式会社デンソー 半導体装置およびその製造方法
US11735493B2 (en) 2019-05-08 2023-08-22 Fujitsu Limited Conductive heat radiation film, method of manufacturing the same, and method of manufacturing electronic device

Also Published As

Publication number Publication date
JP5907861B2 (ja) 2016-04-26

Similar Documents

Publication Publication Date Title
JP5907861B2 (ja) 半導体モジュール、及び半導体モジュールの製造方法
JP5286115B2 (ja) 半導体装置及び接合材料
JP5006081B2 (ja) 半導体装置、その製造方法、複合金属体及びその製造方法
JP4895994B2 (ja) 金属粒子を用いた接合方法及び接合材料
JP5611537B2 (ja) 導電性接合材料、それを用いた接合方法、並びにそれによって接合された半導体装置
JP4737116B2 (ja) 接合方法
JP5023710B2 (ja) 半導体装置及びその製造方法
JP2011014556A (ja) 半導体装置とその製造方法
JP6349310B2 (ja) 金属接合用組成物
JP6302510B2 (ja) 接合用組成物及び接合構造体
JP6303392B2 (ja) 銀ペースト及びそれを用いた半導体装置、並びに銀ペーストの製造方法
JP5865240B2 (ja) 複数の半導体素子を有する半導体装置
WO2019021637A1 (ja) 金属接合積層体の製造方法
JP6163616B1 (ja) 接合用組成物
JP2012038790A (ja) 電子部材ならびに電子部品とその製造方法
JP2016032051A (ja) 接合材料、電子部品、電気製品及び接合方法
WO2015005372A1 (ja) 銀ナノ粒子を用いた半導体装置及びその製造方法
JP6070092B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP6040729B2 (ja) 半導体装置及び半導体装置の製造方法
JP5677685B2 (ja) 回路基板、及びそれを用いた半導体装置
JP2020029622A (ja) 接合用組成物
JP2017128782A (ja) ニッケル微粒子含有組成物及び接合材
JP6085724B2 (ja) 接合用組成物
JP2020029579A (ja) 導体の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160322

R150 Certificate of patent or registration of utility model

Ref document number: 5907861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150