JP2001267485A - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JP2001267485A
JP2001267485A JP2000076855A JP2000076855A JP2001267485A JP 2001267485 A JP2001267485 A JP 2001267485A JP 2000076855 A JP2000076855 A JP 2000076855A JP 2000076855 A JP2000076855 A JP 2000076855A JP 2001267485 A JP2001267485 A JP 2001267485A
Authority
JP
Japan
Prior art keywords
solder
groove
cooling
electronic components
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000076855A
Other languages
English (en)
Inventor
Toru Nishikawa
徹 西川
Kaoru Katayama
薫 片山
Takeshi Miitsu
健 三井津
Shiro Yamashita
志郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000076855A priority Critical patent/JP2001267485A/ja
Publication of JP2001267485A publication Critical patent/JP2001267485A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】はんだ固着伝熱方式の冷却法を採用したマルチ
チップモジュールにおいて、はんだ接合部の信頼性を維
持しつつ、冷却体と回路素子との間の伝熱経路に含まれ
る接触熱抵抗の抑制を図る。 【解決手段】キャップ型の冷却部品30は、複数の半導
体集積回路素子20の背面側から配線基板10の素子搭
載面10aにかぶせられている。冷却部品30の接合面
34には、配線基板10の素子搭載面10a内において
隣りあっている半導体集積回路素子20の間を通過する
溝36が形成されている。各溝36の溝底には、溝両側
の素子20の一方側と他方側とに溝内部を仕切る仕切り
壁37が形成されている。各半導体集積回路素子20の
メタライズ22に対向するメタライズ35の形成面に接
した溝内壁面にはメタライズ38が形成されている。こ
の溝内壁のメタライズ38は、溝縁部で溝外部のメタラ
イズ35から分離している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マルチチップモジ
ュールにおける冷却用部品の接合構造に係り、特に、冷
却用部品と複数の電子部品との接合部における過剰なは
んだの吸収構造に関する。
【0002】
【従来の技術】マルチチップモジュールに搭載されてい
る半導体集積回路素子(以下、回路素子と呼ぶ)の冷却法
として、(1)回路素子に密着させたフィン等の熱伝導体
から放熱させる自然空冷、(2)回路素子に密着させたフ
ィン等の熱伝導体に、ファンからの冷却風を吹き付ける
風冷、(3)回路素子に熱伝導体を介して冷却体を密着さ
せ、この冷却体内部の流路に冷却液(水等)を流す液冷、
の3つの方式が知られている。これらの冷却法のなかで
は、液冷方式がもっとも冷却性能が高い。
【0003】そして、このような冷却法の伝熱方式とし
ては、くし歯方式、熱伝導グリース(または接着剤伝熱
方式)、はんだ固着伝熱方式が知られている。熱伝導率
の高いはんだ(低融点金属)で熱伝導体に回路素子を固着
するはんだ固着伝熱方式は、これらの伝熱方式のなかで
冷却性能がもっとも高い。このはんだ固着伝熱方式を採
用したパッケージ構造は、例えば、USP532526
5号、特開昭60−253248号公報、特開昭54−
78982号公報、特開平6−77361号公報、特開
平6−21278号公報、特開平5−160306号公
報等に記載された技術において採用されている。
【0004】ところが、基板に搭載された複数の回路素
子の上面(基板と反対側の面)に熱伝導体をはんだで固着
する場合に、基板から各回路素子の上面までの高さにバ
ラツキがあると、各回路素子の上面と熱伝導体との間隙
寸法にバラツキが生じるため、すべての回路素子の上面
と熱伝導体との間に単に一定量のはんだを供給しただけ
では、いずれかの回路素子と熱伝導体の間から過剰なは
んだがはみだしてしまう。このような過剰なはんだのは
みだしは、はんだ接合部の信頼性を低下させる。板およ
び冷却部材のうちの少なくとも一方に、そり等の変形、
厚さのバラツキ、表面の凹凸等があっても同様である。
【0005】特開平5−160306号公報には、この
ような過剰なはんだを処理するための技術が記載されて
いる。具体的には、各回路素子の上面に面した貫通孔を
それぞれ熱伝導体にあけておくことによって、各回路素
子の上面と熱伝導体との間隙寸法のバラツキによって生
じた過剰なはんだを溶融中に貫通孔の内部に逃がすよう
にしている。
【0006】また、特開昭54−78982号公報およ
び特開平6−21278号公報にも、回路素子の上面に
対応する位置に貫通孔があけられた熱伝導体を用いる技
術が記載されている。ただし、これら2つの公報の記載
技術においては、各回路素子の上面と熱伝導体との間へ
のはんだの供給路としても貫通孔を利用している。
【0007】
【発明が解決しようとする課題】回路素子と冷却体とが
分離されたパッケージ構造においては、冷却体と回路素
子との間の伝熱経路に含まれる接触熱抵抗の増大が冷却
性能を低下させる。
【0008】ところが、特開平5−160306号公
報、特開昭54−78982号公報、特開平6−212
78号公報にそれぞれ記載されている技術においては、
熱伝導体を冷却体と回路素子との間に介在させる必要が
ある。そのうえ、この熱伝導体には複数の貫通孔があい
ているため、これらの貫通孔のすべてにはんだが完全に
充填され、かつ、冷却体との接触面が滑らかにされてい
なければ、熱伝導体と冷却体との間に隙間が形成されて
しまい、冷却体と回路素子との間の伝熱経路に含まれる
接触熱抵抗がますます増加することになる。そこで、特
開平6−21278号公報記載の技術においては、低粘
性の熱伝導材料(グリース等)を冷却体と熱伝導体との間
に介在させることによって、冷却体と回路素子との間の
伝熱経路に含まれる接触熱抵抗の抑制を図っている。
【0009】ところで、マルチチップモジュールに搭載
されている回路素子は、動作周波数の高速化に伴い発熱
量を増している。このため、冷却性能が最も高い液冷方
式にはんだ固着伝熱方式を適用した場合であっても、マ
ルチチップモジュールの回路素子の冷却法としてはさら
に冷却性能の向上が求められている。
【0010】そこで、本発明は、はんだ固着伝熱方式の
冷却法を採用したマルチチップモジュールにおいて、は
んだ接合部の信頼性を維持しつつ、搭載電子部品の冷却
効率をさらに向上させることを目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、マルチチップモジュールの冷却部品の接
合面に、前記基板内において隣り合っている電子部品の
間に位置する凹部を形成することとした。
【0012】
【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明に係る実施の一形態について説明する。
【0013】まず、本実施の形態に係るマルチチップモ
ジュールの構造について説明する。
【0014】図1に示すように、本マルチチップモジュ
ール100は、配線層(不図示)および電極層を含んだ多
層配線基板10、厚さtが異なる複数種類の半導体集積
回路素子20、複数の外部接続用ピン40、キャップ型
の冷却部品30を有している。これらは、以下のように
組み立てられている。
【0015】複数の半導体集積回路素子20は、多層配
線基板10の素子搭載面10a上に所定のレイアウトで
配置されている。これらの各半導体集積回路素子20の
一方の面(多層配線基板10と反対側の面:以下、背面
と呼ぶ)はメタライズ22で覆われている。また、それ
と反対側の面(多層配線基板10側の面:以下、正面と
呼ぶ)には複数のボンディングパッド(不図示)が形成さ
れている。そして、これらのボンディングパッド(不図
示)が、それぞれ、多層配線基板10の最上配線層(不図
示)にはんだ51によって接合されている。具体的に
は、複数の半導体集積回路素子20の正面側のボンディ
ングパッドにそれぞれはんだバンプ51を形成し、それ
らのはんだバンプ51をフェイスダウンで多層配線基板
10の最上配線層に重ね合わせてから、リフローはんだ
付け法によってはんだ付けしてある。
【0016】そして、複数の外部接続用ピン40は、そ
れぞれ、多層配線基板10の電極層(不図示)に、素子搭
載面10aの裏側からはんだ52で接合されている。
【0017】また、キャップ型の冷却部品30は、これ
らの半導体集積回路20の背面側から多層配線基板10
の素子搭載面10aにかぶせられている。そして、冷却
部品30の外周部32の端面32aが多層配線基板10
の素子搭載面10aの外周領域にはんだ50で封止され
ている。このような封止構造によって、キャップ型の冷
却部品30の内側面と多層配線基板10の素子搭載面1
0aとによって囲まれたキャビティ33が気密構造とな
り、その内部に収納されている複数の半導体集積回路素
子20および配線層が外部環境から保護されている。
【0018】このキャップ型の冷却部品30の内側面内
の領域のうち、半導体回路素子20の背面上の領域34
は、多層配線基板10の素子搭載面10aに適当な間隔
dをおいて相対している(以下、この領域34を接合面
34と呼ぶ)。この接合面34と各半導体回路素子20
の背面のメタライズ22との間は、はんだ53で接合さ
れている。なお、この接合構造については後述する。
【0019】そして、このキャップ型の冷却部品30の
内部には、各半導体集積回路素子20の背面上部を通過
する冷媒流路31が形成されている。これらの冷媒流路
31内部にはそれぞれ冷却媒体(例えば、冷却水等の冷
却液)が流される。動作中の各半導体集積回路素子20
から発生した熱は、はんだ53および冷却部品30によ
って形成された伝熱経路を介して冷却媒体へと伝わって
ゆく。これにより、動作中の半導体集積回路素子20が
冷却される。
【0020】このように、本実施の形態によれば、マル
チチップモジュール100において複数の半導体集積回
路素子20と冷却部品30とをはんだで直接接合したた
め、各半導体集積回路素子と冷却部品との間に伝熱板を
介在させた従来のマルチチップモジュールよりも、伝熱
経路に含まれる接触熱抵抗を抑制することができる。こ
のため、冷却性能が向上し、動作中の各半導体集積回路
素子20から効率よく放熱させることができる。
【0021】また、本実施の形態に係るマルチチップモ
ジュールの構造においては、冷却部品30と複数の半導
体集積回路素子20とが分離していないため、各半導体
集積回路素子から冷却部品までの伝熱経路に、グリース
等の熱伝導材料を介在させるべき隙間も生じない。
【0022】ところで、本実施の形態では、このように
複数の半導体集積回路素子20と冷却部品30とをはん
だ53で直接接合することとしているが(過剰なはんだ
を吸収するための貫通孔をあけた伝熱板を用いないこと
としているが)、各半導体集積回路素子20と冷却部品
30との間に収容しきれない過剰なはんだを冷却部品3
0の接合面34内に逃がすことによって、すべての半導
体集積回路素子20と冷却部品30との間に適切量のは
んだを充填している。つぎに、図3により、このような
冷却部品30の構造および半導体集積回路素子20との
接合構造について説明する。
【0023】冷却部品30の接合面34には、各半導体
集積回路素子20のメタライズ22に対向するメタライ
ズ35がそれぞれ形成されている。これら互いに対向す
るメタライズ22,35同士がそれぞれはんだ53で接
合される(図2参照)。
【0024】また、冷却部品30の接合面34には、隣
りあうメタライズ35の間を通過する溝36が形成され
ている。半導体集積回路素子20と冷却部品30の対向
メタライズ22,35同士がはんだ53で接合される
と、これらの溝36は、多層配線基板10の素子搭載面
内において隣りあっている半導体集積回路素子20の間
を通過することになる(図2参照)。また、各溝36の内
部には、溝両側のメタライズ35の一方側と他方側とに
溝内部を仕切る仕切り壁37が設けられている。このよ
うな溝36および仕切り壁37は、切削加工によって、
隣りあうメタライズ35の間に2本ずつ溝を入れること
によって形成される。
【0025】そして、各メタライズ35ごとに、その形
成面に接した溝内壁面(溝内側壁面および溝底面)にメタ
ライズ38が形成されている。ただし、この溝内壁のメ
タライズ38は、溝縁部36aで、溝外部のメタライズ
35から分離している。このように、半導体集積回路素
子20のメタライズ22との対向メタライズ35と、溝
内壁のメタライズ38とを分離させておくことによっ
て、半導体集積回路素子20のメタライズ22との対向
メタライズ35上へのむかえはんだの供給時に、溝内壁
のメタライズ38にまではんだがぬれてしまうのを防止
し、半導体集積回路素子20のメタライズ22との対向
メタライズ35上にだけむかえはんだを供給することが
できる(図4(a)参照)。
【0026】このような構造の冷却部品30を用いれ
ば、各半導体集積回路素子20のメタライズ22と冷却
部品30のメタライズ35との間隔を考慮することな
く、図4(a)に示すように、半導体集積回路素子20と
冷却部品30の対向メタライズ22,35にそれぞれ適
当量のむかえはんだ53a,53bを供給しておいて
も、図4(b)に示すように、はんだリフロー中に、はん
だ過供給となっている対向メタライズ22,35の間か
ら過剰なはんだだけがはみ出し、それが溝内壁のメタラ
イズ38にぬれひろがって溝36の内部へと流入する。
したがって、対向メタライズ22,35からはみ出した
過剰なはんだが、多層配線基板10の最上配線層と半導
体集積回路素子20のボンディングパッドとの接合部5
1への侵入するのを防止することができる。このため、
はんだリフロー中に半導体集積回路素子20のメタライ
ズ22と冷却部品30のメタライズ35の間からはんだ
がはみだしたとしてもショートが発生することはなく、
はんだ接合部の信頼性を維持することができる。
【0027】また、溝内部には仕切り壁37が設けられ
ており、この仕切り壁37が、半導体集積回路素子20
と冷却部品30の対向メタライズ22,35の間から流
れ出すはんだのストッパとして機能するため、半導体集
積回路素子20と冷却部品30の対向メタライズ22,
35の間からのはんだの流れだし過ぎを防止することが
できる。したがって、半導体集積回路素子20と冷却部
品30の対向メタライズ22,35との間がはんだ不足
となることもない。これによってもはんだ接合部の信頼
性が維持される。
【0028】なお、本実施の形態では、搭載素子の厚さ
が異なる場合を例に挙げているが、多層配線基板および
冷却部材のうちの少なくとも一方に、そり等の変形、厚
さのバラツキ、表面の凹凸等がある場合においても同様
な効果を得ることができる。
【0029】さて、前述したように、過剰なはんだが溜
る溝がメタライズ22の外部に確保された冷却部品30
を用いれば、半導体集積回路素子20のメタライズ22
と冷却部品30のメタライズ35の間からはんだがはみ
だしたとしてもショート等の不具合が起こることはな
い。
【0030】そこで、本実施の形態に係るマルチチップ
モジュール100の製造工程においては、従来のように
対向メタライズ間からのはんだのはみだし防止を図るの
ではなく、むしろ意図的に半導体集積回路素子20のメ
タライズ22と冷却部品30のメタライズ35の間から
はんだをはみださせることによって、半導体集積回路素
子20のメタライズ全面と冷却部品30のメタライズ全
面の間にはんだを隙間なく充填させることが望ましい。
例えば、多層配線基板10上の搭載されている半導体集
積回路素子20のうち、最も薄い半導体集積回路素子の
メタライズ22と冷却部品30のメタライズ35との間
隔(対向メタライズ22,35のうち、最も離れている対
向メタライズの間隔)にあわせて、すべての半導体集積
回路素子20と冷却部品30のメタライズ22,35に
ほぼ同量のむかえはんだ53a,53bを一律に供給し
ておけば、すべての半導体集積回路素子20のメタライ
ズ全面と冷却部品30のメタライズ全面の間にはんだを
隙間なく充填することができる。その結果、各対向メタ
ライズの全面が充分な量のはんだでしっかりと接合され
るため、伝熱経路上の隙間に起因する冷却性能の低下が
ほとんど発生しない。また、前述したように、多層配線
基板10の配線層と半導体集積回路素子20のボンディ
ングパッドとの接合部51へのはんだの侵入、半導体集
積回路素子20と冷却部品30の対向メタライズ22,
35の間のはんだ不足が防止されるため、はんだ接合部
の信頼性も維持される。また、半導体集積回路素子20
の各メタライズ22、冷却部品30の各メタライズ35
には、ほぼ同量のむかえはんだ53a,53bを一律に
供給しておくだけでよいため、各メタライズごとにむか
えはんだのはんだ量を計量する手間も省かれる。なお、
多層配線基板および冷却部材のうちの少なくとも一方
に、そり等の変形、厚さのバラツキ、表面の凹凸等の発
生が想定される場合には、むかえはんだ53a,53b
の供給量を一律に適当量に増加させればよい。
【0031】なお、本実施の形態に係るマイルチップモ
ジュールにおいては、溝内部については、溝内壁(溝側
壁面および溝底)にだけメタライズ38を形成している
が、図5に示すように、そのメタライズ38を仕切り壁
37の側面にまでおよぼしてもよい。そのようにするこ
とによって、溝側壁面および溝底から仕切り壁側面にお
よぶメタライズ38にはんだがぬれるため、より多くの
はんだを溝内部に収容することができるようになる。ま
た、溝側壁面および溝底から仕切り壁側面におよぶメタ
ライズ38にはんだがぬれることによる毛管現象が、対
向メタライズ22,35からはみ出した過剰なはんだを
溝36へと流れ込ませる駆動力を生じさせるため、多層
配線基板10の最上配線層と半導体集積回路素子20の
ボンディングパッドとの接合部51へのはんだの侵入を
より効果的に防止することができる。
【0032】また、本実施の形態では、仕切り壁37を
メタライズ35の形成面とほぼ同じ高さ(溝底からの高
さ)としているが、必ずしもこのように必要はない。例
えば、図6(a)に示すように、仕切り壁37をメタライ
ズ35の形成面よりも高くしてもよいし、図6(b)に示
すように、仕切り壁37をメタライズ35の形成面より
も低くしてもよい。また、溝の深さも、対向メタライズ
22,35の間隔等に応じて適宜に調整してもよい。ま
た、本実施の形態においては、半導体集積回路素子のメ
タライズの間に溝を設けているが、溝以外の形状の凹部
(穴等)を半導体集積回路素子のメタライズの間に設けて
もよい。
【0033】
【発明の効果】本発明によれば、はんだ固着伝熱方式を
冷却法として採用したマルチチップモジュールにおい
て、はんだ接合部の信頼性を維持しつつ、冷却体と回路
素子との間の伝熱経路に含まれる接触熱抵抗の抑制を図
ることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態に係るマルチチップモジ
ュールの断面図である。
【図2】図1の半導体集積回路素子と冷却部品との接合
部の拡大図である。
【図3】(a)は、本発明の実施の一形態に係る冷却部品
の部分断面図であり、(b)は、その接合面の部分図であ
る。
【図4】(a)は、はんだ付けまえのであり、(b)は、は
んだリフロー後の接合部の断面図である。
【図5】本実施の形態の一形態に係るマルチチップモジ
ュールにおける半導体集積回路素子と冷却部品との接合
部の拡大図である。
【図6】本発明の実施の一形態に係るマルチチップモジ
ュールの断面図である。
【符号の説明】
10…多層配線基板 20…半導体集積回路素子 22…半導体集積回路素子のメタライズ 30…冷却部品 31…冷媒流路 34…接合面 35,38…冷却部品のメタライズ 40…外部接続用ピン 50,51,52,53…はんだ 53a,53b…むかえはんだ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三井津 健 神奈川県秦野市堀山下1番地 株式会社日 立製作所エンタープライズサーバ事業部内 (72)発明者 山下 志郎 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 5F036 AA01 BA05 BA10 BA24 BB01 BC06 BD01 BE09

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板と、 前記基板に配置された複数の電子部品と、 前記複数の電子部品を挟んで前記基板に相対する接合面
    を有し、当該接合面に前記各電子部品がそれぞれはんだ
    付けされた冷却用部品とを備え、 前記接合面には、 前記基板内において隣り合っている電子部品の間に位置
    する凹部が形成されることを特徴とするマルチチップモ
    ジュール。
  2. 【請求項2】基板と、 前記基板に配置された複数の電子部品と、 前記複数の電子部品を挟んで前記基板に相対する接合面
    を有し、当該接合面に前記各電子部品がそれぞれはんだ
    付けされた冷却用部品とを備え、 前記接合面には、 前記基板内において隣り合っている電子部品の間に位置
    する凹部と、 前記凹部の内部を、当該凹部の両側の電子部品の一方側
    と他方側とに仕切る壁と、 が形成されることを特徴とするマルチチップモジュー
    ル。
  3. 【請求項3】請求項1または2記載のマルチチップモジ
    ュールであって、 前記複数の電子部品のなかには、 前記基板からの高さが他の電子部品と異なる1以上の電
    子部品が含まれることを特徴とするマルチチップモジュ
    ール。
  4. 【請求項4】請求項1、2および3のうちのいずれか1
    項に記載のマルチチップモジュールであって、 前記冷却用部品は、前記各電子部品ごとにそれぞれ、前
    記接合面内に、 当該電子部品に対向する母材金属面と、 当該母材金属面に接した凹部壁面に設けられ、かつ、当
    該凹部壁面の縁部において当該母材金属面と分離した凹
    部内金属面と、 を有することを特徴とするマルチチップモジュール。
  5. 【請求項5】基板に配置された複数の電子部品にはんだ
    付けされる、マルチチップモジュールの冷却用部品であ
    って、 前記複数の電子部品を挟んで前記基板に相対させるため
    の接合面を有し、 前記接合面には、 前記各電子部品がはんだ付けされる領域の間に位置した
    複数の凹部と、 前記各凹部の内部を、当該凹部の両側に配置される電子
    部品の一方の部品側と他方部品側とに仕切る壁と、 が形成されることを特徴とする、マルチチップモジュー
    ルの冷却用部品。
  6. 【請求項6】請求項5記載の、マルチチップモジュール
    の冷却用部品であって、 前記各電子部品ごとにそれぞれ、前記接合面内に、 当該電子部品をはんだ付けするためのはんだが供給され
    る母材金属面と、 当該母材金属面に接した凹部壁面に設けられ、かつ、当
    該凹部壁面の縁部において当該母材金属面から分離した
    溝内金属面と、 を有することを特徴とする、マルチチップモジュールの
    放熱用部品。
JP2000076855A 2000-03-17 2000-03-17 マルチチップモジュール Pending JP2001267485A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000076855A JP2001267485A (ja) 2000-03-17 2000-03-17 マルチチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000076855A JP2001267485A (ja) 2000-03-17 2000-03-17 マルチチップモジュール

Publications (1)

Publication Number Publication Date
JP2001267485A true JP2001267485A (ja) 2001-09-28

Family

ID=18594526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000076855A Pending JP2001267485A (ja) 2000-03-17 2000-03-17 マルチチップモジュール

Country Status (1)

Country Link
JP (1) JP2001267485A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177559A (ja) * 2009-01-30 2010-08-12 Taiyo Yuden Co Ltd 電子部品、およびその製造方法
JP2014127535A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 半導体モジュール、及び半導体モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177559A (ja) * 2009-01-30 2010-08-12 Taiyo Yuden Co Ltd 電子部品、およびその製造方法
JP2014127535A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 半導体モジュール、及び半導体モジュールの製造方法

Similar Documents

Publication Publication Date Title
US6114761A (en) Thermally-enhanced flip chip IC package with extruded heatspreader
TWI529877B (zh) 半導體裝置
US7768121B2 (en) Apparatus and methods for cooling semiconductor integrated circuit package structures
JP3196762B2 (ja) 半導体チップ冷却構造
EP1493186B1 (en) Heat spreader with down set leg attachment feature
US10978371B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR100232214B1 (ko) 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
JP2012191002A (ja) 半導体装置
JPH07170098A (ja) 電子部品の実装構造および実装方法
JP2861981B2 (ja) 半導体装置の冷却構造
TWI286832B (en) Thermal enhance semiconductor package
US20070096317A1 (en) Semiconductor device featuring electrode terminals forming superior heat-radiation system
JP2000332171A (ja) 発熱素子の放熱構造およびその放熱構造を有するモジュール
CA2154719A1 (en) Multi-chip module semiconductor device
JP4062157B2 (ja) 半導体モジュール実装構造
JP2001267485A (ja) マルチチップモジュール
CN113629028A (zh) 一种散热盖板及芯片
CN209949522U (zh) 电路板、电路板组件以及电子装置
JP7236930B2 (ja) 放熱装置
JP2000031360A (ja) マルチチップモジュール
US20230036995A1 (en) Power supply module and power device
JPH07321258A (ja) 半導体装置
CN215933570U (zh) 一种散热盖板及芯片
JP3460930B2 (ja) 電子回路パッケージ
JP2001156247A (ja) 半導体装置