JPH07321258A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07321258A JPH07321258A JP6109925A JP10992594A JPH07321258A JP H07321258 A JPH07321258 A JP H07321258A JP 6109925 A JP6109925 A JP 6109925A JP 10992594 A JP10992594 A JP 10992594A JP H07321258 A JPH07321258 A JP H07321258A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- semiconductor device
- thermal expansion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】半導体チップ実装基板の熱膨張率を抑えた冷却
効機構を有する半導体装置に関し、半導体チップ基板の
平面方向への熱膨脹を少なくしかつ半導体チップ実装面
から裏側への熱伝導を高めること。 【構成】半導体チップ５と冷却手段９との間に介在さ
れ、かつ、熱膨張抑制母材１ａと該熱膨張抑制母材１ａ
の一面から他面に貫通される熱伝導率部材１ｂ，１ｃを
含む。
効機構を有する半導体装置に関し、半導体チップ基板の
平面方向への熱膨脹を少なくしかつ半導体チップ実装面
から裏側への熱伝導を高めること。 【構成】半導体チップ５と冷却手段９との間に介在さ
れ、かつ、熱膨張抑制母材１ａと該熱膨張抑制母材１ａ
の一面から他面に貫通される熱伝導率部材１ｂ，１ｃを
含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、半導体チップが実装された基板の熱膨張率
を抑えた冷却効機構を有する半導体装置に関する。
り詳しくは、半導体チップが実装された基板の熱膨張率
を抑えた冷却効機構を有する半導体装置に関する。
【０００２】
【従来の技術】近年、半導体チップの高集積化、大型化
により、半導体チップにおける発熱量が大きくなってき
ている。そのような半導体チップを実装した半導体装置
では、半導体チップを安定して駆動させるために、半導
体チップで発生する熱を十分に放散させる必要がある。
その構造としては、半導体チップを放熱基板に直接ボン
ディングする場合に、放熱基板に熱伝導率の高い材料を
使用して半導体チップで発生した熱を放熱基板を介して
外部に効率良く放散させるものがある。
により、半導体チップにおける発熱量が大きくなってき
ている。そのような半導体チップを実装した半導体装置
では、半導体チップを安定して駆動させるために、半導
体チップで発生する熱を十分に放散させる必要がある。
その構造としては、半導体チップを放熱基板に直接ボン
ディングする場合に、放熱基板に熱伝導率の高い材料を
使用して半導体チップで発生した熱を放熱基板を介して
外部に効率良く放散させるものがある。
【０００３】しかし、熱伝導率が高い材料は一般に熱膨
脹率も高いので、半導体チップの放熱性を高めるために
熱導電率の高い放熱基板を使用すると新たな問題が生じ
る。たとえば、シリコンなどの半導体チップを熱伝導率
が高い銅基板上の薄膜回路にフリップチップ法により実
装すると、銅基板とシリコンチップの熱膨張率が異なる
ので、半導体チップ実装面において半導体チップと基板
の接合面方向の熱膨張量に差が生じる。そのため、半導
体チップの電極と薄膜回路の電極との接合面が離れた
り、応力により半導体チップにクラックが生じたりして
半導体装置の信頼性が損なわれることになる。
脹率も高いので、半導体チップの放熱性を高めるために
熱導電率の高い放熱基板を使用すると新たな問題が生じ
る。たとえば、シリコンなどの半導体チップを熱伝導率
が高い銅基板上の薄膜回路にフリップチップ法により実
装すると、銅基板とシリコンチップの熱膨張率が異なる
ので、半導体チップ実装面において半導体チップと基板
の接合面方向の熱膨張量に差が生じる。そのため、半導
体チップの電極と薄膜回路の電極との接合面が離れた
り、応力により半導体チップにクラックが生じたりして
半導体装置の信頼性が損なわれることになる。
【０００４】したがって、半導体チップを実装する基板
としては、熱伝導率が高くかつ熱膨張率が低い材料が好
ましいが、そのような特性を有する材料は単体では存在
しない。そのため、熱膨脹率や熱伝導率が異なる複数種
類の金属からなる多層基板を使用する方法が採用されて
いる。図６は、そのような多層基板に半導体チップが実
装された半導体装置の一部を示す断面図であり、銅層１
０ａ、インバー層１０ｂ（FeNi系合金）および銅層１０
ｃを張り合わし延圧した基板１０の一方の面に、絶縁層
２を介して薄膜回路３が積層され、その薄膜回路３上の
電極４に半導体チップ５がハンダ６によってフリップチ
ップ接続されている。この半導体チップ５の実装部は金
属などの封止キャップ７で覆われ内部が封止剤８で満た
されて、気密封止されている。また、基板１の他方の面
は、放熱フィン９に接着されている。
としては、熱伝導率が高くかつ熱膨張率が低い材料が好
ましいが、そのような特性を有する材料は単体では存在
しない。そのため、熱膨脹率や熱伝導率が異なる複数種
類の金属からなる多層基板を使用する方法が採用されて
いる。図６は、そのような多層基板に半導体チップが実
装された半導体装置の一部を示す断面図であり、銅層１
０ａ、インバー層１０ｂ（FeNi系合金）および銅層１０
ｃを張り合わし延圧した基板１０の一方の面に、絶縁層
２を介して薄膜回路３が積層され、その薄膜回路３上の
電極４に半導体チップ５がハンダ６によってフリップチ
ップ接続されている。この半導体チップ５の実装部は金
属などの封止キャップ７で覆われ内部が封止剤８で満た
されて、気密封止されている。また、基板１の他方の面
は、放熱フィン９に接着されている。
【０００５】このような構成において、半導体チップ５
から放散する熱は、ハンダ６、電極４、薄膜回路３、絶
縁層２、基板１０を介して放熱フィン９に伝達して放散
される。半導体チップ５からの熱が基板１０に伝達する
と、膨脹率の高い銅層１０ａおよび１０ｃは基板１０の
横方向に膨脹しようとするが、銅層１０ａおよび１０ｃ
の間に熱膨張率の低いインバー層１０ｂが挟み込まれて
張り合わされているため、基板１０横方向への熱膨脹が
抑制される。したがって、基板１０の熱膨張率を低く抑
えることができ、半導体チップ５の熱膨張率との差を少
なくして、半導体チップ５の接合の剥がれなどの不都合
を回避することができる。
から放散する熱は、ハンダ６、電極４、薄膜回路３、絶
縁層２、基板１０を介して放熱フィン９に伝達して放散
される。半導体チップ５からの熱が基板１０に伝達する
と、膨脹率の高い銅層１０ａおよび１０ｃは基板１０の
横方向に膨脹しようとするが、銅層１０ａおよび１０ｃ
の間に熱膨張率の低いインバー層１０ｂが挟み込まれて
張り合わされているため、基板１０横方向への熱膨脹が
抑制される。したがって、基板１０の熱膨張率を低く抑
えることができ、半導体チップ５の熱膨張率との差を少
なくして、半導体チップ５の接合の剥がれなどの不都合
を回避することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、高熱伝導率で高膨脹率の金属層の間に
低熱膨張率の金属層を張り合わせることにより、基板横
方向への熱膨脹を抑制することはできるが、挟み込まれ
た低熱膨脹率の金属層は熱伝導率も低いために、半導体
チップから放散される熱を放熱フィンへ十分に伝達でき
ないという問題があった。
半導体装置では、高熱伝導率で高膨脹率の金属層の間に
低熱膨張率の金属層を張り合わせることにより、基板横
方向への熱膨脹を抑制することはできるが、挟み込まれ
た低熱膨脹率の金属層は熱伝導率も低いために、半導体
チップから放散される熱を放熱フィンへ十分に伝達でき
ないという問題があった。
【０００７】つまり、図６に示したような従来の半導体
装置の熱伝達経路中、半導体チップ５からの熱は熱伝導
率の高い銅層１０ａまでは良く伝達されるが、次のイン
バー層１０ｂは熱伝導率が低いため、熱伝達の障壁とな
っている。したがって、インバー層１０ｂが半導体チッ
プ５の放熱が制限され、半導体チップ５からの放熱が不
十分になり、半導体装置の特性を低下させる原因になっ
ていた。
装置の熱伝達経路中、半導体チップ５からの熱は熱伝導
率の高い銅層１０ａまでは良く伝達されるが、次のイン
バー層１０ｂは熱伝導率が低いため、熱伝達の障壁とな
っている。したがって、インバー層１０ｂが半導体チッ
プ５の放熱が制限され、半導体チップ５からの放熱が不
十分になり、半導体装置の特性を低下させる原因になっ
ていた。
【０００８】本発明はこのような問題に鑑みてなされた
ものであって、半導体チップなどを基板に実装した半導
体装置において、基板の平面方向への熱膨脹を少なくし
かつ半導体チップ実装面から裏側への熱伝導を高めるこ
とにより、信頼性を損なうことなく、基板に実装された
半導体チップの放熱性を高めることを目的とする。
ものであって、半導体チップなどを基板に実装した半導
体装置において、基板の平面方向への熱膨脹を少なくし
かつ半導体チップ実装面から裏側への熱伝導を高めるこ
とにより、信頼性を損なうことなく、基板に実装された
半導体チップの放熱性を高めることを目的とする。
【０００９】
【課題を解決するための手段】上記した課題は、図１〜
４に例示するように、半導体チップ５と冷却手段９との
間に介在され、かつ、熱膨張抑制母材１ａと該熱膨張抑
制母材１ａの一面から他面に貫通される熱伝導率部材１
ｂ，１ｃとを備えた基板１を有することを特徴とする半
導体装置により解決する。
４に例示するように、半導体チップ５と冷却手段９との
間に介在され、かつ、熱膨張抑制母材１ａと該熱膨張抑
制母材１ａの一面から他面に貫通される熱伝導率部材１
ｂ，１ｃとを備えた基板１を有することを特徴とする半
導体装置により解決する。
【００１０】または、図１〜４に例示するように、電極
を有する半導体チップ５１、５２と、前記半導体チップ
５１、５２の電極に接続する配線を形成した配線層３
と、前記半導体チップ５１、５２および前記配線層３を
実装するための基板であって、熱膨張率抑制母材１ａの
一面から他面に熱伝導率部材１ｂ，１ｃを貫通させてな
る基板１とを有することを特徴とする半導体装置により
解決する。
を有する半導体チップ５１、５２と、前記半導体チップ
５１、５２の電極に接続する配線を形成した配線層３
と、前記半導体チップ５１、５２および前記配線層３を
実装するための基板であって、熱膨張率抑制母材１ａの
一面から他面に熱伝導率部材１ｂ，１ｃを貫通させてな
る基板１とを有することを特徴とする半導体装置により
解決する。
【００１１】または、前記基板１において前記半導体チ
ップ５１の下に位置する前記熱伝導率部材１ｃの平面形
状が、前記半導体チップ５１の平面形状とほぼ等しいこ
とを特徴とする半導体装置により解決する。または図２
〜４に例示するように、前記半導体チップ５１、５２
は、前記半導体チップ５１、５２の電極形成面と反対の
面が前記基板１に絶縁膜１１を介してダイボンディング
されていることを特徴とする半導体装置により解決す
る。
ップ５１の下に位置する前記熱伝導率部材１ｃの平面形
状が、前記半導体チップ５１の平面形状とほぼ等しいこ
とを特徴とする半導体装置により解決する。または図２
〜４に例示するように、前記半導体チップ５１、５２
は、前記半導体チップ５１、５２の電極形成面と反対の
面が前記基板１に絶縁膜１１を介してダイボンディング
されていることを特徴とする半導体装置により解決す
る。
【００１２】または、図４に例示するように、フィルム
状に形成された前記配線層３２が前記基板１上の前記半
導体チップ５２を覆い、かつ前記半導体層３２の電極と
前記半導体チップ５２の電極とが配線接続されているこ
とを特徴とする半導体装置により解決する。または、前
記基板１のうちの前記半導体チップ実装面と反対の面が
冷却手段９に装着されていることを特徴とする半導体装
置により解決する。
状に形成された前記配線層３２が前記基板１上の前記半
導体チップ５２を覆い、かつ前記半導体層３２の電極と
前記半導体チップ５２の電極とが配線接続されているこ
とを特徴とする半導体装置により解決する。または、前
記基板１のうちの前記半導体チップ実装面と反対の面が
冷却手段９に装着されていることを特徴とする半導体装
置により解決する。
【００１３】または、前記熱膨張抑制母材１ａは、FeNi
系合金、FeCoCr系合金、FeB系合金、CrFeMn系合金、MnG
e系合金のいずれかから形成されることを特徴とする半
導体装置により解決する。または、前記熱伝導率部材１
ｂ，１ｃは、銅またはアルミニウムからなることを特徴
とする半導体装置により解決する。
系合金、FeCoCr系合金、FeB系合金、CrFeMn系合金、MnG
e系合金のいずれかから形成されることを特徴とする半
導体装置により解決する。または、前記熱伝導率部材１
ｂ，１ｃは、銅またはアルミニウムからなることを特徴
とする半導体装置により解決する。
【００１４】
【作 用】本発明によれば、半導体チップを実装する基
板として、インバーなどの低熱膨張率材料を母材とし、
その母材に前記半導体チップの実装面に対して垂直方向
に延在する銅などの高熱伝導率部材が埋め込まれた複合
基板を使用する。これにより、半導体チップで生じる熱
は、複合基板中の高熱伝導率部材を通じて冷却手段に伝
達される。また、銅などの高熱伝導率部材は熱により膨
脹しようとするが、周囲を低熱膨張率の母材で囲まれて
いるため熱膨張が抑制され、基板全体としては横方向の
熱膨張を低く抑えることができる。
板として、インバーなどの低熱膨張率材料を母材とし、
その母材に前記半導体チップの実装面に対して垂直方向
に延在する銅などの高熱伝導率部材が埋め込まれた複合
基板を使用する。これにより、半導体チップで生じる熱
は、複合基板中の高熱伝導率部材を通じて冷却手段に伝
達される。また、銅などの高熱伝導率部材は熱により膨
脹しようとするが、周囲を低熱膨張率の母材で囲まれて
いるため熱膨張が抑制され、基板全体としては横方向の
熱膨張を低く抑えることができる。
【００１５】したがって、このような複合基板に半導体
チップを実装して半導体装置を構成することにより、半
導体チップで生じる熱を効率よく放散することができ
る。また、基板横方向の熱膨張率が低くなって半導体チ
ップの熱膨張率との差が少なくなるので、半導体チップ
の接続不良の発生を防ぐことがきる。また、複合基板に
おいて半導体チップの真下に位置する高熱伝導率部材の
平面形状を半導体チップの形状とほぼ同じにすることに
より熱が伝達しやすくなるので、半導体チップから熱を
さらに効率良く放散することができる。
チップを実装して半導体装置を構成することにより、半
導体チップで生じる熱を効率よく放散することができ
る。また、基板横方向の熱膨張率が低くなって半導体チ
ップの熱膨張率との差が少なくなるので、半導体チップ
の接続不良の発生を防ぐことがきる。また、複合基板に
おいて半導体チップの真下に位置する高熱伝導率部材の
平面形状を半導体チップの形状とほぼ同じにすることに
より熱が伝達しやすくなるので、半導体チップから熱を
さらに効率良く放散することができる。
【００１６】また、半導体チップの電極形成面の反対側
の面を複合基板にダイボンディングすることにより半導
体チップと基板との密着性が向上し、半導体チップから
の熱伝達効率が良くなり放熱性を高めることができる。
またその際、まずフィルム状に形成した配線層に半導体
チップをフリップチップ接続し、次にその半導体チップ
が接続されたフィルムを一括して複合基板に実装するこ
とにより、半導体チップの複合基板への実装が容易にな
り半導体装置の製造が簡略化される。
の面を複合基板にダイボンディングすることにより半導
体チップと基板との密着性が向上し、半導体チップから
の熱伝達効率が良くなり放熱性を高めることができる。
またその際、まずフィルム状に形成した配線層に半導体
チップをフリップチップ接続し、次にその半導体チップ
が接続されたフィルムを一括して複合基板に実装するこ
とにより、半導体チップの複合基板への実装が容易にな
り半導体装置の製造が簡略化される。
【００１７】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （第１の実施例）図１は、本発明の第１の実施例に係る
半導体装置の一部を示す断面図である。母材１ａと熱伝
導部材１ｂからなる基板１上に、絶縁膜２を介して薄膜
回路３が積層され、その薄膜回路３の電極４に半導体チ
ップ５のバンプ（ハンダ）６がフリップチップ接続され
ている。この半導体チップ５の実装部分は金属製のキャ
ップ７で覆われ、内部はシリコン樹脂などの封止材８が
充填されている。また、基板１の下面は合金からなる放
熱フィン（冷却手段）９に接着されている。
いて説明する。 （第１の実施例）図１は、本発明の第１の実施例に係る
半導体装置の一部を示す断面図である。母材１ａと熱伝
導部材１ｂからなる基板１上に、絶縁膜２を介して薄膜
回路３が積層され、その薄膜回路３の電極４に半導体チ
ップ５のバンプ（ハンダ）６がフリップチップ接続され
ている。この半導体チップ５の実装部分は金属製のキャ
ップ７で覆われ、内部はシリコン樹脂などの封止材８が
充填されている。また、基板１の下面は合金からなる放
熱フィン（冷却手段）９に接着されている。
【００１８】薄膜回路３は、ポリイミドなどの多層構造
の低誘電率樹脂層にリソグラフィー法などにより配線パ
ターンが形成されたものである。絶縁膜２は、薄膜回路
３を基板１から絶縁しかつ接着するためのものであり、
ポリイミドなどの低誘電率で、かつ薄膜回路３の材料と
基板１の材料との接着性が優れたものが好ましい。基板
１は、インバー (FeNi系合金) などの低熱膨脹率の母材
１ａ中に、銅などの熱伝導部材１ｂが半導体チップ５の
実装面と垂直方向に埋め込まれている。これにより、基
板１において、複数の熱伝導部材１ｂが母材１ａを基板
１の厚さ方向に貫通しており、熱伝導部材１ｂは母材１
ａに取り囲まれるように構成されている。したがって、
基板１の両面には熱伝導部材１ｂの両端が露出してい
る。
の低誘電率樹脂層にリソグラフィー法などにより配線パ
ターンが形成されたものである。絶縁膜２は、薄膜回路
３を基板１から絶縁しかつ接着するためのものであり、
ポリイミドなどの低誘電率で、かつ薄膜回路３の材料と
基板１の材料との接着性が優れたものが好ましい。基板
１は、インバー (FeNi系合金) などの低熱膨脹率の母材
１ａ中に、銅などの熱伝導部材１ｂが半導体チップ５の
実装面と垂直方向に埋め込まれている。これにより、基
板１において、複数の熱伝導部材１ｂが母材１ａを基板
１の厚さ方向に貫通しており、熱伝導部材１ｂは母材１
ａに取り囲まれるように構成されている。したがって、
基板１の両面には熱伝導部材１ｂの両端が露出してい
る。
【００１９】基板１は、次のように形成する。図５(a)
〜図５(c) は、基板１を製造するための各工程を示す断
面斜視図である。まず図５(a) では、インバーなどの低
熱膨張率金属のロッドの軸方向に直径５〜１０mmの穴１
Ｈを複数箇所に開け母材１Ａを作成する。このロッドの
断面形状および太さは、実際に基板１として使用する基
板１の大きさが考慮される。また、母材１Ａに開けられ
る穴１Ｈの大きさは、半導体チップに必要とされる放熱
量と、基板１に許容される横方向の線膨脹率を考慮して
決定される。母材１Ａの材料としては、FeNi系のインバ
ーの他、FeNiCo系合金、FeNi系合金、FeCoCr系合金、Fe
B 系合金、CrFeMn系合金またはMnGe系合金などが使用で
きる。
〜図５(c) は、基板１を製造するための各工程を示す断
面斜視図である。まず図５(a) では、インバーなどの低
熱膨張率金属のロッドの軸方向に直径５〜１０mmの穴１
Ｈを複数箇所に開け母材１Ａを作成する。このロッドの
断面形状および太さは、実際に基板１として使用する基
板１の大きさが考慮される。また、母材１Ａに開けられ
る穴１Ｈの大きさは、半導体チップに必要とされる放熱
量と、基板１に許容される横方向の線膨脹率を考慮して
決定される。母材１Ａの材料としては、FeNi系のインバ
ーの他、FeNiCo系合金、FeNi系合金、FeCoCr系合金、Fe
B 系合金、CrFeMn系合金またはMnGe系合金などが使用で
きる。
【００２０】このような母材１Ａを使用して、銅などの
高熱伝導率の金属からなり且つ穴１Ｈの形状とほぼ等し
い断面形状を有する棒状の熱伝導部材１Ｂを、母材１Ａ
の穴１Ｈにに挿入する。このとき、母材１Ａの穴１Ｈの
内面と熱伝導部材１Ｂとを良好に接合するためには、好
ましくは、母材１Ａの穴１Ｈの大きさと熱伝導部材１Ｂ
の太さとを、母材１Ａと熱伝導部材１Ｂを−６０℃程度
に冷やした状態で熱伝導部材１Ｂを母材１Ａに挿入しそ
の後室温に戻したときに母材１Ａの穴１Ｈに熱伝導部材
１Ｂが隙間なく入るような寸法に形成するとよい。また
別の方法として、室温で母材１Ａの穴１Ｈに熱伝導部材
１Ｂを挿入した後で、その隙間をろう付けして埋めても
よい。また、熱伝導部材１Ｂの材料としては、銅の他に
アルミニウムなどでもよい。
高熱伝導率の金属からなり且つ穴１Ｈの形状とほぼ等し
い断面形状を有する棒状の熱伝導部材１Ｂを、母材１Ａ
の穴１Ｈにに挿入する。このとき、母材１Ａの穴１Ｈの
内面と熱伝導部材１Ｂとを良好に接合するためには、好
ましくは、母材１Ａの穴１Ｈの大きさと熱伝導部材１Ｂ
の太さとを、母材１Ａと熱伝導部材１Ｂを−６０℃程度
に冷やした状態で熱伝導部材１Ｂを母材１Ａに挿入しそ
の後室温に戻したときに母材１Ａの穴１Ｈに熱伝導部材
１Ｂが隙間なく入るような寸法に形成するとよい。また
別の方法として、室温で母材１Ａの穴１Ｈに熱伝導部材
１Ｂを挿入した後で、その隙間をろう付けして埋めても
よい。また、熱伝導部材１Ｂの材料としては、銅の他に
アルミニウムなどでもよい。
【００２１】母材１Ａの全ての穴１Ｈに熱伝導部材１Ｂ
を埋め込むと、図５(b) に示すような状態となる。次に
図５(c) に示すように、レーザまたは高水圧カッターな
どを使用して、熱伝導部材１Ｂが埋め込まれた母材１Ａ
を基板として使用する厚さに複数に切断する。これによ
り、図１に示すように、母材１ａの厚さ方向に熱伝導部
材１ｂが埋め込まれた基板１が形成される。
を埋め込むと、図５(b) に示すような状態となる。次に
図５(c) に示すように、レーザまたは高水圧カッターな
どを使用して、熱伝導部材１Ｂが埋め込まれた母材１Ａ
を基板として使用する厚さに複数に切断する。これによ
り、図１に示すように、母材１ａの厚さ方向に熱伝導部
材１ｂが埋め込まれた基板１が形成される。
【００２２】このように構成した基板を半導体装置に使
用することにより、図１において、半導体チップ５で発
生しハンダ６、電極４、薄膜回路３、および絶縁膜２を
介して基板１に伝達された熱は、基板１の厚さ方向に埋
め込まれた熱伝導率の高い熱伝導部材１Ｂを通じて放熱
フィン９に効率よく伝達される。また、図５に示したよ
うに、熱伝導部材１ｂは周囲を低熱膨張率の母材１ａに
よって囲まれているので、熱伝導部材１ｂの熱膨張は抑
えられ、基板１の横方向（接合面方向）の熱膨張率が低
くなり、シリコンなどの半導体チップ５の熱膨脹率にか
かる応力を小さくし、かつ半導体チップ５の剥がれを防
止できる。
用することにより、図１において、半導体チップ５で発
生しハンダ６、電極４、薄膜回路３、および絶縁膜２を
介して基板１に伝達された熱は、基板１の厚さ方向に埋
め込まれた熱伝導率の高い熱伝導部材１Ｂを通じて放熱
フィン９に効率よく伝達される。また、図５に示したよ
うに、熱伝導部材１ｂは周囲を低熱膨張率の母材１ａに
よって囲まれているので、熱伝導部材１ｂの熱膨張は抑
えられ、基板１の横方向（接合面方向）の熱膨張率が低
くなり、シリコンなどの半導体チップ５の熱膨脹率にか
かる応力を小さくし、かつ半導体チップ５の剥がれを防
止できる。
【００２３】したがって、基板と半導体チップの熱膨張
の差による半導体チップの接触不良などの信頼性の低下
を招くことなく、半導体チップからの放熱性を高めるこ
とができる。 （第２の実施例）次に、図２は本発明の第２の実施例に
係る半導体装置の一部を示す断面図である。
の差による半導体チップの接触不良などの信頼性の低下
を招くことなく、半導体チップからの放熱性を高めるこ
とができる。 （第２の実施例）次に、図２は本発明の第２の実施例に
係る半導体装置の一部を示す断面図である。
【００２４】本実施例の半導体装置は、第１の実施例で
説明したような低熱膨張率の母材１ａの厚さ方向に熱伝
導部材１ｂが埋め込まれた基板１上に、半導体チップ５
１がダイボンディングされた構造を有している。半導体
チップ５の基板１への実装面側には、SiO2などの絶縁膜
１１が形成されており、これにより基板１と半導体チッ
プ５１とは絶縁されている。また、半導体チップ５１の
周囲の基板１上には、絶縁膜２１を介して薄膜回路３１
が積層形成され、また、薄膜回路３１の電極４１と半導
体チップ５１の電極はワイヤボンディングにより接続さ
れている。また、半導体チップ５１の接続はフィルム状
に形成した薄膜回路３１を使用して、ＴＡＢなどにより
接続してもよい。基板１の下面は放熱フィン９に接着さ
れている。
説明したような低熱膨張率の母材１ａの厚さ方向に熱伝
導部材１ｂが埋め込まれた基板１上に、半導体チップ５
１がダイボンディングされた構造を有している。半導体
チップ５の基板１への実装面側には、SiO2などの絶縁膜
１１が形成されており、これにより基板１と半導体チッ
プ５１とは絶縁されている。また、半導体チップ５１の
周囲の基板１上には、絶縁膜２１を介して薄膜回路３１
が積層形成され、また、薄膜回路３１の電極４１と半導
体チップ５１の電極はワイヤボンディングにより接続さ
れている。また、半導体チップ５１の接続はフィルム状
に形成した薄膜回路３１を使用して、ＴＡＢなどにより
接続してもよい。基板１の下面は放熱フィン９に接着さ
れている。
【００２５】このような構成により、半導体チップ５１
は基板１に直接搭載されて、半導体チップ５１と基板１
との接触面積が大きくなるので、半導体チップ５１で生
じた熱は効率良く基板１に伝達し、熱伝導部材１ｂを通
じて放熱フィン９から放散される。したがって、半導体
チップ５１の発熱量が多い場合でも、その熱を基板１を
通じて効率よく放散することができる。 （第３の実施例）次に、図３は本発明の第３の実施例に
係る半導体装置の一部を示す断面図である。
は基板１に直接搭載されて、半導体チップ５１と基板１
との接触面積が大きくなるので、半導体チップ５１で生
じた熱は効率良く基板１に伝達し、熱伝導部材１ｂを通
じて放熱フィン９から放散される。したがって、半導体
チップ５１の発熱量が多い場合でも、その熱を基板１を
通じて効率よく放散することができる。 （第３の実施例）次に、図３は本発明の第３の実施例に
係る半導体装置の一部を示す断面図である。
【００２６】本実施例における半導体装置の全体的な構
造は前述の第２の実施例に比べて、半導体チップ５１の
下の熱伝導部材１ｃが半導体チップ５１真下のダイボン
ディング領域とほぼ一致した大きさに形成されている点
で異なる。したがって、半導体チップ５１真下の熱伝導
部材１ｃの断面積が大きくなるので熱伝達率が高くな
り、半導体チップ５１で生じた熱は熱伝導部材１ｃに効
率よく伝達し、半導体チップ５１の放熱性が高まる。ま
た、熱伝導部材１ｃの周囲は低熱膨張率の母材１ａに囲
まれているので、熱伝導部材１ｃの基板１横方向への熱
膨張は抑制され、半導体チップ５１の接続不良などによ
る半導体装置の信頼性低下を招くことはない。 （第４の実施例）次に、図４は本発明の第４の実施例に
係る半導体装置の一部を示す断面図である。
造は前述の第２の実施例に比べて、半導体チップ５１の
下の熱伝導部材１ｃが半導体チップ５１真下のダイボン
ディング領域とほぼ一致した大きさに形成されている点
で異なる。したがって、半導体チップ５１真下の熱伝導
部材１ｃの断面積が大きくなるので熱伝達率が高くな
り、半導体チップ５１で生じた熱は熱伝導部材１ｃに効
率よく伝達し、半導体チップ５１の放熱性が高まる。ま
た、熱伝導部材１ｃの周囲は低熱膨張率の母材１ａに囲
まれているので、熱伝導部材１ｃの基板１横方向への熱
膨張は抑制され、半導体チップ５１の接続不良などによ
る半導体装置の信頼性低下を招くことはない。 （第４の実施例）次に、図４は本発明の第４の実施例に
係る半導体装置の一部を示す断面図である。
【００２７】図４において、低熱膨脹率の母材１ａの厚
さ方向に熱伝導部材１ｂ、１ｃが埋め込まれた基板１上
に、半導体チップ５２が絶縁膜２０を介してダイボンデ
ィングされている。熱伝導部材１ｃは、半導体チップ５
２をダイボンディングする位置に設けられており、それ
ぞれの平面形状は半導体チップ５２の平面形状とほぼ同
じである。
さ方向に熱伝導部材１ｂ、１ｃが埋め込まれた基板１上
に、半導体チップ５２が絶縁膜２０を介してダイボンデ
ィングされている。熱伝導部材１ｃは、半導体チップ５
２をダイボンディングする位置に設けられており、それ
ぞれの平面形状は半導体チップ５２の平面形状とほぼ同
じである。
【００２８】半導体チップ５２の上の薄膜回路３２は、
ポリイミドなどの樹脂フィルムに金属配線層を積層した
ラミネートフイルム薄膜回路であり、この薄膜回路３２
の電極４２と半導体チップ５２の電極がバンプ（ハン
ダ）６２を介して接続されている。このような構成にお
いては、半導体チップ５２のそれぞれと対応するよう
に、基板１に半導体チップ５２と同じ大きさの熱伝導部
材１ｃが設けられているので、半導体チップ５２からの
熱を放熱フィン９から効率よく放散することができる。
そのため、半導体チップ５２を複数個高密度で実装して
も、それぞれの半導体チップ５２を十分に冷却すること
ができる。また、熱伝導部材１ｃは、それぞれ低熱膨張
率の母材１ａで囲まれているため、基板１の横方向への
熱膨張が抑制され、半導体チップ５２の接続不良などに
よる半導体装置の信頼性低下を招くことはない。
ポリイミドなどの樹脂フィルムに金属配線層を積層した
ラミネートフイルム薄膜回路であり、この薄膜回路３２
の電極４２と半導体チップ５２の電極がバンプ（ハン
ダ）６２を介して接続されている。このような構成にお
いては、半導体チップ５２のそれぞれと対応するよう
に、基板１に半導体チップ５２と同じ大きさの熱伝導部
材１ｃが設けられているので、半導体チップ５２からの
熱を放熱フィン９から効率よく放散することができる。
そのため、半導体チップ５２を複数個高密度で実装して
も、それぞれの半導体チップ５２を十分に冷却すること
ができる。また、熱伝導部材１ｃは、それぞれ低熱膨張
率の母材１ａで囲まれているため、基板１の横方向への
熱膨張が抑制され、半導体チップ５２の接続不良などに
よる半導体装置の信頼性低下を招くことはない。
【００２９】さらに、半導体チップ５２を実装する際に
は、フィルム状の薄膜回路３２にフリップチップ接続し
た後に、半導体チップ５２と薄膜回路３２を一括して基
板１に接着することができるので、基板１への薄膜回路
３の取付けと半導体チップ５の位置合わせおよび実装を
同時に行うことができ、半導体装置の製造を簡略化する
ことができる。
は、フィルム状の薄膜回路３２にフリップチップ接続し
た後に、半導体チップ５２と薄膜回路３２を一括して基
板１に接着することができるので、基板１への薄膜回路
３の取付けと半導体チップ５の位置合わせおよび実装を
同時に行うことができ、半導体装置の製造を簡略化する
ことができる。
【００３０】なお、以上の実施例では、冷却手段として
冷却フィンを用いているが、冷却手段としてヒートパイ
プ、ペルチェ素子などを利用した冷却体にも本発明は適
用可能である。
冷却フィンを用いているが、冷却手段としてヒートパイ
プ、ペルチェ素子などを利用した冷却体にも本発明は適
用可能である。
【００３１】
【発明の効果】以上述べたように本発明によれば、半導
体チップを実装するための基板として、インバーなどの
低熱膨張率材料を母材としその母材に半導体実装面に対
して垂直方向に延在する銅などの高熱導電率部材を埋め
込んだ複合基板を使用しているので、基板横方向の熱膨
張率を低く抑えかつ半導体チップで発生する熱を放散す
るために必要な熱伝導率を確保することができる。した
がって、半導体チップと基板の熱膨張率の差が少なくな
るので、半導体チップの接続不良などにより半導体装置
の信頼性を損なうことがなく、半導体チップの放熱性を
高めることができる。
体チップを実装するための基板として、インバーなどの
低熱膨張率材料を母材としその母材に半導体実装面に対
して垂直方向に延在する銅などの高熱導電率部材を埋め
込んだ複合基板を使用しているので、基板横方向の熱膨
張率を低く抑えかつ半導体チップで発生する熱を放散す
るために必要な熱伝導率を確保することができる。した
がって、半導体チップと基板の熱膨張率の差が少なくな
るので、半導体チップの接続不良などにより半導体装置
の信頼性を損なうことがなく、半導体チップの放熱性を
高めることができる。
【００３２】また、半導体チップの電極形成面の反対面
を複合基板の高熱伝導率部材にダイボンディングするこ
とにより、半導体チップの放熱性をさらに高めることが
できる。またその際、半導体チップを実装するためにラ
ミネートフィルム配線膜を使用し、そのラミネートフィ
ルム配線膜に半導体チップをフリップチップ接続してか
ら複合基板に一括して積層し実装することにより、半導
体チップの実装が容易になり、半導体装置の製造工程を
簡略化することができる。
を複合基板の高熱伝導率部材にダイボンディングするこ
とにより、半導体チップの放熱性をさらに高めることが
できる。またその際、半導体チップを実装するためにラ
ミネートフィルム配線膜を使用し、そのラミネートフィ
ルム配線膜に半導体チップをフリップチップ接続してか
ら複合基板に一括して積層し実装することにより、半導
体チップの実装が容易になり、半導体装置の製造工程を
簡略化することができる。
【図１】本発明の第１の実施例に係る半導体装置に一部
を示す断面図である。
を示す断面図である。
【図２】本発明の第２の実施例に係る半導体装置に一部
を示す断面図である。
を示す断面図である。
【図３】本発明の第３の実施例に係る半導体装置に一部
を示す断面図である。
を示す断面図である。
【図４】本発明の第４の実施例に係る半導体装置に一部
を示す断面図である。
を示す断面図である。
【図５】本発明の一実施例に係る半導体装置に使用され
る複合基板の製造方法を示し、(a) 〜(c) はそれぞれ工
程を示す概略的な斜視図である。
る複合基板の製造方法を示し、(a) 〜(c) はそれぞれ工
程を示す概略的な斜視図である。
【図６】従来の半導体装置の一部を示す断面図である。
１ 基板 １ａ 母材 １ｂ、１ｃ 熱伝導部材 ２ 絶縁膜 ３ 薄膜回路 ４ 電極 ５ 半導体チップ ６ ハンダ ７ 封止キャップ ８ 封止剤 ９ 放熱フィン １０ 基板 １０ａ インバー層 １０ｂ、１０ｃ 銅層
Claims (8)
- 【請求項１】 半導体チップ（５）と冷却手段（９）と
の間に介在され、かつ、熱膨張抑制母材（１ａ）と該熱
膨張抑制母材（１ａ）の一面から他面に貫通される熱伝
導率部材（１ｂ，１ｃ）とを備えた基板（１）を有する
ことを特徴とする半導体装置。 - 【請求項２】 電極を有する半導体チップ（５１、５
２）と、 前記半導体チップ（５１、５２）の電極に接続する配線
を形成した配線層（３）と、 前記半導体チップ（５１、５２）および前記配線層
（３）を実装するための基板であって、熱膨張率抑制母
材（１ａ）の一面から他面に熱伝導率部材（１ｂ，１
ｃ）を貫通させてなる基板（１）とを有することを特徴
とする半導体装置。 - 【請求項３】 前記基板（１）において前記半導体チッ
プ（５１）の下に位置する前記熱伝導率部材（１ｃ）の
平面形状が、前記半導体チップ（５１）の平面形状とほ
ぼ等しいことを特徴とする請求項２に記載の半導体装
置。 - 【請求項４】 前記半導体チップ（５１、５２）は、前
記半導体チップ（５１、５２）の電極形成面と反対の面
が前記基板（１）に絶縁膜（１１）を介してダイボンデ
ィングされていることを特徴とする請求項１又は２に記
載の半導体装置。 - 【請求項５】 フィルム状に形成された前記配線層（３
２）が前記基板（１）上の前記半導体チップ（５２）を
覆い、かつ前記半導体層（３２）の電極と前記半導体チ
ップ（５２）の電極とが配線接続されていることを特徴
とする請求項４に記載の半導体装置。 - 【請求項６】 前記基板（１）のうちの前記半導体チッ
プ実装面と反対の面が冷却手段（９）に装着されている
ことを特徴とする請求項２に記載の半導体装置。 - 【請求項７】 前記熱膨張抑制母材（１ａ）は、FeNi系
合金、FeCoCr系合金、FeB系合金、CrFeMn系合金、MnGe
系合金のいずれかから形成されることを特徴とする請求
項１又は２に記載の半導体装置。 - 【請求項８】 前記熱伝導率部材（１ｂ，１ｃ）は、銅
またはアルミニウムからなることを特徴とする請求項１
又は２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6109925A JPH07321258A (ja) | 1994-05-24 | 1994-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6109925A JPH07321258A (ja) | 1994-05-24 | 1994-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321258A true JPH07321258A (ja) | 1995-12-08 |
Family
ID=14522599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6109925A Pending JPH07321258A (ja) | 1994-05-24 | 1994-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321258A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990550A (en) * | 1997-03-28 | 1999-11-23 | Nec Corporation | Integrated circuit device cooling structure |
| JP2005251792A (ja) * | 2004-03-01 | 2005-09-15 | Fujitsu Ltd | 配線基板およびその製造方法 |
| JP2010062310A (ja) * | 2008-09-03 | 2010-03-18 | Allied Material Corp | ヒートスプレッダおよびその製造方法 |
| JP2014027121A (ja) * | 2012-07-27 | 2014-02-06 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2016213375A (ja) * | 2015-05-12 | 2016-12-15 | 日本精工株式会社 | 放熱基板及びこれを収納する放熱ケース。 |
| CN107534019A (zh) * | 2015-02-05 | 2018-01-02 | Ii-Vi有限公司 | 具有金刚石和金属或含金属合金的交替图案的复合衬底 |
-
1994
- 1994-05-24 JP JP6109925A patent/JPH07321258A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990550A (en) * | 1997-03-28 | 1999-11-23 | Nec Corporation | Integrated circuit device cooling structure |
| JP2005251792A (ja) * | 2004-03-01 | 2005-09-15 | Fujitsu Ltd | 配線基板およびその製造方法 |
| JP2010062310A (ja) * | 2008-09-03 | 2010-03-18 | Allied Material Corp | ヒートスプレッダおよびその製造方法 |
| JP2014027121A (ja) * | 2012-07-27 | 2014-02-06 | Mitsubishi Electric Corp | 電力用半導体装置 |
| CN107534019A (zh) * | 2015-02-05 | 2018-01-02 | Ii-Vi有限公司 | 具有金刚石和金属或含金属合金的交替图案的复合衬底 |
| JP2018510499A (ja) * | 2015-02-05 | 2018-04-12 | トゥー‐シックス・インコーポレイテッド | ダイヤモンドと金属又は金属合金との交互パターンを有する複合基板 |
| JP2016213375A (ja) * | 2015-05-12 | 2016-12-15 | 日本精工株式会社 | 放熱基板及びこれを収納する放熱ケース。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7362580B2 (en) | Electronic assembly having an indium wetting layer on a thermally conductive body | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| KR940001283B1 (ko) | 세라믹팩형 반도체 장치 및 그의 조립방법 | |
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| TW201448137A (zh) | 功率覆蓋結構及其製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| TWI703689B (zh) | 具有調節件及防裂結構之導線架基板及其覆晶組體 | |
| WO2020110170A1 (ja) | 半導体パッケージ、その製造方法、及び、半導体装置 | |
| US20200152545A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPH07321258A (ja) | 半導体装置 | |
| JP2003046181A (ja) | サブマウント、半導体装置およびサブマウントの製造方法 | |
| US20230238307A1 (en) | Dual-side cooling semiconductor packages and related methods | |
| TWI720497B (zh) | 導熱線路板及其半導體組體 | |
| JP4207710B2 (ja) | 半導体装置 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2765621B2 (ja) | 半導体装置用パッケージ | |
| JP7236930B2 (ja) | 放熱装置 | |
| US20050269689A1 (en) | Conductor device and method of manufacturing thereof | |
| JP3216620B2 (ja) | 半導体装置 | |
| TW202032874A (zh) | 半導體雷射光源裝置 | |
| JPS6159660B2 (ja) | ||
| JP2000200977A (ja) | ハイブリッドモジュ―ル | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JPH08186199A (ja) | 樹脂封止型半導体装置 | |
| JPH11220226A (ja) | ハイブリッドモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011218 |