JP4207710B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4207710B2
JP4207710B2 JP2003290407A JP2003290407A JP4207710B2 JP 4207710 B2 JP4207710 B2 JP 4207710B2 JP 2003290407 A JP2003290407 A JP 2003290407A JP 2003290407 A JP2003290407 A JP 2003290407A JP 4207710 B2 JP4207710 B2 JP 4207710B2
Authority
JP
Japan
Prior art keywords
semiconductor
base substrate
semiconductor base
semiconductor element
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003290407A
Other languages
English (en)
Other versions
JP2005064131A (ja
Inventor
健一 大濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003290407A priority Critical patent/JP4207710B2/ja
Publication of JP2005064131A publication Critical patent/JP2005064131A/ja
Application granted granted Critical
Publication of JP4207710B2 publication Critical patent/JP4207710B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体ベース基板上に半導体素子が接合されてなる半導体装置、特に半導体素子の冷却構造に関する。
半導体ベース基板上に半導体素子が接合された半導体装置において、作動時は半導体素子で熱が発生する。半導体素子が一定温度以上になると破壊するおそれがあるため、従来から冷却手段により半導体素子を冷却し、温度上昇を抑制している。
図6に示す従来例(特許文献1参照)では、セラミックス絶縁体からなる半導体ベース基板100の上面に複数の回路導体102,103及び104が接合され、そのうちの一つの回路導体102にはんだ層106により半導体素子107が実装されている。半導体ベース基板100の下面には、冷媒流路111が形成された第1裏面部材110が接着層により接着され、第2裏面部材113により覆われている。半導体装置の作動時、冷媒流路111に冷媒を流通させて半導体素子107を冷却し温度上昇を抑制している。
特開平6−77368号公報
しかし、上記従来例では半導体素子107が回路導体102から分離したり、半導体素子107が破壊するおそれがある。半導体素子107の銅から成る電極板と、セラミックスから成る半導体ベース基板100とは物性値(例えば線膨張係数)が異なる。よって、両者間に介在された金属層106は半導体素子107側の表面と回路導体102側の裏面とで膨張量及び収縮量が異なる。
その結果、半導体素子107の作動及び非作動の繰り返しにより、金属層106が繰り返し膨張及び収縮してはんだクラック等による接着劣化を生じ、半導体素子107が回路導体102から分離することがある。最悪の場合、金属層106から加わる外力により半導体素子107が破壊することもある。
本発明は上記事情に鑑みてなされたもので、半導体ベース基板上にはんだ層等の金属層で接合された半導体素子が半導体ベース基板から分離し難くすることを目的とする。
本発明は、半導体ベース基板に絶縁層を介して半導体素子を接合する金属層の表面側の半導体素子の膨張量及び収縮量と、裏面側の半導体ベース基板の膨張量及び収縮量との差を極力小さくすることにより金属部の接着劣化を低減し、上記課題を解決する。
本願の発明による半導体装置は、請求項に記載したように、第1半導体ベース基板の表面に第1絶縁層及び第1金属層を介して半導体素子の裏面が接合され、半導体素子の表面に第2金属層及び第2絶縁層を介して第2半導体ベース基板の表面が接合されて成る半導体装置であって、第1絶縁層及び第2絶縁層はそれぞれ半導体素子の基板又は第1半導体ベース基板及び第2半導体ベース基板の少なくとも一方の元素と同じ元素を含み、第1半導体ベース基板はその裏面に冷媒が流通する第1くぼみを備え、第2半導体ベース基板はその裏面に冷媒が流通する第2くぼみを備えている。
この半導体装置において、半導体素子の作動時に第1半導体ベース基板の第1くぼみ及び第2半導体ベース基板の第2くぼみに冷媒を流通させると、冷媒が半導体素子の表裏両面で温度上昇を抑制する。
請求項の半導体装置は、請求項において、第1半導体ベース基板、第1金属層及び第1絶縁層、又は第2半導体ベース基板、第2金属層及び第2絶縁層の何れか一方は、半導体素子に対応する領域に半導体素子に向かって突出した突出部を有している。請求項の半導体装置は、請求項において、第1くぼみ又は第2くぼみは突出部の背後に形成されている。
本発明の半導体装置によれば、半導体装置の裏面側では第1半導体ベース基板の冷媒流路を流通する冷媒が、表面側では第2半導体ベース部材の冷媒流路を流通する冷媒がそれぞれ表裏両面から半導体装置を冷却する。しかも、第1及び第2絶縁層と半導体素子との基板との間で膨張量及び収縮量の差が小さいので、第1及び第2金属層の表裏両面での膨張量及び収縮量の差が小さい。よって、第1及び第2金属層の接合劣化が低減でき、半導体素子が第1及び第2半導体ベース基板から分離し難くなる。
加えて、第1及び第2絶縁層と第1及び第2半導体ベース基板との間で膨張量及び収縮量の差が小さいので、第1及び第2半導体ベース基板と第1及び第2絶縁層即ち半導体素子とが分離し難くなる。
請求項の半導体装置によれば、第1及び第2半導体ベース基板等の半導体素子への接合が容易になる。請求項3の半導体装置によれば、第1及び第2半導体ベース基板の冷媒流路の形成が容易で、しかも半導体素子が集中的に冷却される。
本発明の半導体装置は半導体素子の一面(下面)側の第1半導体ベース基板及び他面(上面)側の第2半導体ベース基板に冷媒流路が形成される。
本発明の半導体装置では、半導体素子の裏面側及び表面側にそれぞれ金属層、絶縁層及び半導体ベース基板が配置されている。
(1)半導体ベース基板
半導体ベース基板はその裏面に冷媒が流通するくぼみを持ち、くぼみは複数の仕切板により区画された複数の凹溝から成ることが望ましい。凹溝はエッチング又は、ブレード等により機械的に溝を切ることで形成でき、その形状(幅、深さ)や本数は冷媒の種類や、半導体素子の発熱に応じた必要な冷却能力を考慮して決める。半導体ベース基板は半導体素子の基板の元素(SiやSiC,GaAs,SiGe,GaN及び/又はGaP)と同じ元素(Si,Ge,Ga,N等)を含むことができる。
半導体ベース基板の凹溝をカバー部材で覆うと冷媒流路が形成される。カバー部材の材料としては金属やセラミックを使用し、半導体ベース基板との接合部のギャップをシール材でシールすれば、ギャップからの冷媒の漏れを防止できる。ここで、カバー部材の材料として半導体ベース基板と同一の元素を含む材料を使用すると、両者の線膨張係数等の物性値が近くなり、温度変化によるカバー部材と半導体ベース基板との接合ギャップが小さく抑えられ、冷媒の漏れをより防ぐことができる。
(2)絶縁層、金属層
絶縁層は半導体ベース基板と半導体素子とを電気的に絶縁するもので、半導体ベース基板の表面に積層される。例えば、半導体素子の基板と同じ元素(Si、Ge等)の窒素化合物や酸化物等から成る。また、絶縁層は半導体ベース基板と同じ元素(SiC、GaAs等)を含んでも良い。
金属層は、はんだ層による半導体素子の半導体ベース基板(厳密には絶縁層)へのはんだ付けを可能にするもので、絶縁層の表面に積層される。ニッケル、銅及び金等の層でも良いし、これらとはんだ層との複層で形成されても良い。
半導体素子の裏面側に位置する第1半導体ベース基板、第1金属層及び第1絶縁層の半導体素子に対応する部分が突出させ、表面側に位置する第2半導体ベース基板、第2金属層及び第2絶縁層の半導体素子に対応する部分も同様に突出させることができる。
以下、本発明の参考例及び実施例を添付図面を参照しつつ説明する。
参考例
(構成)
図1、図2及び図3に参考例による半導体装置を示す。この半導体装置は半導体ベース基板10と、カバー部材20と、絶縁膜25と、金属膜30から32及び金属層35から37と、SiC、GaAs等から成る半導体素子40と、リードフレーム42等と、モールド樹脂55とから成る。
このうち、SiC、GaAs等から成る半導体ベース基板10は矩形状の天井部12と、その左右両端から直角方向(但し、直角以外でも良い)に延びた一対の側壁部14とを持つ。図2及び図3から分かるように、天井部12には複数の仕切板15が側壁部14と同一方向にむかって形成され、その結果、隣接する仕切板15間に凹溝16が形成されている。各凹溝16は所定の幅及び深さを有し、天井部12の全幅(図3で上下方向全体)にわたって延びている。
カバー部材20はAl等の金属やセラミック、Si等の半導体材料等から成り、矩形状の底部(床部)22と、その左右両端から直角方向(直角以外でも良い)に延びた一対の側壁部24とを持つ。床部22の幅及び長さは半導体ベース基板10の幅及び長さにほぼ等しい。カバー部材20の床部22が半導体ベース基板10の凹溝16の下方開口を覆い、冷媒流路18を形成している。
半導体ベース基板10の天井部12全体にシリコンの酸化膜(SiO2)から成る絶縁層25が積層されている。絶縁層25上には中央部の大きな金属層30と、その一側の細長い金属層31と、その他側の小さな複数の金属層32とが積層されている(図4(d)(e)参照)。
金属層30上にはんだ層35,36により半導体素子40と外部接続端子用リードフレーム42の一端部43が接合されている。絶縁層25上の金属層31に外部接続端子45がはんだ層37により接合され、絶縁層25上の金属層32に外部接続端子47がはんだ層38により接合されている。半導体素子40と外部接続端子45及び外部接続端子47とがそれぞれワイヤ51及び52によりボンディングされている。
モールド樹脂(図1では図示省略)55は半導体ベース基板10、カバー部材20、半導体素子40、リードフレーム42等を封止して一体化している。以上の説明から分かるように、この半導体装置は半導体素子40の一面(下面)に冷却構造が形成されている。
(製造方法)
上記半導体装置は以下のようにして製造した。先ず、図4(a)に示すように、例えばSiCから成る半導体ベース基板10を準備する。半導体ベース基板10の裏面に所定幅及び所定深さで幅方向(紙面に垂直な方向)に延びる複数本の凹溝16をエッチング又はブレードで機械的に溝を切ることにより形成する。なお、この工程は絶縁層25や金属層30の形成後に行っても良い。図4(b)に示すように、半導体ベース基板10の表面全体にSiO2から成る保護酸化膜(絶縁膜)25を形成する。このとき、溝部にもSiO2が形成されても構わない。
次に、図4(c)に示すように、絶縁膜25の表面全体に金属層33を形成する。金属層33はNi等から成り、膜厚は5μm程度である。その後、金属層33を所定のパターンでエッチングし、図4(d)に示すように、金属層30,31及び32を残す。次に、図4(e)に示すように、金属層30にはんだ層35により半導体素子40を接合し、リードフレーム42の一端部43をはんだ層35で金属層30に接合する。
また、外部接続端子45をはんだ層37により金属層31に接合し、外部接続端子47をはんだ層38により金属層32に接合する。そして、ワイヤ51,52により半導体素子40と外部接続端子45及び外部接続端子47とを接続する。その後、カバー部材20をベース部材10に取り付ける。
(作用効果)
この参考例において、半導体素子40を作動させるとともに、半導体ベース基板10の冷媒流路18に冷媒を流通させる。半導体ベース基板10は絶縁層25及び金属層30から32を介して半導体素子40に近接している。よって、半導体素子40は冷媒流路18を流通する冷媒(例えばフロンやCO2,冷却水等)により冷却される。
この参考例によれば、半導体素子40の冷却に関し、以下の効果が得られる。第1に、半導体素子40のはんだ層35からの分離が防止される。はんだ層35の表面側における半導体素子40の膨張量及び収縮量と、裏面側における半導体ベース基板10の膨張量及び収縮量との差が小さいため、はんだクラック等による接続劣化が低減されるからである。これは、半導体素子40の基板と絶縁層25とが同じ元素(Si)を含むことにより達成された。
第2に、半導体素子40の半導体ベース基板10からの分離が防止される。絶縁層25の表面側における半導体素子40の膨張量及び収縮量と、裏面側における半導体ベース基板10の膨張量及び収縮量との差が小さいからである。これは、絶縁層25と半導体ベース基板10及び半導体素子40の基板とが同じ元素(Si)を含むことで達成された。
第3に、複数の冷媒流路18の形成が容易で、しかもシールが確実である。冷媒流路18は半導体ベース基板10の仕切板17間の凹溝16をカバー部材20で覆うことにより形成されている。即ち、従来例のように別部材を介在させることなく、直接半導体ベース基板10に形成されている。凹溝16はエッチング又はブレード等により機械的に溝を切って半導体ベース基板10の裏面に容易に形成できる。また、カバー部材20の半導体ベース基板10への取付けも簡単である。
実施例
図5に本発明の実施例による半導体装置を示す。この半導体装置は、上記半導体装置に比べて、半導体素子40の表裏両面に冷却構造が形成されている点が異なり、その他の部分は同じである。以下、異なる構成(第2ベース基板が突出している例)を中心に説明する。
(構成)
下方(第1)半導体ベース基板10、第1(下方)ベース部材20及び下方(第1)絶縁層25の構成は、基本的に第1実施例と同じである。下方金属層31及び下方はんだ層38は図示を省略している。以下、上方(第2)半導体ベース基板70、上方(第2)カバー部材75、上方(第2)絶縁層80、上方(第2)金属層85及び第2(上方)はんだ層95について説明する。
第2半導体ベース基板70の表面(図5では下面)には中央部に盛上り部71が形成され、裏面には盛上り部71に対応する部分に凹溝72が形成されている。凹溝72は第2カバー部材75により覆われ、冷媒流路76となっている。上方絶縁層80も中央部が盛り上がり、頂面及び一方の傾斜面に上方金属層85が積層されている。上方はんだ層90により半導体素子40の表面及び外部接続端子45が接合されている。そして、半導体素子40、下方半導体ベース基板10及び下方半導体ベース基板70等が樹脂モールド95で一体化されている。
この半導体装置の製造時は、下方半導体ベース基板10に下方絶縁層25、下方金属層30から32及び第1はんだ層35から37を介して半導体素子40を接合する。次に、上方絶縁層80のついた上方半導体ベース基板70を、上方金属層85及び上方はんだ層90を介して半導体素子40に接合する。それらに、第1(下方)カバー部材20,第2(上方)カバー部材75をはめ込み、樹脂モールド95で一体化する。
(作用効果)
この実施例によれば、半導体素子40は、その裏面側では第1半導体ベース基板20の冷媒流路18を流通する冷媒により、その表面側では第2半導体ベース基板70の冷媒流路76を流通する冷媒によりそれぞれ冷却される。表裏両面からの冷却の結果、半導体素子40の温度上昇がより効果的に抑制、防止される。その結果、第1半導体ベース基板10及び/又は第2半導体ベース基板70からの半導体素子40の分離や、第1半導体ベース基板10及び/又は第2半導体ベース基板70と第1カバー部材及び/又は第2カバー部材との分離が、より確実に防止される。
また、第2半導体ベース基板70の裏面(上面)には半導体素子40に対応する中央部のみに冷媒流路76を形成しているため、冷媒流路76を形成する時間、手間が少なくできる。しかも、冷媒流路76を流通する冷媒が半導体素子40を集中的に冷却する。
本発明の参考例の平面図である。 同じく断面図である。 図2の3−3断面図である。 (a)から(e)は製造工程を示す説明図であり、(d)は図4(c)の断面図である。 本発明の実施例の断面図である。 従来例を示す断面図である。
符号の説明
10:半導体ベース基板 16:凹溝
18:冷媒流路 20:カバー部材
25:絶縁層 30から32:金属層
35から37:はんだ層 40:半導体素子
42,45,47:端子 55:樹脂モールド

Claims (3)

  1. 第1半導体ベース基板の表面に第1絶縁層及び第1金属層を介して半導体素子の裏面が接合され、半導体素子の表面に第2金属層及び第2絶縁層を介して第2半導体ベース基板の表面が接合されて成る半導体装置であって、
    前記第1絶縁層は前記第1半導体ベース基板又は前記半導体素子の基板の少なくとも一方の元素と同じ元素を含み、前記第2絶縁層は前記第2半導体ベース基板又は該半導体素子の基板の少なくとも一方の元素と同じ元素を含み、
    前記第1半導体ベース基板はその裏面に冷媒が流通する第1くぼみを備え、前記第2半導体ベース基板はその裏面に冷媒が流通する第2くぼみを備えている、
    ことを特徴とする半導体装置。
  2. 前記第1半導体ベース基板、前記第1金属層及び前記第1絶縁層、又は前記第2半導体ベース基板、前記第2金属層及び前記第2絶縁層の何れか一方は、前記半導体素子に対応する領域に該半導体素子に向かって突出した突出部を有している請求項1に記載の半導体装置。
  3. 前記第1くぼみ又は前記第2くぼみは突出部の背後に形成されている請求項2に記載の半導体装置。
JP2003290407A 2003-08-08 2003-08-08 半導体装置 Expired - Fee Related JP4207710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003290407A JP4207710B2 (ja) 2003-08-08 2003-08-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003290407A JP4207710B2 (ja) 2003-08-08 2003-08-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2005064131A JP2005064131A (ja) 2005-03-10
JP4207710B2 true JP4207710B2 (ja) 2009-01-14

Family

ID=34368451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003290407A Expired - Fee Related JP4207710B2 (ja) 2003-08-08 2003-08-08 半導体装置

Country Status (1)

Country Link
JP (1) JP4207710B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539531B2 (ja) 2005-10-26 2010-09-08 トヨタ自動車株式会社 車両の駆動装置
JP5445341B2 (ja) * 2010-06-11 2014-03-19 三菱電機株式会社 半導体装置
JP2013123014A (ja) * 2011-12-12 2013-06-20 Toyota Industries Corp 半導体装置
DE112012005867B4 (de) 2012-02-14 2021-10-07 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2015133402A (ja) * 2014-01-14 2015-07-23 トヨタ自動車株式会社 半導体モジュールの製造方法
JPWO2017119226A1 (ja) * 2016-01-05 2018-07-05 日立オートモティブシステムズ株式会社 パワー半導体装置
CN107275299B (zh) * 2017-05-26 2019-08-20 北京大学 一种微通道换热器及其制作方法
JP7296336B2 (ja) * 2020-03-27 2023-06-22 株式会社日立製作所 電力変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191120A (ja) * 1995-01-10 1996-07-23 Hitachi Ltd パワー半導体素子用基板とその製造方法
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
JP3643525B2 (ja) * 2000-09-08 2005-04-27 株式会社東芝 インバータ装置
JP2003046047A (ja) * 2001-07-23 2003-02-14 Alstom 電子パワー素子を有するパワーモジュール及びそのようなモジュールの製造方法

Also Published As

Publication number Publication date
JP2005064131A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
US7009292B2 (en) Package type semiconductor device
JP5928485B2 (ja) 半導体装置および半導体装置の製造方法
JPH11289023A (ja) 半導体装置及びその製造方法
JP2008244100A (ja) 熱電モジュールおよびその製造方法
KR20120098575A (ko) 전자 장치
JP7141316B2 (ja) パワー半導体装置
JP2015005681A (ja) 半導体装置及びその製造方法
JP4207710B2 (ja) 半導体装置
TW202137423A (zh) 具有模制金屬互連基板的功率模組及其製造方法
JP3956405B2 (ja) 熱電モジュールの製造方法
JP7156155B2 (ja) 半導体モジュール
WO2021106114A1 (ja) 半導体モジュール
JP2000286289A (ja) 金属貼付基板および半導体装置
US20140091444A1 (en) Semiconductor unit and method for manufacturing the same
WO2021039816A1 (ja) 電気回路基板及びパワーモジュール
US20050269689A1 (en) Conductor device and method of manufacturing thereof
JPH07321258A (ja) 半導体装置
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
JP5124329B2 (ja) 半導体装置
JP6569610B2 (ja) 電子装置
JP6760788B2 (ja) 半導体パッケージ、および半導体装置
TW548807B (en) Hermetically sealing enclosure for housing photo-semiconductor devices and photo-semiconductor module incorporating the enclosure
JP4329187B2 (ja) 半導体素子
JPH05326796A (ja) 半導体装置用パッケージ
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees