JP2015133402A - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2015133402A
JP2015133402A JP2014004021A JP2014004021A JP2015133402A JP 2015133402 A JP2015133402 A JP 2015133402A JP 2014004021 A JP2014004021 A JP 2014004021A JP 2014004021 A JP2014004021 A JP 2014004021A JP 2015133402 A JP2015133402 A JP 2015133402A
Authority
JP
Japan
Prior art keywords
cover
semiconductor module
resin
top plate
manufacturing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014004021A
Other languages
English (en)
Inventor
憲宗 織本
Norimune Orimoto
憲宗 織本
勇輝 井手
Yuki Ide
勇輝 井手
Original Assignee
トヨタ自動車株式会社
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社, Toyota Motor Corp filed Critical トヨタ自動車株式会社
Priority to JP2014004021A priority Critical patent/JP2015133402A/ja
Publication of JP2015133402A publication Critical patent/JP2015133402A/ja
Granted legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】フィン表面の樹脂付着を防止しながら液冷式の冷却器を有する半導体モジュールを簡易に製造する技術を提供すること。
【解決手段】 半導体モジュール1の製造方法は、フィン44の周囲がカバー46で囲まれた状態でモールド樹脂50をモールド成形する工程を備える。
【選択図】図5

Description

本明細書は、液冷式の冷却器を有する半導体モジュールの製造方法に関する。

特許文献1は、フィンの周囲の平坦面に金型を当接させた状態で樹脂をモールド成形する技術を開示する。フィンの周囲の平坦面に金型を当接させることで、樹脂がその当接面を越えてフィン側に侵入することが防止される。これにより、フィン表面の樹脂付着が防止され、冷却能の低下が抑えられる。

特開2009−295808号公報

フィン表面の樹脂付着を防止しながら液冷式の冷却器を有する半導体モジュールを簡易に製造する技術が必要とされている。

本明細書は、液冷式の冷却器を有する半導体モジュールの製造方法を開示する。本明細書で開示される製造方法は、フィンの周囲がカバーで囲まれた状態で樹脂をモールド成形する工程を備える。フィンの周囲を囲むカバーは、樹脂をモールド成形するときに、フィン表面の樹脂付着を防止することができる。さらに、フィンの周囲を囲むカバーは、液冷式の冷却器の流路を画定することができる。このように、樹脂をモールド成形する工程に先立ってフィンの周囲をカバーで囲むことにより、カバーが樹脂の侵入を防ぐ役割と流路を画定する役割を担うことができる。

半導体モジュールの要部断面図を模式的に示す。 図1のII-II線に対応した断面図を示す(ただし、モールド樹脂から突出する端子の図示は省略)。 半導体モジュールの製造方法の一工程を示す。 半導体モジュールの製造方法の一工程を示す。 半導体モジュールの製造方法の一工程を示す。 変形例の半導体モジュールの製造方法の一工程を示す。 変形例の半導体モジュールの製造方法の一工程を示す。 図2に対応した断面図であり、変形例の半導体モジュールを示す。 図2に対応した断面図であり、変形例の半導体モジュールを示す。

図1に示す半導体モジュール1は、車両(例えば、ハイブリッド車両、電気自動車)に搭載される三相交流モータ(図示省略)に交流電力を供給するインバータの上相に用いられる。半導体モジュール1は、回路部10、配線部20、一対の絶縁部30、一対の冷却器40及びモールド樹脂50を備える。ここで、回路部10及び配線部20を間に置いて対向配置される一対の絶縁部30は、共通形態であり、同一符号を付す。同様に、回路部10、配線部20及び一対の絶縁部30を間に置いて対向配置される一対の冷却器40は、共通形態であり、同一符号を付す。

回路部10は、MOSFET12、第1金属ブロック14、ダイオード16及び第2金属ブロック18を有する。MOSFET12は、炭化珪素を材料として形成されている。第1金属ブロック14は、MOSFET12に対応した板状の形態を有しており、電気抵抗が低く、熱伝導性が高い材料で形成されている。一例では、第1金属ブロック14の材料に銅が用いられる。第1金属ブロック14は、鉛フリーはんだを介してMOSFET12のソースに固定されている。ダイオード16は、MOSFET12に並列に接続されており、還流ダイオードとして機能する。ダイオード16は、炭化珪素を材料として形成されている。第2金属ブロック18は、ダイオード16に対応した板状の形態を有しており、電気抵抗が低く、熱伝導性が高い材料で形成されている。一例では、第2金属ブロック18の材料に銅が用いられる。第2金属ブロック18は、鉛フリーはんだを介してダイオード16のアノードに固定されている。MOSFET12、第1金属ブロック14、ダイオード16及び第2金属ブロック18は、モールド樹脂50で封止されている。

配線部20は、第1ヒートスプレッダー22、高電位端子23、出力端子24、第2ヒートスプレッダー25及び制御端子26を有する。ヒートスプレッダー22,25は、板状の形態を有しており、電気抵抗が低く、熱伝導性が高い材料で形成されている。一例では、ヒートスプレッダー22,25の材料に銅が用いられる。

MOSFET12と第1金属ブロック14の組が、第1ヒートスプレッダー22と第2ヒートスプレッダー25の間に配置されている。MOSFET12のドレインが鉛フリーはんだを介して第1ヒートスプレッダー22に固定されており、第1金属ブロック14が鉛フリーはんだを介して第2ヒートスプレッダー25に固定されている。ダイオード16と第2金属ブロック18の組が、第1ヒートスプレッダー22と第2ヒートスプレッダー25の間に配置されている。ダイオード16のカソードが鉛フリーはんだを介して第1ヒートスプレッダー22に固定されており、第2金属ブロック18が鉛フリーはんだを介して第2ヒートスプレッダー25に固定されている。

高電位端子23は、一端が第1ヒートスプレッダー22に接続されており、他端が直流電源の正極に接続される。この例では、高電位端子23は、第1ヒートスプレッダー22と一体成形されている。出力端子24は、一端が第2ヒートスプレッダー25に接続されており、他端が三相交流モータ(図示省略)に接続される。この例では、出力端子24は、第2ヒートスプレッダー25と一体成形されている。制御端子26は、一端がボンディングワイヤを介してMOSFET12のゲートに接続されており、他端が制御IC(図示せず)に接続される。ヒートスプレッダー22,25は、モールド樹脂50で封止されている。高電位端子23、出力端子24及び制御端子26の各々は、一部がモールド樹脂50で封止されている。

一対の絶縁部30の各々は、絶縁基板として機能しており、配線部20と冷却器40を電気的に絶縁分離する。絶縁部30は、第1金属層32、絶縁層34及び第2金属層36を有する。第1金属層32と絶縁層34はロウ付けされており、第2金属層36と絶縁層34もロウ付けされている。一例では、第1金属層32及び第2金属層36の材料にアルミニウム又は銅が用いられる。一例では、絶縁層34の材料に窒化アルミニウム又は窒化ケイ素が用いられる。第1金属層32、絶縁層34及び第2金属層36は、モールド樹脂50で封止されている。

一対の冷却器40の各々は、天板42、複数のフィン44及びカバー46を有する。天板42は、板状の形態を有しており、熱伝導性が高い材料で形成されている。一例では、天板42の材料にアルミニウム又は銅が用いられる。絶縁部30は、天板42の一方の面にロウ付けされている。複数のフィン44は、天板42の他方の面に固定されており、熱伝導性が高い材料で形成されている。一例では、フィン44の材料にアルミニウム又は銅が用いられる。天板42と複数のフィン44が一体成形されていてもよい。カバー46は、複数のフィン44の周囲を囲むように、天板42に固定されている。カバー46と天板42で構成される閉空間は、冷却用媒体の流路を画定する。一例では、カバー46の材料にアルミニウム、銅又はエンジニアリングプラスチックが用いられる。

カバー46は、複数のフィン44を収容可能な深さを有する皿状の形態を有しており、底面46a、側面46b及び接着面46cを有する。図2に示されるように、一例では、カバー46の平面形状は、多角形の形態を有している。破線48a,48bは、カバー46の底面46aに形成されている貫通孔の位置を示す。貫通孔48aが冷却用媒体の流入口であり、貫通孔48bが冷却用媒体の流出口である。なお、図1に示されるように、この例では、モールド樹脂50は、カバー46の底面46aを被覆していない。この例に代えて、モールド樹脂50は、貫通孔48a,48bのみが露出するように、カバー46の底面46aの大部分を被覆していてもよい。モールド樹脂50がカバー46の底面46aの大部分を被覆していると、カバー46と天板42の接合強度が向上する。

図1に示されるように、接着面46cは、側面46bの一端から側方へ突出した鍔状の形態を有している。接着面46cは、モールド樹脂50で被覆されている。このため、モールド樹脂50が接着面46cと天板42の熱膨張を拘束するので、接着面46cと天板42の接合が補強される。さらに、接着面46cがモールド樹脂50で被覆されていると、接着面46cと天板42の接合部が外部に露出しないので、接合部の腐食が抑えられる。これにより、カバー46と天板42の接合強度が長期間に亘って維持される。さらに、接着面46cがモールド樹脂50で被覆されていると、接着面46cと天板42の接合部にクラックが生じたとしても、冷却用媒体が接合部から漏洩することが抑えられ、半導体モジュール1の信頼性が向上する。

次に、半導体モジュール1の製造方法を説明する。図3に示されるように、一対の天板42の間に回路部10、配線部20及び一対の絶縁部30を固定した後、複数のフィン44の周囲を囲むように、カバー46を天板42に固定する。この段階では、冷却用媒体の流入出口である貫通孔48a,48b(図2参照)がカバー46に形成されていない。このため、複数のフィン44は、カバー46と天板42によって外部から隔離される。カバー46と天板42は、導電性接着剤を用いて接着してもよい。あるいは、カバー46と天板42は、超音波接合、溶接又はロウ付け等の接合技術を利用して接合してもよい。なお、これら接合技術を利用する場合、一対の天板42の間に回路部10、配線部20及び一対の絶縁部30を固定する前に、カバー46と天板42を予め接合しておくのが望ましい。カバー46と天板42を予め接合することで、これら接合技術を実施するときに発生する熱又は振動が回路部10等に伝達されることがない。

次に、図4に示されるように、上側金型60aと下側金型60bで画定される充填空間62に、モールド成形前の半導体モジュール1を配置する。上側金型60aと下側金型60bは、各端子23,24,26を矜持することでモールド成形前の半導体モジュール1を充填空間62内に位置決めする。このように、金型60a,60bは、各端子23,24,26及び各端子23,24,26を含むリードフレームを製造する際に形成される枠やダイバー等と接触する。また、半導体モジュール1の重量が重い場合、下側金型60bの一部がカバー46と接触して半導体モジュール1を支えても良い。この結果、上側金型60aと下側金型60bの間の押力(20ton以上)が、回路部10と配線部20と絶縁部30と冷却器40が積層する部分に印加されない。この結果、MOSFET12、ダイオード16及び鉛フリーはんだ等に加わる機械的負荷が軽減される。

次に、図5に示されるように、充填空間62にモールド樹脂50を充填する。次に、モールド樹脂50が硬化した後、カバー46の底面46aを被覆するモールド樹脂50を除去し、カバー46の底面46aに貫通孔48a,48b(図2参照)を形成する。

このように、半導体モジュール1の製造方法では、金型60a,60bの充填空間62にモールド樹脂50を充填するのに先立って、複数のフィン44の周囲を囲むようにカバー46を天板42に固定することを特徴としている。これにより、カバー46は、モールド樹脂50が複数のフィン44の表面に付着するのを防止し、冷却能が低下するのを抑制する。さらに、モールド樹脂50がモールド成形された後、カバー46には冷却用媒体の流入出口である貫通孔48a,48b(図2参照)が形成される。これにより、カバー46は、冷却用媒体が流れる流路を画定することができる。このように、カバー46は、複数のフィン44の表面にモールド樹脂50が付着することを防止する役割と冷却用媒体の流路を画定する役割を兼用することができる。また、この製造方法では、モールド樹脂50がモールド成形された後にカバー46を取付ける必要がなく、半導体モジュール1を容易に製造することができる。

以下、本実施形態の変形例を例示する。図6に示されるように、カバー46は、支柱46dをさらに有していてもよい。支柱46dは、底面46aの裏面から突出しており、接着面46cが存在する面を越えて伸びている。図7に示されるように、このような支柱46dが設けられていると、カバー46を天板42に接合したときに、底面46aが天板42に対して凸状に湾曲する。これにより、カバー46は、モールド樹脂50が充填空間62に充填されるときに、天板42及び絶縁部30を介して配線部20を回路部10側に向けて押圧する。これにより、モールド樹脂50が充填空間62に充填されるときに、回路部10と配線部20の接合を維持する。

図8に示されるように、冷却用媒体の流入出口である貫通孔148a,148bは、カバー46の側面46bに形成されていてもよい。このように、冷却用媒体の流入出口の形成位置は、特に制限されるものではなく、適宜に設定することができる。

図9に示されるように、カバー46は、側面46bの一部から側方に向けて伸びる一対の筒状部248a,248bを有していてもよい。冷却用媒体の流入出口は、この筒状部248a,248bに形成されていてもよい。例えば、モールド樹脂50をモールド成形した後に、この筒状部248a,248bを切断することで、冷却用媒体の流入出口を形成してもよい。あるいは、筒状部248a,248bに予め形成されている貫通孔を密栓した状態でモールド樹脂50をモールド成形してもよい。この場合、筒状部248a,248bを被覆するモールド樹脂50を除去した後に、密栓を取り除くことで、冷却用媒体の流入出口を形成することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

1:半導体モジュール、 10:回路部、 20:配線部、 30:絶縁部、 40:冷却器、 46:カバー、 50:モールド樹脂、 60a:上側金型、 60b:下側金型、 62:充填空間

Claims (1)

  1. 液冷式の冷却器を有する半導体モジュールの製造方法であって、
    フィンの周囲がカバーで囲まれた状態で樹脂をモールド成形する工程、を備える半導体モジュールの製造方法。
JP2014004021A 2014-01-14 2014-01-14 半導体モジュールの製造方法 Granted JP2015133402A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014004021A JP2015133402A (ja) 2014-01-14 2014-01-14 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014004021A JP2015133402A (ja) 2014-01-14 2014-01-14 半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2015133402A true JP2015133402A (ja) 2015-07-23

Family

ID=53900400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014004021A Granted JP2015133402A (ja) 2014-01-14 2014-01-14 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2015133402A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114303A1 (de) * 2016-08-02 2018-02-08 Infineon Technologies Ag Packung mit teilweise gekapseltem Kühlkanal zum Kühlen eines gekapselten Chips
CN109755194A (zh) * 2017-11-01 2019-05-14 株洲中车时代电气股份有限公司 一种集成半导体模块功率组件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064131A (ja) * 2003-08-08 2005-03-10 Denso Corp 半導体装置
JP2009177038A (ja) * 2008-01-28 2009-08-06 Hitachi Ltd パワー半導体モジュール
JP2013004765A (ja) * 2011-06-17 2013-01-07 Calsonic Kansei Corp 半導体装置および半導体装置の製造方法
JP2013232614A (ja) * 2012-04-06 2013-11-14 Toyota Industries Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064131A (ja) * 2003-08-08 2005-03-10 Denso Corp 半導体装置
JP2009177038A (ja) * 2008-01-28 2009-08-06 Hitachi Ltd パワー半導体モジュール
JP2013004765A (ja) * 2011-06-17 2013-01-07 Calsonic Kansei Corp 半導体装置および半導体装置の製造方法
JP2013232614A (ja) * 2012-04-06 2013-11-14 Toyota Industries Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114303A1 (de) * 2016-08-02 2018-02-08 Infineon Technologies Ag Packung mit teilweise gekapseltem Kühlkanal zum Kühlen eines gekapselten Chips
US10461017B2 (en) 2016-08-02 2019-10-29 Infineon Technologies Ag Package with partially encapsulated cooling channel for cooling an encapsulated chip
CN109755194A (zh) * 2017-11-01 2019-05-14 株洲中车时代电气股份有限公司 一种集成半导体模块功率组件及其制作方法

Similar Documents

Publication Publication Date Title
US9854708B2 (en) Unit for semiconductor device
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9385061B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6280265B2 (ja) パワーモジュール半導体装置
JP4634497B2 (ja) 電力用半導体モジュール
JP5273101B2 (ja) 半導体モジュールおよびその製造方法
DE102008054306B4 (de) Herstellungsverfahren für harzabgedichtete Halbleitervorrichtung
US8169779B2 (en) Power electronics substrate for direct substrate cooling
US7190581B1 (en) Low thermal resistance power module assembly
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP5661183B2 (ja) 半導体装置およびその製造方法
US7151661B2 (en) Capacitor module and semiconductor device using the same
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP4576448B2 (ja) 電力用半導体装置
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
WO2014045766A1 (ja) 半導体装置及び半導体装置の製造方法
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
JP5924164B2 (ja) 半導体装置
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
JP5936679B2 (ja) 半導体装置
JP4302607B2 (ja) 半導体装置
US8836103B2 (en) Semiconductor unit
JP4438489B2 (ja) 半導体装置
JP4007304B2 (ja) 半導体装置の冷却構造
JP2011114176A (ja) パワー半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170627