JP2009177038A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2009177038A
JP2009177038A JP2008015756A JP2008015756A JP2009177038A JP 2009177038 A JP2009177038 A JP 2009177038A JP 2008015756 A JP2008015756 A JP 2008015756A JP 2008015756 A JP2008015756 A JP 2008015756A JP 2009177038 A JP2009177038 A JP 2009177038A
Authority
JP
Japan
Prior art keywords
bonded
semiconductor element
substrate
metal base
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008015756A
Other languages
English (en)
Other versions
JP4902560B2 (ja
Inventor
Akihiro Tanba
昭浩 丹波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008015756A priority Critical patent/JP4902560B2/ja
Publication of JP2009177038A publication Critical patent/JP2009177038A/ja
Application granted granted Critical
Publication of JP4902560B2 publication Critical patent/JP4902560B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】
小型・高出力なＩＧＢＴモジュールの実現のため、低熱抵抗化と低インダクタンス化を図る。
【解決手段】
上アームの素子はセラミックス基板上の電源回路パタンに接着され、セラミックス基板のグランドパタンは、セラミックスを貫通しており、裏面に接着されたフィン付銅ベースまで接続される。本グランドパタンに、下アームの素子は、上アーム素子と表裏を反転させて接着される。さらに、上下アーム素子の基板に接着されていない面を接続して出力電極とする。フィン付銅ベースは樹脂製水路カバーで覆われ直接水冷される。以上の構造で、大幅な配線短縮による低インダクタンス化が実現でき、かつ、下アーム素子は非絶縁で放熱されるため、接着面積が小さいものの低熱抵抗化を実現出来る。
【選択図】図１

Description

本発明はパワー半導体モジュールに係り、特にＩＧＢＴモジュール構造に関するものである。
ＩＧＢＴモジュール等、パワー半導体モジュールの実装形態は以下の通りである。樹脂絶縁層を介して回路パタンである銅箔が放熱ベースへ接着される、所謂絶縁金属基板、または、回路パタンである銅板等の金属板がセラミックスに接着された、所謂金属貼りセラミックス基板の回路パタンに、パワー半導体チップははんだ接着される。接着されたパワー半導体チップは、アルミワイヤボンディング又はリードフレームはんだ接着等の手段で絶縁金属基板、又は、金属貼りセラミックス基板の回路パタンと電気的に接続される。さらに、主として大容量モジュールで採用されている金属貼りセラミックス基板の場合には、一般に、放熱板である銅等の金属ベースにはんだ接着される。
以上の構造体が、主端子，制御端子がインサート成型された樹脂ケース中に収められ、全体がシリコーンゲル等の樹脂で封止される。また、最近の封止形態としては、全体をエポキシ樹脂でトランスファモールドする構造も実現されている。この場合は、樹脂ケースは存在せず、リードフレームで構成される端子とともにパワー半導体素子はトランスファモールドされる。
ＩＧＢＴ等のパワー半導体は、低損失化のため、オン電圧の低減、及び、スイッチング損失低減のためのスイッチングの高速化が着実に進展してきている。スイッチングが高速化されると、スイッチング時の電流時間変化であるｄｉ／ｄｔが大きくなり、主配線の寄生インダクタンス、Ｌｓの影響で、サージ電圧，Ｖｓが発生する。Ｖｓ＝Ｌｓ×ｄｉ／ｄｔである。Ｖｓはスイッチング損失を増大させるので、スイッチングの高速化による低損失化の効果を減殺させてしまう。さらには、電源電圧とＶｓの和がパワー半導体チップの耐電圧を超えると、パワー半導体チップの破壊をもたらしてしまう問題がある。
このことを避けるために、パワー半導体モジュールの設計においては、寄生インダクタンスＬｓの低減に最大限の注意を払っている。即ち、配線長を短くする事に配慮するのはもちろん、配線を可能な限り金属ベースに近づけて、金属ベース中の渦電流による磁束のキャンセル効果で低インダクタンス化を図るものである。さらには、樹脂ケース中の電源配線とグランド配線を可能な限り重ね合わせる事により、向きが反対方向の電流の磁束をキャンセル効果により低インダクタンス化させる。しかしながら、このような構造の工夫を行って低インダクタンス化しているにも拘わらず、現実的には、スイッチング時のＶｓを低減するため、ゲート抵抗の増大等の工夫により、ｄｉ／ｄｔを小さくして使用しているのが現状である。即ち、パワー半導体素子の性能を活かしきれていないのが現状である。
上記のように、パワー半導体モジュールにおいて、低インダクタンス化は、パワー半導体チップの性能を最大限に引き出すために、きわめて重要な課題である。そこで、低インダクタンス化を図るために、図１０等に示す構造が提案されている。上アームのＩＧＢＴチップ１００１と下アームのＩＧＢＴチップ１００２のダイボンディングにおいて、表裏を逆に接着する。ＩＧＢＴチップ１００２の場合、従来通りチップ裏面電極であるコレクタ電極をはんだ１０１０で基板１００５に接着するのに対し、ＩＧＢＴチップ１００１はチップ表面電極であるエミッタ電極をはんだ１００８で接着する。即ち、フェースダウンで接着する。
また、同時に、ゲート電極１００７も基板１００５に接着される。もちろん、一般的には上下アームともコレクタ電極が基板１００５に接着される。このようなダイボンディング形態とすることにより、電源配線１００３は、はんだ１００６でＩＧＢＴチップ１００１のコレクタ電極に接着され、直接外部へ引き出される。従来は、セラミックス基板１００５上回路パタンから垂直に立上げ、外部へ引き出す構成を採用することで、配線長が短くなり低インダクタンス化を実現していた。グランド配線１００４も同様にＩＧＢＴ１００２エミッタ電極にはんだ１０１３で接着され、直接外部へ引き出される。また、出力パタン１００９に配線無しで上下アームＩＧＢＴ１００１，１００２が接続される。このような構造とすることで、従来必要であった、上アームＩＧＢＴチップ１００１のエミッタ電極から基板１００５への接続配線が必要なくなり、更に、この部分の低インダクタンス化も図れている。
パワー半導体モジュールにおいて、Ｖｓが最も問題になるのは、リバースリカバリと呼ばれる現象の場合である。例えば、ＩＧＢＴモジュールの場合、ＩＧＢＴのターンオン時に、還流電流が流れていた対アームのFree Wheeling Diode（ＦＷＤ）に、逆方向に貫通電流が一瞬流れ、その回復時（電流消滅時）に大きなＶｓが発生するのである。従って、最も重要なのは、電源パタンからＩＧＢＴ、対アームＦＷＤ、グランドパタンへと繋がる電流経路のインダクタンスを小さくすることである。上記提案されている上下アームチップ反転実装を利用した実装形態において、電源、グランド配線の低インダクタンス化に配慮されているのみで、ＩＧＢＴと対アームＦＷＤの接続形態等リバースリカバリについては考慮されていない。さらには、フェースダウンで基板１００５へはんだ接着されたＩＧＢＴチップ１００１は、従来接着法のＩＧＢＴチップ１００２と比べて、放熱に寄与する接着面積が小さいため、熱抵抗が大きくなる問題がある。これは、回路パタンが存在しないため、チップ全体を接着できるＩＧＢＴチップ裏面と異なり、コレクタ電圧保持領域、ゲートパタン等が存在するＩＧＢＴチップの表面は、接着面積が小さくなってしまう為である。
その他の技術として、パワー半導体モジュールの小型、低インダクタンス化を実現する実装形態としては、上下アームのパワー半導体チップを積層実装する方法が提案されている。この場合についても、エミッタ電極から主として放熱される下アームチップについては、上アームチップよりも高熱抵抗となってしまう問題がある。
特開２０００−４９２８１号公報 特開２００２−９５２６８号公報 特開２００６−４９５４２号公報
本発明が解決しようとする課題は、パワー半導体モジュールの低インダクタンス化に極めて有効なフリップチップ（フェースダウン）実装を利用した上下アーム素子の表裏面反転実装において、フリップチップ実装された素子は接着面積が小さいため、フリップチップ実装していない対アーム素子と比べて熱抵抗が大きくなってしまう問題点を回避することである。
上記課題を達成するために本発明は、上アームの半導体素子は従来構造通りセラミックス基板上の電源回路パタンに接着し、下アームの半導体素子は、上アームの半導体素子と表裏面を反転させてセラミックス基板のグランドパタンへ接着させ（フリップチップ実装）、かつ、該グランドパタンは、セラミックス基板のセラミックスを貫通し、セラミックス基板の裏面に接着された放熱ベースまで接続されていることを特徴とするものである。
即ち、上アーム素子は放熱ベースと絶縁され、下アーム素子は放熱ベースまで非絶縁であることが主たる特徴である。さらに、放熱ベースはフィン付金属ベースであり、樹脂製水路カバーで覆われ、直接水冷される。
更に、上記課題を達成するために、本発明は少なくとも、電源配線と出力配線間に接続され電流をスイッチングする上アームの半導体素子、出力配線とグランド配線間に接続され電流をスイッチングする下アームの半導体素子、該導体素子が接着され電気的に接続される回路パタン付絶縁基板、該回路パタン付絶縁基板裏面と接着されるか、若しくは一体となった金属ベースを備えたパワー半導体モジュールにおいて、前記上アームの半導体素子の表面は、前記回路パタン付絶縁基板上の電源配線パタンに接着され、前記下アームの半導体素子は、前記上アーム素子と反対の表面が前記回路パタン付絶縁基板のグランド配線パタンに接着され、該グランド配線パタンは、前記回路パタン付絶縁基板の絶縁層を貫通し、前記金属ベースまで絶縁で接続され、前記金属ベース全体は、冷却媒体用空間を設けるように絶縁性のケースで覆われることを特徴としたものである。
また、本発明のパワー半導体モジュールは、前記半導体素子は、ＩＧＢＴと該ＩＧＢＴと逆並列接続されたダイオードであり、前記回路パタン付絶縁基板は、表面に回路パタンである金属パタン、裏面に放熱ベース接着用の金属板を有する所謂金属貼りセラミックス基板であり、前記金属ベースは裏面にフィンを有するフィン付金属ベースであり、前記金属ベースに液体が当てられて前記半導体素子が冷却されることを特徴とするものである。
また、本発明のパワー半導体モジュールは、前記金属貼りセラミックス基板は銅貼り窒化珪素基板であり、該基板表面に貼り付けられたグランドパタンを裏面銅板へ接続するため、窒化珪素を貫通する銅材が存在し、かつ、前記フィン付金属ベースの材質は、銅又は銅合金であることを特徴とするものである。
また、本発明のパワー半導体モジュールは、前記金属ベースと前記冷却液体が接する面には、前記金属ベース材以外のコーティング層が存在することを特徴とするものである。
更に、上記課題を達成するために、本発明は少なくとも、電源配線と出力配線間に接続され電流をスイッチングする上アームの半導体素子、出力配線とグランド配線間に接続され電流をスイッチングする下アームの半導体素子、該半導体素子を冷却するための金属ベースを備えたパワー半導体モジュールにおいて、前記出力配線の片面に前記上アームの半導体素子の表面が接着され、前記出力配線の反対面に前記下アームの半導体素子の表面が接着され、前記上アームの半導体素子の反対表面には冷媒と絶縁された前記金属ベースが接着され、前記下アームの半導体素子の反対表面には前記金属ベースが接着され、下アームの半導体素子を冷却する前記金属ベースは、冷却媒体用空間を有するように絶縁性ケースで覆われることを特徴とするものである。
また、本発明のパワー半導体モジュールは、前記上下アームの半導体素子は、ＩＧＢＴと該ＩＧＢＴと逆並列接続されたダイオードであり、前記出力配線の両面に接着される前記上下アームのＩＧＢＴ、ダイオードにおいて、ＩＧＢＴの略対向面には対アームのダイオードが接着されていることを特徴とするものである。
また、本発明のパワー半導体モジュールは、前記上アームのＩＧＢＴ，ダイオードは、表裏面に金属板を有するセラミックス基板上の電源回路パタンに接着され、該セラミックス基板裏面が前記金属ベースへ接着されることで冷却媒体と絶縁されることを特徴とするものである。
また、本発明のパワー半導体モジュールは、前記金属ベースはフィン付金属ベースであり、前記上アームのＩＧＢＴ，ダイオードを冷却する金属ベースの冷却媒体との接触面は、絶縁材でコーティングされることで外部冷却媒体と絶縁されることを特徴とするものである。
また、本発明のパワー半導体モジュールは、前記フィン付金属ベースの前記絶縁コーティング層は、エポキシ樹脂であることを特徴とするものである。
また、本発明のパワー半導体モジュールは、前記金属ベースのコーティング層である前記エポキシ樹脂層は、前記ＩＧＢＴ，ダイオードを封止するエポキシ樹脂と同一であることを特徴とするものである。
また、本発明のパワー半導体モジュールは、前記冷媒は液体であることを特徴とするものである。
フリップチップ実装される下アームの半導体素子をフィン付金属ベースまで非絶縁とすることは、パワー半導体モジュールの熱抵抗中大きな比率を占める絶縁層の熱抵抗を削除できるようになり、大幅な低熱抵抗化を測れるため、フリップチップ実装のデメリットである接着面積の縮小による高熱抵抗化をキャンセルして、上アーム素子と同程度以下の熱抵抗を実現できる効果がある。
また、上アームの半導体素子は従来モジュール通りの内部絶縁型実装とすることで従来通りの小型化を維持できる効果がある。
更には、フィン付銅ベースを樹脂製水路カバーで覆うことにより、熱的に従来製品と比べて何らデメリットが無い構成に出来るので、モジュールをインバータ等の電力変換装置へ実装可能にする効果がある。
本発明では、パワー半導体モジュールの低熱抵抗化と低インダクタンス化を、上下アームのパワー半導体素子を表裏反転実装し、かつ、下アームのパワー半導体素子は放熱フィンまで非絶縁とする実装形態で実現した。このように、フリップチップ実装を利用し、主回路配線を究極まで短くすることで低インダクタンス化し、かつ、フリップチップ実装された下アームのパワー半導体素子は放熱のための接触面積は小さいものの、非絶縁のため熱抵抗は小さくすることを実現したものである。上記についての詳しい実施形態、及び、その他の特徴について、以下の実施例で詳述する。
図１から図６、および図１１を使用して、実施例１を詳細に説明する。三相ＩＧＢＴモジュール（６ in １ ＩＧＢＴモジュール）の一相回路分の実施例である。図１は本発明の基本構造の概念模式図（断面模式図）である。本発明のコンセプトが明らかになるように、平面的な配置を無視し、上下アームＩＧＢＴ１０１，１０２、ＦＷＤ（Free Wheeling Diode）１０３，１０４の実装形態を示している。
図２は三相インバータ回路の一相分の回路図を示している。図３は、銅貼り窒化珪素基板３０１，ＩＧＢＴ１０１，１０２、ＦＷＤ１０３，１０４、出力配線であるリードフレーム３０６他で一相分の回路を実現した場合の平面模式図を示している。図１１は図３のＡ−Ａ断面模式図を示している。図４は、図３に相当する回路を従来の実装形態とした場合の平面模式図である。図５は、図１に示した断面構造模式図にリバースリカバリ電流の経路５０１を示したものであり、図６は、図４に示した従来構造において同様にリバースリカバリ電流の経路６０１を示したものである。
まず、図１の断面構造模式図で本発明（本実施例）の基本構造コンセプトの詳細について説明する。銅貼り窒化珪素基板１０５の表面には電源（以下、Ｐと称す）パタン１１２（図２の回路図の２０１）が貼り付けられており、このＰパタン１１２に上アームのＩＧＢＴ１０１，ＦＷＤ１０３が従来通りチップ裏面電極であるコレクタ電極、カソード電極が融点３００℃超の高融点はんだ１１８，１２０で接着されている。はんだ１１８，１２０の厚さは０.１mm程度である。窒化珪素基板１０５には基板を貫通して銅ポスト１１４，１１５が形製されている。窒化珪素基板１０５の窒化珪素層１１６の厚さは０.３２mmであり、Ｐパタン１１２の厚さは０.５mm、基板はんだ接着用裏面銅板１１３の厚さは０.４mmである。従って、銅ポスト１１４，１１５の厚さは概略１.２mmである。この銅ポスト１１４，１１５上に、下アームＦＷＤ１０４，ＩＧＢＴ１０２のアノード電極，エミッタ電極が上アーム同様高融点はんだ１１９，１２１ではんだ接着されている。厚さも同様に０.１mm程度である。
図２の回路図に示しているように、ＦＷＤ１０４，ＩＧＢＴ１０２のアノード，エミッタはグランド配線２０２に接続される。高耐電圧素子であるＩＧＢＴ，ＦＷＤの表面には、ＦＬＲ（Field Limiting Ring）と呼ばれる電界緩和領域がチップ周囲に存在する。アノード，エミッタ領域はこのＦＬＲ領域の内側に存在する。さらに、ＩＧＢＴチップ表面にはゲート電極他も存在する。従って、チップ裏面全体であるコレクタ，カソード電極と異なり、エミッタ，アノード電極面積は面積が小さい。このことを表現するため、図１では銅ポスト１１４，１１５、はんだ１１９，１２１の幅をチップより狭く表現している。窒化珪素基板１０５に接着された上下アームのＩＧＢＴ，ＦＷＤの基板に接着されていない面全体は、出力配線（図２の回路図の符号２０３）である銅製リードフレーム１０９に、高融点はんだ１２２，１２３，１２４，１２５で接着される。厚さはこれまで同様０.１mm程度である。即ち、はんだ１２２はエミッタ電極接着はんだとし、はんだ１２３はコレクタ電極接着はんだとし、はんだ１２４はカソード電極接着はんだとし、はんだ１２５はアノード電極接着はんだとしている。はんだ１２２，１２５の幅を小さく描いているのは、上述した下アームのはんだ１１９，１２１と全く同じ理由である。尚、以上説明したＩＧＢＴ，ＦＷＤにおいて、コレクタ，カソード電極はＳｉ側からＡｌ／Ｔｉ／Ｎｉ／Ａｕの積層構造であり、エミッタ，アノード電極は同じくＳｉ側からＡｌ／Ｎｉ／Ａｕの積層構造である。リードフレーム１０９の厚さは０.５mm程度である。電気抵抗を考慮すると厚いことが望まれるが、多チップに接着することを考え、剛性が高くなると接着が難しくなるためこの厚さとした。また、チップ間のチップ端でリードフレーム１０９は立上がっている形状になっている。これは、例えばＩＧＢＴの場合、エミッタの電位であるリードフレーム１０９とコレクタ電位であるチップ角部が近接すると、その部分で放電し、高耐圧を保持することが困難になるためである。
窒化珪素基板１０５裏面には、融点１８０℃程度の低融点はんだ１３０でフィン付銅ベース１０６が接着されている。はんだ１３０の厚さは０.２mm程度である。尚、このフィン付銅ベースは水冷を想定した構造になっている。即ち、フィンの高さは空冷フィンと異なり低いものとなっている。フィン付銅ベース１０６の平板部の厚さは３mm、フィン１０８はストレートフィンであり、フィンの高さ／厚さ／間隔は各々８mm／１mm／１.５mmである。尚、本実施例では、ストレートフィンとしているが、もちろんピンフィン等でも何ら問題ない。
以上説明してきた構造で、下アームのＩＧＢＴ１０２，ＦＷＤ１０４のエミッタ，アノードはフィン付銅ベース１０６に電気的に接続される。即ち、本発明に置いて、フィン付銅ベース１０６がグランド回路となるため、大電流がフィン付銅ベース１０６に通電される。従って、従来パワー半導体モジュールのように、導体の水路カバーでフィン付銅ベース１０６を覆うことはできない。そこで、本実施例では、ＰＰＳ樹脂製の水路カバー１０７で覆い、水路１３１を構成している。端子１１０，１１１は各々電源端子，グランド端子であり、低融点はんだ１１７，１２６でＰパタン１１２，フィン付銅ベース１０６に接着されている。上アームＩＧＢＴ１０１のゲート給電法は、従来通りアルミワイヤボンディングで窒化珪素基板１０５上のゲート回路パタン（図示せず）に接続され、下アームＩＧＢＴ１０２のゲート給電は、窒化珪素基板１０５上のゲート回路パタン１２８にはんだ１２７で接着されている。封止は、端子１０９，１１０，１１１の他、図示していない各種制御端子を外部に露出させるように、全体をエポキシ樹脂１２９でトランスファモールドしている。モールド樹脂の線膨張係数（α）は１６ppm／Ｋ程度である。エポキシ樹脂による封止は、トランスファモールドでなく、ポッティングでも構わない。さらには、エポキシ樹脂でなく、より一般的なシリコーンゲルでももちろん構わない。しかしながら、本発明において、下アームの素子は、上アームの素子と異なり、厚い銅板へ直接はんだ接着される。従って、セラミックス基板上に接着される場合と異なり、接着はんだ層の熱歪は大きくなる。これは、Ｓｉのαは３ppm／Ｋ程度であるのに対し、銅は１７ppm／Ｋ程度と大きく、αミスマッチが大きいためである。従って、はんだ寿命低下の懸念があるため、はんだの熱歪低減効果のあるエポキシ樹脂封止の方がより優れた封止構造になる。
図３を使用して平面構造について詳細に説明する。本実施例の定格電圧／電流は各々６００Ｖ／３００Ａである。ＩＧＢＴ１０１，１０２、ＦＷＤ１０３，１０４は各１チップで各アームを構成している。ＩＧＢＴチップサイズは概略１３mm角、ＦＷＤチップサイズは概略１３mm×８mmである。窒化珪素基板３０１の概略大きさは４０mm×４５mmである。図３のＡ−Ａ断面の模式図を示したのが図１１である。図３において、下アーム素子を接着する銅パタン、即ち、フィン付銅ベースへ電気的に接続されるパタンは図１の銅ポスト１１４，１１５とは異なり３層構成となっている。Ｐパタン３０２同様、グランド（以下、Ｎと称す）パタン１１０３も窒化珪素基板３０１上に貼り付けられており、このＮパタン１１０３は窒化珪素１１０１を貫通する電極１１０２で裏面銅板１１０４と短絡されている。上アームＩＧＢＴ１０１のゲートはアルミワイヤ３０７で基板上のゲートパタン３０９へ接続され、制御エミッタ配線であるアルミワイヤ３０８も基板上制御エミッタパタン３１０へ接続される。フリップチップ実装された下アームＩＧＢＴ１０２は、図１での説明同様、はんだでゲートパタン３０３，制御エミッタパタン３０４と接着される。
図１の概念模式図では、出力端子１０９はチップから直接モジュール外へ導出されていた。ＩＧＢＴ、ＦＷＤ配置が分かるように透明化して描いている出力回路配線３０６は、一旦、窒化珪素基板３０１上の出力回路パタン３０５上へはんだ３１８で接着する構造としている。部品が窒化珪素基板３０１内だけで閉じるため、検査等が実施し易く、より現実的な構造である。以上の構成で、上アーム素子の出力を基板上回路パタンへ接続することなく、下アーム素子に接続でき、更には、下アーム素子のグランドを、チップ表面から基板上回路パタンへ接続することがないので、大幅な基板の小型化を実現している。さらには、通電配線長を大幅に短く出来るため、大幅な低インダクタンス化を実現している。
以上、本実施例の構造について説明した。特徴は、基板の小型化、及び、主配線の低インダクタンス化、さらにはフリップチップ実装したチップの低熱抵抗化である。そこで、低インダクタンス化、及び、小型化の効果を定量的に説明するため、従来技術で設計した基板構造について図４の平面摸式図を使用して説明し、比較対照とする。
ＩＧＢＴ４０１，ＦＷＤ４０２のチップ定格は上述の実施例（図３）と同じである。窒化珪素基板４０４のＰパタン４０５に上アームのＩＧＢＴ４０１，ＦＷＤ４０２チップは裏面がはんだ接着される。ＩＧＢＴチップ４０１表面のエミッタ電極、ＦＷＤチップ４０２表面のアノード電極はアルミワイヤ４０３で出力パタン４０９に接続される。ＩＧＢＴ４０３の制御は、アルミワイヤ４０６でゲートが、ワイヤ４０７制御エミッタが接続され実施される。下アームのＩＧＢＴ４１２，ＦＷＤ４１０についても基本的に同様の構造で実装される。Ｐパタンの代わりに出力パタン４０９にダイボンディングされ、出力パタン４０９の代わりにＮパタン４０８にワイヤボンディングされる。本基板４０４の概略形状は、４０mm×６０mmであり、全く同じ回路を実現している図３と比べて１.３倍程度大きくなってしまっていることが分かる。
次に、本発明構造の特徴である寄生インダクタンスについて説明する。図５及び図６は、下アームのＦＷＤに還流電流が流れていた場合に、上アームＩＧＢＴがターンオンした場合に、下アームＦＷＤに一瞬逆方向電流が流れるリバースリカバリ電流の流れる経路を示したものである。図６は図４に示した従来構造の場合を示しており、図５は、図１に示した本発明の場合を示している。本来、本発明については、図４の回路と対比しやすい図３の場合について経路を示すべきであるが、本発明の場合、Ｐ端子からＮ端子への電流が上下に重なって流れ、平面図では表現しずらいので、断面図である図５で表現している。図６に示した従来構造の場合、ＩＧＢＴ，ＦＷＤは除いて表現すると、電流は、
(１)Ｐパタン４０５→(２)アルミワイヤ４０３→(３)出力パタン４０９→
(４)アルミワイヤ４１１（ＦＷＤ４１０からＮパタン４０８）→(５)Ｎパタン４０８
と流れる。一方、図５の場合、図６と正確に評価するため、端子１１０，１１１を除くと、
(１)Ｐパタン１１２→(２)出力配線１０９（隣接ＩＧＢＴ，ＦＷＤ間）→(３)フィン付銅ベース１０６
と流れる。このように、本発明により、寄生インダクタンス成分は半減していることが分かる。さらに、本発明の場合、図５より明らかなように近接して向きが反対に流れるので、磁束キャンセル効果が非常に大きく、これによる低インダクタンス化効果も絶大になる。
上アームＩＧＢＴのターンオン波形から実測したインダクタンスは、図６の従来例の場合２０ｎＨであったが、一方、図３，図５に示す本実施例の場合７ｎＨであり、画期的な低インダクタンス化が実現できた。即ち、スイッチングの低損失化に大幅に寄与できることが判明した。
熱抵抗の評価結果について以下説明する。熱抵抗は、水冷の場合であり、全熱抵抗（以下、Ｒｔｈ（ｊ−ｗ）と称す）、即ち、ＩＧＢＴジャンクションから冷却水までの熱抵抗である。冷却水は、エチレングリコール５０vol％水溶液であり、温度は７５℃、流量は１０Ｌ／minである。従来の実装構造である上アームＩＧＢＴの場合、Ｒｔｈ（ｊ−ｗ）＝０.２Ｋ／Ｗであった。本発明を適用せず、窒化珪素基板へフリップチップ実装した場合、Ｒｔｈ（ｊ−ｗ）は０.２４Ｋ／Ｗであり、大幅にＲｔｈ（ｊ−ｗ）は増大してしまう。一方、本発明の場合、下アームＩＧＢＴのＲｔｈ（ｊ−ｗ）は０.１９Ｋ／Ｗであり、従来の実装構造の０.２Ｋ／Ｗよりも低減できることが分かった。
以上、本発明構造により、画期的な低インダクタンス化をフリップチップ実装の利用で実現できるとともに、フリップチップ実装のデメリットである熱抵抗増大を解決でき、ＩＧＢＴモジュールの飛躍的な性能向上が図れることが判明した。
図７の断面構造模式図を使用して、実施例２を説明する。上述したように、本発明の特徴は、グランド回路パタンをフィン付銅ベースとし、下アーム素子は放熱フィンまで非絶縁とすることで、低熱抵抗化を実現することである。非絶縁のフィン付銅ベースは、樹脂製水路カバーで絶縁されているため、装置への実装的には問題ない。しかしながら、大電流が通電されている非絶縁の物体に冷却水が接触するため、フィン付銅ベースの腐食懸念は存在する。大電流が通電されることにより、銅ベースにわずかながら電位差が発生するためである。これによる所謂電食の懸念である。本実施例は、このことに対処するため、フィン付銅ベース７０２の接水面にコーティング層７０１を形製している。本コーティング層は、絶縁性，非絶縁性いずれでも良く、熱抵抗増大へ閉慮すると、非絶縁が望まれる。一般に絶縁材は熱伝導率が低いためである。
図８の断面構造模式図を使用して、実施例３を詳細に説明する。本実施例は、実施例１の構造をさらに低インダクタンス化，小型化した実施例である。
上アームのＩＧＢＴ１０１，ＦＷＤ１０３の基板、銅ベースへの実装形態は実施例１と同じである。即ち、銅貼り窒化珪素基板８０１上のＰパタン８０６へＩＧＢＴ１０１のコレクタ電極、ＦＷＤ１０３のカソード電極をはんだ１１８，１２０で接着する。はんだ材，厚さも同じである。チップが搭載された基板８０１は、はんだ８０９でフィン付銅ベース８１６へ接着される。フィン付銅ベース８１６のフィン８１７形状は実施例１と同じで、本数のみ実施例１より少なくなっている。即ち、実施例１では上下アーム素子を一枚の放熱板で放熱していたが、本実施例では、上下アーム専用の放熱板としたため、実施例１と比べて、各放熱板の大きさは半減するイメージである。ＩＧＢＴ１０１，ＦＷＤ１０３の基板８０１へ接着されていない面には、出力配線８０２がはんだ１２２，１２５で接着される。
下アームＩＧＢＴ１０２，ＦＷＤ１０４は出力配線８０２上へ接着されるのが本実施例の特徴である。ＦＷＤ１０４は、はんだ８１０でＩＧＢＴ１０１の上方へカソード電極が接着され、ＩＧＢＴ１０２は、はんだ８１２でＦＷＤ１０３の上方へコレクタ電極が接着される。ＩＧＢＴ１０２，ＦＷＤ１０４の放熱は、フィン付銅ベース８１４がエミッタ電極，アノード電極へはんだ８１３，８１１で接着されることで実現される。即ち、実施例１と同様、下アーム素子については、放熱フィン８１５まで非絶縁である。従って、図示していないが、フィン付銅ベース８１４の水路カバーは樹脂等の絶縁材で形製される。フィン付銅ベース８１４へＮ端子８０４ははんだ８１８で接着され、Ｐ端子８０３は基板８０１上のＰパタン８０６へはんだ８０５で接着される。そして、実施例１同様、エポキシ樹脂８１９でトランスファモールドすることで封止は実現している。
このように、本実施例は、積層実装したことで、平面寸法を小型化したことが特徴であり、かつ、配線インダクタンスもさらに低減できているのも特徴である。実施例１では、出力配線１０９のインダクタンスがわずかに存在したが、上下アーム素子が積層実装された本実施例では、このインダクタンスが存在しない。実施例１同様、上アームＩＧＢＴのターンオン波形から測定したインダクタンスは５ｎＨであり、実施例１よりもさらに低減することができた。
Ｒａｈ（ｊ−ｗ）については基本的に実施例１と同じであるが、ＩＧＢＴ，ＦＷＤが積層実装されているため、それぞれの発熱状態によっては、低熱抵抗化が期待できる。
図９の断面構造模式図を使用して、実施例４を詳細に説明する。本実施例は、実施例３同様、上下アームチップを積層実装した場合の実施例であり、実施例３と異なり、上アームチップの実装，放熱構造に特徴がある。
実施例３において、上アームチップは、放熱ベースにはんだ接着された窒化珪素基板上のＰパタンにはんだ接着する、従来と同様の実装方法であった。一方、本実施例では、上アームＩＧＢＴ１０１，ＦＷＤ１０３はフィン付銅ベース９０１に直接コレクタ電極，カソード電極をはんだ１１８，１２０で接着している。即ち、ＩＧＢＴ１０１，ＦＷＤ１０３は、下アーム同様、フィン付銅ベースまで非絶縁である。上アームが非絶縁の場合、高電圧をモジュール外で絶縁することになるので、絶縁距離を大きくとらなければならず現実的ではない。そこで、本実施例では、フィン９０２を含み、フィン付銅ベース９０１裏面全体を封止樹脂であるエポキシ樹脂９０３で被覆している。本構造で、上アーム素子と冷却水は絶縁され、従来の絶縁方法と機能的に何ら変わりないモジュールを実現できる。フィン部を被覆するエポキシ樹脂層の厚さは０.２mmであり、熱伝導率は２Ｗ／ｍ・Ｋである。この構造、及び物性で、従来構造同様の熱抵抗を実現することが実現できる。
本発明の基本構造を示した断面摸式図。（実施例１） インバータ主回路の一相分の回路図。 本発明の一実施例を示した説明図（平面模式図）。（実施例１） 従来実装形態の平面模式図。 本発明のリバースリカバリ電流経路を示した断面模式図。 従来のリバースリカバリ電流経路を示した平面模式図。 本発明の一実施例を示した説明図（断面模式図）。（実施例２） 本発明の一実施例を示した説明図（断面模式図）。（実施例３） 本発明の一実施例を示した説明図（断面模式図）。（実施例４） 従来構造の断面模式図。 本発明の一実施例を示した説明図（図３のＡ−Ａ断面模式図）。（実施例１）
符号の説明
１０１，１００１ ＩＧＢＴチップ（上アーム）
１０２，４１２，１００２ ＩＧＢＴチップ（下アーム）
１０３ Free Wheeling Diode（ＦＷＤ）チップ （上アーム）
１０４，４１０ ＦＷＤチップ （下アーム）
１０５，３０１，４０４，８０１，１００５ 銅貼りセラミックス基板
１０６，７０２，８１４，８１６，９０１ フィン付銅ベース
１０７，８１５，８１７，９０２ フィン
１０８ 水路カバー
１０９，２０３，８０２ 出力配線＆端子
１１０，２０１，８０３，１００３ 電源端子（Ｐ端子）
１１１，２０２，８０４，１００４ グランド端子（Ｎ端子）
１１２，３０２，４０５，８０６ セラミックス基板電源回路（Ｐ）パタン
１１３，８０８，１１０４ セラミックス基板裏面銅板
１１４ セラミックス基板貫通電極（ＦＷＤ）
１１５，１１０２ セラミックス基板貫通電極（ＩＧＢＴ）
１１６，８０７，１１０１ セラミックス
１１７，１２６，８０５，８１８ 端子接着はんだ
１１８，１２３，８１２，１００６，１０１０ ＩＧＢＴコレクタ接着はんだ
１１９，１２５，８１１ ＦＷＤアノード接着はんだ
１２０，１２４，８１０ ＦＷＤカソード接着はんだ
１２１，１２２，８１３，１００８，１０１３ ＩＧＢＴエミッタ接着はんだ
１２７，１００７，１０１１ ＩＧＢＴゲート接着はんだ
１２８，３０３，３０９ セラミックス基板ゲートパタン
１２９，８１９，９０３ 封止エポキシ樹脂
１３０，８０９ セラミックス基板接着はんだ
１３１ 冷却水路
３０４，３１０ セラミックス基板制御エミッタパタン
３０５，４０９，１００９ セラミックス基板出力パタン
３０６ 出力配線（リードフレーム）
３０７，４０６ ＩＧＢＴゲートワイヤ
３０８，４０７ ＩＧＢＴ制御エミッタワイヤ
４０１ ＩＧＢＴチップ
４０２ ＦＷＤチップ
４０３，４１１ アルミワイヤ
４０８，１１０３ セラミックス基板グランドパタン
５０１，６０１ リカバリ電流経路
７０１ 防錆コーティング層

Claims (15)

  1. 少なくとも、電源配線と出力配線間に接続され電流をスイッチングする上アームの半導体素子、出力配線とグランド配線間に接続され電流をスイッチングする下アームの半導体素子、該導体素子が接着され電気的に接続される回路パタン付絶縁基板、該回路パタン付絶縁基裏面と接着されるか、若しくは一体となった金属ベースを備えたパワー半導体モジュールにおいて、
    前記上アームの半導体素子の表面は、前記回路パタン付絶縁基板上の電源配線パタンに接着され、
    前記下アームの半導体素子は、前記上アーム素子と反対の表面が前記回路パタン付絶縁基板のグランド配線パタンに接着され、
    該グランド配線パタンは、前記回路パタン付絶縁基板の絶縁層を貫通し、前記金属ベースまで絶縁で接続され、
    前記金属ベース全体は、冷却媒体用空間を設けるように絶縁性のケースで覆われることを特徴とするパワー半導体モジュール。
  2. 請求項１において、
    前記半導体素子は、ＩＧＢＴと該ＩＧＢＴと逆並列接続されたダイオードであり、前記回路パタン付絶縁基板は、表面に回路パタンである金属パタン、裏面に放熱ベース接着用の金属板を有する所謂金属貼りセラミックス基板であり、前記金属ベースは裏面にフィンを有するフィン付金属ベースであり、前記金属ベースに液体が当てられて前記半導体素子が冷却されることを特徴とするパワー半導体モジュール。
  3. 請求項２において、
    前記金属貼りセラミックス基板は銅貼り窒化珪素基板であり、該基板表面に貼り付けられたグランドパタンを裏面銅板へ接続するため、窒化珪素を貫通する銅材が存在し、かつ、前記フィン付金属ベースの材質は、銅又は銅合金であることを特徴とするパワー半導体モジュール。
  4. 請求項２、または３において、
    前記金属ベースと前記冷却液体が接する面には、前記金属ベース材以外のコーティング層が存在することを特徴とするパワー半導体モジュール。
  5. 少なくとも、電源配線と出力配線間に接続され電流をスイッチングする上アームの半導体素子、出力配線とグランド配線間に接続され電流をスイッチングする下アームの半導体素子、該半導体素子を冷却するための金属ベースを備えたパワー半導体モジュールにおいて、
    前記出力配線の片面に前記上アームの半導体素子の表面が接着され、前記出力配線の反対面に前記下アームの半導体素子の表面が接着され、前記上アームの半導体素子の反対表面には冷媒と絶縁された前記金属ベースが接着され、前記下アームの半導体素子の反対表面には前記金属ベースが接着され、下アームの半導体素子を冷却する前記金属ベースは、冷却媒体用空間を有するように絶縁性ケースで覆われることを特徴とするパワー半導体モジュール。
  6. 請求項５において、
    前記上下アームの半導体素子は、ＩＧＢＴと該ＩＧＢＴと逆並列接続されたダイオードであり、前記出力配線の両面に接着される前記上下アームのＩＧＢＴ、ダイオードにおいて、ＩＧＢＴの略対向面には対アームのダイオードが接着されていることを特徴とするパワー半導体モジュール。
  7. 請求項６において、
    前記上アームのＩＧＢＴ、ダイオードは、表裏面に金属板を有するセラミックス基板上の電源回路パタンに接着され、該セラミックス基板裏面が前記金属ベースへ接着されることで冷却媒体と絶縁されることを特徴とするパワー半導体モジュール。
  8. 請求項６において、
    前記金属ベースはフィン付金属ベースであり、前記上アームのＩＧＢＴ、ダイオードを冷却する金属ベースの冷却媒体との接触面は、絶縁材でコーティングされることで外部冷却媒体と絶縁されることを特徴とするパワー半導体モジュール。
  9. 請求項８において、
    前記フィン付金属ベースの前記絶縁コーティング層は、エポキシ樹脂であることを特徴とするパワー半導体モジュール。
  10. 請求項９において、
    前記金属ベースのコーティング層である前記エポキシ樹脂層は、前記ＩＧＢＴ、ダイオードを封止するエポキシ樹脂と同一であることを特徴とするパワー半導体モジュール。
  11. 請求項８から請求項１０の１つの請求項において、前記冷媒は液体であることを特徴とするパワー半導体モジュール。
  12. 少なくとも、電源配線と出力配線間に接続され電流をスイッチングする上アームの半導体素子、出力配線とグランド配線間に接続され電流をスイッチングする下アームの半導体素子、該半導体素子を冷却するための基板を備えたパワー半導体モジュールにおいて、
    前記上アームの半導体素子は前記基板上の電源回路パタンに接着し、
    前記下アームの半導体素子は、前記上アームの半導体素子と表裏面を反転させて前記基板のグランドパタンへ接着させ、
    かつ、該グランドパタンは、前記基板を貫通し、該基板の裏面に接着された放熱ベースまで接続されていることを特徴とするパワー半導体モジュール。
  13. 請求項１２において、
    前記基板はセラミックス基板であることを特徴とするパワー半導体モジュール。
  14. 請求項１２において、
    前記上アームの半導体素子は前記放熱ベースと絶縁され、前記下アームの半導体素子は前記放熱ベースと非絶縁であることを特徴とするパワー半導体モジュール。
  15. 請求項１２において、
    前記放熱ベースはフィン付金属ベースであり、樹脂製水路カバーで覆われて水冷されることを特徴とするパワー半導体モジュール。
JP2008015756A 2008-01-28 2008-01-28 パワー半導体モジュール Expired - Fee Related JP4902560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008015756A JP4902560B2 (ja) 2008-01-28 2008-01-28 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008015756A JP4902560B2 (ja) 2008-01-28 2008-01-28 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2009177038A true JP2009177038A (ja) 2009-08-06
JP4902560B2 JP4902560B2 (ja) 2012-03-21

Family

ID=41031811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015756A Expired - Fee Related JP4902560B2 (ja) 2008-01-28 2008-01-28 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP4902560B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028582A (ja) * 2010-07-23 2012-02-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2014132397A1 (ja) * 2013-02-28 2014-09-04 新電元工業株式会社 モジュール、モジュール組合体及びモジュールの製造方法
JP2015095560A (ja) * 2013-11-12 2015-05-18 株式会社デンソー パワーモジュール
JP2015133402A (ja) * 2014-01-14 2015-07-23 トヨタ自動車株式会社 半導体モジュールの製造方法
US9173329B2 (en) 2012-12-27 2015-10-27 Hyundai Motor Company Heat sink-integrated double-sided cooled power module
US9320173B2 (en) 2012-02-24 2016-04-19 Mitsubishi Electric Corporation Semiconductor device having a bulge portion and manufacturing method therefor
US9390995B2 (en) 2012-01-31 2016-07-12 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN107946254A (zh) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 集成散热结构的硅基扇出型封装及晶圆级封装方法
DE112016004423T5 (de) 2015-09-29 2018-06-28 Mitsubishi Electric Corporation Halbleitervorrichtung und verfahren zum herstellen derselben
CN108346628A (zh) * 2017-01-24 2018-07-31 比亚迪股份有限公司 一种功率模块及其制造方法
US10199365B2 (en) 2017-02-09 2019-02-05 Kabushiki Kaisha Toshiba Semiconductor module
US10291144B2 (en) 2015-12-03 2019-05-14 Rohm Co., Ltd. Intelligent power module, electric vehicle, and hybrid car
CN110854096A (zh) * 2019-11-20 2020-02-28 上海道之科技有限公司 一种新型封装的分立器件
CN111540717A (zh) * 2020-05-06 2020-08-14 晏新海 功率模块
CN113629045A (zh) * 2021-08-06 2021-11-09 黄山谷捷散热科技有限公司 三相逆变功率模块的嵌入式封装结构及其增材制造工艺
WO2021223695A1 (zh) * 2020-05-06 2021-11-11 Yan Xinhai 一种功率模块
US11631628B2 (en) 2017-10-04 2023-04-18 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle
DE112015000446B4 (de) 2014-02-25 2023-05-04 Hitachi Astemo, Ltd. Wasserdichte elektronische Vorrichtung und Verfahren zu ihrer Herstellung
CN117497497A (zh) * 2023-12-29 2024-02-02 国网浙江省电力有限公司电力科学研究院 一种功率模块液冷散热封装结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022022A (zh) * 2012-12-25 2013-04-03 浙江大学 一种低寄生电感的igbt功率模块
CN105070695A (zh) * 2015-08-14 2015-11-18 株洲南车时代电气股份有限公司 双面散热电动汽车功率模块

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
JP2001332679A (ja) * 2000-05-25 2001-11-30 Mitsubishi Electric Corp パワーモジュール
JP2004047850A (ja) * 2002-07-15 2004-02-12 Mitsubishi Electric Corp パワー半導体装置
JP2005303018A (ja) * 2004-04-13 2005-10-27 Fuji Electric Holdings Co Ltd 半導体装置
JP2005340639A (ja) * 2004-05-28 2005-12-08 Toyota Industries Corp 半導体装置及び三相インバータ装置
JP2006165534A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP2007281443A (ja) * 2006-03-15 2007-10-25 Hitachi Ltd 電力用半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
JP2001332679A (ja) * 2000-05-25 2001-11-30 Mitsubishi Electric Corp パワーモジュール
JP2004047850A (ja) * 2002-07-15 2004-02-12 Mitsubishi Electric Corp パワー半導体装置
JP2005303018A (ja) * 2004-04-13 2005-10-27 Fuji Electric Holdings Co Ltd 半導体装置
JP2005340639A (ja) * 2004-05-28 2005-12-08 Toyota Industries Corp 半導体装置及び三相インバータ装置
JP2006165534A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP2007281443A (ja) * 2006-03-15 2007-10-25 Hitachi Ltd 電力用半導体装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028582A (ja) * 2010-07-23 2012-02-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
DE112012005791B4 (de) 2012-01-31 2022-05-12 Mitsubishi Electric Corporation Halbleiterbauteil und Verfahren zu dessen Herstellung
US9390995B2 (en) 2012-01-31 2016-07-12 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
US9320173B2 (en) 2012-02-24 2016-04-19 Mitsubishi Electric Corporation Semiconductor device having a bulge portion and manufacturing method therefor
US9173329B2 (en) 2012-12-27 2015-10-27 Hyundai Motor Company Heat sink-integrated double-sided cooled power module
CN104160503A (zh) * 2013-02-28 2014-11-19 新电元工业株式会社 模块、模块组合体以及模块的制造方法
WO2014132397A1 (ja) * 2013-02-28 2014-09-04 新電元工業株式会社 モジュール、モジュール組合体及びモジュールの製造方法
CN104160503B (zh) * 2013-02-28 2017-03-08 新电元工业株式会社 模块、模块组合体以及模块的制造方法
JP5657816B1 (ja) * 2013-02-28 2015-01-21 新電元工業株式会社 モジュール、モジュール組合体及びモジュールの製造方法
US9386698B2 (en) 2013-02-28 2016-07-05 Shindengen Electric Manufacturing Co., Ltd. Module, module combined body and module production method
WO2015072105A1 (ja) * 2013-11-12 2015-05-21 株式会社デンソー パワーモジュール
JP2015095560A (ja) * 2013-11-12 2015-05-18 株式会社デンソー パワーモジュール
JP2015133402A (ja) * 2014-01-14 2015-07-23 トヨタ自動車株式会社 半導体モジュールの製造方法
DE112015000446B4 (de) 2014-02-25 2023-05-04 Hitachi Astemo, Ltd. Wasserdichte elektronische Vorrichtung und Verfahren zu ihrer Herstellung
US10529643B2 (en) 2015-09-29 2020-01-07 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
DE112016004423T5 (de) 2015-09-29 2018-06-28 Mitsubishi Electric Corporation Halbleitervorrichtung und verfahren zum herstellen derselben
DE112016004423B4 (de) 2015-09-29 2024-09-12 Mitsubishi Electric Corporation Halbleitervorrichtung und verfahren zum herstellen derselben
US10778113B2 (en) 2015-12-03 2020-09-15 Rohm Co., Ltd. Intelligent power module, electric vehicle, and hybrid car
US10291144B2 (en) 2015-12-03 2019-05-14 Rohm Co., Ltd. Intelligent power module, electric vehicle, and hybrid car
CN108346628B (zh) * 2017-01-24 2021-06-18 比亚迪半导体股份有限公司 一种功率模块及其制造方法
CN108346628A (zh) * 2017-01-24 2018-07-31 比亚迪股份有限公司 一种功率模块及其制造方法
US10199365B2 (en) 2017-02-09 2019-02-05 Kabushiki Kaisha Toshiba Semiconductor module
US11631628B2 (en) 2017-10-04 2023-04-18 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
CN107946254A (zh) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 集成散热结构的硅基扇出型封装及晶圆级封装方法
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle
CN110854096A (zh) * 2019-11-20 2020-02-28 上海道之科技有限公司 一种新型封装的分立器件
WO2021223695A1 (zh) * 2020-05-06 2021-11-11 Yan Xinhai 一种功率模块
CN111540717B (zh) * 2020-05-06 2022-09-27 晏新海 一种功率模块
CN111540717A (zh) * 2020-05-06 2020-08-14 晏新海 功率模块
CN113629045B (zh) * 2021-08-06 2023-03-10 黄山谷捷股份有限公司 三相逆变功率模块的增材制造工艺
CN113629045A (zh) * 2021-08-06 2021-11-09 黄山谷捷散热科技有限公司 三相逆变功率模块的嵌入式封装结构及其增材制造工艺
CN117497497A (zh) * 2023-12-29 2024-02-02 国网浙江省电力有限公司电力科学研究院 一种功率模块液冷散热封装结构
CN117497497B (zh) * 2023-12-29 2024-05-10 国网浙江省电力有限公司电力科学研究院 一种功率模块液冷散热封装结构

Also Published As

Publication number Publication date
JP4902560B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
JP4902560B2 (ja) パワー半導体モジュール
WO2018227655A1 (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
JP5656907B2 (ja) パワーモジュール
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
JP2007234690A (ja) パワー半導体モジュール
EP3157053B1 (en) Power module
US8421087B2 (en) Semiconductor module including a switch and non-central diode
WO2014097798A1 (ja) 半導体装置
JP5217884B2 (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
JP5954409B2 (ja) 放熱フィン付き半導体モジュール
JP2012175070A (ja) 半導体パッケージ
JP3643525B2 (ja) インバータ装置
WO2023000823A1 (zh) 一种功率半导体模块的新型封装结构
US9299637B2 (en) Semiconductor module
US20140167239A1 (en) Power module package
JP6003624B2 (ja) 半導体モジュール
JP2014183078A (ja) 半導体装置
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2015126168A (ja) パワーモジュール
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
US20240186221A1 (en) Semiconductor device
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
US20170170150A1 (en) Semiconductor module and semiconductor device
JP2013183022A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111228

R151 Written notification of patent or utility model registration

Ref document number: 4902560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees