WO2015072105A1 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
WO2015072105A1
WO2015072105A1 PCT/JP2014/005505 JP2014005505W WO2015072105A1 WO 2015072105 A1 WO2015072105 A1 WO 2015072105A1 JP 2014005505 W JP2014005505 W JP 2014005505W WO 2015072105 A1 WO2015072105 A1 WO 2015072105A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat sink
cooler
switching element
semiconductor device
arm switching
Prior art date
Application number
PCT/JP2014/005505
Other languages
English (en)
French (fr)
Inventor
隆 藤崎
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2015072105A1 publication Critical patent/WO2015072105A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Definitions

  • This disclosure relates to power modules.
  • a power module having a configuration in which a metal cooler (heat exchanger) in which a refrigerant is circulated is arranged on both sides of a semiconductor device (electronic component) is provided.
  • a metal cooler heat exchanger
  • semiconductor device electronic component
  • the cooler is composed of two plates and a dielectric spacer interposed between the plates.
  • the cooler is alternately stacked with the semiconductor device, and the cooler is disposed in contact with the contact surface of the semiconductor device, so that the cooler has the same potential as the contact surface of the semiconductor device.
  • the heat sink Becomes the same potential as the cooler. Therefore, the cooler can be used as a bus bar (for example, a power bus bar). According to this, compared to a configuration in which the terminal is extended from the heat sink and the bus bar is connected to the terminal, the wiring length from the switching element to the bus bar can be shortened. Therefore, the inductance can be reduced, and the surge voltage generated at the time of switching can be reduced.
  • a gap may be generated between the plate and the dielectric spacer due to a temperature difference between the heat transferred from the semiconductor device and the coolant, and the coolant may leak out. That is, there is a problem that the reliability of the cooling performance is low.
  • This disclosure is intended to provide a power module capable of reducing the surge voltage and simplifying the cooler and improving the reliability of the cooling performance.
  • the power module includes a switching element having a main electrode on both surfaces in the thickness direction of the switching element, a heat sink provided on each side of the switching element, and electrically connected to the main electrode. And a plurality of metal coolers that are arranged on both sides of the semiconductor device and cool the semiconductor device.
  • the plurality of semiconductor devices and the plurality of coolers are alternately stacked.
  • the plurality of semiconductor devices at least two semiconductor devices are arranged such that the heat sinks having the same potential face each other across the common cooler.
  • the heat sink having the same potential and the cooler interposed between the heat sinks are electrically connected to have the same potential.
  • the heat sink can be electrically connected to the cooler to have the same potential, and the cooler can be used as a bus bar.
  • the wiring length from a switching element to a bus bar can be shortened compared with the structure connected to a bus bar from the heat sink via the terminal (lead) for external connection. Therefore, the inductance can be reduced, and consequently the surge voltage generated at the time of switching can be reduced.
  • the configuration of the cooler can be simplified as compared with the conventional configuration.
  • the entire cooler since the entire cooler has a single potential, it is not necessary to divide the metal members constituting the cooler and sandwich an electrically insulating spacer as in the conventional case. Accordingly, a gap is generated between the metal member and the spacer due to thermal stress, and the refrigerant cannot leak itself. For this reason, the reliability of the cooling performance can be improved.
  • the switching element may include at least a pair of an upper arm switching element and a lower arm switching element.
  • the upper arm switching element and the lower arm switching element are connected in series between the high potential side and the low potential side of the power supply and are arranged in parallel to each other.
  • the upper arm switching element is disposed on the high potential side
  • the lower arm switching element is disposed on the low potential side.
  • the heat sink includes a first heat sink, a second heat sink, a third heat sink, and a fourth heat sink.
  • Each semiconductor device has one surface in the thickness direction of the semiconductor device and a back surface opposite to the one surface, and includes a sealing resin body that integrally seals each switching element, the second heat sink, and the third heat sink.
  • the first heat sink is electrically connected to the main electrode on the high potential side of the upper arm switching element, and a surface opposite to a connection surface with the main electrode is exposed from one surface of the sealing resin body.
  • the second heat sink is electrically connected to the main electrode on the low potential side of the upper arm switching element.
  • the third heat sink is electrically connected to the main electrode on the high potential side of the lower arm switching element.
  • the fourth heat sink is electrically connected to the main electrode on the low potential side of the lower arm switching element, and the surface opposite to the connection surface with the main electrode is exposed from the back surface of the sealing resin body.
  • the plurality of coolers include at least one first cooler and at least one second cooler, and the first cooler and the second cooler are alternately arranged in the thickness direction. Is done.
  • Each semiconductor device is provided between the first cooler and the second cooler so that the first heat sink faces the first cooler and the fourth heat sink faces the second cooler. Be placed.
  • the first cooler and the first heat sink are electrically connected, and the first cooler and the third heat sink are insulated and separated.
  • the second cooler and the fourth heat sink are electrically connected, and the second cooler and the second heat sink are insulated and separated.
  • the semiconductor device includes the upper arm switching element and the lower arm switching element
  • the first heat sink connected to the high potential side of the power source and the fourth heat sink connected to the low potential side of the power source are: It is exposed on different surfaces of the sealing resin body. Therefore, the configuration of the cooler can be simplified as compared with the configuration in which the first heat sink and the fourth heat sink are exposed on the same surface of the sealing resin body. Thus, in the configuration including the upper arm switching element and the lower arm switching element, the configuration of the cooler can be simplified while reducing the surge voltage.
  • the third heat sink is insulated and separated from the first cooler. Therefore, a short circuit between the first heat sink and the third heat sink can be suppressed.
  • the second heat sink and the fourth heat sink disposed on the back surface side of the sealing resin body the second heat sink is insulated and separated from the second cooler. Therefore, a short circuit between the second heat sink and the fourth heat sink can be suppressed.
  • FIG. 1 is a diagram illustrating a schematic configuration of a power conversion device to which the power module according to the first embodiment is applied
  • FIG. 2 is a plan view showing a schematic configuration of the upper arm semiconductor device
  • FIG. 3 is a sectional view taken along line III-III in FIG.
  • FIG. 4 is a cross-sectional view showing a schematic configuration of the lower arm semiconductor device, corresponding to FIG.
  • FIG. 5 is a diagram showing a schematic configuration of the power module
  • FIG. 6 is a plan view illustrating a schematic configuration of a semiconductor device in the power module according to the second embodiment.
  • FIG. 1 is a diagram illustrating a schematic configuration of a power conversion device to which the power module according to the first embodiment is applied
  • FIG. 2 is a plan view showing a schematic configuration of the upper arm semiconductor device
  • FIG. 3 is a sectional view taken along line III-III in FIG.
  • FIG. 4 is a cross-sectional view showing a schematic configuration of the lower arm semiconductor device, corresponding to FIG
  • FIG. 7 is a sectional view taken along line VII-VII in FIG.
  • FIG. 8 is a diagram showing a schematic configuration of the power module
  • FIG. 9 is a diagram showing a schematic configuration of the power module according to the third embodiment.
  • FIG. 10 is a cross-sectional view illustrating a schematic configuration of a semiconductor device in the power module according to the fourth embodiment.
  • FIG. 11 is sectional drawing which shows schematic structure of a semiconductor device among the power modules which concern on 5th Embodiment
  • FIG. 12 is a partial cross-sectional view illustrating a schematic configuration of the power module according to the sixth embodiment.
  • FIG. 13 is sectional drawing which shows schematic structure of a semiconductor device among the power modules which concern on 7th Embodiment, FIG.
  • FIG. 14 is sectional drawing which shows schematic structure of a semiconductor device among the power modules which concern on 8th Embodiment
  • FIG. 15 is a top view which shows schematic structure of an upper arm semiconductor device among the power modules which concern on 9th Embodiment
  • 16 is a cross-sectional view taken along line XVI-XVI in FIG.
  • FIG. 17 is a diagram showing a schematic configuration of the power module
  • FIG. 18 is a plan view showing an electrical connection structure between the upper arm semiconductor device and the lower arm semiconductor device.
  • the thickness direction of the IGBT element which is a switching element is indicated as the Z direction. Moreover, it is orthogonal to a Z direction and the extending direction of a control terminal is shown as a Y direction. A direction orthogonal to both the Y direction and the Z direction is referred to as an X direction.
  • the arrangement direction of the upper arm switching element and the lower arm switching element coincides with the X direction described above.
  • the planar shape indicates a shape along a plane defined by the X direction and the Y direction unless otherwise specified.
  • FIG. 1 includes an inverter unit 102 composed of six semiconductor devices 10 and a control unit 104 that controls the operation of the inverter unit 102.
  • a power conversion device 100 is mounted on, for example, an electric vehicle or a hybrid vehicle.
  • the semiconductor device 10 includes an upper arm semiconductor device 10U and a lower arm semiconductor device 10L connected in series between the positive electrode (high potential side) and the negative electrode (low potential side) of the DC power source 106.
  • the upper arm semiconductor device 10U is disposed on the high potential side of the DC power source 106
  • the lower arm semiconductor device 10L is disposed on the low potential side of the DC power source 106.
  • the inverter unit 102 has three pairs of upper and lower arms composed of the upper arm semiconductor device 10U and the lower arm semiconductor device 10L.
  • the direct-current power can be converted into a three-phase alternating current and output to the motor 108, for example.
  • symbol 110 shown in FIG. 1 is a capacitor
  • the upper arm semiconductor device 10U includes an n-channel type IGBT element 12U and a reflux FWD element 14U connected in reverse parallel to the IGBT element 12U.
  • the IGBT element 12U corresponds to an upper arm switching element (switching element).
  • the IGBT element 12U and the FWD element 14U are configured on the same semiconductor chip (a semiconductor chip 30 described later). However, the IGBT element 12U and the FWD element 14U may be configured in separate chips.
  • the IGBT element 12U includes a collector electrode 16U and an emitter electrode 18U that are main electrodes, and a gate electrode 20U that is a control electrode.
  • the FWD element 14U has a cathode electrode shared with the collector electrode 16U and an anode electrode shared with the emitter electrode 18U.
  • the lower arm semiconductor device 10L also has the same configuration as the upper arm semiconductor device 10U.
  • the lower arm semiconductor device 10L includes an n-channel type IGBT element 12L and a reflux FWD element 14L connected in reverse parallel to the IGBT element 12U.
  • the IGBT element 12L corresponds to a lower arm switching element (switching element).
  • the IGBT element 12L and the FWD element 14L are also configured in the same semiconductor chip (a semiconductor chip 50 described later). However, the IGBT element 12L and the FWD element 14L may be configured in separate chips.
  • the IGBT element 12L includes a collector electrode 16L and an emitter electrode 18L that are main electrodes, and a gate electrode 20L that is a control electrode.
  • the FWD element 14L includes a cathode electrode shared with the collector electrode 16L and an anode electrode shared with the emitter electrode 18L.
  • the collector electrode 16U of the IGBT element 12U is electrically connected to the high potential power supply line 22 connected to the positive electrode of the DC power supply 106.
  • the emitter electrode 18L of the IGBT element 12L is electrically connected to a low potential power supply line 24 (also referred to as a ground line) connected to the negative electrode of the DC power supply 106.
  • the emitter electrode 18U of the IGBT element 12U and the collector electrode 16L of the IGBT element 12L are electrically connected to each other and are connected to an output line 26 for outputting from the inverter unit 102 to the motor 108.
  • the control unit 104 is electrically connected to the control terminals 28U and 28L, and controls on / off of the IGBT elements 12U and 12L. As this control unit 104, a well-known configuration can be adopted.
  • the upper arm semiconductor device 10U and the lower arm semiconductor device 10L have basically the same configuration, and therefore, the plan view of the lower arm semiconductor device is omitted, and only a cross section is shown.
  • the cross-sectional view of the lower arm semiconductor device 10L shown in FIG. 4 corresponds to the cross-sectional view of the upper arm semiconductor device 10U shown in FIG. 3, that is, the cross section taken along line III-III in FIG.
  • the upper arm semiconductor device 10U has a semiconductor chip 30.
  • the semiconductor chip 30 includes an IGBT element 12U, which is an upper arm switching element, and an FWD element 14U.
  • the semiconductor chip 30 has a collector electrode 16U, which is a main electrode on the high potential side, formed on the surface below the paper surface in the Z direction, and an emitter, which is an electrode on the low potential side, on the surface above the paper surface.
  • An electrode 18U and a gate electrode 20U are formed.
  • the semiconductor chip 30 is sealed with a sealing resin body 32 made of an electrically insulating resin material, as shown in FIGS.
  • This sealing resin body 32 corresponds to a first sealing resin body.
  • the sealing resin body 32 is formed by a transfer molding method using an epoxy resin.
  • the sealing resin body 32 has a substantially rectangular parallelepiped shape, and has one surface 32a and a back surface 32b opposite to the one surface 32a in the Z direction.
  • a first heat sink 36 is electrically, mechanically and thermally connected to the collector electrode 16U of the semiconductor chip 30 via a solder 34.
  • the first heat sink 36 is formed using at least a metal material in order to ensure thermal conductivity and electrical conductivity.
  • a metal material excellent in thermal conductivity and electrical conductivity such as copper, copper alloy, and aluminum alloy can be used.
  • the connection surface and side surface with the semiconductor chip 30 are covered with a sealing resin body 32.
  • the heat radiating surface 36 a opposite to the connection surface is exposed from the one surface 32 a of the sealing resin body 32.
  • the heat radiating surface 36a is substantially flush with the one surface 32a.
  • the first heat sink 36 is sealed with the sealing resin body 32 except for the heat radiating surface 36a.
  • the solder 34 is also sealed with the sealing resin body 32.
  • a terminal 40 is electrically, mechanically, and thermally connected to the emitter electrode 18U of the semiconductor chip 30 via a solder 38.
  • the terminal 40 When the terminal 40 is thus provided, a predetermined interval can be secured between the semiconductor chip 30 and the second heat sink 44. Therefore, the gate electrode 20U of the semiconductor chip 30 and the control terminal 28U can be electrically connected by a bonding wire (not shown).
  • the control terminal 28 ⁇ / b> U extends in the Y direction, and a part of the control terminal 28 ⁇ / b> U protrudes from the side surface of the sealing resin body 32.
  • there are five control terminals 28U one of which is connected to the gate electrode 20U. The remaining two are for temperature measuring diodes, one for emitter sensing, and one for current sensing.
  • the terminal 40 is located in the middle of the heat conduction and electrical conduction path between the second heat sink 44 and the semiconductor chip 30 to be described later, the terminal 40 is formed using at least a metal material in order to ensure thermal conductivity and electrical conductivity. Yes.
  • a metal material having excellent thermal conductivity and electrical conductivity such as copper and molybdenum can be used.
  • a second heat sink 44 is electrically, mechanically and thermally connected to the surface of the terminal 40 opposite to the semiconductor chip 30 via a solder 42. Similarly to the first heat sink 36, the second heat sink 44 is also formed using at least a metal material in order to ensure thermal conductivity and electrical conductivity.
  • the connection surface and side surface with the semiconductor chip 30 are covered with a sealing resin body 32.
  • the heat radiation surface 44 a opposite to the connection surface is exposed from the back surface 32 b of the sealing resin body 32.
  • the heat radiating surface 44a is substantially flush with the back surface 32b.
  • the second heat sink 44 is sealed with the sealing resin body 32 except for the heat radiating surface 44a.
  • the solder 42 is also sealed with the sealing resin body 32.
  • the lower arm semiconductor device 10L has basically the same structure as the upper arm semiconductor device 10U.
  • the lower arm semiconductor device 10 ⁇ / b> L has a semiconductor chip 50.
  • the semiconductor chip 50 includes an IGBT element 12L, which is a lower arm switching element, and an FWD element 14L.
  • a collector electrode 16L which is a main electrode on the high potential side, is formed on the surface below the paper surface in the Z direction, and an emitter, which is an electrode on the low potential side, on the surface above the paper surface.
  • An electrode 18L and a gate electrode 20L are formed.
  • the semiconductor chip 50 is also sealed by a sealing resin body 52 made of an electrically insulating resin material.
  • the sealing resin body 52 corresponds to a second sealing resin body. Similar to the sealing resin body 32, the sealing resin body 52 is molded by transfer molding using an epoxy resin.
  • the sealing resin body 52 has a substantially rectangular parallelepiped shape, and has one surface 52a and a back surface 52b opposite to the one surface 52a in the Z direction.
  • a third heat sink 56 is electrically, mechanically and thermally connected to the collector electrode 16L of the semiconductor chip 50 via a solder 54. Similarly to the first heat sink 36 and the like, the third heat sink 56 is also formed using at least a metal material in order to ensure thermal conductivity and electrical conductivity.
  • the first heat sink 36 has substantially the same thickness.
  • the connection surface and the side surface with the semiconductor chip 50 are covered with a sealing resin body 52.
  • the heat radiation surface 56 a opposite to the connection surface is exposed from one surface 52 a of the sealing resin body 52.
  • the heat radiating surface 56a is substantially flush with the one surface 52a.
  • the third heat sink 56 is sealed with the sealing resin body 52 except for the heat radiating surface 56a.
  • the solder 54 is also sealed with the sealing resin body 52.
  • a terminal 60 is electrically, mechanically and thermally connected to the emitter electrode 18L of the semiconductor chip 50 via a solder 58.
  • the function, constituent material, and shape of the terminal 60 are the same as those of the terminal 40 described above.
  • the control terminal 28L is also provided in the same manner as the control terminal 28U.
  • a fourth heat sink 64 is electrically, mechanically and thermally connected to the surface of the terminal 60 opposite to the semiconductor chip 50 via a solder 62. Similarly to the third heat sink 56 and the like, the fourth heat sink 64 is formed using at least a metal material in order to ensure thermal conductivity and electrical conductivity.
  • the second heat sink 44 has substantially the same thickness.
  • the connection surface and side surfaces with the semiconductor chip 50 are covered with the sealing resin body 52.
  • the heat radiating surface 64 a opposite to the connection surface is exposed from the back surface 52 b of the sealing resin body 52. Specifically, the heat radiating surface 64a is substantially flush with the back surface 52b.
  • the fourth heat sink 64 is sealed with the sealing resin body 52 except for the heat radiating surface 64a.
  • the solder 62 is also sealed with the sealing resin body 52.
  • the upper arm semiconductor device 10U is a semiconductor device having a double-sided heat dissipation structure in which the heat sinks 36 and 44 are disposed on both sides of the semiconductor chip 30.
  • the lower arm semiconductor device 10L is also a semiconductor device having a double-sided heat dissipation structure in which the heat sinks 36 and 44 are disposed on both sides of the semiconductor chip 30.
  • any of the semiconductor devices 10U and 10L has a 1 in 1 package structure.
  • the thickness in the Z direction is substantially equal between the upper arm semiconductor device 10U and the lower arm semiconductor device 10L, and the positions of the semiconductor chips 30 and 50 with respect to the heat radiation surfaces 36a and 56a are also substantially equal to each other.
  • FIG. 5 a schematic configuration of a power module including the semiconductor device 10 (10U, 10L) will be described with reference to FIG.
  • the heat sinks 36, 44, 56, and 64 are indicated by broken lines in order to facilitate understanding of the electrical connection state between the coolers 72, 74, and 76 and the semiconductor device 10.
  • the heat sinks 36, 44, 56, and 64 are hatched.
  • the power module 70 is a metal in which a coolant is circulated and disposed on both sides of each semiconductor device 10 to cool the semiconductor device 10 from both sides.
  • the coolers 72, 74, and 76 are provided.
  • coolers 72, 74, and 76 are formed in a tubular shape (tube shape) using a metal material so as to have a passage through which a refrigerant flows. Further, in the Z direction, the semiconductor device 10 and the coolers 72, 74, and 76 are arranged with a predetermined interval between the adjacent coolers 72, 74, and 76 so as to be alternately stacked.
  • the first cooler 72 is connected to the positive electrode side of the DC power supply 106 and functions as the above-described high potential power supply line 22. In other words, the first cooler 72 functions as a power bus bar connected to the positive electrode of the DC power source 106. Therefore, in FIG. 5, “P” indicating the positive electrode (high potential) is appended on the first cooler 72.
  • the first cooler 72 has a first connection portion 72a extending from one end in the X direction in order to connect to the DC power source 106 side. By connecting the positive side of the DC power source 106 to the first connection portion 72a, the entire first cooler 72 is fixed at a predetermined high potential (P potential).
  • the second cooler 74 is connected to the negative electrode side of the DC power supply 106 and functions as the low potential power supply line 24 described above. In other words, the second cooler 74 functions as a power bus bar connected to the negative electrode of the DC power source 106. Therefore, in FIG. 5, “N” indicating the negative electrode (low potential) is appended on the second cooler 74.
  • the second cooler 74 has a second connection portion 74a extending in the same direction as the first connection portion 72a from the end on the same side as the first connection portion 72a in order to connect to the DC power source 106 side. ing.
  • the entire second cooler 74 is fixed to a predetermined low potential (N potential).
  • the capacitor 110 is connected to the first connection portion 72 a and the second connection portion 74 a described above, and is connected to the DC power source 106 via the capacitor 110.
  • the third cooler 76 functions as the output line 26 that connects the upper and lower arms and the motor 108. In other words, the third cooler 76 functions as an output bus bar. For this reason, in FIG. 5, “O” indicating the output is appended on the third cooler 76.
  • the 3rd cooler 76 has the 3rd connection part 76a for external connection extended from the other end side in the X direction, ie, the opposite side to the 1st connection part 72a.
  • coolers 72, 74, and 76 are connected to each other in the Z direction by an upstream connecting portion 78 on one end side in the X direction.
  • the upstream connection portion 78 functions to distribute the supplied refrigerant to the coolers 72, 74, and 76.
  • adjacent coolers 72, 74, and 76 are connected to each other by the downstream side connecting portion 80.
  • the downstream connection portion 80 functions to merge the refrigerant distributed to the coolers 72, 74, and 76.
  • each cooler 72, 74, 76 is used as a bus bar.
  • an electrically insulating refrigerant is used.
  • a refrigerant for example, a fluorocarbon refrigerant such as fluorinate can be employed.
  • the upper arm semiconductor device 10U is arranged such that the first heat sink 36 is electrically connected to the first cooler 72, and the second heat sink 44 is electrically connected to the third cooler 76.
  • the lower arm semiconductor device 10L is arranged such that the third heat sink 56 is electrically connected to the third cooler 76 and the fourth heat sink 64 is electrically connected to the second cooler 74. Yes.
  • the semiconductor device 10L, the third cooler 76, the upper arm semiconductor device 10U, the first cooler 72, the upper arm semiconductor device 10U, the third cooler 76, the lower arm semiconductor device 10L, and the second cooler 74 are stacked in this order. Yes.
  • the upper and lower arms are respectively constituted by two semiconductor devices 10 from the lower side of the drawing.
  • the first heat sink 36 faces the first cooler 72 in between.
  • the upper arm semiconductor devices 10 ⁇ / b> U are disposed on both sides of the first cooler 72.
  • the first heat sink 36 on both sides and the first cooler 72 are electrically connected.
  • the fourth heat sink 64 faces the second cooler 74 in between.
  • lower arm semiconductor devices 10 ⁇ / b> L are arranged on both sides of the second cooler 74. And the 4th heat sink 64 and the 2nd cooler 74 of both sides are electrically connected.
  • the upper arm semiconductor device 10U is arranged on one surface side of the third cooler 76 so that the second heat sink 44 faces, and on the other surface side,
  • the lower arm semiconductor device 10L is arranged so that the three heat sinks 56 face each other. That is, in the upper and lower arms, the second heat sink 44 and the third heat sink 56 that are set to the same potential are disposed so as to face each other with the third cooler 76 interposed therebetween.
  • the second heat sink 44 and the third heat sink 56 and the third cooler 76 are electrically connected.
  • the electrical connection structure between the first heat sink 36 and the first cooler 72, the electrical connection structure between the fourth heat sink 64 and the second cooler 74, and the heat sinks 44, 56 and the third cooler 76 As the electrical connection structure, for example, contact conduction can be employed. In addition, it is also possible to employ a connection in which an anisotropic conductive sheet, Ag paste, conductive gel (conductive grease) or the like is interposed.
  • the first heat sink 36 and the first cooler 72 are electrically connected, and the first heat sink 36 and the first cooler 72 are set to the same potential.
  • the 4th heat sink 64 and the 2nd cooler 74 are electrically connected, and the 4th heat sink 64 and the 2nd cooler 74 are made into the same electric potential.
  • the first cooler 72 is used as a positive-side bus bar of the DC power source 106
  • the second cooler 74 is used as a negative-side bus bar of the DC power source 106. Therefore, the wiring length from the IGBT elements 12U, 12L (switching elements) to the bus bar can be shortened as compared with the conventional configuration in which the heat sink is connected to the bus bar via a terminal (lead) for external connection. Therefore, the inductance can be reduced, and the surge voltage generated at the time of switching can be reduced.
  • the same potential is applied to both sides of the first cooler 72 except for the first cooler 72 that is the end of the coolers 72, 74, and 76 disposed in the Z direction.
  • the first heat sink 36 is disposed, and is electrically connected to the first cooler 72.
  • the fourth cooler is set to the same potential on both sides of the second cooler 74.
  • a heat sink 64 is disposed and electrically connected to the second cooler 74.
  • the second heat sink 44 and the third heat sink 56 that are set to the same potential are disposed so as to sandwich the third cooler 76 and are electrically connected to the third cooler 76.
  • the entire coolers 72, 74, and 76 are set to a single potential in the Z direction. Therefore, it is not necessary to divide the cooler in the Z direction by the dielectric spacer, and the configuration of the coolers 72, 74, and 76 can be simplified as compared with the conventional configuration. Note that the coolers 72 and 74 at the ends of the coolers 72, 74, and 76 arranged in the Z direction also have a single potential.
  • each of the coolers 72, 74, and 76 since each of the coolers 72, 74, and 76 has a single potential, it is not necessary to divide the cooler in the Z direction by a dielectric spacer as in the conventional case. Therefore, since the dielectric spacer is not provided, a gap is generated between the metal member constituting the cooler and the spacer due to thermal stress, and the refrigerant cannot leak itself. Thus, the reliability of the cooling performance can be improved as compared with the conventional case.
  • connection parts 72a and 74a of the 1st cooler 72 and the 2nd cooler 74 which function as a power supply bus bar are provided in the same side in the X direction. For this reason, the connection structure between the first connection part 72a and the second connection part 74a and the DC power source 106 side, for example, the connection structure with the capacitor 110 can be simplified.
  • the example in which the power module 70 is configured using the semiconductor devices 10U and 10L of 1 in 1 package has been described.
  • the first heat sink 36 and the fourth heat sink 64 that are electrically connected to the DC power source 106 are exposed to the opposite surfaces of the common sealing resin body.
  • the example which comprises the power module 70 using is shown.
  • the semiconductor device 10 integrally includes the upper arm semiconductor device 10U and the lower arm semiconductor device 10L that constitute the upper and lower arms shown in the first embodiment.
  • the semiconductor device 10 has both the semiconductor chips 30 and 50 described above.
  • the semiconductor chips 30 and 50 have substantially the same thickness in the Z direction.
  • the semiconductor chip 30 includes an IGBT element 12U as an upper arm switching element and an FWD element 14U.
  • the semiconductor chip 50 includes an IGBT element 12L as a lower arm switching element and an FWD element 14L.
  • These semiconductor chips 30 and 50 are arranged side by side in the X direction, and are arranged at substantially the same position in the Z direction, that is, arranged in parallel.
  • the semiconductor chip 30 has a collector electrode 16U, which is a main electrode on the high potential side, formed on the surface below the paper surface in the Z direction, and a low potential side electrode on the surface above the paper surface.
  • An emitter electrode 18U and a gate electrode 20U are formed.
  • a collector electrode 16L that is a main electrode on the high potential side is formed on the surface below the paper surface in the Z direction, and an emitter electrode 18L that is an electrode on the low potential side is formed on the surface above the paper surface.
  • a gate electrode 20U is formed.
  • the semiconductor chips 30 and 50 are integrally sealed with a sealing resin body 82.
  • the sealing resin body 82 is molded by transfer molding using an epoxy resin, like the sealing resin body 32 described above.
  • the sealing resin body 82 has a substantially rectangular parallelepiped shape, and has one surface 82a and a back surface 82b opposite to the one surface 52a in the Z direction.
  • a first heat sink 36 is electrically, mechanically and thermally connected to the collector electrode 16U of the semiconductor chip 30 via a solder 34.
  • the first heat sink 36 is sealed with a sealing resin body 82 except for the heat radiating surface 36a.
  • the heat radiation surface 36a is substantially flush with the one surface 82a.
  • a terminal 40 is electrically, mechanically, and thermally connected to the emitter electrode 18U of the semiconductor chip 30 via a solder 38.
  • the control terminal 28 ⁇ / b> U extends in the Y direction, and part of the control terminal 28 ⁇ / b> U protrudes from the side surface of the sealing resin body 82.
  • a second heat sink 44 is electrically, mechanically and thermally connected to the surface of the terminal 40 opposite to the semiconductor chip 30 via a solder 42.
  • the second heat sink 44 is sealed with a sealing resin body 82 except for the heat dissipation surface 44a.
  • the heat radiation surface 44a is substantially flush with the back surface 82b.
  • a third heat sink 56 is electrically, mechanically and thermally connected to the collector electrode 16L of the semiconductor chip 50 via a solder 54.
  • the third heat sink 56 is sealed with a sealing resin body 82 except for the heat dissipation surface 56a.
  • the heat radiation surface 56a is substantially flush with the one surface 82a.
  • the third heat sink 56 has substantially the same thickness as the first heat sink 36.
  • an output terminal 56 b is extended from the third heat sink 56.
  • the output terminal 56b extends in the Y direction and in a direction opposite to the extending direction of the control terminal 28L with respect to the semiconductor chip 50, and a part of the output terminal 56b protrudes outside the sealing resin body 82.
  • the output terminal 56b is not connected to a cooler as will be described later, but is electrically connected to an output line 26 (output bus bar) (not shown) provided separately.
  • a terminal 60 is electrically, mechanically and thermally connected to the emitter electrode 18L of the semiconductor chip 50 via a solder 58.
  • the terminal 60 has substantially the same thickness as the terminal 40.
  • the control terminal 28L is also provided in the same manner as the control terminal 28U.
  • a fourth heat sink 64 is electrically, mechanically and thermally connected to the surface of the terminal 60 opposite to the semiconductor chip 50 via a solder 62.
  • the fourth heat sink 64 is sealed with a sealing resin body 82 except for the heat radiation surface 64a.
  • the heat radiation surface 64a is substantially flush with the back surface 82b.
  • the fourth heat sink 64 has substantially the same thickness as the second heat sink 44.
  • the second heat sink 44 has a first relay portion 44b extending from the end portion on the semiconductor chip 50 side in the X direction to the semiconductor chip 50 side.
  • the third heat sink 56 has a second relay portion 56c extending from the end portion on the semiconductor chip 30 side in the X direction to the semiconductor chip 30 side.
  • These relay portions 44 b and 56 c are electrically and mechanically connected via solder 84.
  • the emitter electrode 18U of the IGBT element 12U and the collector electrode 16L of the IGBT element 12L are electrically connected, and the upper and lower arms are substantially N-shaped as shown in FIG.
  • the first relay portion 44b, the second relay portion 56c, and the solder 84 are sealed with a sealing resin body 82.
  • the semiconductor device 10 includes a first insulating sheet 86 and a second insulating sheet 88.
  • the 1st insulating sheet 86 is affixed on the peripheral part of the thermal radiation surface 44a and the back surface 82b so that the whole thermal radiation surface 44a of the 2nd heat sink 44 may be coat
  • the second insulating sheet 88 is attached to the peripheral portions of the heat dissipation surface 56a and the one surface 82a so as to cover the entire heat dissipation surface 56a of the third heat sink 56.
  • the first insulating sheet 86 is used to prevent the second cooler 74 and the second heat sink 44 from being electrically connected when the back surface 82b side of the semiconductor device 10 is disposed opposite to the second cooler 74. Is provided.
  • the second insulating sheet 88 prevents the first cooler 72 and the third heat sink 56 from being electrically connected when the one surface 82 a side of the semiconductor device 10 is disposed opposite to the first cooler 72.
  • these insulating sheets 86 and 88 are provided to insulate and separate the second cooler 74 and the second heat sink 44 and the first cooler 72 and the third heat sink 56.
  • insulating sheets 86 and 88 a sheet made of an electrically insulating material such as a resin sheet or a ceramic sheet can be used.
  • a resin sheet or a ceramic sheet Preferably, in consideration of heat dissipation from the semiconductor chips 30 and 50, one having a low thermal resistance may be adopted.
  • the insulating sheets 86 and 88 shown in this embodiment are pasted after the sealing resin body 82 is molded.
  • the heat sinks 36 and 64 are indicated by broken lines, and the heat sinks 36 and 64 are hatched for easy understanding of the electrical connection state between the coolers 72 and 74 and the semiconductor device 10.
  • the insulating sheets 86 and 88 are shown by solid lines, and the insulating sheets 86 and 88 are hatched. That is, in FIG. 8, the heat sinks 44 and 56 covered with the insulating sheets 86 and 88 are not shown.
  • the power module 70 includes the metal coolers 72 and 74 shown in the first embodiment in addition to the semiconductor device 10 described above.
  • the first coolers 72 and the second coolers 74 are alternately arranged in the Z direction.
  • the semiconductor device 10 is disposed between the adjacent first cooler 72 and second cooler 74.
  • the semiconductor device 10 is provided between the first cooler 72 and the second cooler 74 such that the first heat sink 36 faces the first cooler 72 and the fourth heat sink 64 faces the second cooler 74. Is arranged.
  • the first cooler 72 and the first heat sink 36 are electrically connected.
  • the third heat sink 56 exposed on the same surface 82 a as the first heat sink 36 is insulated and separated from the first cooler 72 by the second insulating sheet 88.
  • the second cooler 74 and the fourth heat sink 64 are electrically connected.
  • the second heat sink 44 exposed on the same back surface 82 b as the fourth heat sink 64 is insulated and separated from the second cooler 74 by the first insulating sheet 86.
  • the first cooler 72, the semiconductor device 10, the second cooler 74, the semiconductor device 10, the first cooler 72, the semiconductor device 10, and the second cooler are directed from the bottom to the top of the page.
  • the coolers 74 are stacked in this order. Therefore, except for the first cooler 72 that is the end of the coolers 72 and 74 arranged in the Z direction, the first heat sink 36 of the different semiconductor device 10 is provided on both surfaces of the first cooler 72. Electrically connected. That is, the first heat sink 36 on both sides and the first cooler 72 located between them have the same potential. Note that the first cooler 72 serving as the end of the coolers 72 and 74 arranged in the Z direction also has a single potential.
  • the fourth heat sink 64 of the different semiconductor device 10 is provided on both surfaces of the second cooler 74 except for the second cooler 74 that is the end of the coolers 72 and 74 arranged in the Z direction. Are electrically connected. That is, the fourth heat sink 64 on both sides and the second cooler 74 located between them have the same potential. Note that the second cooler 74 that is the end of the coolers 72 and 74 arranged in the Z direction also has a single potential.
  • the heat radiating surface 64a of the fourth heat sink 64 and the heat radiating surface 44a of the second heat sink 44 are substantially flush with each other, and the first insulating sheet 86 is pasted on the heat radiating surface 44a. Further, the heat radiating surface 36a of the first heat sink 36 and the heat radiating surface 56a of the third heat sink 56 are substantially flush with each other, and the second insulating sheet 88 is adhered on the heat radiating surface 56a. Therefore, in consideration of the thickness of the insulating sheets 86 and 88, an anisotropic conductive sheet, between the first heat sink 36 and the first cooler 72, and between the fourth heat sink 64 and the second cooler 74, Ag paste, conductive gel (conductive grease) or the like may be interposed. Thereby, the heat dissipation from the 1st heat sink 36 to the 1st cooler 72 and the 4th heat sink 64 to the 2nd cooler 74 can be improved.
  • the first heat sink 36 and the fourth heat sink 64 that are electrically connected to the DC power source 106 are provided with the sealing resin body 82 while having the IGBT elements 12U and 12L. Exposed on different surfaces. Therefore, the configuration of the coolers 72 and 74 can be simplified as compared with the configuration in which the first heat sink 36 and the fourth heat sink 64 are exposed on the same surface of the sealing resin body 82. Thus, in the configuration including the IGBT elements 12U and 12L, the configuration of the coolers 72 and 74 can be simplified while reducing the surge voltage.
  • the third heat sink 56 is insulated and separated from the first cooler 72. Therefore, a short circuit between the first heat sink 36 and the third heat sink 56 can be suppressed.
  • the second heat sink 44 and the fourth heat sink 64 disposed on the back surface 82 b side of the sealing resin body 82 the second heat sink 44 is insulated and separated from the second cooler 74. Therefore, a short circuit between the second heat sink 44 and the fourth heat sink 64 can be suppressed.
  • connection portions 72a and 74a of the first cooler 72 and the second cooler 74 that function as power bus bars are provided on the same side in the X direction. It was.
  • the first connection portions 72a of the plurality of first coolers 72 are arranged in a line along the Z direction.
  • the 2nd connection part 74a of the several 2nd cooler 74 is arrange
  • FIG. 9 corresponds to a plan view of FIG. 8 viewed from the upper side in the Z direction.
  • connection portions 72a and 74a are not only provided on the same side in the X direction, but a plurality of first connection portions 72a are arranged in a row along the Z direction.
  • the plurality of second connection parts 74a are arranged side by side with the first connection part 72a in the Y direction and arranged in a line along the Z direction.
  • the heat dissipating surface 64a of the fourth heat sink 64 and the heat dissipating surface 44a of the second heat sink 44 are substantially flush with each other, and the first insulating sheet 86 is pasted on the heat dissipating surface 44a. Further, the heat dissipation surface 36a of the first heat sink 36 and the heat dissipation surface 56a of the third heat sink 56 are substantially flush with each other, and the second insulating sheet 88 is pasted on the heat dissipation surface 56a.
  • the thickness of the second heat sink 44 is thinner than the thickness of the fourth heat sink 64 in the Z direction.
  • the surface 86a (henceforth one surface 86a) opposite to the 2nd heat sink 44 of the 1st insulating sheet 86 affixed on the heat sink surface 44a of the 2nd heat sink 44 becomes substantially flush with the heat sink surface 64a.
  • the back surface 82b of the sealing resin body 82 is substantially flush.
  • the thickness of the third heat sink 56 is thinner than the thickness of the first heat sink 36.
  • the surface 88a (henceforth one surface 88a) opposite to the 3rd heat sink 56 of the 2nd insulating sheet 88 affixed on the heat sink surface 56a of the 3rd heat sink 56 becomes substantially flush with the heat sink surface 36a. Yes.
  • the one surface 82a of the sealing resin body 82 is substantially flush.
  • a second heat sink 44 having a thickness different from that of the fourth heat sink 64 is prepared in advance.
  • the difference in thickness is defined as the difference in thickness of the first insulating sheet 86.
  • a third heat sink 56 having a thickness different from that of the first heat sink 36 is prepared.
  • the difference in thickness is defined as the difference in thickness of the second insulating sheet 88.
  • the one surface 86a of the first insulating sheet 86 and the heat radiation surface 64a of the fourth heat sink 64 are substantially flush with the back surface 82b, and the one surface 88a of the second insulation sheet 88 and the heat radiation surface 36a of the first heat sink 36 are one surface 82a.
  • the sealing resin body 82 is molded so as to be substantially flush with each other. Thereby, the semiconductor device 10 can be obtained.
  • the thickness of the second heat sink 44 is thinner than the thickness of the fourth heat sink 64, whereby the heat dissipation surface 44a is closer to the semiconductor chips 30 and 50 than the heat dissipation surface 64a in the Z direction. It has become.
  • the thickness of the third heat sink 56 is thinner than the thickness of the first heat sink 36, so that the heat dissipation surface 56a is closer to the semiconductor chips 30 and 50 than the heat dissipation surface 36a in the Z direction. .
  • the first insulating sheet 86 is attached to the heat radiating surface 44a substantially flush with the heat radiating surface 64a
  • the second insulating sheet 88 is stuck to the heat radiating surface 56a substantially flush with the heat radiating surface 36a.
  • the distance between 36a and the first cooler 72 and the distance between the heat radiation surface 64a and the second cooler 74 can be shortened. For this reason, the heat dissipation from the semiconductor chip 30 to the first cooler 72 via the first heat sink 36 and the heat dissipation from the semiconductor chip 50 to the second cooler 74 via the fourth heat sink 64 can be improved. .
  • one surface 86a of the first insulating sheet 86 is substantially flush with the heat radiating surface 64a.
  • one surface 88a of the second insulating sheet 88 is substantially flush with the heat dissipation surface 36a. Therefore, there is almost no gap between the second cooler 74 and the heat radiating surface 64a of the fourth heat sink 64 with the first insulating sheet 86 in contact with the second cooler 74. Similarly, with the second insulating sheet 88 in contact with the first cooler 72, there is almost no gap between the first cooler 72 and the heat radiation surface 36 a of the first heat sink 36.
  • the insulating sheets 86 and 88 can relieve the force that the semiconductor chips 30 and 50 receive from the mold when the sealing resin body 82 is molded. Moreover, a release sheet can also be made unnecessary by giving the insulating sheets 86 and 88 release properties.
  • the configuration shown in the present embodiment can be combined not only with the second embodiment but also with the configuration shown in the third embodiment.
  • the first insulating sheet 86 is attached to the heat radiating surface 44 a of the second heat sink 44, and the second insulating sheet 88 is attached to the heat radiating surface 56 a of the third heat sink 56. wear.
  • the one surface 86a of the first insulating sheet 86 is substantially flush with the heat radiating surface 64a and the back surface 82b, and the one surface 88a of the second insulating sheet 88 is substantially flush with the heat radiating surface 36a.
  • the first insulating sheet 86 and the second insulating sheet 88 are pasted, and as shown in FIG. Is substantially flush with the heat radiating surface 64a and the back surface 82b, and one surface 88a of the second insulating sheet 88 is substantially flush with the heat radiating surface 36a.
  • a portion on the third heat sink 56 side in the X direction is a concave portion 90a that is recessed with respect to a portion on the first heat sink 36 side.
  • the portion on the second heat sink 44 side in the X direction is a recess 90b that is recessed with respect to the portion on the fourth heat sink 64 side.
  • Such a semiconductor device 10 can be formed, for example, by the following manufacturing method.
  • a second heat sink 44 having a thickness different from that of the fourth heat sink 64 is prepared in advance.
  • the difference in thickness is defined as the difference in thickness of the first insulating sheet 86.
  • a third heat sink 56 having a thickness different from that of the first heat sink 36 is prepared.
  • the difference in thickness is defined as the difference in thickness of the second insulating sheet 88.
  • the sealing resin body 82 is shape
  • the sealing resin body 82 is molded so that, for example, the heat radiation surfaces 36a, 44a, 56a, and 64a are exposed. Then, the first insulating sheet 86 is attached to the heat radiating surface 44 a of the second heat sink 44. Further, the second insulating sheet 88 is attached to the heat radiation surface 56 a of the third heat sink 56. Thereby, the semiconductor device 10 can be obtained.
  • the concave portions 90a and 90b are provided by cutting the one surface 82a side and the back surface 82b side. And you may affix the insulating sheets 86 and 88 after formation of the recessed parts 90a and 90b.
  • the distance between the heat radiation surface 36a and the first cooler 72 and the distance between the heat radiation surface 64a and the second cooler 74 can be shortened. For this reason, the heat dissipation from the semiconductor chip 30 to the first cooler 72 via the first heat sink 36 and the heat dissipation from the semiconductor chip 50 to the second cooler 74 via the fourth heat sink 64 can be improved. .
  • one surface 86a of the first insulating sheet 86 is substantially flush with the heat radiating surface 64a. Further, one surface 88a of the second insulating sheet 88 is substantially flush with the heat dissipation surface 36a. Therefore, heat dissipation can be improved while ensuring an electrical connection state.
  • the configuration shown in the present embodiment can be combined with the configuration shown in the third embodiment as well as the configuration shown in the second embodiment.
  • the sealing resin body 82 which has the recessed part 90a in the one surface 82a, and has the recessed part 90b in the back surface 82b is formed. Then, the second insulating sheet 88 is pasted on the heat dissipation surface 56a exposed on the bottom surface of the recess 90a, and the first insulating sheet 86 is pasted on the heat dissipation surface 44a exposed on the bottom surface of the recess 90b.
  • the semiconductor device 10 in which the recesses 90a and 90b are provided in the sealing resin body 82 and the heat radiation surfaces 56a and 44a are exposed on the bottom surfaces of the recesses 90a and 90b is obtained.
  • the process is the same as in the fifth embodiment.
  • the first insulating sheet 86 is pasted to a location corresponding to the concave portion 90 b in the second cooler 74, and the second insulating sheet 88 corresponds to the concave portion 90 a in the first cooler 72. Paste to the place to be.
  • the first insulating sheet 86 contacts the heat radiating surface 44a of the second heat sink 44 and covers the entire heat radiating surface 44a.
  • the second insulating sheet 88 contacts the heat radiating surface 56a of the third heat sink 56 and covers the entire heat radiating surface 56a.
  • the power module 70 similar to that of the fifth embodiment can be obtained. Note that this embodiment can be combined not only with the configuration shown in the second embodiment but also with the configuration shown in the third embodiment.
  • the depth of the concave portion 90a that is, the difference in thickness between the first heat sink 36 and the third heat sink 56, and the thickness of the second insulating sheet 88 are preferably substantially equal. In this case, there is almost no gap between the first cooler 72 and the heat radiation surface 36 a of the first heat sink 36 with the second insulating sheet 88 in contact with the first cooler 72.
  • the depth of the recess 90a that is, the difference in thickness between the first heat sink 36 and the third heat sink 56, and the thickness of the second insulating sheet 88 are preferably substantially equal.
  • the configuration shown in the present embodiment can be combined with the configuration shown in the third embodiment as well as the configuration shown in the second embodiment.
  • the second heat sink 44 and the second cooler 74 are insulated and separated by the insulating sheets 86 and 88 attached to the heat radiation surfaces 44a and 56a, and the third heat sink 56 and the first cooler 72 are insulated. An example of separation is shown.
  • the sealing resin body 82 covers the heat radiation surface 44 a of the second heat sink 44, and the second heat sink 44 and the second cooler 74 are insulated and separated.
  • One covering portion 82c is provided.
  • the second heat sink 56 has a second cover portion 82 d that covers the heat radiating surface 56 a and insulates and separates the third heat sink 56 and the first cooler 72.
  • the outer surface of the first covering portion 82 c is substantially flush with the other portions of the heat radiation surface 64 a and the back surface 82 b of the fourth heat sink 64. Further, the outer surface of the second covering portion 82d is substantially flush with the heat radiating surface 36a of the first heat sink 36 and other portions of the one surface 82a.
  • the same effect as the fourth embodiment can be obtained.
  • the insulation separation is performed by the sealing resin body 82, the insulating sheets 86 and 88 are unnecessary, and the number of components of the power module 70 can be reduced.
  • the configuration shown in the present embodiment can be combined with the configuration shown in the third embodiment as well as the configuration shown in the second embodiment.
  • the outer surface of the first covering portion 82c is not flush with the heat radiating surface 64a can be adopted.
  • the outer surface of the first covering portion 82c may be convex or concave with respect to the heat radiating surface 64a. The same applies to the relationship between the second covering portion 82d and the heat radiation surface 36a.
  • the size (area) relationship between the first heat sink 36 and the second heat sink 44 and the size (area) of the third heat sink 56 and the fourth heat sink 64 in the direction along the XY plane orthogonal to the Z direction. ) was not mentioned in particular.
  • the second heat sink 44 is made larger than the first heat sink 36 as shown in FIG.
  • the third heat sink 56 is made larger than the fourth heat sink 64.
  • the second heat sink 44 that is insulated and separated from the opposing coolers 72 and 74 among the heat sinks 36 and 44 located on both sides of the semiconductor chip 30 is enlarged, the second heat sink 44 and the second cooler 74 are reduced.
  • the heat radiation area to the second cooler 74 can be improved by increasing the heat radiation area of the second heat sink 44 while insulating and separating.
  • the third heat sink 56 and the first cooler 72 are insulated by increasing the size of the third heat sink 56 that is insulated and separated from the opposing coolers 72 and 74. While separating, the heat dissipation area of the third heat sink 56 can be increased, and the heat dissipation to the first cooler 72 can be improved.
  • the configuration shown in the present embodiment can be combined not only with the fourth embodiment but also with the configurations shown in the second embodiment, the third embodiment, and the fifth to seventh embodiments.
  • the semiconductor chips 30 and 50 constituting the upper and lower arms are separated by a common sealing resin body 82.
  • An example of a sealed 2-in-1 package semiconductor device is shown.
  • the same configuration is realized by using the semiconductor devices 10U and 10L having the 1 in 1 package structure.
  • the configuration of the semiconductor devices 10U and 10L applied to the present embodiment will be described with reference to FIGS.
  • the heat sinks 36 and 64 are indicated by broken lines, and the heat sinks 36 and 64 are hatched.
  • the insulating sheets 86 and 88 are shown by solid lines, and the insulating sheets 86 and 88 are hatched. That is, in FIG. 17, the heat sinks 44 and 56 covered with the insulating sheets 86 and 88 are not shown.
  • the semiconductor devices 10U and 10L according to the present embodiment have substantially the same configuration as the semiconductor devices 10U and 10L shown in the first embodiment.
  • the upper arm semiconductor device 10 ⁇ / b> U is electrically connected to the collector electrode 16 ⁇ / b> U of the IGBT element 12 ⁇ / b> U and protrudes from the side surface of the sealing resin body 32.
  • a collector terminal 36b has an emitter terminal 44 c that is electrically connected to the emitter electrode 18 U and protrudes to the outside from the side surface of the sealing resin body 32.
  • These terminals 36b and 44c extend from the side surface opposite to the protruding side surface of the control terminal 28U in the direction opposite to the extending direction of the control terminal 28U.
  • a first insulating sheet 86 is attached to the heat radiating surface 44 a and the back surface 32 b so as to cover the entire heat radiating surface 44 a of the second heat sink 44.
  • the lower arm semiconductor device 10L is electrically connected to the collector electrode 16L of the IGBT element 12L and protrudes outward from the side surface of the sealing resin body 52, like the upper arm semiconductor device 10U.
  • a terminal 56d is provided. Further, it has an emitter terminal 64b that is electrically connected to the emitter electrode 18L and protrudes from the side surface of the sealing resin body 52 to the outside. These terminals 56d and 64b extend from the side surface opposite to the protruding side surface of the control terminal 28L in the direction opposite to the extending direction of the control terminal 28L.
  • a second insulating sheet 88 is attached to the heat radiating surface 56 a and the one surface 52 a so as to cover the entire heat radiating surface 56 a of the third heat sink 56.
  • the power module 70 includes metal coolers 72 and 74 as in the second embodiment, in addition to the semiconductor devices 10U and 10L described above.
  • the first coolers 72 and the second coolers 74 are alternately arranged in the Z direction.
  • a pair of semiconductor devices 10U and 10L are disposed between the adjacent first cooler 72 and second cooler 74, respectively. That is, one upper and lower arm is arranged between the adjacent first cooler 72 and second cooler 74.
  • the semiconductor devices 10U and 10L constituting the upper and lower arms are arranged between the adjacent first cooler 72 and second cooler 74 so that the semiconductor chips 30 and 50 are in parallel. That is, the first heat sink 36 and the second insulating sheet 88 are arranged so as to face the first cooler 72, and the fourth heat sink 64 and the first insulating sheet 86 are arranged to face the second cooler 74.
  • the first heat sink 36 is electrically connected to the first cooler 72. It is connected to the.
  • the third heat sink 56 is insulated and separated from the first cooler 72 by the second insulating sheet 88.
  • the fourth heat sink 64 is electrically connected to the second cooler 74.
  • the second heat sink 44 is insulated and separated from the second cooler 74 by the first insulating sheet 86.
  • the second heat sink 44 and the third heat sink 56 are electrically connected by an output terminal 92 for output extraction.
  • the output terminal 92 is electrically connected.
  • the output terminal 92 has the functions of the output terminal 56b and the relay portions 44b and 56c of the semiconductor device 10 shown in the second embodiment.
  • the upper arm semiconductor device 10U has a collector terminal 36b and an emitter terminal 44c as terminals protruding from the sealing resin body 32, and the lower arm semiconductor device 10L protrudes from the sealing resin body 52.
  • the example which has the collector terminal 56d and the emitter terminal 64b as a terminal to perform was shown.
  • the emitter terminal 44c and the collector terminal 56d are connected by the output terminal 92. Therefore, the upper arm semiconductor device 10U may have only the emitter terminal 44c without the collector terminal 36b, and the lower arm semiconductor device 10L may have only the collector terminal 56d without the emitter terminal 64b. it can.
  • the semiconductor devices 10U and 10L have substantially the same structure except for the arrangement of the insulating sheets 86 and 88, it is possible to share parts if the collector terminal and the emitter terminal protrude from each other.
  • IGBT elements 12U and 12L was shown as a switching element, it is not limited to this.
  • a MOSFET can be adopted.
  • the second heat sink 44 has the first relay portion 44b and the third heat sink 56 has the second relay portion 56c as a relay portion that electrically relays the second heat sink 44 and the third heat sink 56 is shown.
  • the relay portion may be provided on at least one of the second heat sink 44 and the third heat sink 56.
  • the power module 70 there are shown three semiconductor chips 30 on the upper arm side and three semiconductor chips 50 on the lower arm side, that is, three upper and lower arms.
  • the number of semiconductor chips 30 and 50 is not limited to the above example.
  • the number of semiconductor devices 10 (10U, 10L) disposed between adjacent coolers in the Z direction is not limited to the above example.
  • a semiconductor device 10 having three upper and lower arms, that is, a 6-in-1 package structure may be employed.

Abstract

　パワーモジュールは、両面に主電極（１６Ｕ，１６Ｌ，１８Ｕ，１８Ｌ）を有するスイッチング素子（１２Ｕ，１２Ｌ）と、スイッチング素子の両面に設けられ、前記主電極と電気的に接続されるヒートシンク（３６，４４，５６，６４）とを有する複数の半導体装置（１０，１０Ｕ，１０Ｌ）と、前記半導体装置の両面に配置される複数の冷却器（７２，７４，７６）とを備える。前記半導体装置及び前記冷却器は、交互に積層される。二つの半導体装置は、互いに同電位とされる前記ヒートシンク同士が共通の前記冷却器を間に挟んで向き合うように配置される。同電位とされる前記ヒートシンクと該ヒートシンク間に介在される前記冷却器とが、電気的に接続されて、互いに同電位とされる。

Description

パワーモジュール 関連出願の相互参照
　本開示は、２０１３年１１月１２日に出願された日本出願番号２０１３－２３４２６２号に基づくもので、ここにその記載内容を援用する。
　本開示は、パワーモジュールに関するものである。
　特許文献１に記載のように、半導体装置（電子部品）の両面側に、内部に冷媒が流通される金属製の冷却器（熱交換器）が配置された構成のパワーモジュール（電力モジュール）が知られている。
　冷却器は、２枚のプレートと、該プレート間に介在される誘電体スペーサによって構成されている。冷却器は半導体装置と交互に積層されており、半導体装置の接触面に冷却器が接触して配置され、冷却器が半導体装置の接触面と同電位とされる。
　半導体装置が、厚み方向において両面に主電極を有するスイッチング素子と、両面側にそれぞれ設けられ、主電極と電気的に接続されるヒートシンクと、を有する場合、特許文献１の構成によれば、ヒートシンクが冷却器と同電位となる。したがって、冷却器を、バスバ（例えば電源バスバ）として用いることができる。これによれば、ヒートシンクから端子が延設され、この端子にバスバが接続される構成に較べて、スイッチング素子からバスバまでの配線長を短くすることができる。したがって、インダクタンスを低減し、ひいてはスイッチング時に生じるサージ電圧を小さくすることができる。
　しかしながら、特許文献１の構成では、積層方向の隣り合う２つの半導体装置において、一方の半導体装置の下面に接触するプレートの電位と、他方の半導体装置の上面に接触するプレートの電位が異なる。このため、冷却器を構成するプレートを２分割し、間に電気絶縁性を有する誘電体スペーサを介在させなければならない。したがって、冷却器の構成が複雑となる。
　また、半導体装置から伝達される熱と冷媒との温度差などにより、プレートと誘電体スペーサとの間に隙間が生じて、冷媒が漏れ出る虞がある。すなわち、冷却性能の信頼性が低いという問題がある。
特表２０００－５０２５１５号公報
　本開示は、サージ電圧を低減しつつ、冷却器の簡素化及び冷却性能の信頼性向上を図ることのできるパワーモジュールを提供することを目的とする。
　本開示の態様において、パワーモジュールは、スイッチング素子の厚み方向において、その両面に主電極を有するスイッチング素子と、スイッチング素子の両面側にそれぞれ設けられ、前記主電極と電気的に接続されるヒートシンクと、を有する複数の半導体装置と、内部に冷媒が流通され、前記半導体装置の両面側にそれぞれ配置されて前記半導体装置を冷却する金属製の複数の冷却器と、を備える。複数の前記半導体装置及び複数の前記冷却器は、交互に積層される。複数の前記半導体装置のうち、少なくとも二つの半導体装置は、互いに同電位とされる前記ヒートシンク同士が共通の前記冷却器を間に挟んで向き合うように配置される。同電位とされる前記ヒートシンクと該ヒートシンク間に介在される前記冷却器とが、電気的に接続されて、互いに同電位とされる。
　これによれば、ヒートシンクを冷却器に電気的に接続して同電位とし、冷却器をバスバとして用いることができる。このため、ヒートシンクから、外部接続用の端子（リード）を介してバスバに接続する構成に較べて、スイッチング素子からバスバまでの配線長を短くすることができる。したがって、インダクタンスを低減し、ひいてはスイッチング時に生じるサージ電圧を低減することができる。
　また、冷却器全体を単一の電位とするために、互いに同電位とされるヒートシンク同士が共通の冷却器を間に挟んで向き合うように、複数の半導体装置を配置する。したがって、従来の構成に較べて、冷却器の構成を簡素化することができる。
　また、上記したように、冷却器全体が単一の電位となるため、従来のように、冷却器を構成する金属部材を分割し、電気絶縁性のスペーサを間に挟まなくとも良い。したがって、熱応力により、金属部材とスペーサとの間に隙間が生じ、冷媒が漏れ出ること自体起こりえない。このため、冷却性能の信頼性を向上することができる。
　代案として、前記スイッチング素子は、少なくとも一対の上アームスイッチング素子と下アームスイッチング素子を有してもよい。上アームスイッチング素子と下アームスイッチング素子は、電源の高電位側と低電位側との間で直列に接続されるとともに、互いに並列に配置される。上アームスイッチング素子は、高電位側に配置され、下アームスイッチング素子は、低電位側に配置される。前記ヒートシンクは、第１ヒートシンク、第２ヒートシンク、第３ヒートシンク、及び第４ヒートシンクを有する。各半導体装置は、半導体装置の厚み方向において一面及び該一面と反対の裏面を有し、各スイッチング素子を一体的に封止する封止樹脂体と、前記第２ヒートシンクと前記第３ヒートシンクとを電気的に接続する中継部と、前記第２ヒートシンクと前記第３ヒートシンクの一方から、前記封止樹脂体外まで延設される出力取り出し用の出力端子と、をさらに備える。前記第１ヒートシンクは、上アームスイッチング素子の高電位側の前記主電極と電気的に接続され、該主電極との接続面と反対の面が前記封止樹脂体の一面から露出されている。前記第２ヒートシンクは、前記上アームスイッチング素子の低電位側の前記主電極と電気的に接続されている。前記第３ヒートシンクは、下アームスイッチング素子の高電位側の前記主電極と電気的に接続されている。前記第４ヒートシンクは、前記下アームスイッチング素子の低電位側の前記主電極と電気的に接続され、該主電極との接続面と反対の面が前記封止樹脂体の裏面から露出されている。複数の前記冷却器は、少なくとも一つの第１冷却器と、少なくとも一つの第２冷却器と、を有し、前記第１冷却器と前記第２冷却器とが、前記厚み方向において交互に配置される。各半導体装置は、前記第１ヒートシンクが前記第１冷却器に対向し、前記第４ヒートシンクが前記第２冷却器に対向するように、前記第１冷却器と前記第２冷却器との間に配置される。前記第１冷却器と前記第１ヒートシンクが電気的に接続されるとともに、前記第１冷却器と前記第３ヒートシンクとの間が絶縁分離される。前記第２冷却器と前記第４ヒートシンクが電気的に接続されるとともに、前記第２冷却器と前記第２ヒートシンクとの間が絶縁分離される。
　これによれば、半導体装置が、上アームスイッチング素子及び下アームスイッチング素子を備えながらも、電源の高電位側に接続される第１ヒートシンクと電源の低電位側に接続される第４ヒートシンクが、封止樹脂体の互いに異なる面に露出される。したがって、第１ヒートシンク及び第４ヒートシンクが封止樹脂体の同一面に露出される構成に較べて、冷却器の構成を簡素化することができる。このように、上アームスイッチング素子及び下アームスイッチング素子を備える構成において、サージ電圧を低減しつつ、冷却器の構成を簡素化することができる。
　また、封止樹脂体の一面側に配置される第１ヒートシンク及び第３ヒートシンクのうち、第３ヒートシンクについては、第１冷却器と絶縁分離される。したがって、第１ヒートシンクと第３ヒートシンクの短絡を抑制することができる。同様に、封止樹脂体の裏面側に配置される第２ヒートシンク及び第４ヒートシンクのうち、第２ヒートシンクについては、第２冷却器と絶縁分離される。したがって、第２ヒートシンクと第４ヒートシンクの短絡を抑制することができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図1は、第１実施形態に係るパワーモジュールが適用される電力変換装置の概略構成を示す図であり、 図２は、上アーム半導体装置の概略構成を示す平面図であり、 図３は、図２のIII-III線に沿う断面図であり、 図４は、下アーム半導体装置の概略構成を示す断面図であり、図３に対応しており、 図５は、パワーモジュールの概略構成を示す図であり、 図６は、第２実施形態に係るパワーモジュールのうち、半導体装置の概略構成を示す平面図であり、 図７は、図６のVII-VII線に沿う断面図であり、 図８は、パワーモジュールの概略構成を示す図であり、 図９は、第３実施形態に係るパワーモジュールの概略構成を示す図であり、 図１０は、第４実施形態に係るパワーモジュールのうち、半導体装置の概略構成を示す断面図であり、 図１１は、第５実施形態に係るパワーモジュールのうち、半導体装置の概略構成を示す断面図であり、 図１２は、第６実施形態に係るパワーモジュールの概略構成を示す部分断面図であり、 図１３は、第７実施形態に係るパワーモジュールのうち、半導体装置の概略構成を示す断面図であり、 図１４は、第８実施形態に係るパワーモジュールのうち、半導体装置の概略構成を示す断面図であり、 図１５は、第９実施形態に係るパワーモジュールのうち、上アーム半導体装置の概略構成を示す平面図であり、 図１６は、図１５のXVI-XVI線に沿う断面図であり、 図１７は、パワーモジュールの概略構成を示す図であり、 図１８は、上アーム半導体装置と下アーム半導体装置の電気的な接続構造を示す平面図である。
　以下、本開示の実施の形態を、図面を参照して説明する。なお、以下の各図相互において互いに同一もしくは均等である部分に、同一符号を付与する。
　以下においては、スイッチング素子であるＩＧＢＴ素子、換言すれば半導体チップ、の厚み方向をＺ方向と示す。また、Ｚ方向に直交し、制御端子の延設方向をＹ方向と示す。また、Ｙ方向及びＺ方向の両方向に直交する方向をＸ方向と示す。上下アームを構成する上アームスイッチング素子及び下アームスイッチング素子が互いに並列に配置される構成では、上アームスイッチング素子及び下アームスイッチング素子の並び方向が、上記したＸ方向と一致する。また、平面形状とは、特に断わりのない限り、Ｘ方向及びＹ方向により規定される面に沿う形状を示す。
　（第１実施形態）
　先ず、図１に基づき、パワーモジュールが適用される電力変換装置の一例について説明する。
　図１に示す電力変換装置１００は、６つの半導体装置１０からなるインバータ部１０２と、インバータ部１０２の動作を制御する制御部１０４と、を備えている。このような電力変換装置１００は、例えば電気自動車やハイブリッド車に搭載される。
　半導体装置１０は、直流電源１０６の正極（高電位側）と負極（低電位側）との間において、互いに直列に接続される上アーム半導体装置１０Ｕ及び下アーム半導体装置１０Ｌを有している。上アーム半導体装置１０Ｕは、直流電源１０６の高電位側に、下アーム半導体装置１０Ｌは、直流電源１０６の低電位側に配置される。
　インバータ部１０２は、上記した上アーム半導体装置１０Ｕ及び下アーム半導体装置１０Ｌからなる上下アームを３対有している。そして、直流電力を３相交流に変換し、例えばモータ１０８に出力することができる。後述するパワーモジュールは、このインバータ部１０２を構成している。なお、図１に示す符号１１０は、平滑用のコンデンサである。
　上アーム半導体装置１０Ｕは、ｎチャネル型のＩＧＢＴ素子１２Ｕと、該ＩＧＢＴ素子１２Ｕに逆並列に接続された還流用のＦＷＤ素子１４Ｕと、を備えている。このＩＧＢＴ素子１２Ｕが、上アームスイッチング素子（スイッチング素子）に相当する。本実施形態では、同一の半導体チップ（後述する半導体チップ３０）に、ＩＧＢＴ素子１２ＵとＦＷＤ素子１４Ｕが構成されている。しかしながら、ＩＧＢＴ素子１２ＵとＦＷＤ素子１４Ｕが別チップに構成されても良い。
　ＩＧＢＴ素子１２Ｕは、主電極であるコレクタ電極１６Ｕ及びエミッタ電極１８Ｕと、制御電極であるゲート電極２０Ｕと、を有している。一方、ＦＷＤ素子１４Ｕは、コレクタ電極１６Ｕと共通化されたカソード電極と、エミッタ電極１８Ｕと共通化されたアノード電極と、を有している。
　一方、下アーム半導体装置１０Ｌも、上アーム半導体装置１０Ｕと同じ構成を有している。この下アーム半導体装置１０Ｌは、ｎチャネル型のＩＧＢＴ素子１２Ｌと、該ＩＧＢＴ素子１２Ｕに逆並列に接続された還流用のＦＷＤ素子１４Ｌと、を備えている。このＩＧＢＴ素子１２Ｌが、下アームスイッチング素子（スイッチング素子）に相当する。これらＩＧＢＴ素子１２Ｌ及びＦＷＤ素子１４Ｌも、同一の半導体チップ（後述する半導体チップ５０）に構成されている。しかしながら、ＩＧＢＴ素子１２ＬとＦＷＤ素子１４Ｌが別チップに構成されても良い。
　ＩＧＢＴ素子１２Ｌは、主電極であるコレクタ電極１６Ｌ及びエミッタ電極１８Ｌと、制御電極であるゲート電極２０Ｌと、を有している。一方、ＦＷＤ素子１４Ｌは、コレクタ電極１６Ｌと共通化されたカソード電極と、エミッタ電極１８Ｌと共通化されたアノード電極と、を有している。
　また、インバータ部１０２において、ＩＧＢＴ素子１２Ｕのコレクタ電極１６Ｕは、直流電源１０６の正極に接続された高電位電源ライン２２と電気的に接続されている。ＩＧＢＴ素子１２Ｌのエミッタ電極１８Ｌは、直流電源１０６の負極に接続された低電位電源ライン２４（グランドラインとも言う）と電気的に接続されている。また、ＩＧＢＴ素子１２Ｕのエミッタ電極１８Ｕ及びＩＧＢＴ素子１２Ｌのコレクタ電極１６Ｌは、互いに電気的に接続されるとともに、インバータ部１０２からモータ１０８へ出力するための出力ライン２６に接続されている。
　なお、図１中には、高電位電源ライン２２に正極を示す「Ｐ」、低電位電源ライン２４に負極を示す「Ｎ」、出力ライン２６に出力を示す「０」を付記している。また、各ゲート電極２０Ｕ，２０Ｌには、制御端子２８Ｕ，２８Ｌが接続されている。
　制御部１０４は、制御端子２８Ｕ，２８Ｌと電気的に接続されており、ＩＧＢＴ素子１２Ｕ，１２Ｌのオン・オフを制御する。この制御部１０４としては、周知構成のものを採用することができる。
　次に、図２～図４に基づき、半導体装置１０の概略構成について説明する。なお、上アーム半導体装置１０Ｕと下アーム半導体装置１０Ｌの構成は基本的に同じであるため、下アーム半導体装置について平面の図示を省略し、断面のみを示す。図４に示す下アーム半導体装置１０Ｌの断面図は、図３に示す上アーム半導体装置１０Ｕの断面図、すなわち図２のIII-III線の断面に対応している。
　先ず、図２及び図３に基づき、上アーム半導体装置１０Ｕについて説明する。図３に示すように、上アーム半導体装置１０Ｕは、半導体チップ３０を有している。半導体チップ３０には、上アームスイッチング素子であるＩＧＢＴ素子１２Ｕと、ＦＷＤ素子１４Ｕが構成されている。図示を省略するが、半導体チップ３０には、Ｚ方向における紙面下方の表面に、高電位側の主電極であるコレクタ電極１６Ｕが形成され、紙面上方の表面に、低電位側の電極であるエミッタ電極１８Ｕと、ゲート電極２０Ｕが形成されている。
　半導体チップ３０は、図２及び図３に示すように、電気絶縁性の樹脂材料からなる封止樹脂体３２によって封止されている。この封止樹脂体３２は、第１封止樹脂体に相当する。本実施形態では、封止樹脂体３２が、エポキシ樹脂を用いてトランスファーモールド法により成形されている。この封止樹脂体３２は、略直方体状をなしており、Ｚ方向において、一面３２ａ及び該一面３２ａと反対の裏面３２ｂを有している。
　半導体チップ３０のコレクタ電極１６Ｕには、はんだ３４を介して、第１ヒートシンク３６が、電気的、機械的、且つ熱的に接続されている。第１ヒートシンク３６は、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。例えば、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料を採用することができる。
　第１ヒートシンク３６のうち、半導体チップ３０（コレクタ電極１６Ｕ）との接続面及び側面は、封止樹脂体３２によって被覆されている。一方、上記接続面と反対の放熱面３６ａは、封止樹脂体３２の一面３２ａから露出されている。詳しくは、放熱面３６ａが、一面３２ａと略面一となっている。このように、第１ヒートシンク３６は、放熱面３６ａを除いて、封止樹脂体３２により封止されている。なお、はんだ３４も、封止樹脂体３２により封止されている。
　半導体チップ３０のエミッタ電極１８Ｕには、はんだ３８を介して、ターミナル４０が、電気的、機械的、且つ熱的に接続されている。このようにターミナル４０を有すると、半導体チップ３０と第２ヒートシンク４４との間に所定の間隔を確保することができる。したがって、図示しないボンディングワイヤにより、半導体チップ３０のゲート電極２０Ｕと制御端子２８Ｕとを電気的に接続することができる。なお、制御端子２８Ｕは、図２に示すように、Ｙ方向に延設されており、その一部が封止樹脂体３２の側面から外部に突出している。本実施形態では、５本の制御端子２８Ｕを有しており、うち１本がゲート電極２０Ｕと接続されている。残りは、温度測定ダイオード用が２本、エミッタセンス用が１本、電流センス用が１本となっている。
　ターミナル４０は、後述する第２ヒートシンク４４と半導体チップ３０との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。例えば、銅やモリブデンなどの熱伝導性及び電気伝導性に優れた金属材料を採用することができる。
　ターミナル４０における半導体チップ３０と反対の面には、はんだ４２を介して、第２ヒートシンク４４が、電気的、機械的、且つ熱的に接続されている。第２ヒートシンク４４も、第１ヒートシンク３６同様、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。
　第２ヒートシンク４４のうち、半導体チップ３０（エミッタ電極１８Ｕ）との接続面及び側面は、封止樹脂体３２により被覆されている。一方、上記接続面と反対の放熱面４４ａは、封止樹脂体３２の裏面３２ｂから露出されている。詳しくは、放熱面４４ａが、裏面３２ｂと略面一となっている。このように、第２ヒートシンク４４は、放熱面４４ａを除いて、封止樹脂体３２により封止されている。なお、はんだ４２も、封止樹脂体３２により封止されている。
　次に、図４に基づき、下アーム半導体装置１０Ｌについて説明する。下アーム半導体装置１０Ｌは、上アーム半導体装置１０Ｕと基本的に同じ構造を有している。図４に示すように、下アーム半導体装置１０Ｌは、半導体チップ５０を有している。半導体チップ５０には、下アームスイッチング素子であるＩＧＢＴ素子１２Ｌと、ＦＷＤ素子１４Ｌが構成されている。図示を省略するが、半導体チップ５０には、Ｚ方向における紙面下方の表面に、高電位側の主電極であるコレクタ電極１６Ｌが形成され、紙面上方の表面に、低電位側の電極であるエミッタ電極１８Ｌと、ゲート電極２０Ｌが形成されている。
　半導体チップ５０も、電気絶縁性の樹脂材料からなる封止樹脂体５２によって封止されている。この封止樹脂体５２は、第２封止樹脂体に相当する。封止樹脂体５２は、封止樹脂体３２同様、エポキシ樹脂を用いてトランスファーモールド法により成形されている。封止樹脂体５２は、略直方体状をなしており、Ｚ方向において、一面５２ａ及び該一面５２ａと反対の裏面５２ｂを有している。
　半導体チップ５０のコレクタ電極１６Ｌには、はんだ５４を介して、第３ヒートシンク５６が、電気的、機械的、且つ熱的に接続されている。第３ヒートシンク５６も、第１ヒートシンク３６などと同様に、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。また、第１ヒートシンク３６とほぼ同じ厚さを有している。
　第３ヒートシンク５６のうち、半導体チップ５０（コレクタ電極１６Ｌ）との接続面及び側面は、封止樹脂体５２により被覆されている。一方、上記接続面と反対の放熱面５６ａは、封止樹脂体５２の一面５２ａから露出されている。詳しくは、放熱面５６ａが、一面５２ａと略面一となっている。このように、第３ヒートシンク５６は、放熱面５６ａを除いて、封止樹脂体５２により封止されている。なお、はんだ５４も、封止樹脂体５２により封止されている。
　半導体チップ５０のエミッタ電極１８Ｌには、はんだ５８を介して、ターミナル６０が、電気的、機械的、且つ熱的に接続されている。ターミナル６０の機能、構成材料、形状は、上記したターミナル４０と同じである。なお、制御端子２８Ｌも、制御端子２８Ｕ同様に設けられている。
　ターミナル６０における半導体チップ５０と反対の面には、はんだ６２を介して、第４ヒートシンク６４が、電気的、機械的、且つ熱的に接続されている。第４ヒートシンク６４も、第３ヒートシンク５６などと同様に、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。また、第２ヒートシンク４４とほぼ同じ厚さを有している。
　第４ヒートシンク６４のうち、半導体チップ５０（エミッタ電極１８Ｌ）との接続面及び側面は、封止樹脂体５２により被覆されている。一方、上記接続面と反対の放熱面６４ａは、封止樹脂体５２の裏面５２ｂから露出されている。詳しくは、放熱面６４ａが裏面５２ｂと略面一となっている。このように、第４ヒートシンク６４は、放熱面６４ａを除いて、封止樹脂体５２により封止されている。なお、はんだ６２も、封止樹脂体５２により封止されている。
　以上に示したように、上アーム半導体装置１０Ｕは、半導体チップ３０の両面側にヒートシンク３６，４４が配置された両面放熱構造の半導体装置となっている。また、下アーム半導体装置１０Ｌも、半導体チップ３０の両面側にヒートシンク３６，４４が配置された両面放熱構造の半導体装置となっている。また、いずれの半導体装置１０Ｕ，１０Ｌも、１ｉｎ１パッケージ構造となっている。また、Ｚ方向における厚みは、上アーム半導体装置１０Ｕと下アーム半導体装置１０Ｌでほぼ等しく、放熱面３６ａ，５６ａを基準とする半導体チップ３０，５０の位置も、互いにほぼ等しいものとなっている。
　次に、図５に基づき、上記した半導体装置１０（１０Ｕ，１０Ｌ）を備えるパワーモジュールの概略構成について説明する。図５では、冷却器７２，７４，７６と半導体装置１０との電気的な接続状態をわかりやすくするために、各ヒートシンク３６，４４，５６，６４を破線で図示している。また、各ヒートシンク３６，４４，５６，６４にハッチングを施している。
　図５に示すように、パワーモジュール７０は、上記した半導体装置１０に加え、内部に冷媒が流通され、各半導体装置１０の両面側にそれぞれ配置されて、半導体装置１０を両面側から冷却する金属製の冷却器７２，７４，７６を備えている。
　先ず、冷却器７２，７４，７６の構成について説明する。これら冷却器７２，７４，７６は、冷媒が流れる通路を内部に有するように、金属材料を用いて管状（チューブ状）に形成されている。また、Ｚ方向において、半導体装置１０と冷却器７２，７４，７６とが交互に積層されるように、隣り合う冷却器７２，７４，７６の間に所定間隔を有して配置されている。
　第１冷却器７２は、直流電源１０６の正極側と接続され、上記した高電位電源ライン２２としての機能を果たす。換言すれば、第１冷却器７２は、直流電源１０６の正極に接続される電源バスバとしての機能を果たす。このため、図５では、第１冷却器７２上に正極（高電位）を示す「Ｐ」を付記している。
　第１冷却器７２は、直流電源１０６側と接続するために、Ｘ方向における一端から延設された第１接続部７２ａを有している。この第１接続部７２ａに直流電源１０６の正極側が接続されることで、第１冷却器７２全体が所定の高電位（Ｐ電位）に固定される。
　第２冷却器７４は、直流電源１０６の負極側と接続され、上記した低電位電源ライン２４としての機能を果たす。換言すれば、第２冷却器７４は、直流電源１０６の負極に接続される電源バスバとしての機能を果たす。このため、図５では、第２冷却器７４上に負極（低電位）を示す「Ｎ」を付記している。
　第２冷却器７４は、直流電源１０６側と接続するために、第１接続部７２ａと同じ側の端部から第１接続部７２ａと同一方向に延設された第２接続部７４ａを有している。この第２接続部７４ａに直流電源１０６の負極側が接続されることで、第２冷却器７４全体が所定の低電位（Ｎ電位）に固定される。実際は、上記した第１接続部７２ａと第２接続部７４ａにコンデンサ１１０が接続され、このコンデンサ１１０を介して、直流電源１０６に接続される。
　第３冷却器７６は、上下アームとモータ１０８とをつなぐ出力ライン２６としての機能を果たす。換言すれば、第３冷却器７６は、出力バスバとしての機能を果たす。このため、図５では、第３冷却器７６上に出力を示す「Ｏ」を付記している。第３冷却器７６は、Ｘ方向における他端側、すなわち第１接続部７２ａとは反対側から延設された、外部接続用の第３接続部７６ａを有している。
　これら冷却器７２，７４，７６は、Ｘ方向の一端側で、上流側連結部７８により、Ｚ方向に隣り合う冷却器７２，７４，７６同士が連結されている。この上流側連結部７８は、供給された冷媒を、各冷却器７２，７４，７６に分配する機能を果たす。一方、Ｘ方向の他端側で、下流側連結部８０により、隣り合う冷却器７２，７４，７６同士が連結されている。この下流側連結部８０は、各冷却器７２，７４，７６に分配された冷媒を合流させる機能を果たす。
　上記したように、本実施形態では、各冷却器７２，７４，７６をバスバとして用いる。このため、電気絶縁性の冷媒を用いる。このような冷媒としては、例えばフロリナート等のフッ化炭素系冷媒を採用することができる。
　次に、冷却器７２，７４，７６と半導体装置１０（１０Ｕ，１０Ｌ）の配置について、詳細に説明する。
　上アーム半導体装置１０Ｕは、第１ヒートシンク３６が、第１冷却器７２と電気的に接続され、第２ヒートシンク４４が、第３冷却器７６と電気的に接続されるように配置されている。一方、下アーム半導体装置１０Ｌは、第３ヒートシンク５６が、第３冷却器７６と電気的に接続され、第４ヒートシンク６４が、第２冷却器７４と電気的に接続されるように配置されている。
　詳しくは、図５に示すように、紙面下方から上方に向けて、第１冷却器７２、上アーム半導体装置１０Ｕ、第３冷却器７６、下アーム半導体装置１０Ｌ、第２冷却器７４、下アーム半導体装置１０Ｌ、第３冷却器７６、上アーム半導体装置１０Ｕ、第１冷却器７２、上アーム半導体装置１０Ｕ、第３冷却器７６、下アーム半導体装置１０Ｌ、第２冷却器７４の順に積層されている。そして、紙面下方から２つずつの半導体装置１０により、それぞれ上下アームが構成されている。
　したがって、第１冷却器７２のうち、Ｚ方向に配置された冷却器７２，７４，７６の端部となるものを除けば、第１ヒートシンク３６が第１冷却器７２を間に挟んで向き合うように、第１冷却器７２の両面側に上アーム半導体装置１０Ｕがそれぞれ配置されている。そして、両面側の第１ヒートシンク３６と第１冷却器７２とが電気的に接続されている。
　また、第２冷却器７４のうち、Ｚ方向に配置された冷却器７２，７４，７６の端部となるものを除けば、第４ヒートシンク６４が第２冷却器７４を間に挟んで向き合うように、第２冷却器７４の両面側に下アーム半導体装置１０Ｌがそれぞれ配置されている。そして、両面側の第４ヒートシンク６４と第２冷却器７４とが電気的に接続されている。
　また、全ての第３冷却器７６について、第３冷却器７６の一方の面側には、第２ヒートシンク４４が対向するように上アーム半導体装置１０Ｕが配置され、他方の面側には、第３ヒートシンク５６が対向するように下アーム半導体装置１０Ｌが配置されている。すなわち、上下アームにおいて、互いに同電位とされる第２ヒートシンク４４及び第３ヒートシンク５６が、第３冷却器７６を間に挟んで向き合うように配置されている。そして、第２ヒートシンク４４及び第３ヒートシンク５６と第３冷却器７６とが電気的に接続されている。
　なお、第１ヒートシンク３６と第１冷却器７２との電気的な接続構造、第４ヒートシンク６４と第２冷却器７４との電気的な接続構造、ヒートシンク４４，５６と第３冷却器７６との電気的な接続構造としては、例えば接触導通を採用することができる。それ以外にも、異方性導電シート、Ａｇペースト、導電性ゲル(導電性グリース)などを介在させた接続を採用することもできる。
　次に、本実施形態に係るパワーモジュール７０の効果について説明する。
　本実施形態では、第１ヒートシンク３６と第１冷却器７２とを電気的に接続し、第１ヒートシンク３６及び第１冷却器７２とを同電位とする。また、第４ヒートシンク６４と第２冷却器７４とを電気的に接続し、第４ヒートシンク６４及び第２冷却器７４とを同電位とする。そして、第１冷却器７２を、直流電源１０６の正極側のバスバとして用い、第２冷却器７４を、直流電源１０６の負極側のバスバとして用いる。このため、ヒートシンクから、外部接続用の端子（リード）を介してバスバに接続する従来の構成に較べて、ＩＧＢＴ素子１２Ｕ，１２Ｌ（スイッチング素子）からバスバまでの配線長を短くすることができる。したがって、インダクタンスを低減し、ひいてはスイッチング時に生じるサージ電圧を小さくすることができる。
　また、本実施形態では、第１冷却器７２のうち、Ｚ方向に配置された冷却器７２，７４，７６の端部となるものを除けば、第１冷却器７２の両側に、互いに同電位とされる第１ヒートシンク３６が配置され、第１冷却器７２と電気的に接続されている。また、第２冷却器７４のうち、Ｚ方向に配置された冷却器７２，７４，７６の端部となるものを除けば、第２冷却器７４の両側に、互いに同電位とされる第４ヒートシンク６４が配置され、第２冷却器７４と電気的に接続されている。また、互いに同電位とされる第２ヒートシンク４４及び第３ヒートシンク５６が、第３冷却器７６を挟むように配置され、第３冷却器７６と電気的に接続されている。このように、Ｚ方向において、各冷却器７２，７４，７６全体を単一の電位とする。したがって、誘電体スペーサにより、冷却器をＺ方向に分割しなくとも良く、従来の構成に較べて、冷却器７２，７４，７６の構成を簡素化することができる。なお、Ｚ方向に配置された冷却器７２，７４，７６の端部の冷却器７２，７４についても、単一の電位となる。
　また、上記したように、それぞれの冷却器７２，７４，７６は単一の電位となるため、従来のように、誘電体スペーサにより、冷却器をＺ方向に分割しなくとも良い。したがって、誘電体スペーサを備えないため、熱応力により、冷却器を構成する金属部材とスペーサとの間に隙間が生じ、冷媒が漏れ出ること自体起こりえない。このように、従来に較べて、冷却性能の信頼性を向上することができる。
　さらに、本実施形態では、電源バスバとして機能する第１冷却器７２と第２冷却器７４の接続部７２ａ，７４ａが、ともにＸ方向において同一側に設けられている。このため、第１接続部７２ａ及び第２接続部７４ａと、直流電源１０６側との接続構造、例えばコンデンサ１１０との接続構造を簡素化することができる。
　（第２実施形態）
　本実施形態において、第１実施形態に示したパワーモジュール７０と共通する部分についての説明は割愛する。
　第１実施形態では、１ｉｎ１パッケージの半導体装置１０Ｕ，１０Ｌを用いて、パワーモジュール７０を構成する例を示した。これに対し、本実施形態では、直流電源１０６と電気的に接続される第１ヒートシンク３６及び第４ヒートシンク６４が、共通の封止樹脂体の互いに反対の面に露出される２ｉｎ１パッケージの半導体装置を用いて、パワーモジュール７０を構成する例を示す。
　先ず、図６及び図７に基づき、半導体装置１０の概略構成について説明する。
　本実施形態に係る半導体装置１０は、第１実施形態に示した、上下アームを構成する１組の上アーム半導体装置１０Ｕと下アーム半導体装置１０Ｌを、一体的に備えている。図７に示すように、半導体装置１０は、上記した半導体チップ３０，５０をともに有している。半導体チップ３０，５０は、Ｚ方向にほぼ同じ厚みを有している。半導体チップ３０には、上アームスイッチング素子としてのＩＧＢＴ素子１２Ｕと、ＦＷＤ素子１４Ｕが構成されている。半導体チップ５０には、下アームスイッチング素子としてのＩＧＢＴ素子１２Ｌと、ＦＷＤ素子１４Ｌが構成されている。これら半導体チップ３０，５０は、Ｘ方向に並んで配置されるとともに、Ｚ方向においてほぼ同じ位置に配置、すなわち並列に配置されている。
　なお、図示を省略するが、半導体チップ３０には、Ｚ方向における紙面下方の表面に、高電位側の主電極であるコレクタ電極１６Ｕが形成され、紙面上方の表面に、低電位側の電極であるエミッタ電極１８Ｕと、ゲート電極２０Ｕが形成されている。同様に、半導体チップ５０には、Ｚ方向における紙面下方の表面に、高電位側の主電極であるコレクタ電極１６Ｌが形成され、紙面上方の表面に、低電位側の電極であるエミッタ電極１８Ｌと、ゲート電極２０Ｕが形成されている。
　これら半導体チップ３０，５０は、封止樹脂体８２によって一体的に封止されている。この封止樹脂体８２は、上記した封止樹脂体３２同様、エポキシ樹脂を用いてトランスファーモールド法により成形されている。封止樹脂体８２は、略直方体状をなしており、Ｚ方向において、一面８２ａ及び該一面５２ａと反対の裏面８２ｂを有している。
　半導体チップ３０のコレクタ電極１６Ｕには、はんだ３４を介して、第１ヒートシンク３６が、電気的、機械的、且つ熱的に接続されている。第１ヒートシンク３６は、放熱面３６ａを除いて、封止樹脂体８２により封止されている。放熱面３６ａは、一面８２ａと略面一となっている。
　半導体チップ３０のエミッタ電極１８Ｕには、はんだ３８を介して、ターミナル４０が、電気的、機械的、且つ熱的に接続されている。なお、制御端子２８Ｕは、図６に示すように、Ｙ方向に延設されており、その一部が封止樹脂体８２の側面から外部に突出している。
　ターミナル４０における半導体チップ３０と反対の面には、はんだ４２を介して、第２ヒートシンク４４が、電気的、機械的、且つ熱的に接続されている。第２ヒートシンク４４は、放熱面４４ａを除いて、封止樹脂体８２により封止されている。放熱面４４ａは、裏面８２ｂと略面一となっている。
　半導体チップ５０のコレクタ電極１６Ｌには、はんだ５４を介して、第３ヒートシンク５６が、電気的、機械的、且つ熱的に接続されている。第３ヒートシンク５６は、放熱面５６ａを除いて、封止樹脂体８２により封止されている。放熱面５６ａは、一面８２ａと略面一となっている。この第３ヒートシンク５６は、第１ヒートシンク３６とほぼ同じ厚みを有している。
　また、第３ヒートシンク５６から出力端子５６ｂが延設されている。この出力端子５６ｂは、Ｙ方向であって、半導体チップ５０に対する制御端子２８Ｌの延設方向と反対の方向に延設されており、その一部が封止樹脂体８２の外部に突出している。出力端子５６ｂは、後述するように冷却器には接続されず、別途設けられる図示しない出力ライン２６（出力用のバスバ）と電気的に接続される。
　半導体チップ５０のエミッタ電極１８Ｌには、はんだ５８を介して、ターミナル６０が、電気的、機械的、且つ熱的に接続されている。ターミナル６０は、ターミナル４０とほぼ同じ厚みを有している。なお、制御端子２８Ｌも、制御端子２８Ｕ同様に設けられている。
　ターミナル６０における半導体チップ５０と反対の面には、はんだ６２を介して、第４ヒートシンク６４が、電気的、機械的、且つ熱的に接続されている。第４ヒートシンク６４は、放熱面６４ａを除いて、封止樹脂体８２により封止されている。放熱面６４ａは、裏面８２ｂと略面一となっている。この第４ヒートシンク６４は、第２ヒートシンク４４とほぼ同じ厚みを有している。
　また、第２ヒートシンク４４は、Ｘ方向における半導体チップ５０側の端部から、半導体チップ５０側に延設された第１中継部４４ｂを有している。一方、第３ヒートシンク５６は、Ｘ方向における半導体チップ３０側の端部から、半導体チップ３０側に延設された第２中継部５６ｃを有している。これら中継部４４ｂ，５６ｃは、はんだ８４を介して、電気的且つ機械的に接続されている。この接続により、ＩＧＢＴ素子１２Ｕのエミッタ電極１８ＵとＩＧＢＴ素子１２Ｌのコレクタ電極１６Ｌとが電気的に接続され、上下アームが図７に示すように略Ｎ字状をなしている。なお、第１中継部４４ｂ、第２中継部５６ｃ、及びはんだ８４は、封止樹脂体８２によって封止されている。
　さらに本実施形態では、図６及び図７に示すように、半導体装置１０が、第１絶縁シート８６と、第２絶縁シート８８と、を有している。第１絶縁シート８６は、第２ヒートシンク４４の放熱面４４ａ全体を被覆するように、放熱面４４ａ及び裏面８２ｂの周囲部分に貼り付けられている。第２絶縁シート８８は、第３ヒートシンク５６の放熱面５６ａ全体を被覆するように、放熱面５６ａ及び一面８２ａの周囲部分に貼り付けられている。
　第１絶縁シート８６は、半導体装置１０の裏面８２ｂ側を第２冷却器７４に対向配置させた際に、第２冷却器７４と第２ヒートシンク４４とが電気的に接続されるのを防ぐために設けられている。また、第２絶縁シート８８は、半導体装置１０の一面８２ａ側を第１冷却器７２に対向配置させた際に、第１冷却器７２と第３ヒートシンク５６とが電気的に接続されるのを防ぐために設けられている。すなわち、これら絶縁シート８６，８８は、第２冷却器７４と第２ヒートシンク４４、第１冷却器７２と第３ヒートシンク５６、を絶縁分離するために設けられている。
　このような絶縁シート８６，８８としては、樹脂シートやセラミックシートなど、電気絶縁材料からなるシートを採用することができる。好ましくは、半導体チップ３０，５０からの放熱性を考慮して、熱抵抗の小さいものを採用すると良い。なお、本実施形態に示す絶縁シート８６，８８は、封止樹脂体８２を成形後に貼り付けられる。
　次に、図８に基づき、上記した半導体装置１０を備えるパワーモジュール７０について説明する。図８では、冷却器７２，７４と半導体装置１０との電気的な接続状態をわかりやすくするために、各ヒートシンク３６，６４を破線で図示するとともに、各ヒートシンク３６，６４にハッチングを施している。また、各絶縁シート８６，８８を実線で図示するとともに、各絶縁シート８６，８８にハッチングを施している。すなわち、図８では、絶縁シート８６，８８により被覆されたヒートシンク４４，５６を図示していない。
　図８に示すように、本実施形態に係るパワーモジュール７０は、上記した半導体装置１０に加え、第１実施形態に示した金属製の冷却器７２，７４を備えている。第１冷却器７２と第２冷却器７４は、Ｚ方向において交互に配置されている。そして、隣り合う第１冷却器７２と第２冷却器７４の間に、半導体装置１０が配置されている。
　半導体装置１０は、第１ヒートシンク３６が第１冷却器７２に対向し、第４ヒートシンク６４が第２冷却器７４に対向するように、第１冷却器７２と第２冷却器７４との間に配置されている。そして、第１冷却器７２と第１ヒートシンク３６が電気的に接続されている。第１ヒートシンク３６と同一の一面８２ａに露出する第３ヒートシンク５６については、第２絶縁シート８８により、第１冷却器７２と絶縁分離されている。
　同様に、第２冷却器７４と第４ヒートシンク６４が電気的に接続されている。一方、第４ヒートシンク６４と同一の裏面８２ｂに露出する第２ヒートシンク４４については、第１絶縁シート８６により、第２冷却器７４と絶縁分離されている。
　詳しくは、図８に示すように、紙面下方から上方に向けて、第１冷却器７２、半導体装置１０、第２冷却器７４、半導体装置１０、第１冷却器７２、半導体装置１０、第２冷却器７４の順に積層されている。したがって、第１冷却器７２のうち、Ｚ方向に配置された冷却器７２，７４の端部となるものを除けば、第１冷却器７２の両面に、異なる半導体装置１０の第１ヒートシンク３６が電気的に接続されている。すなわち、両面側の第１ヒートシンク３６と、間に位置する第１冷却器７２とが同電位となっている。なお、Ｚ方向に配置された冷却器７２，７４の端部となる第１冷却器７２についても、単一の電位となる。
　同様に、第２冷却器７４のうち、Ｚ方向に配置された冷却器７２，７４の端部となるものを除けば、第２冷却器７４の両面に、異なる半導体装置１０の第４ヒートシンク６４が電気的に接続されている。すなわち、両面側の第４ヒートシンク６４と、間に位置する第２冷却器７４とが同電位となっている。なお、Ｚ方向に配置された冷却器７２，７４の端部となる第２冷却器７４についても、単一の電位となる。
　なお、本実施形態では、第４ヒートシンク６４の放熱面６４ａと第２ヒートシンク４４の放熱面４４ａが略面一とされ、この放熱面４４ａ上に第１絶縁シート８６が貼り付けられている。また、第１ヒートシンク３６の放熱面３６ａと第３ヒートシンク５６の放熱面５６ａが略面一とされ、この放熱面５６ａ上に第２絶縁シート８８が貼り付けられている。したがって、これら絶縁シート８６，８８の厚み分を考慮し、第１ヒートシンク３６と第１冷却器７２との間、第４ヒートシンク６４と第２冷却器７４との間に、異方性導電シート、Ａｇペースト、導電性ゲル(導電性グリース)などを介在させると良い。これにより、第１ヒートシンク３６から第１冷却器７２、第４ヒートシンク６４から第２冷却器７４への放熱性を向上することができる。
　次に、本実施形態に係るパワーモジュール７０の効果について説明する。本実施形態では、第１実施形態に記載の効果に加え、さらに下記の効果を奏することができる。
　本実施形態に示す半導体装置１０によれば、ＩＧＢＴ素子１２Ｕ，１２Ｌを備えながらも、直流電源１０６に電気的に接続される第１ヒートシンク３６と第４ヒートシンク６４が、封止樹脂体８２の互いに異なる面に露出される。したがって、第１ヒートシンク３６及び第４ヒートシンク６４が封止樹脂体８２の同一面に露出される構成に較べて、冷却器７２，７４の構成を簡素化することができる。このように、ＩＧＢＴ素子１２Ｕ，１２Ｌを備える構成において、サージ電圧を低減しつつ、冷却器７２，７４の構成を簡素化することができる。
　また、封止樹脂体８２の一面８２ａ側に配置される第１ヒートシンク３６及び第３ヒートシンク５６のうち、第３ヒートシンク５６は第１冷却器７２と絶縁分離される。したがって、第１ヒートシンク３６と第３ヒートシンク５６の短絡を抑制することができる。同様に、封止樹脂体８２の裏面８２ｂ側に配置される第２ヒートシンク４４及び第４ヒートシンク６４のうち、第２ヒートシンク４４は第２冷却器７４と絶縁分離される。したがって、第２ヒートシンク４４と第４ヒートシンク６４の短絡を抑制することができる。
　（第３実施形態）
　本実施形態において、第２実施形態に示したパワーモジュール７０と共通する部分についての説明は割愛する。
　第２実施形態では、第１実施形態同様、電源バスバとして機能する第１冷却器７２と第２冷却器７４の接続部７２ａ，７４ａが、ともにＸ方向において同一側に設けられている例を示した。これに加え、本実施形態では、図９に示すように、複数の第１冷却器７２の第１接続部７２ａが、Ｚ方向に沿って一列に配置されている。また、複数の第２冷却器７４の第２接続部７４ａが、Ｙ方向において第１接続部７２ａとの間に所定間隔を有しつつＺ方向に沿って一列に配置されている。図９は、図８をＺ方向の紙面上方側から見た平面図に相当する。
　次に、本実施形態に係るパワーモジュール７０の効果について説明する。本実施形態では、第２実施形態に記載の効果に加え、さらに下記の効果を奏することができる。
　本実施形態では、接続部７２ａ，７４ａがともにＸ方向において同一側に設けられるのみならず、複数の第１接続部７２ａがＺ方向に沿って一列配置されている。また、複数の第２接続部７４ａは、Ｙ方向において第１接続部７２ａに並んで配置されるとともにＺ方向に沿って一列配置されている。このため、第１接続部７２ａ及び第２接続部７４ａと、直流電源１０６側との接続構造、例えばコンデンサ１１０との接続構造をさらに簡素化することができる。
　（第４実施形態）
　本実施形態において、第２実施形態に示したパワーモジュール７０と共通する部分についての説明は割愛する。
　第２実施形態では、第４ヒートシンク６４の放熱面６４ａと第２ヒートシンク４４の放熱面４４ａが略面一とされ、この放熱面４４ａ上に第１絶縁シート８６が貼り付けられている。また、第１ヒートシンク３６の放熱面３６ａと第３ヒートシンク５６の放熱面５６ａが略面一とされ、この放熱面５６ａ上に第２絶縁シート８８が貼り付けられている例を示した。
　これに対し、本実施形態では、図１０に示すように、Ｚ方向において、第２ヒートシンク４４の厚みが第４ヒートシンク６４の厚みよりも薄くなっている。そして、第２ヒートシンク４４の放熱面４４ａに貼り付けた第１絶縁シート８６の、第２ヒートシンク４４と反対の面８６ａ（以下、一面８６ａと示す）が、放熱面６４ａと略面一となっている。さらには、封止樹脂体８２の裏面８２ｂとも略面一となっている。
　また、第３ヒートシンク５６の厚みが第１ヒートシンク３６の厚みよりも薄くなっている。そして、第３ヒートシンク５６の放熱面５６ａに貼り付けた第２絶縁シート８８の、第３ヒートシンク５６と反対の面８８ａ（以下、一面８８ａと示す）が、放熱面３６ａと略面一となっている。さらには、封止樹脂体８２の一面８２ａとも略面一となっている。
　このような半導体装置１０は、例えば、予め第４ヒートシンク６４と厚みの異なる第２ヒートシンク４４を準備する。このとき、厚みの差を第１絶縁シート８６の厚みの差とする。また、第１ヒートシンク３６と厚みの異なる第３ヒートシンク５６を準備する。このとき、厚みの差を、第２絶縁シート８８の厚みの差とする。そして、リフローはんだ付け後、封止樹脂体８２を成形する前に、第２ヒートシンク４４の放熱面４４ａに第１絶縁シート８６を貼り付ける。また、第３ヒートシンク５６の放熱面５６ａに第２絶縁シート８８を貼り付ける。そして、第１絶縁シート８６の一面８６ａ及び第４ヒートシンク６４の放熱面６４ａが、裏面８２ｂと略面一となり、第２絶縁シート８８の一面８８ａ及び第１ヒートシンク３６の放熱面３６ａが、一面８２ａと略面一となるように、封止樹脂体８２を成形する。これにより、半導体装置１０を得ることができる。
　次に、本実施形態に係るパワーモジュール７０の効果について説明する。本実施形態では、第２実施形態に記載の効果に加え、さらに下記の効果を奏することができる。
　本実施形態では、第２ヒートシンク４４の厚みが第４ヒートシンク６４の厚みよりも薄くなっており、これにより、Ｚ方向において、放熱面４４ａが放熱面６４ａよりも半導体チップ３０，５０に近い位置となっている。また、第３ヒートシンク５６の厚みが第１ヒートシンク３６の厚みよりも薄くなっており、これにより、Ｚ方向において、放熱面５６ａが放熱面３６ａよりも半導体チップ３０，５０に近い位置となっている。
　したがって、放熱面６４ａと略面一の放熱面４４ａに第１絶縁シート８６を貼り付け、放熱面３６ａと略面一の放熱面５６ａに第２絶縁シート８８を貼り付ける場合に較べて、放熱面３６ａと第１冷却器７２との距離、放熱面６４ａと第２冷却器７４との距離を短くすることができる。このため、半導体チップ３０から第１ヒートシンク３６を介した第１冷却器７２への放熱性、半導体チップ５０から第４ヒートシンク６４を介した第２冷却器７４への放熱性を向上することができる。
　さらに本実施形態では、第１絶縁シート８６の一面８６ａが、放熱面６４ａと略面一となっている。また、第２絶縁シート８８の一面８８ａが、放熱面３６ａと略面一となっている。したがって、第２冷却器７４に第１絶縁シート８６を接触された状態で、第２冷却器７４と第４ヒートシンク６４の放熱面６４ａとの間には殆ど隙間が生じない。同様に、第１冷却器７２に第２絶縁シート８８を接触された状態で、第１冷却器７２と第１ヒートシンク３６の放熱面３６ａとの間には殆ど隙間が生じない。したがって、上記した接触導通や、異方性導電シート、Ａｇペースト、導電性ゲル(導電性グリース)などを介在させた接続のいずれを採用しても、電気的な接続状態を確保しつつ、放熱性を向上することができる。
　また、絶縁シート８６，８８によって、封止樹脂体８２の成形時に半導体チップ３０，５０が成形型から受ける力を緩和することができる。また、絶縁シート８６，８８に離型性をもたせることで、離型シートを不要とすることもできる。
　なお、本実施形態に示す構成は、第２実施形態にのみならず、第３実施形態に示した構成と組み合わせることもできる。
　（第５実施形態）
　本実施形態において、第４実施形態に示したパワーモジュール７０と共通する部分についての説明は割愛する。
　第４実施形態では、封止樹脂体８２の成形前に、第２ヒートシンク４４の放熱面４４ａに第１絶縁シート８６を貼り付け、第３ヒートシンク５６の放熱面５６ａに第２絶縁シート８８を貼り付ける。これにより、第１絶縁シート８６の一面８６ａが放熱面６４ａ及び裏面８２ｂと略面一とされ、第２絶縁シート８８の一面８８ａが放熱面３６ａと略面一とされる例を示した。
　これに対し、本実施形態では、封止樹脂体８２の成形後、第１絶縁シート８６及び第２絶縁シート８８が貼り付けられて、図１１に示すように、第１絶縁シート８６の一面８６ａが放熱面６４ａ及び裏面８２ｂと略面一とされ、第２絶縁シート８８の一面８８ａが放熱面３６ａと略面一とされている。また、封止樹脂体８２の一面８２ａのうち、Ｘ方向において第３ヒートシンク５６側の部分が、第１ヒートシンク３６側の部分に対して凹んだ凹部９０ａとなっている。同様に、封止樹脂体８２の裏面８２ｂのうち、Ｘ方向において第２ヒートシンク４４側の部分が、第４ヒートシンク６４側の部分に対して凹んだ凹部９０ｂとなっている。
　このような半導体装置１０は、例えば以下に示す製造方法により形成することができる。先ず第４実施形態同様、予め第４ヒートシンク６４と厚みの異なる第２ヒートシンク４４を準備する。このとき、厚みの差を第１絶縁シート８６の厚みの差とする。また、第１ヒートシンク３６と厚みの異なる第３ヒートシンク５６を準備する。このとき、厚みの差を、第２絶縁シート８８の厚みの差とする。そして、リフローはんだ付け後、封止樹脂体８２を成形する。
　この成形時に、例えば各放熱面３６ａ，４４ａ，５６ａ，６４ａが露出されるように、封止樹脂体８２を成形する。そして、第２ヒートシンク４４の放熱面４４ａに第１絶縁シート８６を貼り付ける。また、第３ヒートシンク５６の放熱面５６ａに第２絶縁シート８８を貼り付ける。これにより、半導体装置１０を得ることができる。
　なお、封止樹脂体８２の成形後、一面８２ａ側及び裏面８２ｂ側を切削加工することによって、凹部９０ａ，９０ｂを設ける。そして、凹部９０ａ，９０ｂの形成後、絶縁シート８６，８８を貼り付けても良い。
　本実施形態によれば、第４実施形態同様、放熱面３６ａと第１冷却器７２との距離、放熱面６４ａと第２冷却器７４との距離を短くすることができる。このため、半導体チップ３０から第１ヒートシンク３６を介した第１冷却器７２への放熱性、半導体チップ５０から第４ヒートシンク６４を介した第２冷却器７４への放熱性を向上することができる。
　また、第１絶縁シート８６の一面８６ａが、放熱面６４ａと略面一となっている。また、第２絶縁シート８８の一面８８ａが、放熱面３６ａと略面一となっている。したがって、電気的な接続状態を確保しつつ、放熱性を向上することができる。
　なお、本実施形態に示す構成は、第２実施形態に示した構成のみならず、第３実施形態に示した構成と組み合わせることができる。
　（第６実施形態）
　本実施形態において、第５実施形態に示したパワーモジュール７０と共通する部分についての説明は割愛する。
　第５実施形態では、一面８２ａに凹部９０ａを有し、裏面８２ｂに凹部９０ｂを有する封止樹脂体８２を形成する。そして、その後、凹部９０ａの底面に露出する放熱面５６ａに第２絶縁シート８８を貼り付け、凹部９０ｂの底面に露出する放熱面４４ａに第１絶縁シート８６を貼り付ける例を示した。
　本実施形態では、封止樹脂体８２に凹部９０ａ，９０ｂを設けるとともに、凹部９０ａ，９０ｂの底面に放熱面５６ａ，４４ａを露出させた半導体装置１０を得る。ここまでは、第５実施形態と同じである。次に、図１２に示すように、第１絶縁シート８６を、第２冷却器７４における凹部９０ｂに対応する箇所に貼り付け、第２絶縁シート８８を、第１冷却器７２における凹部９０ａに対応する箇所に貼り付ける。そして、半導体装置１０と冷却器７２，７４とを組み付けてパワーモジュール７０を形成する際に、第１絶縁シート８６が第２ヒートシンク４４の放熱面４４ａに接触して放熱面４４ａ全体を覆う。また、第２絶縁シート８８が第３ヒートシンク５６の放熱面５６ａに接触して放熱面５６ａ全体を覆う。
　このように、絶縁シート８６，８８を冷却器７２，７４に貼り付けても、第５実施形態同様のパワーモジュール７０を得ることができる。なお、本実施形態についても、第２実施形態に示した構成のみならず、第３実施形態に示した構成と組み合わせることができる。
　なお、凹部９０ａの深さ、すなわち第１ヒートシンク３６と第３ヒートシンク５６の厚みの差と、第２絶縁シート８８の厚みをほぼ等しくすると良い。この場合、第１冷却器７２に第２絶縁シート８８を接触させた状態で、第１冷却器７２と第１ヒートシンク３６の放熱面３６ａとの間に殆ど隙間が生じない。また、凹部９０ａの深さ、すなわち第１ヒートシンク３６と第３ヒートシンク５６の厚みの差と、第２絶縁シート８８の厚みをほぼ等しくすると良い。この場合、第１冷却器７２に第２絶縁シート８８を接触させた状態で、第１冷却器７２と第１ヒートシンク３６の放熱面３６ａとの間に殆ど隙間が生じない。したがって、電気的な接続状態を確保しつつ、放熱性を向上することができる。しかしながら、パワーモジュール７０の状態で、凹部９０ａ，９０ｂの深さよりと絶縁シート８６，８８の厚みが異なる構成を採用することもできる。
　なお、本実施形態に示す構成は、第２実施形態に示した構成のみならず、第３実施形態に示した構成と組み合わせることができる。
　（第７実施形態）
　本実施形態において、第４実施形態に示したパワーモジュール７０と共通する部分についての説明は割愛する。
　第４実施形態では、放熱面４４ａ，５６ａに貼り付けられた絶縁シート８６，８８により、第２ヒートシンク４４と第２冷却器７４が絶縁分離され、第３ヒートシンク５６と第１冷却器７２が絶縁分離される例を示した。
　これに対し、本実施形態では、図１３に示すように、封止樹脂体８２が、第２ヒートシンク４４の放熱面４４ａを被覆し、第２ヒートシンク４４と第２冷却器７４を絶縁分離する第１被覆部８２ｃを有している。また、第３ヒートシンク５６の放熱面５６ａを被覆し、第３ヒートシンク５６と第１冷却器７２を絶縁分離する第２被覆部８２ｄを有している。
　図１３に示す例では、第１被覆部８２ｃの外面が、第４ヒートシンク６４の放熱面６４ａ及び裏面８２ｂの他の部分と略面一となっている。また、第２被覆部８２ｄの外面が、第１ヒートシンク３６の放熱面３６ａ及び一面８２ａの他の部分と略面一となっている。
　これによっても、第４実施形態同様の効果を奏することができる。また、封止樹脂体８２によって絶縁分離を行うため、絶縁シート８６，８８が不要であり、パワーモジュール７０の部品点数を削減することもできる。
　なお、本実施形態に示す構成は、第２実施形態に示した構成のみならず、第３実施形態に示した構成と組み合わせることができる。
　また、第１被覆部８２ｃの外面が放熱面６４ａと面一とされない構成を採用することもできる。例えば、第１被覆部８２ｃの外面が放熱面６４ａに対して凸や凹となるようにしても良い。第２被覆部８２ｄと放熱面３６ａとの関係についても同様である。
　（第８実施形態）
　本実施形態において、第４実施形態に示したパワーモジュール７０と共通する部分についての説明は割愛する。
　第４実施形態では、Ｚ方向に直交するＸＹ面に沿う方向において、第１ヒートシンク３６と第２ヒートシンク４４の大きさ（面積）の関係、第３ヒートシンク５６と第４ヒートシンク６４の大きさ（面積）の関係について、特に言及しなかった。
　これに対し、本実施形態では、図１４に示すように、第２ヒートシンク４４が第１ヒートシンク３６よりも大きくされている。また、第３ヒートシンク５６が第４ヒートシンク６４よりも大きくされている。
　このように、半導体チップ３０の両側に位置するヒートシンク３６，４４のうち、対向する冷却器７２，７４と絶縁分離される第２ヒートシンク４４を大きくすると、第２ヒートシンク４４と第２冷却器７４を絶縁分離しつつ、第２ヒートシンク４４の放熱面積を増やして、第２冷却器７４への放熱性を向上することができる。同様に、半導体チップ５０の両側に位置するヒートシンク５６，６４のうち、対向する冷却器７２，７４と絶縁分離される第３ヒートシンク５６を大きくすると、第３ヒートシンク５６と第１冷却器７２を絶縁分離しつつ、第３ヒートシンク５６の放熱面積を増やして、第１冷却器７２への放熱性を向上することができる。
　本実施形態に示す構成は、第４実施形態にのみならず、第２実施形態、第３実施形態、第５実施形態～第７実施形態に示した構成と組み合わせることもできる。
　（第９実施形態）
　本実施形態において、第２実施形態に示したパワーモジュール７０と共通する部分についての説明は割愛する。
　第２実施形態では、隣り合う第１冷却器７２と第２冷却器７４との間に配置される半導体装置１０として、上下アームを構成する半導体チップ３０，５０が共通の封止樹脂体８２によって封止されてなる２ｉｎ１パッケージ構造の半導体装置の例を示した。
　これに対し、本実施形態では、第１実施形態に示したように、１ｉｎ１パッケージ構造の半導体装置１０Ｕ，１０Ｌを用いて、同様の構成を実現している。
　先ず、図１５～図１７に基づき、本実施形態に適用される半導体装置１０Ｕ，１０Ｌの構成について説明する。図１７では、冷却器７２，７４と半導体装置１０Ｕ，１０Ｌとの電気的な接続状態をわかりやすくするために、各ヒートシンク３６，６４を破線で図示するとともに、各ヒートシンク３６，６４にハッチングを施している。また、各絶縁シート８６，８８を実線で図示するとともに、各絶縁シート８６，８８にハッチングを施している。すなわち、図１７では、絶縁シート８６，８８により被覆されたヒートシンク４４，５６を図示していない。
　本実施形態に係る半導体装置１０Ｕ，１０Ｌは、第１実施形態に示した半導体装置１０Ｕ，１０Ｌとほぼ同じ構成を有している。異なる点は、図１５、図１６、及び図１７に示すように、上アーム半導体装置１０Ｕが、ＩＧＢＴ素子１２Ｕのコレクタ電極１６Ｕと電気的に接続され、封止樹脂体３２の側面から外部に突出するコレクタ端子３６ｂを有している。また、エミッタ電極１８Ｕと電気的に接続され、封止樹脂体３２の側面から外部に突出するエミッタ端子４４ｃを有している。これら端子３６ｂ，４４ｃは、制御端子２８Ｕの突出する側面と反対の側面から、制御端子２８Ｕの延設方向と反対の方向に延びている。さらに、第２ヒートシンク４４の放熱面４４ａ全体を覆うように、放熱面４４ａ及び裏面３２ｂに第１絶縁シート８６が貼り付けられている。
　また、図１７に示すように、下アーム半導体装置１０Ｌが、上アーム半導体装置１０Ｕ同様、ＩＧＢＴ素子１２Ｌのコレクタ電極１６Ｌと電気的に接続され、封止樹脂体５２の側面から外部に突出するコレクタ端子５６ｄを有している。また、エミッタ電極１８Ｌと電気的に接続され、封止樹脂体５２の側面から外部に突出するエミッタ端子６４ｂを有している。これら端子５６ｄ，６４ｂは、制御端子２８Ｌの突出する側面と反対の側面から、制御端子２８Ｌの延設方向と反対の方向に延びている。さらに、第３ヒートシンク５６の放熱面５６ａ全体を覆うように、放熱面５６ａ及び一面５２ａに第２絶縁シート８８が貼り付けられている。
　次いで、図１７及び図１８に基づき、パワーモジュール７０の構成について説明する。
　図１７に示すように、本実施形態に係るパワーモジュール７０は、上記した半導体装置１０Ｕ，１０Ｌに加え、第２実施形態同様、金属製の冷却器７２，７４を備えている。第１冷却器７２と第２冷却器７４は、Ｚ方向において交互に配置されている。そして、隣り合う第１冷却器７２と第２冷却器７４の間に、それぞれ１組の半導体装置１０Ｕ，１０Ｌが配置されている。すなわち、隣り合う第１冷却器７２と第２冷却器７４の間に上下アームが１つずつ配置されている。
　上下アームを構成する半導体装置１０Ｕ，１０Ｌは、隣り合う第１冷却器７２と第２冷却器７４の間において、半導体チップ３０，５０が並列となるように配置されている。すなわち、第１ヒートシンク３６及び第２絶縁シート８８が第１冷却器７２に対向し、第４ヒートシンク６４及び第１絶縁シート８６が第２冷却器７４に対向するように配置されている。
　そして、封止樹脂体３２の一面３２ａに露出する第１ヒートシンク３６と、封止樹脂体５２の一面５２ａに露出する第３ヒートシンク５６のうち、第１ヒートシンク３６が第１冷却器７２と電気的に接続されている。第３ヒートシンク５６については、第２絶縁シート８８により、第１冷却器７２と絶縁分離されている。
　同様に、封止樹脂体３２の裏面３２ｂに露出する第２ヒートシンク４４と、封止樹脂体５２の裏面５２ｂに露出する第４ヒートシンク６４のうち、第４ヒートシンク６４が第２冷却器７４と電気的に接続されている。一方、第２ヒートシンク４４については、第１絶縁シート８６により、第２冷却器７４と絶縁分離されている。
　また、図１７及び図１８に示すように、上下アームを構成する半導体装置１０Ｕ，１０Ｌにおいて、第２ヒートシンク４４と３ヒートシンク５６とは、出力取り出し用の出力端子９２によって電気的に接続されている。詳しくは、上アーム半導体装置１０Ｕのエミッタ端子４４ｃの封止樹脂体３２の外部に突出する部分と、下アーム半導体装置１０Ｌのコレクタ端子５６ｄの封止樹脂体５２の外部に突出する部分とが、出力端子９２によって電気的に接続されている。この出力端子９２は、第２実施形態に示した半導体装置１０の、出力端子５６ｂと中継部４４ｂ，５６ｃの機能を併せもっている。
　以上の構成によっても、第２実施形態同様の効果を奏することができる。なお、本実施形態に示す構成は、第２実施形態にのみならず、第３実施形態～第８実施形態に示した構成と組み合わせることもできる。
　なお、本実施形態では、上アーム半導体装置１０Ｕが、封止樹脂体３２から突出する端子として、コレクタ端子３６ｂとエミッタ端子４４ｃを有し、下アーム半導体装置１０Ｌが、封止樹脂体５２から突出する端子として、コレクタ端子５６ｄとエミッタ端子６４ｂを有する例を示した。しかしながら、上記したように、出力端子９２によって接続されるのは、エミッタ端子４４ｃとコレクタ端子５６ｄである。したがって、上アーム半導体装置１０Ｕがコレクタ端子３６ｂを有さずにエミッタ端子４４ｃのみを有し、下アーム半導体装置１０Ｌがエミッタ端子６４ｂを有さずにコレクタ端子５６ｄのみを有する構成を採用することもできる。ただし、各半導体装置１０Ｕ，１０Ｌは、絶縁シート８６，８８の配置を除けば実質的に同じ構造であるため、コレクタ端子及びエミッタ端子がともに突出する構成とすると部品を共通化することができる。
　以上、本開示の好ましい実施形態について説明したが、本開示は上記した実施形態になんら制限されることなく、本開示の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
　スイッチング素子として、ＩＧＢＴ素子１２Ｕ，１２Ｌの例を示したが、これに限定されるものではない。例えばＭＯＳＦＥＴを採用することもできる。
　半導体装置１０，１０Ｕ，１０Ｌが、ターミナル４０，６０を有する例を示した。しかしながら、ターミナル４０，６０を有さない構成を採用することもできる。
　第２ヒートシンク４４と第３ヒートシンク５６を電気的に中継する中継部として、第２ヒートシンク４４が第１中継部４４ｂを有し、第３ヒートシンク５６が第２中継部５６ｃを有する例を示した。しかしながら、中継部は、第２ヒートシンク４４及び第３ヒートシンク５６の少なくとも一方に設けられればよい。
　パワーモジュール７０として、上アーム側の３つの半導体チップ３０と、下アーム側の３つの半導体チップ５０を有する、すなわち３つの上下アームを有する例を示した。しかしながら、半導体チップ３０，５０の個数は上記例に限定されるものではない。また、Ｚ方向において隣り合う冷却器の間に配置される半導体装置１０（１０Ｕ，１０Ｌ）の個数も上記例に限定されるものではない。３つの上下アームを有する半導体装置１０、すなわち６ｉｎ１パッケージ構造を採用することもできる。
　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (12)

  1. 　スイッチング素子の厚み方向において、その両面に主電極（１６Ｕ，１６Ｌ，１８Ｕ，１８Ｌ）を有するスイッチング素子（１２Ｕ，１２Ｌ）と、スイッチング素子の両面側にそれぞれ設けられ、前記主電極と電気的に接続されるヒートシンク（３６，４４，５６，６４）と、を有する複数の半導体装置（１０，１０Ｕ，１０Ｌ）と、
    　内部に冷媒が流通され、前記半導体装置の両面側にそれぞれ配置されて前記半導体装置を冷却する金属製の複数の冷却器（７２，７４，７６）と、を備え、
    　複数の前記半導体装置及び複数の前記冷却器は、交互に積層され、
    　複数の前記半導体装置のうち、少なくとも二つの半導体装置は、互いに同電位とされる前記ヒートシンク同士が共通の前記冷却器を間に挟んで向き合うように配置され、
    　同電位とされる前記ヒートシンクと該ヒートシンク間に介在される前記冷却器とが、電気的に接続されて、互いに同電位とされるパワーモジュール。
  2. 　前記スイッチング素子（１２Ｕ，１２Ｌ）は、少なくとも一対の上アームスイッチング素子（１２Ｕ）と下アームスイッチング素子（１２Ｌ）を有し、
    　上アームスイッチング素子（１２Ｕ）と下アームスイッチング素子（１２Ｌ）は、電源の高電位側と低電位側との間で直列に接続されるとともに、互いに並列に配置され、
    　上アームスイッチング素子（１２Ｕ）は、高電位側に配置され、下アームスイッチング素子（１２Ｌ）は、低電位側に配置され、
    　前記ヒートシンクは、第１ヒートシンク（３６）、第２ヒートシンク（４４）、第３ヒートシンク（５６）、及び第４ヒートシンク（６４）を有し、
    　各半導体装置（１０）は、
    　　　半導体装置の厚み方向において一面（８２ａ）及び該一面と反対の裏面（８２ｂ）を有し、各スイッチング素子を一体的に封止する封止樹脂体（８２）と、
    　　　前記第２ヒートシンクと前記第３ヒートシンクとを電気的に接続する中継部（４４ｂ，５６ｃ）と、
    　　　前記第２ヒートシンクと前記第３ヒートシンクの一方から、前記封止樹脂体外まで延設される出力取り出し用の出力端子（５６ｂ）と、
    をさらに備え、
    　前記第１ヒートシンクは、上アームスイッチング素子（１２Ｕ）の高電位側の前記主電極（１６Ｕ）と電気的に接続され、該主電極との接続面と反対の面（３６ａ）が前記封止樹脂体の一面から露出されており、
    　前記第２ヒートシンクは、前記上アームスイッチング素子の低電位側の前記主電極（１８Ｕ）と電気的に接続されており、
    　前記第３ヒートシンクは、下アームスイッチング素子（１２Ｌ）の高電位側の前記主電極（１６Ｌ）と電気的に接続されており、
    　前記第４ヒートシンクは、前記下アームスイッチング素子の低電位側の前記主電極（１８Ｌ）と電気的に接続され、該主電極との接続面と反対の面（６４ａ）が前記封止樹脂体の裏面から露出されており、
    　複数の前記冷却器は、少なくとも一つの第１冷却器（７２）と、少なくとも一つの第２冷却器（７６）と、を有し、前記第１冷却器と前記第２冷却器とが、前記厚み方向において交互に配置され、
    　各半導体装置は、前記第１ヒートシンクが前記第１冷却器に対向し、前記第４ヒートシンクが前記第２冷却器に対向するように、前記第１冷却器と前記第２冷却器との間に配置され、
    　前記第１冷却器と前記第１ヒートシンクが電気的に接続されるとともに、前記第１冷却器と前記第３ヒートシンクとの間が絶縁分離され、
    　前記第２冷却器と前記第４ヒートシンクが電気的に接続されるとともに、前記第２冷却器と前記第２ヒートシンクとの間が絶縁分離される請求項１に記載のパワーモジュール。
  3. 　前記スイッチング素子（１２Ｕ，１２Ｌ）は、少なくとも一対の上アームスイッチング素子（１２Ｕ）と下アームスイッチング素子（１２Ｌ）を有し、
    　上アームスイッチング素子（１２Ｕ）と下アームスイッチング素子（１２Ｌ）は、電源の高電位側と低電位側との間で直列に接続されるとともに、互いに並列に配置され、
    　上アームスイッチング素子（１２Ｕ）は、高電位側に配置され、下アームスイッチング素子（１２Ｌ）は、低電位側に配置され、
    　複数の前記半導体装置（１０）は、上アーム半導体装置（１０Ｕ）と下アーム半導体装置（１０Ｌ）とを有し、
    　上アーム半導体装置（１０Ｕ）は、上アームスイッチング素子（１２Ｕ）を備え、
    　下アーム半導体装置（１０Ｌ）は、下アームスイッチング素子（１２Ｌ）を備え、
    　前記上アーム半導体装置は、
    　　　前記上アーム半導体装置の厚み方向において、一面（３２ａ）及び該一面と反対の裏面（３２ｂ）を有し、前記上アームスイッチング素子を封止する第１封止樹脂体（３２）と、
    　　　前記ヒートシンクとして、前記上アームスイッチング素子の高電位側の前記主電極（１６Ｕ）と電気的に接続され、該主電極との接続面と反対の面（３６ａ）が前記第１封止樹脂体の一面から露出される第１ヒートシンク（３６）、及び、前記上アームスイッチング素子の低電位側の前記主電極（１８Ｕ）と電気的に接続される第２ヒートシンク（４２）と、を備え、
    　前記下アーム半導体装置は、
    　　　前記下アーム半導体装置の厚み方向において、一面（５２ａ）及び該一面と反対の裏面（５２ｂ）を有し、前記下アームスイッチング素子を封止する第２封止樹脂体（５２）と、
    　　　前記ヒートシンクとして、前記下アームスイッチング素子の高電位側の前記主電極（１６Ｌ）と電気的に接続される第３ヒートシンク（５６）、及び、前記下アームスイッチング素子の低電位側の前記主電極（１８Ｌ）と電気的に接続され、該主電極との接続面と反対の面（６４ａ）が前記第２封止樹脂体の裏面から露出される第４ヒートシンク（６４）と、を備え、
    　前記第２ヒートシンクと前記第３ヒートシンクとは、出力取り出し用の出力端子（９２）によって電気的に接続され、
    　複数の前記冷却器は、少なくとも一つの第１冷却器（７２）と少なくとも一つの第２冷却器（７４）と、を有し、前記第１冷却器と前記第２冷却器とが、前記厚み方向において交互に配置され、
    　前記出力端子によって電気的に接続された一対の前記上アーム半導体装置及び前記下アーム半導体装置は、前記第１ヒートシンクが前記第１冷却器に対向し、前記第４ヒートシンクが前記第２冷却器に対向するように、前記第１冷却器と前記第２冷却器との間に配置され、
    　前記第１冷却器と前記第１ヒートシンクが電気的に接続されるとともに、前記第１冷却器と前記第３ヒートシンクとの間が絶縁分離され、
    　前記第２冷却器と前記第４ヒートシンクが電気的に接続されるとともに、前記第２冷却器と前記第２ヒートシンクとの間が絶縁分離される請求項１に記載のパワーモジュール。
  4. 　前記第１冷却器（７２）は、第１冷却器の一端から延設され、前記第１ヒートシンク（３６）を電源の高電位に固定するための第１接続部（７２ａ）を有し、
    　前記第２冷却器（７４）は、前記第１接続部が延設された前記第１冷却器の端部と同一側の端部から前記第１接続部と同一方向に延設され、前記第４ヒートシンク（６４）を電源の低電位に固定するための第２接続部（７４ａ）を有する請求項２又は請求項３に記載のパワーモジュール。
  5. 　前記少なくとも一つの第１冷却器（７２）は、複数の第１冷却器を有し、前記少なくとも一つの第２冷却器（７４）は、複数の第２冷却器を有し、
    　複数の前記第１接続部（７２ａ）は、半導体装置の前記厚み方向に沿って一列に配置され、
    　複数の前記第２接続部（７４ａ）は、半導体装置の前記厚み方向に直交する方向において前記第１接続部との間に所定間隔を有しつつ、半導体装置の前記厚み方向に沿って一列に配置される請求項４に記載のパワーモジュール。
  6. 　前記第２ヒートシンク（４４）における、前記上アームスイッチング素子（１２Ｕ）の低電位側の前記主電極（１８Ｕ）と反対の面（４４ａ）が、対応する前記封止樹脂体（３２，８２）の裏面（３２ｂ，８２ｂ）から露出され、
    　前記第３ヒートシンク（５６）における、前記下アームスイッチング素子（１２Ｌ）の高電位側の前記主電極（１６Ｌ）と反対の面（５６ａ）が、対応する前記封止樹脂体（５２，８２）の一面（５２ａ，８２ａ）から露出され、
    　前記第２ヒートシンクと前記第２冷却器（７４）との間に、電気絶縁材料を用いて形成された第１絶縁シート（８６）が介在され、
    　前記第３ヒートシンクと前記第１冷却器（７２）との間に、電気絶縁材料を用いて形成された第２絶縁シート（８８）が介在される請求項２～５いずれか１項に記載のパワーモジュール。
  7. 　半導体装置の前記厚み方向において、
    　前記第２ヒートシンク（４４）の厚みが、前記第４ヒートシンク（６４）の厚みよりも薄くされ、
    　前記第３ヒートシンク（５６）の厚みが、前記第１ヒートシンク（３６）の厚みよりも薄くされる請求項６に記載のパワーモジュール。
  8. 　前記第１絶縁シート（８６）が前記第２ヒートシンク（４４）に貼り付けられるとともに、前記第２絶縁シート（８８）が前記第３ヒートシンク（５６）に貼り付けられ、
    　前記第１絶縁シートにおける、前記第２ヒートシンクと反対の面が、前記第４ヒートシンク（６４）における、前記下アームスイッチング素子（１２Ｌ）の低電位側の前記主電極（１８Ｌ）と反対の面（６４ａ）と同じ平面上にあり、
    　前記第２絶縁シートにおける、前記第３ヒートシンクと反対の面が、前記第１ヒートシンク（３６）における、前記上アームスイッチング素子（１２Ｕ）の高電位側の前記主電極（１８Ｕ）と反対の面（３６ａ）と同じ平面上にある請求項６又は請求項７に記載のパワーモジュール。
  9. 　前記上アームスイッチング素子（１２Ｕ）を封止する前記封止樹脂体（８２）は、前記第２ヒートシンク（４４）における、前記上アームスイッチング素子の低電位側の前記主電極（１８Ｕ）と反対の面（４４ａ）を被覆する第１被覆部（８２ｃ）を有し、
    　前記下アームスイッチング素子（１２Ｌ）を封止する前記封止樹脂体（８２）は、前記第３ヒートシンク（５６）における、前記下アームスイッチング素子の高電位側の前記主電極（１６Ｌ）と反対の面（５６ａ）を被覆する第２被覆部（８２ｄ）を有する請求項２～５いずれか１項に記載のパワーモジュール。
  10. 　半導体装置の前記厚み方向において、
    　前記第１被覆部（８２ｃ）の表面が、前記第４ヒートシンク（６４）における、前記下アームスイッチング素子（１２Ｌ）の低電位側の前記主電極（１８Ｌ）と反対の面（６４ａ）と同じ平面上にあり、
    　前記第２被覆部（８２ｄ）の表面が、前記第１ヒートシンク（３６）における、前記上アームスイッチング素子（１２Ｕ）の高電位側の前記主電極（１６Ｕ）と反対の面（３６ａ）と同じ平面上にある請求項９に記載のパワーモジュール。
  11. 　半導体装置の前記厚み方向に直交する面に沿う方向において、
    　前記第２ヒートシンク（４４）の大きさは、前記第１ヒートシンク（３６）よりも大きく、
    　前記第３ヒートシンク（５６）の大きさは、前記第４ヒートシンク（６４）よりも大きい請求項２～１０いずれか１項に記載のパワーモジュール。
  12. 　前記スイッチング素子（１２Ｕ，１２Ｌ）は、少なくとも一対の上アームスイッチング素子（１２Ｕ）と下アームスイッチング素子（１２Ｌ）を有し、
    　上アームスイッチング素子（１２Ｕ）と下アームスイッチング素子（１２Ｌ）は、電源の高電位側と低電位側との間で直列に接続されるとともに、互いに並列に配置され、
    　上アームスイッチング素子（１２Ｕ）は、高電位側に配置され、下アームスイッチング素子（１２Ｌ）は、低電位側に配置され、
    　複数の前記半導体装置（１０）は、上アーム半導体装置（１０Ｕ）と下アーム半導体装置（１０Ｌ）とを有し、
    　上アーム半導体装置（１０Ｕ）は、上アームスイッチング素子（１２Ｕ）を備え、
    　下アーム半導体装置（１０Ｌ）は、下アームスイッチング素子（１２Ｌ）を備え、
    　前記上アーム半導体装置は、前記ヒートシンクとして、前記上アームスイッチング素子の高電位側の前記主電極（１６Ｕ）と電気的に接続される第１ヒートシンク（３６）、及び、前記上アームスイッチング素子の低電位側の前記主電極（１８Ｕ）と電気的に接続される第２ヒートシンク（４４）とを備え、
    　前記下アーム半導体装置は、前記ヒートシンクとして、前記下アームスイッチング素子の高電位側の前記主電極（１６Ｌ）と電気的に接続される第３ヒートシンク（５６）、及び、前記下アームスイッチング素子の低電位側の前記主電極（１８Ｌ）と電気的に接続される第４ヒートシンク（６４）とを備え、
    　複数の前記冷却器は、第１冷却器（７２）、第２冷却器（７４）、及び第３冷却器（７６）を有し、
    　前記第１冷却器と前記第３冷却器との間に、前記上アーム半導体装置が配置され、
    　前記第３冷却器と前記第２冷却器との間に、前記下アーム半導体装置が配置され、
    　前記第１冷却器と前記第１ヒートシンクが電気的に接続され、
    　前記第２冷却器と前記第４ヒートシンクが電気的に接続され
    　前記第３冷却器の一方の面に、前記第２ヒートシンクが電気的に接続されるとともに、他方の面に、前記第３ヒートシンクが電気的に接続される請求項１に記載のパワーモジュール。
     
     
PCT/JP2014/005505 2013-11-12 2014-10-30 パワーモジュール WO2015072105A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-234262 2013-11-12
JP2013234262A JP2015095560A (ja) 2013-11-12 2013-11-12 パワーモジュール

Publications (1)

Publication Number Publication Date
WO2015072105A1 true WO2015072105A1 (ja) 2015-05-21

Family

ID=53057058

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/005505 WO2015072105A1 (ja) 2013-11-12 2014-10-30 パワーモジュール

Country Status (2)

Country Link
JP (1) JP2015095560A (ja)
WO (1) WO2015072105A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098276A (ja) * 2015-11-18 2017-06-01 株式会社日立製作所 半導体装置、およびそれを用いたオルタネータ
CN110291633A (zh) * 2016-12-12 2019-09-27 维迪科研究所 用于可并行化集成功率芯片的方法以及电力电子模块
WO2020182366A1 (de) * 2019-03-13 2020-09-17 Mahle International Gmbh Elektrische stromschienen-anordnung
CN113519050A (zh) * 2019-03-06 2021-10-19 株式会社电装 半导体装置
CN113678246A (zh) * 2019-04-05 2021-11-19 株式会社电装 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217690B2 (en) * 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
JP6595325B2 (ja) 2015-12-04 2019-10-23 トヨタ自動車株式会社 半導体装置
JP6750514B2 (ja) * 2017-01-18 2020-09-02 株式会社デンソー 半導体装置
JP6559728B2 (ja) * 2017-04-04 2019-08-14 株式会社豊田中央研究所 半導体装置及び電力変換装置
JP7163583B2 (ja) * 2018-01-30 2022-11-01 株式会社デンソー 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864385A (en) * 1987-12-29 1989-09-05 Hitachi, Ltd. Power semiconductors connected antiparallel via heatsinks
JP2007035670A (ja) * 2005-07-22 2007-02-08 Denso Corp 半導体装置
JP2008166680A (ja) * 2006-12-05 2008-07-17 Toyota Industries Corp 半導体装置及び半導体装置の製造方法
JP2008311496A (ja) * 2007-06-15 2008-12-25 Toyota Motor Corp 半導体素子の冷却構造
JP2009177038A (ja) * 2008-01-28 2009-08-06 Hitachi Ltd パワー半導体モジュール
JP2011258632A (ja) * 2010-06-07 2011-12-22 Nissan Motor Co Ltd 半導体装置
JP2012212776A (ja) * 2011-03-31 2012-11-01 Denso Corp 電力変換装置
WO2013065182A1 (ja) * 2011-11-04 2013-05-10 トヨタ自動車株式会社 パワーモジュール、電力変換装置および電動車両
JP2013123040A (ja) * 2011-11-07 2013-06-20 Daikin Ind Ltd 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864385A (en) * 1987-12-29 1989-09-05 Hitachi, Ltd. Power semiconductors connected antiparallel via heatsinks
JP2007035670A (ja) * 2005-07-22 2007-02-08 Denso Corp 半導体装置
JP2008166680A (ja) * 2006-12-05 2008-07-17 Toyota Industries Corp 半導体装置及び半導体装置の製造方法
JP2008311496A (ja) * 2007-06-15 2008-12-25 Toyota Motor Corp 半導体素子の冷却構造
JP2009177038A (ja) * 2008-01-28 2009-08-06 Hitachi Ltd パワー半導体モジュール
JP2011258632A (ja) * 2010-06-07 2011-12-22 Nissan Motor Co Ltd 半導体装置
JP2012212776A (ja) * 2011-03-31 2012-11-01 Denso Corp 電力変換装置
WO2013065182A1 (ja) * 2011-11-04 2013-05-10 トヨタ自動車株式会社 パワーモジュール、電力変換装置および電動車両
JP2013123040A (ja) * 2011-11-07 2013-06-20 Daikin Ind Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098276A (ja) * 2015-11-18 2017-06-01 株式会社日立製作所 半導体装置、およびそれを用いたオルタネータ
EP3171401A3 (en) * 2015-11-18 2017-06-28 Hitachi Power Semiconductor Device, Ltd. Semiconductor device and alternator using same
US10304761B2 (en) 2015-11-18 2019-05-28 Hitachi Power Semiconductor Device, Ltd. Semiconductor device and alternator using same
CN110291633A (zh) * 2016-12-12 2019-09-27 维迪科研究所 用于可并行化集成功率芯片的方法以及电力电子模块
CN110291633B (zh) * 2016-12-12 2023-05-30 维迪科研究所 用于可并行化集成功率芯片的方法以及电力电子模块
CN113519050A (zh) * 2019-03-06 2021-10-19 株式会社电装 半导体装置
CN113519050B (zh) * 2019-03-06 2023-12-05 株式会社电装 半导体装置
WO2020182366A1 (de) * 2019-03-13 2020-09-17 Mahle International Gmbh Elektrische stromschienen-anordnung
CN113678246A (zh) * 2019-04-05 2021-11-19 株式会社电装 半导体装置
CN113678246B (zh) * 2019-04-05 2024-03-22 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JP2015095560A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
WO2015072105A1 (ja) パワーモジュール
JP6344215B2 (ja) 半導体装置及びパワーモジュール
JP6065995B2 (ja) 半導体装置及び半導体装置の製造方法
US9390996B2 (en) Double-sided cooling power module and method for manufacturing the same
KR101522089B1 (ko) 반도체 장치
EP2546874B1 (en) Stacked Half-Bridge Power Module
US8547698B2 (en) Cooling structure of capacitor and inverter device
JP5830480B2 (ja) 配線板およびそれを用いた電力変換装置
JP5541362B2 (ja) パワーモジュール、電力変換装置および電動車両
US8610263B2 (en) Semiconductor device module
JP2000164800A (ja) 半導体モジュール
EP3358736B1 (en) Power conversion device
CN110506330B (zh) 功率电子模块以及包含该模块的电功率变换器
WO2005119896A1 (ja) インバータ装置
US20210407875A1 (en) Semiconductor device
CN112582356A (zh) 半导体器件
JP2014096412A (ja) 半導体モジュール
JP7290420B2 (ja) パワー半導体装置
JP7118204B1 (ja) 半導体装置
JP7331497B2 (ja) 電力変換装置
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
US11222879B2 (en) Semiconductor module structure
CN113597671B (zh) 半导体装置
JP7019092B2 (ja) 素子モジュール
JP2018037452A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14862752

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14862752

Country of ref document: EP

Kind code of ref document: A1