CN113678246A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113678246A
CN113678246A CN202080024830.1A CN202080024830A CN113678246A CN 113678246 A CN113678246 A CN 113678246A CN 202080024830 A CN202080024830 A CN 202080024830A CN 113678246 A CN113678246 A CN 113678246A
Authority
CN
China
Prior art keywords
switching element
switching
semiconductor device
switching elements
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080024830.1A
Other languages
English (en)
Other versions
CN113678246B (zh
Inventor
加藤信之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN113678246A publication Critical patent/CN113678246A/zh
Application granted granted Critical
Publication of CN113678246B publication Critical patent/CN113678246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

半导体装置(20)具备：散热部件(40)；多个开关元件(50)，分别具有主电极和焊盘(51p、52p)，与散热部件连接且相互被并联连接；以及信号端子(80)。开关元件包括形成于Si基板的第1开关元件(51)和形成于SiC基板的第2开关元件(52)。第1开关元件及第2开关元件在制冷剂流动的方向上交替地配置。开关元件具有用来检测基板温度的温度感测焊盘(51pa、51pc、52pa、52pc)。在基板种类与位于制冷剂的最下游的开关元件相同的多个开关元件中，对于最下游设有与温度感测焊盘对应的信号端子，对于上游侧没有设置与温度感测焊盘对应的信号端子。

Description

半导体装置
关联申请的相互参照
本申请基于2019年4月5日提出的日本专利申请第2019－073009号，这里通过参照而引用其记载内容。
技术领域
本发明涉及半导体装置。
背景技术
在专利文献1中公开的半导体装置具备形成于硅(Si)基板的第1开关元件和形成于碳化硅(SiC)基板的第2开关元件。第1开关元件及第2开关元件各一个与热沉(散热部件)连接并相互被并联连接。第2开关元件的基板面积比第1开关元件小。
现有技术文献
专利文献
专利文献1：日本特开2016－219532号公报
发明内容
为了提高输出，可以考虑第1开关元件及第2开关元件的至少一方包含多个的结构。随着开关元件的数量的增加，信号端子的数量增加。信号端子的增加例如对半导体装置的体积、制造时间、成本、成品率等带来影响。
所公开的一个目的在于，提供能够提高输出并且减少信号端子的条数的半导体装置。
本发明的一技术方案的半导体装置是由制冷剂冷却的半导体装置，具备散热部件、多个开关元件和多个信号端子。多个开关元件包括形成于硅基板的第1开关元件和形成于碳化硅基板的第2开关元件，分别具有流过主电流的主电极及信号用的焊盘，主电极的一个与散热部件电连接，多个开关元件相互被并联连接。多个信号端子与焊盘电连接。
作为焊盘，开关元件分别具有用来检测基板温度的温度感测焊盘。开关元件中，第1开关元件及第2开关元件的至少一方具有多个，第1开关元件及第2开关元件在制冷剂流动的规定方向上交替地配置。并且，在基板种类与位于最下游的开关元件相同的多个开关元件中，仅对于至少包括最下游的一部分开关元件设有与温度感测焊盘对应的信号端子，对于比一部分靠上游侧的开关元件没有设置与温度感测焊盘对应的信号端子。
根据上述半导体装置，由于第1开关元件及第2开关元件的至少一方具有多个，所以能够提高半导体装置的输出。通过交替配置，半导体装置包括多个基板种类与位于最下游的开关元件相同的开关元件。例如在最下游为第1开关元件的情况下，至少包括多个第1开关元件。在最下游为第2开关元件的情况下，至少包括多个第2开关元件。
例如为了开关元件的过热监视，经由温度感测焊盘及对应的信号端子检测基板温度。制冷剂的温度由于通过与开关元件的热交换而上升，所以越靠上游侧越低，越靠下游侧越高。由此，能够基于至少包括最下游的一部分开关元件的基板温度，进行相同种类的全部开关元件的过热监视。此外，由于对于比一部分靠上游侧的开关元件不设置与温度感测焊盘对应的信号端子，所以能够减少信号端子的总数。结果，能够提供能够提高输出并且减少信号端子的条数的半导体装置。
附图说明
关于本发明的上述目的及其他目的、特征及优点，一边参照附图一边通过下述详细记载会更加明确。
图1是表示应用了第1实施方式的半导体装置的电力变换装置的电路结构的图。
图2是表示下臂侧的半导体装置的平面图。
图3是将图2从A方向观察的平面图。
图4是表示封固树脂体内的构造的局部剖视图。
图5是沿着图2的V－V线的剖视图。
图6是沿着图2的VI－VI线的剖视图。
图7是表示上臂侧的半导体装置的图。
图8是表示开关元件和散热部件的配置的图。
图9是表示开关元件和散热部件的配置的图。
图10是表示与冷却器层叠的层叠构造的平面图。
图11是表示变形例的半导体装置的平面图。
图12是表示电流路径与非重叠区域的关系的图。
图13是表示电流不平衡抑制的图。
图14A是表示第2实施方式的半导体装置的第1期间的发热状态的图。
图14B是表示第2实施方式的半导体装置的第2期间的发热状态的图。
图15是表示第3实施方式的半导体装置的图。
图16是表示主端子的配置和电流路径的图。
图17是表示第4实施方式的半导体装置的图。
图18A是表示第4实施方式的半导体装置的尺寸关系的图。
图18B是表示第1参考例的半导体装置的尺寸关系的图。
图18C是表示第2参考例的半导体装置的尺寸关系的图。
图19A是表示第4实施方式的半导体装置的第2开关元件和主端子的位置关系的图。
图19B是表示参考例的半导体装置的第2开关元件和主端子的位置关系的图。
图20A是沿着图17的XXA－XXA线的剖面的简略图。
图20B是参考例的半导体装置的剖面的简略图。
图21是表示第5实施方式的半导体装置的图。
图22是表示变形例的图。
图23是表示变形例的图。
图24是表示变形例的图。
图25是表示第6实施方式的半导体装置的图。
图26是表示变形例的图。
图27是表示变形例的图。
图28是表示变形例的图。
图29是表示变形例的图。
图30是表示变形例的图。
图31是表示变形例的图。
图32是表示变形例的图。
图33是表示变形例的图。
具体实施方式
参照附图说明多个实施方式。在多个实施方式中，对在功能上及/或构造上对应的部分赋予同一参照标记。以下所示的电力变换装置能够应用于例如电动汽车(EV)或混合动力汽车(HV)等车辆。
(第1实施方式)
首先，基于图1，对应用电力变换装置的车辆的驱动系统的概略结构进行说明。
如图1所示，车辆的驱动系统1具备直流电源2、电动发动机3和电力变换装置4。
直流电源2是由可充放电的二次电池构成的直流电压源。作为二次电池，例如有锂离子电池、镍氢电池。电动发动机3是三相交流式的旋转电机。电动发动机3作为车辆的行驶驱动源即电动机发挥功能。电动发动机3在再生时作为发电机发挥功能。电力变换装置4在直流电源2与电动发动机3之间进行电力变换。
接着，基于图1，对电力变换装置4的电路结构进行说明。电力变换装置4至少具备电力变换部。本实施方式的电力变换装置4具备平滑电容器5、作为电力变换部的逆变器6、控制电路7和驱动IC8。
平滑电容器5连接在高电位侧电力线即P线9与低电位侧电力线即N线10之间。P线9与直流电源2的正极连接，N线10与直流电源2的负极连接。平滑电容器5主要将从直流电源2供给的直流电压平滑化。
逆变器6是DC－AC变换部。逆变器6具备三相的上下臂电路11。U相的上下臂电路11的连接点与对电动发动机3的定子设置的U相绕组连接。同样，V相的上下臂电路11的连接点与电动发动机3的V相绕组连接。W相的上下臂电路11的连接点与电动发动机3的W相绕组连接。上下臂电路11的连接点经由输出线12而与对应的相的绕组连接。输出线12、上述的P线9及N线10例如由汇流条(bus bar)构成。
上下臂电路11分别具有上臂11U和下臂11L。上臂11U和下臂11L将上臂11U作为P线9侧而在P线9与N线10之间串联连接。各臂具有IGBT111、MOSFET112和二极管113。IGBT111及MOSFET112相互被并联连接。在本实施方式中，作为IGBT111及MOSFET112而采用n沟道型。二极管113为了回流而与IGBT111反并联地连接。MOSFET112具有未图示的寄生二极管。
在一个臂中，IGBT111的集电极电极和MOSFET112的漏极电极相互连接，IGBT111的发射极电极和MOSFET112的源极电极相互连接。二极管113的阳极电极与发射极电极连接，阴极电极与集电极电极连接。
在上臂11U中，集电极电极及漏极电极与P线9连接。在下臂11L中，发射极电极及源极电极与N线10连接。上臂11U侧的发射极电极及源极电极和下臂11L侧的集电极电极及漏极电极相互连接。后述的半导体装置20构成一个臂。由两个半导体装置20构成上下臂电路11，由6个半导体装置20构成逆变器6。
逆变器6按照控制电路7的开关控制，将直流电压变换为三相交流电压，并向电动发动机3输出。由此，电动发动机3进行驱动以产生规定的转矩。在车辆的再生制动时，逆变器6将受到来自车轮的旋转力而由电动发动机3发出的三相交流电压按照控制电路7的开关控制变换为直流电压，并向P线9输出。这样，逆变器6在直流电源2与电动发动机3之间进行双向的电力变换。
控制电路7生成用来使IGBT111及MOSFET112动作的驱动指令，向驱动IC8输出。控制电路7基于从未图示的上位ECU输入的转矩要求、由各种传感器检测到的信号，生成驱动指令。作为各种传感器，例如有电流传感器、旋转角传感器、电压传感器。电流传感器检测流到各相的绕组中的相电流。旋转角传感器检测电动发动机3的转子的旋转角。电压传感器检测平滑电容器5的两端电压。电力变换装置4具备这些未图示的传感器。控制电路7输出PWM信号作为驱动指令。控制电路7例如具备微机(微型计算机)。ECU是Electronic ControlUnit(电子控制单元)的简称。PWM是Pulse Width Modulation(脉冲宽度调制)的简称。
驱动IC8基于控制电路7的驱动指令，生成栅极驱动信号。驱动IC8将所生成的栅极驱动信号向对应的臂的IGBT111及MOSFET112输出。构成一个臂的IGBT111及MOSFET112各自的栅极电极分别与相同的驱动IC8电连接。
驱动IC8根据栅极驱动信号，使IGBT111及MOSFET112各自驱动，即导通(ON)驱动、截止(OFF)驱动。驱动IC8输出规定占空比的栅极驱动信号。驱动IC8也被称作驱动器。在本实施方式中，对于一个臂设有一个驱动IC8。另外，也可以对于一个上下臂电路11设置一个驱动IC8。也可以将驱动IC8与控制电路7一体地设置。
电力变换装置4也可以还具备变换器(converter)作为电力变换部。变换器是将直流电压变换为不同值的直流电压的DC－DC变换部。变换器设在直流电源2与平滑电容器5之间。变换器例如具备电抗器和上述的上下臂电路11。在此情况下，变换器的上下臂电路11也能够由两个半导体装置20构成。进而，也可以具备将来自直流电源2的电源噪声除去的滤波电容器。滤波电容器设在直流电源2与变换器之间。
接着，基于图2～图7，对构成上下臂电路11的半导体装置进行说明。如图2～图7所示，半导体装置20具备封固树脂体30、散热部件40、多个开关元件50、接线端(terminal)60、多个主端子70和多个信号端子80。
以下，将开关元件50的厚度方向表示为Z方向。将与Z方向正交且多个开关元件50的排列方向表示为X方向。将与Z方向及X方向正交的方向表示为Y方向。只要没有特别声明，就将沿着XY平面的形状、换言之从Z方向进行平面观察的形状简单表示为平面形状。
上下臂电路11由两个半导体装置20构成。在本实施方式中，分为构成下臂11L的半导体装置20L和构成上臂11U的半导体装置20U。图2～图6表示半导体装置20L，图7表示半导体装置20U。图4及图7是表示半导体装置20L、20U各自的封固树脂体30内的构造的局部剖视图。在图4及图7中，将第2散热部件42用虚线表示。
半导体装置20L、20U的外观大致等同。半导体装置20L、20U除了主端子70的排列顺序以及主端子70与散热部件40的电连接构造以外是大致相同的结构。以下，只要没有特别声明，就是半导体装置20L、20U的共通构造。
封固树脂体30将构成半导体装置20的其他元件、例如开关元件50封固。封固树脂体30例如由环氧类树脂构成。封固树脂体30例如通过传递模塑法成形。封固树脂体30有时称作模塑树脂。封固树脂体30在Z方向上具有一面30a以及与一面30a相反的背面30b。一面30a及背面30b例如是平坦面。封固树脂体30具有将一面30a与背面30b相连的侧面。
在本实施方式中，封固树脂体30的平面形状呈大致矩形。封固树脂体30具有侧面30c、30d。侧面30d是在Y方向上与侧面30c相反的面。主端子70从侧面30c突出。信号端子80从侧面30d突出。
散热部件40将开关元件50产生的热散热。散热部件40作为将开关元件50和主端子70电中继的布线发挥功能。散热部件40至少使用导电性及导热性优良的金属材料(例如Cu)形成。散热部件40例如是金属板。也可以代替金属板而采用树脂或陶瓷等电绝缘体与金属体的复合材料。散热部件40相对于开关元件50而言配置在Z方向上的至少一侧。在散热部件40的开关元件50侧的面上，电连接着相互被并联连接的多个开关元件50。
在本实施方式中，以夹着开关元件50的方式，成对设有散热部件40。散热部件40包括配置在一面30a侧的第1散热部件41和配置在背面30b侧的第2散热部件42。以下，有时将第1散热部件41及第2散热部件42简单表示为散热部件41、42。作为散热部件41、42，既可以使用相同种类的部件，也可以使用相互不同的部件。在本实施方式中，作为散热部件41、42，使用了相同种类的部件，具体而言使用包含Cu的金属板。
散热部件41、42在从Z方向观察的平面视图下以将开关元件50包含在内部的方式设置。散热部件41、42在相互对置的区域内包含开关元件50。散热部件41、42在Z方向上分别具有开关元件50侧的安装面41a、42a以及与安装面41a、42a相反的散热面41b、42b。安装面41a、42a在Z方向上相互对置。安装面41a、42a相互大致平行。散热部件41、42的板厚方向与Z方向大致平行。散热部件41、42以X方向为长度方向。散热部件41、42各自的至少一部分被封固树脂体30封固。
在半导体基板中形成有构成上述臂的元件而得到开关元件50。开关元件50有时被称作半导体元件、半导体芯片。多个开关元件50与散热部件40电连接且相互并联连接。
开关元件50在Z方向的两面具有主电极，成为主电流在Z方向上流动的纵型构造。开关元件50包括第1开关元件51和第2开关元件52。第1开关元件51形成于硅(Si)基板。第2开关元件52形成于碳化硅(SiC)基板。以下，有时将第1开关元件51及第2开关元件52简单表示为开关元件51、52。第1开关元件51形成有IGBT111。在本实施方式中，二极管113与IGBT111一起一体地形成。即，第1开关元件51形成有RC(Reverse Conducting)－IGBT。第2开关元件52形成有MOSFET112。
第1开关元件51中，作为主电极而具有形成于一面的集电极电极51c和形成于相反的背面的发射极电极51e。集电极电极51c兼作二极管113的阴极电极，发射极电极51e兼作二极管113的阳极电极。集电极电极51c形成于一面的大致整个区域，发射极电极51e形成于背面的一部分。第2开关元件52中，作为主电极而具有形成于一面的漏极电极52d和形成于相反的背面的源极电极52s。漏极电极52d形成于一面的大致整个区域的整面，源极电极52s形成于背面的一部分。
在半导体基板中，元件的形成区域是由于通电而发热的有源区域。在包围有源区域的外周区域，形成有未图示的耐压构造部(例如保护环)。在从Z方向观察的平面视图下，作为低电位侧的主电极的发射极电极51e及源极电极52s与有源区域大致一致。
开关元件50在半导体基板的背面侧具有温度传感器53。温度传感器53为了过热保护而检测基板温度(元件温度)。由于越是接近于有源区域的中心，基板温度就越高，所以温度传感器53在从Z方向观察的平面视图下设在有源区域的中心附近。在本实施方式中，作为温度传感器53而采用感温二极管。感温二极管例如对配置于半导体基板上的多晶硅掺加杂质而成。温度传感器53的检测信号被用于开关元件50的控制。具体而言，在开关元件50成为过热状态之前，强制地使开关元件50进行截止驱动。感温二极管也可以设置在半导体基板内。
第1开关元件51具有与主电极不同的作为信号用电极的焊盘51p。焊盘51p与发射极电极51e形成在相同的面。焊盘51p在Y方向上形成在与发射极电极51e的形成区域相反侧的端部。第2开关元件52也具有焊盘52p。焊盘52p与源极电极52s形成在相同的面。焊盘52p在Y方向上形成在与源极电极52s的形成区域相反侧的端部。在Y方向上，发射极电极51e及源极电极52s形成在主端子70侧，焊盘51p、52p形成在信号端子80侧。
在本实施方式中，集电极电极51c形成于第1散热部件41侧的面，发射极电极51e形成于第2散热部件42侧的面。漏极电极52d形成于第1散热部件41侧的面，源极电极52s形成于第2散热部件42侧的面。作为高电位侧主电极的集电极电极51c及漏极电极52d经由接合件90而与第1散热部件41的安装面41a连接。作为低电位侧主电极的发射极电极51e及源极电极52s经由接合件90及接线端60而与第2散热部件42的安装面42a连接。作为接合件90，能够使用焊料或包含Ag等的导电性膏。本实施方式的接合件90是焊料。
第1开关元件51具有5个焊盘51p。具体而言，是栅极电极用焊盘、发射极电极51e的电位检测用焊盘、电流感测用焊盘、温度传感器53的阳极电位用焊盘及阴极电位用焊盘。多个焊盘51p在X方向上排列设置。同样，第2开关元件52具有5个焊盘52p。具体而言，是栅极电极用焊盘、源极电极52s的电位检测用焊盘、电流感测用焊盘、温度传感器53的阳极电位用焊盘及阴极电位用焊盘。多个焊盘52p在X方向上排列设置。
开关元件50中，第1开关元件51及第2开关元件52的至少一方至少包含多个。第1开关元件51及第2开关元件52在开关元件50的排列方向即X方向上交替地配置。所谓交替，是指在排列方向上第1开关元件51与第2开关元件52相邻的配置。交替的最小结构的一例是两个第1开关元件51与一个第2开关元件52的组合。另一例是一个第1开关元件51与两个第2开关元件52的组合。
本实施方式的开关元件50包括两个第1开关元件51和一个第2开关元件52。两个第1开关元件51是相同的结构。以下，有时将第1开关元件51的一个表示为第1开关元件51a、将另一个表示为第1开关元件51b。3个开关元件50在X方向上以第1开关元件51a、第2开关元件52、第1开关元件51b的顺序排列。第2开关元件52配置在第1开关元件51a、51b之间。第1开关元件51a、51b相互并联连接。形成于第1开关元件51a、51b的元件在电路上是等价的，所以在图1中表示了一个IGBT111及二极管113。
接线端60为了在第2散热部件42与开关元件50之间确保规定的距离而介于第2散热部件42与开关元件50之间。接线端60的厚度与开关元件50相比充分厚。接线端60起到从开关元件50向第2散热部件42的导热功能。接线端60作为将开关元件50与第2散热部件42电中继的布线发挥功能。接线端60用Cu等金属材料形成。接线端60是由1种金属形成的单层构造、由多种金属形成的多层构造的哪种都可以。接线端60至少在第1开关元件51和第2开关元件52处被分开。
在本实施方式中，对于一个开关元件50设有一个接线端60。接线端60作为在第2散热部件42与开关元件50之间确保规定距离的间隔件发挥功能。通过间隔件，能够防止键合线91与第2散热部件42接触。接线端60分别呈大致长方体。接线端60的平面形状与所连接的主电极大致相同。在Z方向上，接线端60的一个端面与开关元件50的主电极连接，另一个端面与第2散热部件42连接。接线端60经由接合件90而与对应的主电极51e、52s及第2散热部件42连接。
主端子70是用来将半导体装置20与外部设备电连接的外部连接端子中的、流过主电流的端子。主端子70与对应的主电极电连接。主端子70包括高电位端子71和低电位端子72。高电位端子71与作为高电位侧主电极的集电极电极51c及漏极电极52d电连接。高电位端子有时被称作集电极端子、漏极端子。低电位端子72与作为低电位侧主电极的发射极电极51e及源极电极52s电连接。低电位端子72有时被称作发射极端子、源极端子。以下，有时将高电位端子71及低电位端子72简单表示为主端子71、72。
主端子70经由散热部件40而与对应的主电极连接。高电位端子71与第1散热部件41相连。低电位端子72与第2散热部件42相连。主端子70例如作为金属部件(例如引线框)的一部分而与散热部件40一体地相连。主端子70例如作为与散热部件40不同的部件设置，通过连接而与散热部件40相连。主端子70在封固树脂体30的内部与对应的散热部件40相连。主端子70相对于散热部件40，与Y方向上的侧面30c侧的端部附近相连。全部的主端子70在封固树脂体30的内外延伸设置。
在本实施方式中，全部的主端子70在Y方向上从对应的散热部件40延伸设置。全部的主端子70从封固树脂体30的侧面30c向外部突出。主端子71、72都在封固树脂体30内具有弯曲部，在侧面30c中从Z方向的大致相同的位置突出。在包括突出部分的一部分中，主端子71、72以侧面彼此对置的方式在X方向上具有规定的间隙而排列。
主端子70中，高电位端子71及低电位端子72中的一方具有一条，另一方具有两条。主端子70具有多组(2组)高电位端子71与低电位端子72的侧面对置部。如图4及图7所示，高电位端子71与第1散热部件41一体地相连。低电位端子72通过连接而与第2散热部件42相连。低电位端子72例如如图6所示，经由接合件90而与第2散热部件42的安装面42a连接。
半导体装置20L具备两条高电位端子71和1条低电位端子72。主端子71、72在X方向上排列配置。低电位端子72配置在高电位端子71之间。如图4所示，第1散热部件41具有相对于连接高电位端子71的部分向侧面30d侧凹陷的凹部41c。凹部41c在X方向上设在第1散热部件41的中央区域。高电位端子71在第1散热部件41中与夹着中央区域的周边区域分别相连。第2散热部件42中，作为不与第1散热部件41对置的非对置区域而包括在Z方向的平面视图下与凹部41c重叠的部分。低电位端子72与作为第2散热部件42的非对置区域的、与凹部41c重叠的部分连接。由于是非对置区域，所以容易将低电位端子72与第2散热部件42连接。
半导体装置20U具备1条高电位端子71和两条低电位端子。主端子71、72在X方向上排列配置。高电位端子71配置在低电位端子72之间。如图7所示，半导体装置20U的第1散热部件41也具有凹部41c。凹部41c在X方向上分别设在第1散热部件41的周边区域。高电位端子71在第1散热部件41中与被周边区域夹着的中央区域相连。低电位端子72与作为第2散热部件42的非对置区域的、与凹部41c重叠的部分连接。
信号端子80与对应的开关元件50的焊盘电连接。信号端子80包括第1信号端子81和第2信号端子82。第1信号端子81与第1开关元件51的焊盘51p电连接。第2信号端子82与第2开关元件52的焊盘52p电连接。
本实施方式的信号端子80经由键合线91而与对应的焊盘51p、52p连接。信号端子80在封固树脂体30的内部与键合线91连接。信号端子80分别在Y方向上延伸设置，从封固树脂体30的侧面30d突出到外部。信号端子80是包括主端子70及第1散热部件41的引线框的一部分。
在如以上那样构成的半导体装置20中，散热部件40各自的至少一部分、开关元件50、接线端60、主端子70各自的一部分及信号端子80各自的一部分被封固树脂体30一体地封固。即，构成1个臂的要素被封固。因此，半导体装置20也被称作1in1封装。
作为半导体装置20，表示了单独设置上臂11U用的半导体装置20U和下臂11L用的半导体装置20L的例子，但并不限定于此。也可以将半导体装置20在上臂11U和下臂11L中做成共通构造。例如也可以将上述的半导体装置20L不仅用于下臂11L、还用于上臂11U。也可以将半导体装置20U不仅用于上臂11U、还用于下臂11L。由此，能够减少零件件数。此外，也可以在半导体装置20L和半导体装置20U中将构造替换。即，也可以在上臂11U中使用半导体装置20L，在下臂11L中使用半导体装置20U。
接着，基于图4～图9对半导体装置20的细节进行说明。图8及图9是表示开关元件50与散热部件41、42的位置关系的示意性平面图。在图8及图9中，还图示了主端子71、72。在图8及图9中图示了半导体装置20L，但半导体装置20U也是同样的。
在本实施方式中，第2开关元件52的基板面积小于各个第1开关元件51的基板面积。基板面积是与厚度方向即Z方向正交的面积，即沿着XY平面的面积。基板面积有时被称作芯片面积、元件面积。通过增大基板面积，元件的有源区域也变大。通过使SiC基板比Si基板小，能够实现成本的降低、体积的小型化。此外，使第2开关元件52的厚度比第1开关元件51薄。在相同的耐压下，SiC与Si相比能够使漂移层更薄。
开关元件50在安装面41a中配置在Y方向的中央区域。在Y方向上，信号端子80侧的端部的位置在第1开关元件51和第2开关元件52间大致一致。主端子70侧的端部的位置在第1开关元件51和第2开关元件52间不同。
在图8及图9中，表示了将第1开关元件51在X方向上假想地延长了的区域R1、和将第2开关元件52在Y方向上假想地延长了的区域R2。区域R1由将第1开关元件51的Y方向的两端在X方向上假想地延长了的线规定。区域R2由将第2开关元件52的X方向的两端在Y方向上假想地延长了的线规定。在图8及图9中，将假想地延长了的线用单点划线表示。
如图8所示，第1散热部件41在从Z方向观察的平面视图下具有交叉区域41d，该交叉区域41d是和区域R1与区域R2的交叉部分重叠的区域。在图8中，将交叉区域41d用虚线表示。交叉区域41d具有与第2开关元件52重叠的重叠区域41e、和不与第2开关元件52重叠的非重叠区域41f。第1散热部件41在形成于在X方向上排列的两个第1开关元件51a、51b之间的对置区域内具有重叠区域41e和非重叠区域41f。在第1散热部件41中，重叠区域41e是第2开关元件52的安装区域，非重叠区域41f是非安装区域。在Z方向上，重叠区域41e是与第2开关元件52对置的区域，非重叠区域41f是非对置区域。
如图9所示，第2散热部件42与第1散热部件41同样地具有交叉区域42d。在图9中，将交叉区域42d用虚线表示。交叉区域42d具有与第2开关元件52重叠的重叠区域42e和不与第2开关元件52重叠的非重叠区域42f。第2散热部件42在形成于在X方向上排列的两个第1开关元件51a、51b之间的对置区域内具有重叠区域42e和非重叠区域42f。在第2散热部件42中，重叠区域42e是与第2开关元件52对置的区域，非重叠区域42f是非对置区域。
如图8及图9所示，发射极电极51e的一部分与源极电极52s的一部分在Y方向上配置在相同的位置。发射极电极51e的一部分与重叠区域41e、42e的一部分在Y方向上配置在相同的位置。发射极电极51e的另一部分与非重叠区域41f的一部分在Y方向上配置在相同的位置。即，在X方向上，发射极电极51e的一部分与源极电极52s对置，另一部分与非重叠区域41f、42f对置。
这样，散热部件40中，作为交叉区域41d、42d的一部分而具有非重叠区域41f、42f。并且，非重叠区域41f、42f的至少一部分从封固树脂体30露出。例如，可以仅非重叠区域41f的至少一部分露出。也可以仅非重叠区域42f的至少一部分露出。非重叠区域41f、42f也可以都露出。在非重叠区域41f露出的情况下，安装面41a及散热面41b的至少一方露出即可。同样，在非重叠区域42f露出的情况下，安装面42a及散热面42b的至少一方露出即可。
在本实施方式中，非重叠区域41f、42f露出。非重叠区域41f的整个区域在散热面41b侧露出，在安装面41a侧被覆盖。非重叠区域42f的整个区域在散热面42b侧露出，在安装面42a侧被覆盖。进而，重叠区域41e、42e也露出。散热面41b、42b大致在整个区域中露出。散热面41b与封固树脂体30的一面30a大致共面地露出。散热面42b与背面30b大致共面地露出。半导体装置20呈散热面41b、42b都从封固树脂体30露出的两面散热构造。
图4及图7～图9所示的假想线CL1是经过第2开关元件52的元件中心并在Y方向上延伸的线。元件中心是第2开关元件52(芯片)的中心。假想线CL1经过有源区域的中心。
在本实施方式中，3个开关元件50的配置相对于假想线CL1为线对称。由此，开关元件51a、52的间隔与开关元件51b、52的间隔相互大致相等。上述的非重叠区域41e、42e位于假想线CL1上。
3个接线端60的配置也相对于假想线CL1为线对称。第1散热部件41及第2散热部件42分别也相对于假想线CL1为线对称。半导体装置20L中，低电位端子72配置在假想线CL1上。低电位端子72的宽度的中心位于假想线CL1上。如图4所示，3条主端子70的配置相对于假想线CL1为线对称。在半导体装置20U中，高电位端子71配置在假想线CL1上。低电位端子72的宽度的中心位于假想线CL1上。如图7所示，3条主端子70的配置相对于假想线CL1为线对称。
接着，基于图10对半导体装置20的冷却构造进行说明。上述的半导体装置20如图10所示，与冷却器100交替地层叠。半导体装置20与冷却器100一起构成功率模组110。
冷却器100在内部具有制冷剂的流路。冷却器100在Z方向上具有规定间隔并以多级配置。多级的冷却器100在X方向的一端侧被供给管101连结。供给管101是在其内部形成有流路的筒状体，在Z方向上延伸设置。供给管101与冷却器100分别连接，供给管101的流路与冷却器100各自的流路连通。
多级的冷却器100在与供给管101相反的端部侧被排出管102连结。排出管102也是在其内部形成有流路的筒状体，在Z方向上延伸设置。排出管102与冷却器100分别连接，排出管102的流路与冷却器100各自的流路连通。从供给管101流入的制冷剂在冷却器100各自的流路中扩散，被从排出管102排出。
作为制冷剂，能够使用水或氨等相变的制冷剂、乙二醇类等不相变的制冷剂。冷却器100主要用于将半导体装置20冷却。但是，也可以除了冷却功能以外还具有在环境温度较低的情况下加温的功能。在此情况下，冷却器100被称作温度调节器。此外，制冷剂被称作热介质。
功率模组110具备构成逆变器6的6个半导体装置20、以及与半导体装置20交替地层叠以将半导体装置20分别从两面侧冷却的多个(多级)冷却器100。半导体装置20在Z方向上被冷却器100从两面侧夹持。封固树脂体30的大部分配置在相邻的冷却器100的对置区域内。各个主端子70为了与未图示的汇流条等连接而例如在Y方向上延伸设置至对置区域外。
多个半导体装置20配置为，在从Z方向观察的平面视图下相互重叠。在各半导体装置20中，开关元件50从上游侧朝向下游侧按第1开关元件51a、第2开关元件52、第1开关元件51b的顺序配置。即，在X方向上，在供给管101侧配置有第1开关元件51a，在排出管102侧配置有第1开关元件51b。
此外，构成相同相的上下臂电路11的半导体装置20L、20U在Z方向上相邻。由此，构成相同相的半导体装置20U的低电位端子72和半导体装置20L的高电位端子71在从Z方向观察的平面视图下相互重叠。因而，能够使上臂11U与下臂11L的连接距离变短，例如能够减小电感。此外，能够提高连接性。
这样，半导体装置20(20U、20L)以在作为对置方向的Z方向上被夹持的状态被冷却器100冷却。
在本实施方式中，开关元件50中，形成于Si基板的第1开关元件51及形成于SiC基板的第2开关元件52的至少一方具有多个。因而，与开关元件51、52各具有一个的结构相比，能够提高半导体装置20的输出。
此外，开关元件51、52在X方向(第1方向)上交替地配置。并且，散热部件40作为交叉区域41d、42d而具有非重叠区域41f、42f。非重叠区域41f、42f是第1开关元件51及第2开关元件52的热传导的区域。非重叠区域41f、42f的至少一部分从封固树脂体30露出，能够有效地散热。由此，开关元件51、52产生的热容易向非重叠区域41f、42f侧扩散。因而，能够抑制元件温度的上升。
根据以上内容，能够提供能够提高输出并且抑制元件温度的上升的半导体装置20。若元件温度上升，则可能发生例如导通电阻的增加、接合件90的可靠性下降、对于额定温度的裕度的减少(输出下降)等。根据本实施方式，能够抑制发生这样的问题。
散热部件40中，作为露出部位而至少包括非重叠区域41f、42f即可。例如，也可以如图11所示的变形例那样，仅第2散热部件42的非重叠区域42f从封固树脂体30露出。在图11中，非重叠区域42f在散热面42b侧露出。
在本实施方式中，除了非重叠区域41f、42f以外，重叠区域41f、42f的至少一部分从封固树脂体30露出。重叠区域41f、42f是第2开关元件52的正下方区域。能够有效地抑制元件温度的上升、特别是第2开关元件52的温度上升。
特别是，在本实施方式中，不仅是重叠区域41e、42e及非重叠区域41f、42f，还包括与第1开关元件51重叠的区域在内，散热面41b、42b的大致整个区域露出。通过两面散热和整个区域露出，能够进一步抑制元件温度的上升。
第1开关元件51及第2开关元件52至少交替地配置即可，个数没有特别限定。例如第1开关元件51和第2开关元件52也可以各具有两个。也可以包括3个第1开关元件51，包括两个第2开关元件52。也可以包括1个第1开关元件51，包括两个第2开关元件52。
在本实施方式中，包括两个形成有IGBT111的第1开关元件51，包括1个形成有MOSFET112的第2开关元件52。第2开关元件52配置在第1开关元件51之间。由于第2开关元件52的基板面积较小，所以散热部件41、42具有非重叠区域41f、42f。非重叠区域41f、42f是不与开关元件50重叠的空闲区域。由于积极地将该空闲区域用于散热，所以能够抑制位于非重叠区域41f、42f两侧的第1开关元件51彼此的热干扰。此外，能够将在Y方向上与非重叠区域41f、42f邻接的第2开关元件52的热有效地排散。由此，能够抑制MOSFET112的温度上升，进而抑制导通电阻的增加。
主端子71、72的条数没有特别限定。也可以主端子71、72各包含1条。在本实施方式中，主端子71、72的配置在开关元件50的排列方向上是交替的。由此，形成多组高电位端子71与低电位端子72对置的侧面。在高电位端子71和低电位端子72中，主电流的朝向大致反向。通过具备多组，能够将流过主电流时产生的磁通相互抵消，提高减小电感的效果。此外，由于主端子71、72的至少一方具有多个，所以能够通过并联而减小电感。例如，能够降低浪涌电压。
在交替配置中，主端子71、72的条数没有特别限定。在本实施方式中，包括1条作为主端子71、72的一方的第1主端子，包括两条作为另一方的第2主端子。在半导体装置20L中，低电位端子72是第1主端子，高电位端子71是第2主端子。在半导体装置20U中，高电位端子71是第1主端子，低电位端子72是第2主端子。第1主端子配置在经过第2开关元件52的元件中心的假想线CL1上。并且，在从Z方向观察的平面视图下，非重叠区域41f、42f设在假想线CL1上。
例如在图12所示的半导体装置20L中，在第1主端子(低电位端子72)与第2开关元件52的电流路径中设有非重叠区域42f。由于第1主端子与第2主端子相比条数较少，所以非重叠区域42f的电流密度变高。但是，非重叠区域42f从封固树脂体30露出，能够效率良好地进行散热。因而，能够抑制元件温度特别是第2开关元件52的温度上升。由此，能够抑制MOSFET112的导通电阻的增加。虽然省略了图示，但在半导体装置20U中，在第1主端子(高电位端子71)与第2开关元件52的电流路径中设有非重叠区域41f。非重叠区域41f从封固树脂体30露出，起到与半导体装置20L同等的效果。
在本实施方式中，半导体装置20具备奇数个开关元件50。并且，多个开关元件50的配置相对于假想线CL1为线对称。形成于Si基板的第1开关元件51和形成于SiC基板的第2开关元件52线膨胀系数相互不同。但是，通过线对称配置，基于散热部件40与开关元件50的线膨胀系数差而作用于散热部件40的热应力也对称。由此，能够抑制半导体装置20的局部变形。另外，作为奇数个而表示了3个的例子，但并不限定于此。例如也可以应用于具备5个开关元件50的结构。
在本实施方式中，第2开关元件52与第1开关元件51a、51b各自的间隔相互大致相等。由此，第2开关元件52产生的热在X方向上向第1开关元件51a、51b的两侧大致均等地扩散。此外，第1开关元件51a、51b产生的热同样地向第2开关元件52侧扩散。
因而，能够减小第1开关元件51a、51b的温度差，抑制DC电流偏向第1开关元件51a、51b的一方流动。DC电流是在开关元件导通的稳态时流过的电流，不是在开关时流过的电流。此外，能够抑制热集中到第1开关元件51的一方与第2开关元件52之间。例如，能够抑制第2开关元件52的伴随着温度上升的导通电阻的增加。特别是在开关元件51、52同时进行导通驱动的结构中是有效的。
此外，由于间隔大致相等，所以在封固树脂体30成形时，能够抑制在第1开关元件51a、51b的一方与第2开关元件52之间残留空气而在封固树脂体30中成为孔隙。另外，若使第2开关元件52与第1开关元件51a、51b各自的间隔相互大致相等，则不论散热部件40的露出有无，都能够起到上述的效果。
在本实施方式中，不仅是开关元件50，散热部件40及主端子70也相对于假想线CL1为线对称。通过线对称配置，第1开关元件51a的主电流和第1开关元件51b的主电流以相对于假想线CL1线对称地流动。例如在半导体装置20L中，如图13所示，两个电流路径的长度大致相等。电流路径的一个是第1开关元件51a侧的高电位端子71→第1开关元件51a→低电位端子72的电流路径。电流路径的另一个是第1开关元件51b侧的高电位端子71→第1开关元件51b→低电位端子72的电流路径。由于电流路径的电感相互大致相等，所以能够抑制AC电流偏向第1开关元件51a、51b的一方流动。由此，能够抑制AC电流的不平衡。关于半导体装置20U也是同样的。AC电流是在开关时流过的电流。
(第2实施方式)
本实施方式是以在先实施方式为基础形态的变形例，能够援引在先实施方式的记载。本实施方式中，在开关元件50的驱动与配置的关系上具有特征。
本实施方式的半导体装置20的结构与在先实施方式中表示的半导体装置20U(参照图7)相同。开关元件50中，第1开关元件51及第2开关元件52的至少一方具有多个。例如包括两个第1开关元件51和一个第2开关元件52。开关元件51、52的配置在X方向上是交替的。
在本实施方式中，控制电路7及驱动IC8控制第1开关元件51(IGBT111)及第2开关元件52(MOSFET112)，以使其至少在相互不同的期间中进行导通驱动。控制电路7及驱动IC8进行控制，以使得具有开关元件51、52单独地导通驱动的期间。如图14A所示，在第1期间中第2开关元件52导通驱动，如图14B所示，在第2期间中第1开关元件51导通驱动。在图14A及图14B中表示了通过导通驱动而由开关元件50产生的热。
控制电路7及驱动IC8进行控制，以将第1开关元件51在第1电流域中截止驱动、在比第1电流域大的第2电流域中导通驱动。控制电路7及驱动IC8进行控制，以将第2开关元件52在第1电流域中导通驱动、在第2电流域中截止驱动。第1电流域是小于规定的第1阈值的区域，第2电流域是第1阈值以上的区域。第1电流域是输出电流比第2电流域小的区域，第2电流域是输出电流比第1电流域大的区域。第1期间是输出电流为第1电流域内的期间，第2电流域内的输出电流流动的期间是第2期间。
在小电流域，SiC－MOSFET的导通电阻比Si－IGBT小。另一方面，在大电流域，Si－IGBT的导通电阻比SiC－MOSFET小。因而，通过上述的控制，能够在较大的电流范围中减小导通电阻。
控制电路7及驱动IC8进行控制，以使得具有与IGBT111及MOSFET112单独地导通驱动的期间不同的、同时进行导通驱动的期间。控制电路7及驱动IC8进行控制，以在第2阈值以上的第3电流域中将IGBT111及MOSFET112双方导通驱动。第2阈值是比第1阈值大的电流值。在具有第2阈值的情况下，第2电流域是第1阈值以上、小于第2阈值的区域。由于IGBT111及MOSFET112双方在相同的期间中导通驱动，所以能够进一步提高输出。
这样，在第1电流域中第2开关元件52(MOSFET112)导通驱动，在第2电流域中第1开关元件51(IGBT111)导通驱动。此外，在第3电流域中，开关元件51、52导通驱动。
在本实施方式中，开关元件50中，第1开关元件51及第2开关元件52的至少一方具有多个。由此，能够增加并联连接的开关元件50的数量、特别是在相同期间中导通驱动的开关元件50的数量，提高半导体装置20的输出。
此外，第1开关元件51和第2开关元件52在X方向上交替地配置。第1开关元件51和第2开关元件52至少在相互不同的期间中导通驱动。如上述那样，在第1期间中，第2开关元件52导通驱动。在与第1期间不同的第2期间中，第1开关元件51导通驱动。
在第2期间中导通驱动的第1开关元件51之间，配置有在第1期间中导通驱动的第2开关元件52。通过该配置，如图14A及图14B所示，能够确保在相同期间中导通驱动的第1开关元件51间的距离，减少第1开关元件51彼此的热干扰。与如第1开关元件、第1开关元件、第2开关元件的顺序那样在相同期间中导通驱动的开关元件相邻的结构的情况相比，能够提供能够提高输出并且抑制体积的增大的半导体装置。
第1开关元件51及第2开关元件52至少交替配置即可。本实施方式的开关元件50包括两个第1开关元件51和一个第2开关元件52。如上述那样，在较小的电流域中第2开关元件(MOSFET112)的导通电阻较小，在较大的电流域中第1开关元件51(IGBT111)的导通电阻较小。
第2开关元件52在第1电流域中导通驱动，第1开关元件51在比第1电流域大的第2电流域中导通驱动。能够用一个第2开关元件52覆盖较小的电流域，用两个第1开关元件51将较大的电流域以较宽的范围覆盖。因而，能够在较宽的电流范围中降低损耗(导通损耗)。此外，关于在第2电流域中导通驱动的第1开关元件51a、51b，能够减少热干扰。由此，能够提高输出并且抑制体积增大的效果得以提高。
在本实施方式中，表示了在3个电流域中切换开关元件50的驱动的例子，但并不限定于该例。开关元件51、52至少在不同的期间中导通驱动即可，可以是多种多样的组合。例如，也可以使得开关元件51、52在相同期间中不导通驱动。即，也可以在小电流域中将第2开关元件52导通驱动，在比其大的电流域中将第1开关元件51导通驱动。此外，也可以将第2电流域分为一个第1开关元件51导通驱动的区域和两个第1开关元件51导通驱动的区域。
此外，也可以通过使开关元件51、52的通电时间不同、具体而言将接通(turn on)及关断(turn off)的至少一方错开，使得具有彼此导通驱动的期间和单独导通驱动的期间。例如也可以在小电流域使第1开关元件51的通电时间比第2开关元件52的通电时间短，在大电流域使第2开关元件52的通电时间比第1开关元件51的通电时间短。
本实施方式所示的结构能够与在先实施方式中记载的结构组合。例如，可以与使散热部件40的一部分从封固树脂体30露出的结构组合，也可以与由封固树脂体30将散热部件40整体覆盖的结构组合。也可以与在上臂11U和下臂11L中使用不同的半导体装置20U、20L的结构组合。也可以与在上臂11U和下臂11L中使用共通构造的半导体装置20的结构组合。也可以将散热部件40、开关元件50、主端子70的至少一个的配置设为相对于假想线CL1线对称。
(第3实施方式)
本实施方式是以在先实施方式为基础形态的变形例，能够援引在先实施方式的记载。在本实施方式中，在第2主端子的配置上具有特征。
图15表示本实施方式的半导体装置20。该半导体装置20的结构与在先实施方式所示的半导体装置20U(参照图7)大致相同。开关元件50包括两个第1开关元件51和一个第2开关元件52。主端子70包括1条高电位端子71和两条低电位端子72。高电位端子71是配置在假想线CL1上的第1主端子，低电位端子72是第2主端子。高电位端子71的宽度的中心位于假想线CL1上。
图15所示的假想线CL2是经过第1开关元件51a、51b各自的元件中心并沿Y方向延伸的线。假想线CL1经过两个假想线CL2的中心位置。低电位端子72的一个配置在第1开关元件51a侧的假想线CL2上，另一个配置在第1开关元件51b侧的假想线CL2上。低电位端子72的宽度的中心分别位于假想线CL2上。
本实施方式的主端子包括1条第1主端子，包括两条作为另一方的第2主端子。第1主端子配置在假想线CL1上。第2主端子配置在假想线CL2上。图16表示电流路径。在图16中，为了方便，将X方向的一部分省略而图示，以使得包含第1开关元件51的一个。在图16中，用箭头表示规定时刻的主电流的流动。在图16中，将作为参考例的低电位端子72r(第2主端子)用双点划线表示。
作为第1主端子的高电位端子71配置在假想线CL1上。作为第2主端子的低电位端子72配置在假想线CL2上。因此，电流如实线箭头所示那样流动。作为参考例的低电位端子72r配置在不与假想线CL2重叠的位置，且比假想线CL2靠外侧。因此，电流如双点划线的箭头所示那样流动。根据本实施方式的低电位端子72的配置，能够使开关元件51、52的电流路径相比参考例变短。此外，能够使在高电位端子71、开关元件51、52的各自、以及低电位端子72之间形成的电流环路相比参考例变小。由此，与参考例相比能够使电感变小。例如能够降低开关损耗。
在本实施方式中，表示了将第2主端子配置在假想线CL2上的例子，但并不限定于此。也可以将第2主端子配置在不与假想线CL2重叠的位置、且比假想线CL2靠内侧。将这样的配置的第2主端子在图16中作为低电位端子72a而用虚线表示。由此，电流如虚线箭头所示那样流动。与上述的参考例相比能够使第2开关元件52的电流路径变短。此外，能够使开关元件51、52各自的电流环路与参考例相比变小。由此，与参考例相比能够减小电感。
另外，即使低电位端子72位于假想线CL2上，如果低电位端子72的宽度的中心比假想线CL2靠外侧，则与低电位端子72的宽度的中心位于假想线CL2上的结构相比，开关元件51、52的电流路径也变长。此外，电流环路变大。由此，优选的是，以使宽度中心位于假想线CL2上、或比假想线CL2靠内侧即接近于假想线CL1的方式配置低电位端子72(第2主端子)。
在本实施方式中，散热部件40、开关元件50及主端子70各自的配置相对于假想线CL1为线对称。由此，与在先实施方式同样，能够抑制AC电流的不平衡。根据本实施方式，能够在抑制电流不平衡的同时减小开关损耗。
在本实施方式中表示的结构可以与在先实施方式中记载的结构组合。例如，可以与散热部件40的一部分从封固树脂体30露出的结构组合，也可以与由封固树脂体30将散热部件40整体覆盖的结构组合。也可以与在上臂11U和下臂11L中使用不同的半导体装置20U、20L的结构组合。例如在图4所示的半导体装置20L的情况下，低电位端子72相当于第1主端子，高电位端子71相当于第2主端子。也可以与在上臂11U和下臂11L中使用共通构造的半导体装置20的结构组合。
开关元件51、52的驱动没有特别限定。能够与开关元件51、52至少在相互不同的期间中导通驱动的结构组合。在此情况下，能够减少第1开关元件51彼此的热干扰。
(第4实施方式)
本实施方式是以在先实施方式为基础形态的变形例，能够援引在先实施方式的记载。本实施方式中，在开关元件51、52的尺寸关系上具有特征。
图17表示本实施方式的半导体装置20。开关元件50中，第1开关元件51及第2开关元件52的至少一方具有多个。半导体装置20的结构与在先实施方式中表示的半导体装置20U(参照图7)大致相同。半导体装置20包括两个第1开关元件51和一个第2开关元件52。开关元件51、52的配置在X方向上是交替的。
第2开关元件52的基板面积比第1开关元件51小。在第1开关元件51中，X方向的长度为LX1，Y方向的长度为LY1。Y方向的长度相对于X方向的长度的比R1为LY1/LX1。在第2开关元件52中，X方向的长度为LX2，Y方向的长度为LY2。Y方向的长度相对于X方向的长度的比R2为LY2/LX2。第2开关元件52的平面形状呈以Y方向为长度方向的大致矩形。
并且，长度LX2比长度LX1短(LX2<LX1)。比R2大于比R1(R2>R1)。进而，长度LY2与长度LY1大致相等。Y方向上的两端的位置在第1开关元件51和第2开关元件52中大致一致。
接着，基于图18A～图20B，对由上述尺寸关系带来的效果进行说明。在图18A～图20B的各图中，将本实施方式与参考例对比来表示。在参考例中，对于与本实施方式的要素相同或关联的要素，在本实施方式的标记的末尾附加r而表示。在本实施方式和参考例中，第1开关元件的尺寸彼此相等。此外，第1开关元件与第2开关元件的间隔彼此相等。在图18A～图20B中，将半导体装置简化而图示。
图18A表示本实施方式，图18B及图18C分别是表示第1参考例及第2参考例的图。在图18B所示的第1参考例中，在X方向上，第2开关元件52r的长度比第1开关元件51r短。在X方向上，第2开关元件52r的长度与第2开关元件52相等。在Y方向上，第2开关元件52r的长度比第2开关元件52短。在第1参考例中，长度的比的关系为R2≤R1。
在本实施方式中，长度的比的关系为R2>R1。因此，第2开关元件52的基板面积比第2开关元件52r大。由此，元件的有源区域也比第1参考例大。因而，根据本实施方式，能够使X方向的尺寸与第1参考例同等并且使输出比第1参考例提高。
在图18C所示的第2参考例中，第2开关元件52r的基板面积与第2开关元件52相等。在X方向上，第2开关元件52r的长度比第2开关元件52长。在第2参考例中，长度的比的关系为R2≤R1。在第2参考例中，通过使排列方向即X方向成为长度方向，使第2开关元件52r的基板面积变大。
在本实施方式中，长度的比的关系为R2>R1，在X方向上，第2开关元件52的长度比第2开关元件52r短。由于第2开关元件52短，所以X方向的尺寸比第2参考例小。因而，根据本实施方式，能够使输出与第2参考例同等并且与第1参考例相比使X方向的尺寸小型化。
通过以上内容，根据本实施方式的半导体装置20，能够在提高输出的同时抑制体积的增大。特别是在本实施方式中，第2开关元件52的长度LY2与第1开关元件51的长度LY1大致相等。与满足LY2<LY1的结构相比，能够增大第2开关元件52的基板面积，使输出进一步提高。此外，Y方向上的两端的位置在第1开关元件51和第2开关元件52中大致一致。由此，能够在Y方向上抑制半导体装置20的体积增大并且提高输出。
图19A是表示本实施方式的图，图19B是表示参考例的图。图19B所示的第2开关元件52r的结构与图18B所示的第1参考例相同。长度的比的关系为R2≤R1。在Y方向上，信号端子80r侧的端部的位置在第1开关元件51r和第2开关元件52r中大致一致。第2开关元件52r在Y方向上靠近信号端子80r而配置。因而，如单点划线的箭头所示那样，第2开关元件52r的主电流的路径较长。
在本实施方式中，长度的比的关系为R2>R1。第2开关元件52的配置与参考例相比距主端子70更近。由此，能够使第2开关元件52的电流路径变短。由此，能够减小开关损耗。
虽然省略图示，但作为参考例，也可以考虑使Y方向上的主端子70r侧的端部的位置在第1开关元件51r和第2开关元件52r中大致一致的结构，即，将第2开关元件52r靠近主端子70r而配置的结构。在此情况下，第2开关元件52r与第2信号端子82r的距离变长。与该参考例相比，本实施方式的第2开关元件52距第2信号端子82更近。由此，对于第2开关元件52(MOSFET112)的高速开关是有利的。
图20A是将沿着图17的XXA－XXA线的剖面简化了的图。图20A是表示本实施方式的图，图20B是表示参考例的图。在图20B所示的参考例中，第2开关元件52r成为与图18B所示的第1参考例同样的配置。长度的比的关系为R2≤R1。因此，第2开关元件52r的基板面积较小。此外，接线端60r的剖面积也较小。
在本实施方式中，长度的比的关系为R2>R1。由此，第2开关元件52的基板面积比参考例大。此外，接线端60的剖面积比参考例大。因而，如单点划线的箭头所示那样，与参考例相比能够减小电流密度。例如，流动的电流越大，电迁移效应越高。根据本实施方式，通过电流密度的减小，特别能够提高接合件90的寿命。
此外，如图20B所示，参考例的第2开关元件52r由于基板面积较小，所以在散热部件41r、42r的对置区域中，第2开关元件52r及接线端60r所占的比例较小。即，较多的封固树脂体30r进入到对置区域。封固树脂体30r具有被散热部件41r、42r夹着的夹心部30er。夹心部30er的一部分在Y方向上与第2开关元件52r邻接。相对于此，在本实施方式中，由于第2开关元件52的基板面积比参考例大，所以与参考例相比能够使夹心部30e变小。参考例所示的夹心部30er的一部分替换为第2开关元件52及接线端60。因而，能够提高散热性。
另外，也可以在长度的比满足R2>R1的关系的范围中使长度LY2比长度LY1短。由于满足R2>R1的关系，所以与R2≤R1的结构相比能够提高输出。如果使长度LY2比长度LY1长，则能够进一步提高输出，但Y方向的尺寸增大。此外，在Y方向上将开关元件51、52的两端的位置错开的情况下，Y方向的尺寸也增大。由此，如图17所示，优选的是长度LY2与长度LY1大致相等、并且Y方向上的两端的位置在第1开关元件51和第2开关元件52中大致一致的结构。
第1开关元件51及第2开关元件52的个数没有特别限定。只要是能够交替配置的个数即可。
在本实施方式中表示的结构可以与在先实施方式中记载的结构组合。例如，可以与散热部件40的一部分从封固树脂体30露出的结构组合，也可以与由封固树脂体30将散热部件40的整体覆盖的结构组合。也可以与在上臂11U和下臂11L中使用不同的半导体装置20U、20L的结构组合。也可以与在上臂11U和下臂11L中使用共通构造的半导体装置20的结构组合。关于开关元件51、52的驱动，没有特别限定。
(第5实施方式)
本实施方式是以在先实施方式为基础形态的变形例，能够援引在先实施方式的记载。本实施方式中，在开关元件51、52的位置关系上具有特征。
在两个第1开关元件51之间配置一个第2开关元件52的结构中，也可以使第2开关元件52与第1开关元件51a、51b各自的间隔相互不同。
图21表示本实施方式的半导体装置20。该半导体装置20的结构与在先实施方式中表示的半导体装置20(参照图15)大致相同。如在先实施方式所示，在冷却构造中，第1开关元件51a为制冷剂的上游侧，第1开关元件51b为下游侧。第1开关元件51a、51b在相同期间中导通驱动。在本实施方式中，第2开关元件52的配置比第1开关元件51b更靠近第1开关元件51a。
根据图21所示的配置，对于被更加冷却的第1开关元件51a，容易传递第2开关元件52的热。由此，能够降低第1开关元件51a、51b的温度差。因而，第1开关元件51a、51b的导通电阻的差变小，能够抑制DC电流的不平衡。
此外，在第1开关元件51a和第1开关元件51b中，在与第2开关元件52一起导通驱动的期间不同的情况下，可以应用间隔不同的结构。例如，假设第1开关元件51a相比于第1开关元件51b而言，与第2开关元件52一起导通驱动的频度更高。作为一例，在A电流域中将开关元件51a、52导通驱动，在比A区域大的B电流域中将开关元件51a、51b、52导通驱动。作为另一例，在A电流域中将开关元件51a、52导通驱动，在比A区域大的B电流域中将开关元件51a、51b导通驱动。
通过将第2开关元件52配置在第1开关元件51a的附近，在相同期间中导通驱动的频度较高的第1开关元件51a和第2开关元件52的电流路径相互接近。因而，能够减小电流路径的电感。另外，在第1开关元件51b与第2开关元件52一起导通驱动的频度更高的情况下，将第2开关元件52配置在第1开关元件51b的附近即可。
<变形例>
对于配置在两个第1开关元件51之间的第2开关元件52，能够将Y方向的位置进行各种变更。
例如可以是，将第2开关元件52配置成，使得在第1开关元件51和第2开关元件52中有源区域的中心在Y方向上错开。在图22所示的变形例中，与在先实施方式同样地，在有源区域的大致中心设有温度传感器53(感温二极管)。并且，有源区域的中心即温度传感器53在第1开关元件51和第2开关元件52中在Y方向上错开。第2开关元件52在Y方向上靠近主端子71而配置。图22所示的半导体装置20的结构除了第2开关元件52的配置以外与在先实施方式(参照图15)相同。在图22中，为了方便而将键合线91省略。
如上述那样，在元件中，有源区域的中心附近成为最高发热点。通过在第1开关元件51和第2开关元件52中将有源区域的中心错开，中心间的距离变长。由此，对于在相同期间中导通驱动的开关元件51、52，能够抑制彼此的热干扰。此外，由于第2开关元件52与主端子70接近，所以能够减小主电路的电感。
另外，在先实施方式(例如参照图4及图7)所示的结构中，也在第1开关元件51和第2开关元件52中在Y方向上错开了有源区域的中心。由此，能够起到与图22所示的结构同等的效果。在先实施方式中，开关元件51、52的信号端子80侧的端部的位置在Y方向上大致一致。例如能够使栅极布线变短，所以对于第2开关元件52(MOSFET112)的高速开关是有利的。
在图23所示的变形例中，第2开关元件52在X方向上配置在两个开关元件51a、51b之间，并且在Y方向上配置在两个开关元件51a、51b之间。开关元件50的温度传感器53在Y方向上相互错开。在图23中，第1开关元件51a的温度传感器53距主端子70最近，第1开关元件51b的温度传感器53成为相对于主端子70最远的配置。即，在3个开关元件50中，最高发热点的位置在与制冷剂的流动方向正交的Y方向上相互错开。由此，能够将在相同期间中导通驱动的开关元件51、52分别有效地冷却。
另外，在图23所示的例子中，在相邻的开关元件50中，上游侧的非有源区域与下游侧的有源区域在X方向上对置。例如，第1开关元件51a中的焊盘51p的形成区域与第2开关元件52的有源区域对置。此外，第2开关元件52中的焊盘52p的形成区域与第1开关元件51b的有源区域对置。由此，在相邻的开关元件50中，能够在抑制热干扰的同时抑制Y方向的尺寸增大。图23所示的半导体装置20的结构除了开关元件50的配置以外与图22相同。
图24所示的变形例的开关元件51、52不在相同期间中导通驱动。开关元件51、52的有源区域的中心在Y方向上大致相同。由于开关元件51、52不同时导通驱动，所以几乎没有相互的热影响。因此，能够将第2开关元件52配置到散热部件40的中心位置。通过该配置，散热性提高，能够抑制第2开关元件52的温度上升。因而，能够抑制第2开关元件52(MOSFET112)的导通电阻的增加。图24所示的半导体装置20的结构除了开关元件50的配置以外与图22相同。
另外，在先实施方式(参照图17)所示的结构中，开关元件51、52的有源区域的中心也在Y方向上是大致相同的位置。由此，在开关元件51、52不在相同期间中导通驱动的结构中，能够起到与图24所示的结构同等的效果。
另外，在本实施方式中表示的结构可以与在先实施方式中记载的结构组合。例如，可以与散热部件40的一部分从封固树脂体30露出的结构组合，也可以与由封固树脂体30将散热部件40的整体覆盖的结构组合。也可以与在上臂11U和下臂11L中使用不同的半导体装置20U、20L的结构组合。也可以与在上臂11U和下臂11L中使用共通构造的半导体装置20的结构组合。
(第6实施方式)
本实施方式是以在先实施方式为基础形态的变形例，能够援引在先实施方式的记载。在本实施方式中，在信号端子80的配置上具有特征。
图25表示本实施方式的半导体装置20。开关元件50中，第1开关元件51及第2开关元件52的至少一方具有多个。半导体装置20的结构与在先实施方式中表示的半导体装置20U(参照图7)大致相同。开关元件50包括两个第1开关元件51和一个第2开关元件52。开关元件51、52的配置在X方向上是交替的。在图25中，为了方便，将封固树脂体30内的要素中的开关元件50及信号端子80用实线图示。此外，将散热部件40中的第1散热部件41用虚线表示。
开关元件51、52如上述那样具有对应的焊盘51p、52p。制冷剂的流动方向与开关元件50的排列方向即X方向大致一致。焊盘51p从上游侧起依次设有基准电位焊盘51psp、电流感测焊盘51psc、栅极焊盘51pg、温度感测焊盘51pa、51pc。焊盘52p从上游侧起依次设有基准电位焊盘52psp、电流感测焊盘52psc、栅极焊盘52pg、温度感测焊盘52pa、52pc。焊盘51p、52p的排列顺序彼此相同。
基准电位焊盘51psp、52psp是用来检测对于栅极驱动信号的基准电位的焊盘。基准电位焊盘51psp是用来检测发射极电位的焊盘，也被称作开尔文发射极焊盘。基准电位焊盘52psp是用来检测源极电位的焊盘，也被称作开尔文源极焊盘。
电流感测焊盘51psc、52psc是用来检测流过形成于开关元件51、52的感测元件的电流的焊盘。在第1开关元件51中，感测元件的结构与形成于有源区域的IGBT111相同。感测元件形成在与有源区域相比面积小的感测区域(例如1/1000左右)，流过与IGBT111成比例的电流。在第2开关元件52中，感测元件的结构与形成于有源区域的MOSFET112相同。感测元件形成在与有源区域相比面积小的感测区域，流过与MOSFET112成比例的电流。电流感测焊盘51psc、52psc是用来检测与主电流相关的电流的焊盘。
栅极焊盘51pg、52pg是被输入栅极驱动信号的焊盘。温度感测焊盘51pa、51pc是用来检测第1开关元件51的基板温度的焊盘。温度感测焊盘51pa、51pc与形成于第1开关元件51的温度传感器53电连接。温度感测焊盘52pa、52pc是用来检测第2开关元件52的基板温度的焊盘。温度感测焊盘52pa、52pc与形成于第2开关元件52的温度传感器53电连接。温度感测焊盘51pa、52pa是用来检测作为温度传感器53的感温二极管的阳极电位的焊盘。温度感测焊盘51pc、52pc是用来检测阴极电位的焊盘。
多个开关元件50中的位于最下游的第1开关元件51b的焊盘51p和第2开关元件52的焊盘52p分别连接于信号端子80。另一方面，位于最上游的第1开关元件51a的焊盘51p中的基准电位焊盘51psp、电流感测焊盘51psc及栅极焊盘51pg与对应的信号端子80连接。温度感测焊盘51pa、51pc不设有对应的信号端子80。这样，信号端子80被间隔剔除。半导体装置20对于15个焊盘51p、52p具有13条信号端子80。
另外，驱动IC8具有未图示的判定电路。判定电路例如基于经由电流感测焊盘51psc、52psc及信号端子80取得的信号，判定在开关元件50中是否产生了过电流。判定电路基于经由温度感测焊盘51pa、51pc、52pa、52pc及信号端子80取得的信号，判定开关元件50是否为过热状态。驱动IC8输出与判定结果对应的驱动信号。另外，也可以使控制电路7具有判定电路。
在本实施方式中，开关元件50中，多个开关元件51、52的至少一方具有多个。具体而言，包括两个第1开关元件51和一个第2开关元件52。因而，与包含各一个开关元件51、52的结构相比能够提高半导体装置20的输出。
此外，通过交替配置，基板种类与位于最下游的第1开关元件51b相同的第1开关元件51具有多个。多个第1开关元件51具有同时导通驱动的期间。在多个第1开关元件51中，流动的电流彼此大致相同，损耗彼此大致相同。另一方面，制冷剂的温度通过与开关元件50的热交换而上升，越靠上游侧越低，越靠下游侧越高。由此，越靠下游侧则热阻越大，基板温度上升。最下游的第1开关元件51b的温度感测焊盘51pa、51pc与信号端子80连接。因而，根据第1开关元件51b的基板温度，对于上游侧的第1开关元件51a也能够实现过热保护。
此外，由于不对上游侧的第1开关元件51a设置与温度感测焊盘51pa、51pc对应的信号端子80，所以能够减少半导体装置20具备的信号端子80的总数。由此，能够在提高输出的同时减少信号端子80的条数。另外，无论是在具有将开关元件51、52同时导通驱动的期间的情况下，还是在不具有同时导通驱动的期间的情况下都能够发挥效果。
<变形例>
焊盘51p、52p的排列顺序并不限定于上述的例子。也可以将温度感测焊盘51pa、51pc的排列顺序设为相反。同样，也可以将温度感测焊盘52pa、52pc的排列顺序设为相反。
在图26所示的变形例中，例如在焊盘51p中，温度感测焊盘51pa、51pc为上游侧。具体而言，从上游侧起以温度感测焊盘51pc、温度感测焊盘51pa的顺序设置。焊盘52p也是同样的配置。根据该结构，在第1开关元件51a中，将除了温度感测焊盘51pa、51pc以外的其余的焊盘51p与信号端子80相连的键合线91变长。根据图25所示的结构，与图26所示的结构相比键合线91的长度变短。由此，在封固树脂体30成形时，能够使伴随着树脂的流动的线材流动(位移)变小。因而，能够抑制键合线91的连接可靠性的下降。
开关元件51、52的数量并不限定于上述的例子。例如开关元件50也可以包括3个第1开关元件51和两个第2开关元件52。在此情况下，可以在3个第1开关元件51中仅在最下游设置与温度感测焊盘51pa、51pc对应的信号端子80。此外，也可以做成对下游侧的两个设置与温度感测焊盘51pa、51pc对应的信号端子80、不对最上游设置与温度感测焊盘51pa、51pc对应的信号端子80的结构。
表示了将第1开关元件51设为最下游的例子，但并不限定于此。也可以将第2开关元件52设为最下游。在开关元件50包括一个第1开关元件51和两个第2开关元件52的情况下，最下游的焊盘52p与信号端子80连接。最上游的焊盘52p中的基准电位焊盘52psp、电流感测焊盘52psc及栅极焊盘51pg与信号端子80连接。并且，温度感测焊盘52pa、52pc的信号端子80被省去。
即，在基板种类与位于最下游的开关元件相同的多个开关元件中，仅对至少包括最下游的一部分开关元件设置与温度感测焊盘对应的信号端子。并且，采用比一部分靠上游侧的开关元件不设置与温度感测焊盘对应的信号端子的结构即可。
图27所示的变形例相对于图25而言，焊盘52p的排列和信号端子80的条数不同。焊盘51p的排列顺序与图25相同。焊盘52p从上游侧起依次设有温度感测焊盘52pc、52pa、栅极焊盘52pg、电流感测焊盘52psc、基准电位焊盘52psp。即，在第1开关元件51中，基准电位焊盘51psp设在最上游，在第2开关元件52中，基准电位焊盘52psp设在最下游。
并且，第1开关元件51b的基准电位焊盘51psp和第2开关元件52的基准电位焊盘52psp连接于相同的信号端子80。这样，通过对于相邻的基准电位焊盘51psp、52psp使信号端子80共通化，能够与开关元件51、52的驱动期间无关地减少信号端子80的条数。
进而，在图27中，没有设置与电流感测焊盘52psc对应的信号端子80。第2开关元件52的基板面积比第1开关元件51小。如上述那样，温度越高，MOSFET112的导通电阻越大。因此，在高温域中，第1开关元件51的导通电阻比第2开关元件52小。由此，即使将开关元件51、52同时导通驱动，在高温域中也容易在第1开关元件51中流过电流。因而，能够省去电流感测焊盘52psc的信号端子80。另外，在第2开关元件52仅在小电流域中导通驱动的情况下，也能够将电流感测焊盘52psc的信号端子80省去。由此，在图27所示的结构中，信号端子80的条数为11条。
在图27中，将基准电位焊盘51psp、52psp的信号端子80在下游侧的第1开关元件51b和第2开关元件52中共通化，但并不限定于此。在将基准电位焊盘51psp设在最下游、将基准电位焊盘52psp设在最上游的情况下，关于开关元件51a、52，能够将基准电位焊盘51psp、52psp的信号端子80共通化。
图28所示的变形例相对于图27而言，省去了与第1开关元件51a的电流感测焊盘51psc对应的信号端子80。上游侧的第1开关元件51a的基板温度通过制冷剂而变得比下游侧的第1开关元件51b低。基板温度越高，IGBT111的导通电阻越小。因此，在高温域，电流容易流过第1开关元件51b。由此，能够省去与上游侧的电流感测焊盘51psc对应的信号端子80。由此，在图28所示的结构中，信号端子80的条数为10条。
图29所示的变形例中，焊盘51p、52p的排列顺序与图27相同。对于第2开关元件52的温度感测焊盘52pa、52pc及电流感测焊盘52psc没有设置信号端子80。这以外的焊盘51p、52p与信号端子80连接。如图27同样，第1开关元件51b的基准电位焊盘51psp和第2开关元件52的基准电位焊盘52psp连接于相同的信号端子80。由此，能够减少信号端子80的条数。
也可以使开关元件51、52在相互不同的期间中导通驱动而不在相同期间中导通驱动。在第1电流域中第2开关元件52导通驱动，在第2电流域中第1开关元件51导通驱动。没有第3电流域的设定。由于在较大的电流域中第2开关元件52不导通驱动，所以能够省去与电流感测焊盘52psc对应的信号端子80。此外，第2开关元件52由于仅在较小的电流域中导通驱动，所以能够省去与温度感测焊盘52pa、52pc对应的信号端子80。由此，如图29所示，能够使信号端子80的条数为11条。
此外，也可以使3个开关元件50满足下述所示的电特性的关系。例如栅极阈值电压Vth满足第1开关元件51a>第1开关元件51b的关系。室温下的导通电压Von(RT)满足第1开关元件51a>第1开关元件51b>第2开关元件52的关系。高温(例如100℃)下的导通电压Von(HT)满足第2开关元件52>第1开关元件51a>第1开关元件51b的关系。在此情况下，只要监视第1开关元件51b，就能够检测最大电流、最高温度。由此，能够省去与电流感测焊盘52psc对应的信号端子80。此外，能够省去与温度感测焊盘52pa、52pc对应的信号端子80。由此，如图29所示，能够使信号端子80的条数为11条。
图30所示的变形例相对于图29而言省去了与第1开关元件51a的电流感测焊盘51psc对应的信号端子80。与图28所示的变形例同样，由于在制冷剂的作用下上游侧的第1开关元件51a的基板温度变低，所以能够省去与上游侧的电流感测焊盘51psc对应的信号端子80。由此，在图30所示的结构中，信号端子80的条数为10条。
另外，还能够将图29、图30的结构与图25所示的结构组合。例如图31所示的变形例相对于图29而言省去了第1开关元件51a的温度感测焊盘51pa、51pc的信号端子80。由此，信号端子80的条数为9条。
图32所示的变形例中，焊盘51p、52p的排列顺序与图27相同。对于开关元件51a、51b、52的基准电位焊盘51psp、52psp，没有设置信号端子80。其以外的焊盘51p、52p与信号端子80连接。基准电位焊盘51psp、52psp的电位与低电位端子72的电位相同。通过与低电位端子72共通化，能够省去与基准电位焊盘51psp、52psp对应的信号端子80。由此，在图32所示的结构中，信号端子80的条数为12条。
另外，在将第2开关元件52(MOSFET112)高速开关的情况下，也可以如图33所示的变形例那样，相对于图32追加与基准电位焊盘52psp对应的信号端子80。由此，与图32所示的结构相比减小了电感，能够进行第2开关元件52的高速开关。在图33所示的结构中，信号端子80的条数为13条。
在本实施方式中表示的结构可以与在先实施方式组合。例如，可以与散热部件40的一部分从封固树脂体30露出的结构组合，也可以与由封固树脂体30将散热部件40的整体覆盖的结构组合。也可以与在上臂11U和下臂11L中使用不同的半导体装置20U、20L的结构组合。也可以与在上臂11U和下臂11L中使用共通构造的半导体装置20的结构组合。也可以相对于假想线CL1将散热部件40、开关元件50及主端子70的至少一个线对称配置。也可以采用以Y方向为长度方向的第2开关元件52。
(其他实施方式)
说明书及附图等中的公开并不限制于所例示的实施方式。公开也包含例示的实施方式和基于它们的由本领域技术人员做出的变形形态。例如，公开并不限定于在实施方式中表示的部件及/或要素的组合。公开可以通过多种多样的组合来实施。公开可以具有能够对实施方式追加的追加性部分。公开包含实施方式的部件及/或要素被省略后的形态。公开包含一个实施方式与其他实施方式之间的部件及/或要素的替换或组合。公开的技术范围并不限定于实施方式的记载。公开的一些技术范围由权利要求的记载表示，还应理解的是，包含与权利要求的记载等价的意义及范围内的全部变更。
说明书及附图等中的公开不由权利要求的记载限定。说明书及附图等中的公开包含权利要求所记载的技术思想，还涉及比权利要求所记载的技术思想更多种多样而广泛的技术思想。由此，能够不受权利要求的记载约束而从说明书及附图等的公开中提取多种多样的技术思想。
控制电路7及驱动IC8由包括至少一个计算机的控制系统提供。控制系统包括作为硬件的至少一个处理器(硬件处理器)。硬件处理器可以由下述(i)(ii)或(iii)提供。
(i)硬件处理器有是硬件逻辑电路的情况。在此情况下，计算机由包括被编程的许多逻辑单元(门电路)的数字电路提供。数字电路有具备保存有程序及/或数据的存储器的情况。计算机有由模拟电路提供的情况。计算机有由通过数字电路与模拟电路的组合来提供的情况。
(ii)硬件处理器有是执行保存在至少一个存储器中的程序的至少一个处理器核的情况。在此情况下，计算机由至少一个存储器和至少一个处理器核提供。处理器核例如被称作CPU。存储器也被称作存储介质。存储器是非暂时性地保存能够由处理器读取的“程序及/或数据”的非移动性且实体性的存储介质。
(iii)硬件处理器有是上述(i)和上述(ii)的组合的情况。(i)和(ii)被配置在不同的芯片之上或共通的芯片之上。
即，控制电路7及驱动IC8提供的方法及/或功能可以仅由硬件、仅由软件或由它们的组合提供。
开关元件51、52的厚度的关系并不限定于上述的例子。例如也可以使开关元件51、52的厚度相互大致相等。
表示了半导体装置20具备接线端60的例子，但并不限定于此。例如也可以通过在第2散热部件42的安装面42a设置凸部来做成不具备接线端60的结构。
表示了在第1开关元件51中形成RC－IGBT的例子，但并不限定于此。也可以在第1开关元件51中形成有IGBT111、在与开关元件50不同的芯片中形成有二极管113。
半导体装置20并不限定于两面散热构造。对于具备一个散热部件40、在散热部件40的一面上连接着开关元件51、52的高电位侧的主电极或低电位侧的主电极的单面散热构造的半导体装置也能够应用。在单面散热构造的情况下，使散热部件中的开关元件51、52的安装面及/或背面露出即可。
作为半导体装置20，表示了以构成1个臂的要素单位封装化的1in1封装的例子，但并不限定于此。对于具备多个将开关元件51、52与散热部件并联连接而成的臂的结构也能够应用。例如对于包括构成上臂11U的要素和构成下臂11L的要素而封装化的2in1封装也能够应用。

Claims (7)

1.一种半导体装置，被制冷剂冷却，其特征在于，
具备：
散热部件(40)；
多个开关元件(50)，包括形成于Si基板的第1开关元件(51)和形成于SiC基板的第2开关元件(52)，分别具有流过主电流的主电极(51c、51e、52d、52s)及信号用的焊盘(51p、52p)，上述主电极的一个与上述散热部件电连接，上述多个开关元件相互被并联连接；以及
多个信号端子(80)，与上述焊盘电连接；
作为上述焊盘，上述开关元件分别具有用来检测基板温度的温度感测焊盘(51pa、51pc、52pa、52pc)；
上述开关元件中，上述第1开关元件及上述第2开关元件的至少一方具有多个；
上述第1开关元件及上述第2开关元件在上述制冷剂流动的规定方向上交替地配置；
在基板的种类与位于最下游的上述开关元件相同的多个上述开关元件中，对于至少包括最下游的一部分上述开关元件设有与上述温度感测焊盘对应的上述信号端子，对于比上述一部分靠上游侧的上述开关元件没有设置与上述温度感测焊盘对应的上述信号端子。
2.如权利要求1所述的半导体装置，其特征在于，
上述第1开关元件是IGBT；
上述第2开关元件是MOSFET；
上述开关元件包括两个上述第1开关元件和一个上述第2开关元件；
在上述规定方向上，在上述第1开关元件之间配置有上述第2开关元件；
作为上述焊盘，上述开关元件分别具有被输入栅极驱动信号的栅极焊盘(51pg、52pg)；
对于最下游的上述第1开关元件设有与上述温度感测焊盘对应的上述信号端子，对于上游侧的上述第1开关元件没有设置与上述温度感测焊盘对应的上述信号端子。
3.如权利要求2所述的半导体装置，其特征在于，
在上述开关元件的各自中，多个上述焊盘在上述规定方向上排列设置；
作为上述焊盘，上述开关元件分别具有用来检测对于上述栅极驱动信号的基准电位的基准电位焊盘(51psp、52psp)；
上述基准电位焊盘在上述第1开关元件中设在一个端部，在上述第2开关元件中设在与上述第1开关元件相反的端部；
在上述第1开关元件的一个和上述第2开关元件中，在上述规定方向上相邻的上述基准电位焊盘彼此与相同的上述信号端子连接。
4.如权利要求2或3所述的半导体装置，其特征在于，
作为上述焊盘，上述开关元件分别具有电流感测焊盘(51psc、52psc)。
5.如权利要求4所述的半导体装置，其特征在于，
对于最下游的上述第1开关元件设有与上述电流感测焊盘对应的上述信号端子，对于上述第2开关元件没有设置与上述电流感测焊盘对应的上述信号端子。
6.如权利要求4或5所述的半导体装置，其特征在于，
对于最下游的上述第1开关元件设有与上述电流感测焊盘对应的上述信号端子，对于上游侧的上述第1开关元件没有设置与上述电流感测焊盘对应的上述信号端子。
7.如权利要求4所述的半导体装置，其特征在于，
上述第1开关元件在第1电流域中截止驱动，在比上述第1电流域大的第2电流域中导通驱动；
上述第2开关元件在上述第1电流域中导通驱动，在上述第2电流域中截止驱动；
对于最下游的上述第1开关元件设有与上述电流感测焊盘对应的上述信号端子，对于上述第2开关元件没有设置与上述电流感测焊盘对应的上述信号端子；
对于最下游的上述第1开关元件设有与上述温度感测焊盘对应的上述信号端子，对于上述第2开关元件没有设置与上述温度感测焊盘对应的上述信号端子。
CN202080024830.1A 2019-04-05 2020-02-20 半导体装置 Active CN113678246B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-073009 2019-04-05
JP2019073009A JP7056622B2 (ja) 2019-04-05 2019-04-05 半導体装置
PCT/JP2020/006715 WO2020202873A1 (ja) 2019-04-05 2020-02-20 半導体装置

Publications (2)

Publication Number Publication Date
CN113678246A true CN113678246A (zh) 2021-11-19
CN113678246B CN113678246B (zh) 2024-03-22

Family

ID=72667899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080024830.1A Active CN113678246B (zh) 2019-04-05 2020-02-20 半导体装置

Country Status (4)

Country Link
US (1) US11961828B2 (zh)
JP (1) JP7056622B2 (zh)
CN (1) CN113678246B (zh)
WO (1) WO2020202873A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE212019000115U1 (de) 2018-11-08 2020-03-31 Rohm Co., Ltd. Leistungswandler
DE112019005065T5 (de) * 2018-11-08 2021-07-01 Rohm Co., Ltd. Leistungswandlungsbauteil
DE102019107112B3 (de) * 2019-03-20 2020-07-09 Lisa Dräxlmaier GmbH Schaltvorrichtung, Spannungsversorgungssystem, Verfahren zum Betreiben einer Schaltvorrichtung und Herstellverfahren
GB2602338B (en) * 2020-12-23 2023-03-15 Yasa Ltd A Method and Apparatus for Cooling One or More Power Devices
DE102021209724A1 (de) * 2021-09-03 2023-03-09 Zf Friedrichshafen Ag Inverteranordnung für ein Fahrzeug sowie Fahrzeug mit der Inverteranordnung
KR102690205B1 (ko) * 2022-06-29 2024-08-06 주식회사 제이알솔루텍 비대칭 소자의 회로 배치 구조 및 그 회로 기판 구조

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049515A (ja) * 2004-08-03 2006-02-16 Denso Corp 発熱検出装置
JP2013030579A (ja) * 2011-07-28 2013-02-07 Toyota Motor Corp 電力変換装置
US20140305153A1 (en) * 2011-11-16 2014-10-16 Toyota Jidosha Kabushiki Kaisha Cooling device for electric equipment
WO2015072105A1 (ja) * 2013-11-12 2015-05-21 株式会社デンソー パワーモジュール
JP2016012670A (ja) * 2014-06-30 2016-01-21 株式会社デンソー 半導体モジュール
CN105359269A (zh) * 2013-07-03 2016-02-24 株式会社电装 半导体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354156A (ja) 1991-05-31 1992-12-08 Fuji Electric Co Ltd 半導体スイッチング装置
JP2008270293A (ja) * 2007-04-16 2008-11-06 Sumitomo Electric Ind Ltd パワーモジュール
JP5104016B2 (ja) * 2007-04-26 2012-12-19 三菱電機株式会社 パワー半導体モジュール
JP5167728B2 (ja) 2007-08-31 2013-03-21 株式会社デンソー 電力変換装置
JP4506848B2 (ja) 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
JP5755197B2 (ja) * 2012-07-27 2015-07-29 三菱電機株式会社 電力変換装置
JP6044215B2 (ja) * 2012-09-13 2016-12-14 富士電機株式会社 半導体装置
CN203968328U (zh) * 2014-07-03 2014-11-26 王承延 一体化耳挂式耳塞
WO2016000840A1 (en) * 2014-07-04 2016-01-07 Abb Technology Ag Power semiconductor module
US10580754B2 (en) * 2016-04-01 2020-03-03 Mitsubishi Electric Corporation Semiconductor module with temperature detecting element
JP6919292B2 (ja) * 2016-04-19 2021-08-18 株式会社デンソー スイッチング素子の駆動回路
JP6583119B2 (ja) * 2016-04-19 2019-10-02 株式会社デンソー 電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049515A (ja) * 2004-08-03 2006-02-16 Denso Corp 発熱検出装置
JP2013030579A (ja) * 2011-07-28 2013-02-07 Toyota Motor Corp 電力変換装置
US20140305153A1 (en) * 2011-11-16 2014-10-16 Toyota Jidosha Kabushiki Kaisha Cooling device for electric equipment
CN105359269A (zh) * 2013-07-03 2016-02-24 株式会社电装 半导体装置
WO2015072105A1 (ja) * 2013-11-12 2015-05-21 株式会社デンソー パワーモジュール
JP2016012670A (ja) * 2014-06-30 2016-01-21 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
JP2020170826A (ja) 2020-10-15
WO2020202873A1 (ja) 2020-10-08
JP7056622B2 (ja) 2022-04-19
US20220020730A1 (en) 2022-01-20
US11961828B2 (en) 2024-04-16
CN113678246B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
CN113678246B (zh) 半导体装置
US11270984B2 (en) Semiconductor module
CN111480231B (zh) 电力转换装置
CN110192275B (zh) 半导体装置
WO2015072105A1 (ja) パワーモジュール
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
JP2014033060A (ja) 電力用半導体装置モジュール
US20210407875A1 (en) Semiconductor device
JP2018041769A (ja) 半導体装置
US11942869B2 (en) Power module and electric power conversion device
US11431254B2 (en) Switching element unit and switching element module for use in an inverter circuit
JP7380062B2 (ja) 半導体モジュール
JP2020170827A (ja) 半導体装置
CN113728546A (zh) 电力转换装置
JP6123722B2 (ja) 半導体装置
US20200211954A1 (en) Semiconductor module
JP7147668B2 (ja) 半導体装置
WO2020079970A1 (ja) 半導体装置
JP2020170824A (ja) 半導体装置
JP7392557B2 (ja) 半導体装置
JP7331811B2 (ja) 電力変換装置
US20240079383A1 (en) Semiconductor device
JP2024066844A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant