JP5104016B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP5104016B2
JP5104016B2 JP2007117253A JP2007117253A JP5104016B2 JP 5104016 B2 JP5104016 B2 JP 5104016B2 JP 2007117253 A JP2007117253 A JP 2007117253A JP 2007117253 A JP2007117253 A JP 2007117253A JP 5104016 B2 JP5104016 B2 JP 5104016B2
Authority
JP
Japan
Prior art keywords
power
temperature
circuit
lvic
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007117253A
Other languages
English (en)
Other versions
JP2008277433A (ja
Inventor
和広 栗秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007117253A priority Critical patent/JP5104016B2/ja
Publication of JP2008277433A publication Critical patent/JP2008277433A/ja
Application granted granted Critical
Publication of JP5104016B2 publication Critical patent/JP5104016B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は、パワー半導体モジュールに関する。
従来、例えば、下記の特許文献に開示されているように、温度変化による特性の変化を考慮して、半導体素子の制御を行う技術が知られている。例えば、特許文献３の技術によれば、回路内に温度検知用のダイオードを設け、当該ダイオードの出力値に基づいてＣＰＵなどのチップの温度を把握している。そして、この温度情報に基づいて、チップに対する制御内容を適宜変更している。
特開２００４−１１７１１１号公報 特開２００６−１２８２５０号公報 特開平０７−３２６７１４号公報
パワー半導体の分野、特に、パワー素子および制御素子を含んで構成されるインテリジェントパワーモジュール（Intelligent Power Module：以下「ＩＰＭ」とも呼称する）の分野においても、半導体素子に対する温度変化の影響を考慮することが求められる。この分野における従来技術では、モジュール内に温度検知回路を設け、モジュール温度が所定温度を越えたら、パワー素子を強制的に停止している。これにより、モジュール内の温度が異常なほど高くなった場合に、速やかにパワー素子を停止することができる。
しかしながら、ＩＰＭにおいても温度情報に応じた制御が可能ならば、モジュール高温時に一律にパワー素子を停止せず、制御を継続することが好ましい。そこで、この要求を満たすべく、モジュールの内部にサーミスタを搭載し、サーミスタの出力をモジュール外部へと供給する技術が知られている。サーミスタを用いることにより、モジュール内部の温度情報を、外部回路側の制御内容に反映できるほどに高い精度で出力することができる。
しかしながら、サーミスタは、フレーム等の素子固定部材に搭載される際、搭載上の難点がある。具体的には、サーミスタが備える二つの端子のうち、一方の端子とフレームの一つの部位が、他の端子とフレームの他の部位が、それぞれ個別に半田付けされる。このとき、それぞれの箇所に塗布される半田の量が異なると、サーミスタが傾いた状態で搭載されたり、サーミスタの搭載位置がずれたりするおそれがある。このような搭載上の不具合が、不良率の増加を招くおそれがある。
この発明は、上記のような課題を解決するためになされたもので、モジュール内部の温度情報を精度良く外部へと出力する機能を、高い歩留まりで搭載することができるパワー半導体モジュールを提供することを目的とする。
本発明は、上記の目的を達成するため、パワー半導体モジュールであって、
パワー素子と、
前記パワー素子を固定する素子固定部材と、
一つの面全体が接合層を介して前記素子固定部材に固定され、制御信号を受けて該パワー素子を制御する制御回路をその内部に備え、前記パワー素子が許容温度範囲で運転されているときにその周囲に表れる温度範囲に対して出力と温度の関係が特定できる程度の感度でその出力値を変化させる温度検知回路をさらに内蔵するＬＶＩＣと、
前記ＬＶＩＣに前記制御信号を供給する入力端子と、
前記温度検知回路の前記出力値を出力する出力端子と、
を備えることを特徴とする。
本発明によれば、マイコンなどの外部回路と出力端子とを接続してシステムを構成することにより、パワー素子の運転中に、モジュール内部の温度情報を外部回路に出力することができる。そして、一つの面全体が固定された制御用素子に温度検知回路を内蔵しているので、接合材料の厚みのバラツキなどに起因する搭載不具合の発生を抑えることもできる。その結果、本発明によれば、モジュール内の温度情報を外部回路に精度良く供給する機能を、高い歩留まりで得ることができる。
実施の形態１．
［実施の形態１の構成］
図１は、実施の形態１のパワー半導体モジュールの構成を説明するための図である。図１に示すように、実施の形態１では、トランスファーモールド型のインテリジェントパワーモジュール（Intelligent Power Module：以下「ＩＰＭ」とも呼称する）１０の内部に、温度検知回路を内蔵したシリコンチップ１２を搭載している。
ＩＰＭ１０の内部には、パワー素子であるＩＧＢＴ１〜ＩＧＢＴ６や、それらのパワー素子を制御する制御ＩＣであるＨＶＩＣ１〜ＨＶＩＣ３およびＬＶＩＣが備えられている。ＩＧＢＴ１〜ＩＧＢＴ６のそれぞれには、フライホイールダイオードであるＤｉ１〜Ｄｉ６がそれぞれ接続されている。これらの素子は、図示しないフレーム上に半田付けされている。そして、個々の素子の入出力端子がワイヤボンドにより外部接続用の端子に接続され、内部回路（後述の図３に示す）を形成している。なお、このようなパワー素子と制御ＩＣを含むトランスファーモールド型ＩＰＭの構造は、既に公知となっている。このため、その詳細な説明は省略する。
図２は、図１におけるシリコンチップ１２の搭載部位の近傍を拡大して示す図である。図２（ａ）は、図１と同じ方向からみたＩＰＭ１０の平面図を示している。また、図２（ｂ）は、図２（ａ）の部位を紙面下方側から見た図である。図２では、図１では省略したフレームの構造も示している。シリコンチップ１２の取り付けは、一つの面全面がフレーム上に半田付けされることにより行われる。図２（ｂ）に示すように、半田層１６を介して、シリコンチップ１２がフレーム２０に固定されている。シリコンチップ１２が備える端子（温度検知回路用電源端子、温度モニタ出力端子）は、それぞれ、金線１４でフレーム２２に接続する。
このような構造にすることで、２つのフレーム間をまたいだ半田付けを行うことなく、シリコンチップ１２をフレームに固定できる。これにより、従来チップサーミスタを用いた際に課題となっている搭載位置ズレ、半田量バラツキによるチップ傾き等の課題が解決できる。
シリコンチップ１２は、ＩＰＭ１０内部のＩＧＢＴ１の近傍に搭載される。シリコンチップ１２が搭載する温度検知回路は、ＩＧＢＴ１の近傍において、ＩＰＭ１０内部の温度をアナログ値(電圧)で出力する。シリコンチップ１２の搭載位置における温度と、ＩＧＢＴ１〜ＩＧＢＴ６の個々の温度との関係は、予め実験やシミュレーションにより相関を取得しておくことで、適宜関連付けることができる。
このような温度検知回路としては、例えば、シリコンチップ１２にダイオード回路を含む温度検知回路を形成することができる。温度に応じて変化するダイオード回路の電気特性を監視することで、ＩＰＭ１０内部の温度を検知することができる。このように、種々の公知の温度検知回路から、所望の感度を備える温度検知回路を選択し、シリコンチップ１２に形成することができる。
特に、本実施形態における温度検知回路は、ＩＰＭ外部に温度に応じた出力を発し、この出力をマイコン側からの制御に役立てることをも含めて備えられる。つまり、シリコンチップ１２に搭載される温度検知回路は、ＩＧＢＴ１〜ＩＧＢＴ６が許容温度範囲で運転されているときにその周囲に表れる温度範囲に対して、出力と温度の関係が特定できる程度の感度でその出力値を変化させる機能を備えるように構成される。具体的には、先ず、ＩＰＭ１０に用いるパワー素子の特性、許容温度範囲に応じて定まるパワー素子の通常駆動温度領域に関する情報を得る。そして、当該温度領域で十分な感度を示すように、適宜、公知の温度検知回路（温度センス回路、温度測定回路）に変更を加えて利用すればよい。
また、例えば、使用温度に応じて感度が異なる温度検知回路では、一つの温度検知回路に、周囲温度の変化に対する感度が相対的に低い温度範囲と、感度が相対的に高い温度範囲とが備えられることになる。この場合には、高感度温度範囲がパワー素子の運転温度範囲を含むように、感度特性を定めることが好ましい。
図３は、本実施形態にかかるＩＰＭ１０内部の回路を示す図である。図１に示したＩＰＭ１０の構成と対応している。図３に示すように、本実施形態のＩＰＭ１０は、制御ＩＣとしてＨＶＩＣとＬＶＩＣを備え、スイッチング素子としてＩＧＢＴを用いたインバータ回路を内蔵している。図３において、破線で示した外周の線は、ＩＰＭ１０の外周部位を便宜的に示している。図３の紙面左方には、ＨＶＩＣ１の端子（ＶＵＦＢ、ＶＵＦＳ、ＶＰ１、ＵＰ）、ＨＶＩＣ２の端子（ＶＶＦＢ、ＶＶＦＳ、ＶＰ１、ＶＰ）、ＨＶＩＣ３の端子（ＶＷＦＢ、ＶＷＦＳ、ＶＰ１、ＷＰ）がそれぞれ備えられている。
また、ＬＶＩＣについても、紙面左方側及び下方側に、各種の端子が備えられている（ＶＮ１、ＵＮ、ＶＮ、ＷＮ、ＦＯ、ＶＮＣ、ＣＦＯ、ＣＩＮ）。また、図３の紙面右側には、ＩＧＢＴ１〜ＩＧＢＴ６についての入出力端子（Ｐ、Ｕ、Ｖ、Ｗ、ＮＵ、ＮＶ、ＮＷ）が接続されている。このように、図３の回路図では、紙面左側に制御系の端子を、紙面右側にパワー系の端子を、それぞれ表示している。
図３に示すように、シリコンチップ１２は、電源端子ＶＴ、出力端子ＴＯＵＴ１、ＴＯＵＴ２を、独立に備えている。ＩＰＭ１０の外部において、ＩＰＭ１０と共にシステムを構成するマイコン等に、これらの端子を接続することにより、シリコンチップ１２内の温度検知回路の出力を外部に供給することができる。
図７、８は、本実施形態に対する比較例を説明するための図である。図７には、従来技術の一つである、トランスファーモールドＩＰＭの内部温度モニタとしてチップサーミスタを用いた技術が示されている。図７（ａ）は平面図、図７（ｂ）は、図７（ａ）を紙面下方から見た図である。図７のように、チップサーミスタ２１２をトランスファーモールドＩＰＭに搭載する場合、２つのフレーム２２２間をまたいでチップサーミスタ２１２両端の電極を半田付けする。
２つのフレーム２２２間をまたいで半田付けをすると、図８（ａ）のように、チップ搭載位置ズレが起きるおそれがある。また、フレーム２２２のそれぞれに塗布される半田量がバラ付くことにより、図８（ｂ）のように、サーミスタ２１２が傾いて搭載されることがある。これらが発生すると、応力の影響による特性変動、サーミスタ２１２の割れ等を引き起こす可能性があった。
また、図９は、本実施形態に対する第２の比較例を説明するための図である。図９のように、ＩＧＢＴを備えるパワーチップの一部に温度測定用ダイオードＤｉＴを形成し、このダイオードの温度特性からパワーチップの温度をモニタする方式が用いられている。この方式は、ＩＰＭ内部の全てのパワー素子に温度モニタ用ダイオードを形成する必要があり、パワー素子のチップサイズ拡大を招いてしまう。これに起因して、チップサイズ拡大による価格アップや、ＩＰＭのサイズの拡大という課題があった。この点、実施の形態１によれば、ＩＰＭ１０の内部温度を１チップでモニタすることができるため、このような大型化の問題を生じさせることなく、モジュール内の温度情報を外部に出力することができる。
なお、本実施形態によれば、シリコンチップ１２の温度検知回路は、温度に応じたアナログ値を出力端子からモジュール外部へと供給する機能を備えている。そして、既述したように、当該温度検知回路は、ＩＧＢＴ１〜ＩＧＢＴ６が許容温度範囲で運転されているときにその周囲に表れる温度範囲に対して、出力と温度の関係が特定できる程度の感度でその出力値を変化させる機能を備えている。
これにより、ＩＰＭ１０外部のマイコン等のシステム側は、ＩＰＭ１０内のシリコンチップ１２から出力されるアナログ値(電圧)を常時モニタリングすることができる。このような手法によれば、単にモジュール内部の異常温度判定を行う手法とは異なり、ＩＧＢＴの温度が高くなった時には出力電流を絞る等の措置をとり、ＩＧＢＴの温度を下げるなどの制御が可能となる。また、ＩＧＢＴ１〜ＩＧＢＴ６が異常温度に至ったときに周囲にあらわれる温度範囲まで良好な感度で検知することにより、必要に応じてマイコンから制御ＩＣに停止信号を送り、ＩＧＢＴのスイッチング動作を停止させることもできる。
以上説明したように、本実施形態によれば、モジュール内部の温度情報を精度良く外部へと出力する機能を、ＩＰＭに高い歩留まりで搭載することができる。従って、本実施形態に係るＩＰＭ１０を用いることで、温度に応じて外部回路が制御内容を変更することができ、より自由度の高いシステムを構築することができる。
［実施の形態１の変形例］
なお、実施の形態１では、シリコンチップ１２を、ＩＧＢＴ１の近傍に配置した。しかしながら、本発明はこれに限られるものではない。フレームの形状を適宜変更し、ＩＰＭ１０内部の所望の位置にシリコンチップ１２を配置し、当該位置で温度検知回路による温度モニタリングを行うことができる。
また、実施の形態１では、トランスファーモールド型のＩＰＭに対して、シリコンチップ１２を搭載した。しかしながら、本発明は、トラスファーモールド型のＩＰＭに限られるものではなく、従来のケース型のＩＰＭに対しても同様に適用することができる。なお、この場合には、ケース内の熱伝導性を安定にする観点から、種々の樹脂材料でケース内部を封止してもよい。
また、実施の形態１では、ＩＧＢＴおよび制御ＩＣをフレームに固定し、ＩＰＭを構成した。しかしながら、本発明はこれに限られるものではない。回路パターンをプリントした基板を、フレームの代わりに用いても良い。また、温度検知回路は、必ずしも電圧をアナログ値として出力する回路に限られるものではなく、電流値の変化をアナログ値の変化として出力するような回路であっても良い。
また、実施の形態１では、パワー素子としてＩＧＢＴを用いた。しかしながら、本発明はこれに限られるものではない。ＭＯＳＦＥＴなど他の種々のパワー素子に対しても、同様に、本発明の思想を用いることができる。なお、半田以外の接合材料を用いて、シリコンチップ１２を固定してもよい。
実施の形態２．
図４は、実施の形態２のＩＰＭ１１０の構成を説明するための図である。図４に示すように、実施の形態２では、実施の形態１のシリコンチップ１２を備えていない。その代わりに、実施の形態２では、ＬＶＩＣに温度検知回路１１２を内蔵させている。その他の点、たとえばトランスファーモールド型ＩＰＭである点などに関しては、実施の形態１のＩＰＭ１０と同様の構成を備えている。
実施の形態２では、ＬＶＩＣに温度検知回路１１２を搭載し、温度に応じたアナログ値(電圧)をＩＰＭ１１０外部に出力する。ＩＰＭ１１０は、実施の形態１と同様に、パワー素子であるＩＧＢＴ、ＨＶＩＣ、ＬＶＩＣなどの駆動用ＩＣを備えている。これらをフレームに搭載し、ワイヤボンディングで配線した後、樹脂でモールドした構造である。ＬＶＩＣに温度検知回路を内蔵することにより、実施の形態１と同様に、ＩＧＢＴ近傍の温度をアナログ(電圧)出力することができる。
また、実施の形態１の回路では温度検知回路を備えるシリコンチップを個別に備える構成としている。これに対し、実施の形態２では、温度検知回路をＬＶＩＣに搭載することでＩＰＭ１１０内の部品点数を削減することができる。また、実施の形態１では、図３に示すように、温度検知回路の端子として、電源端子ＶＴ、出力端子ＴＯＵＴ１、ＴＯＵＴ２の合計３つの端子を必要とする。これに対し、実施の形態２によれば、図５に示すように、温度検知回路の２つの出力端子のうち１つの端子をＬＶＩＣのＧＮＤ端子と共通化し、ＶＮＣで出力することができる。このため、電源端子ＶＴと出力端子のうち他の１端子ＴＯＵＴの合計２端子に、端子数を減らすことができる。
以上説明した実施の形態２の構成によれば、実施の形態１と同様に、モジュール内部の温度情報を精度良く外部へと出力する機能を、ＩＰＭに高い歩留まりで搭載することができる。
［実施の形態２の変形例］
図６は、実施の形態２の変形例を示す回路図である。システム側での電流制御や保護動作を行うことを主眼におくと、ＩＧＢＴを駆動するＬＶＩＣが通電している時に、温度検知回路が温度に応じたアナログ値(電圧)を出力すれば良いことになる。ＬＶＩＣには、基準電位となるＶＲＥＧを生成する回路が内蔵されている。そこで、このＶＲＥＧを温度検知回路の電源に使用することで、温度モニタ回路に必要な外部からの電源供給が不要となる。その結果、図６に示すように、ＩＰＭ１１０の端子を１本削減することができる。但し、システム側でＬＶＩＣが通電していない時でもＩＰＭ１１０内部の温度をモニタしたい時には、この変形例の態様ではなく、実施形態１または２の手法が必要となる。
なお、実施の形態２では、ＬＶＩＣに温度検知回路を内蔵した。しかしながら、本発明はこれに限られるものではなく、ＨＶＩＣに温度検知回路を内蔵させてもよい。すなわち、ＬＶＩＣ、ＨＶＩＣなどのパワー素子を駆動する制御ＩＣに、適宜、温度検知回路を内蔵させることができる。なお、実施の形態１で述べたその他の種々の変形についても、実施の形態２に適宜用いることができる。
本発明の実施の形態１のパワー半導体モジュールの構成を示す図である。 実施の形態１のパワー半導体モジュールに搭載されるシリコンチップの接続部位を拡大して示す図である。 実施の形態１のパワー半導体モジュールの回路図である。 実施の形態２のパワー半導体モジュールの構成を示す図である。 実施の形態２のパワー半導体モジュールの回路図である。 実施の形態２の変形例の回路図である。 比較例として示すチップサーミスタの搭載時の様子を示す図である。 比較例として示すチップサーミスタの搭載時の様子を示す図である。 比較例として示す温度測定ダイオード搭載型ＩＧＢＴを説明する図である。
符号の説明
１０、１１０ インテリジェントパワーモジュール（Intelligent Power Module：ＩＰＭ）
１２ シリコンチップ
１４ 金線
１６ 半田層
２０、２２ フレーム
１１２ 温度検知回路
２１２ チップサーミスタ
２１２ サーミスタ
２２２ フレーム
ＤｉＴ 温度測定用ダイオード
ＴＯＵＴ 端子
ＴＯＵＴ１、ＴＯＵＴ２ 出力端子
ＶＴ 電源端子

Claims (4)

  1. パワー素子と、
    前記パワー素子を固定する素子固定部材と、
    一つの面全体が接合層を介して前記素子固定部材に固定され、制御信号を受けて該パワー素子を制御する制御回路をその内部に備え、前記パワー素子が許容温度範囲で運転されているときにその周囲に表れる温度範囲に対して出力と温度の関係が特定できる程度の感度でその出力値を変化させる温度検知回路をさらに内蔵するＬＶＩＣと、
    前記ＬＶＩＣに前記制御信号を供給する入力端子と、
    前記温度検知回路の前記出力値を出力する出力端子と、
    を備えることを特徴とするパワー半導体モジュール。
  2. 前記パワー素子、前記ＬＶＩＣおよび前記素子固定部材を含みトランスファーモールド成型されてなることを特徴とする請求項１記載のパワー半導体モジュール。
  3. 前記ＬＶＩＣは、電源から前記制御回路に供給する内部電位を生成する回路を内蔵し、
    前記温度検知回路は、前記内部電位を生成する回路から該内部電位の供給を受けて駆動することを特徴とする請求項１または２記載のパワー半導体モジュール。
  4. 前記パワー素子は、１つ以上のハイサイドパワースイッチング素子と、前記１つ以上のハイサイドパワースイッチング素子のそれぞれとアーム回路を構成する１つ以上のローサイドパワースイッチング素子と、を含む複数のパワー素子であって、
    前記ＬＶＩＣは、前記複数のパワー素子のうち前記１つ以上のローサイドパワースイッチング素子のそれぞれと電気的に接続しそれらを駆動する１つのＩＣであり、
    前記複数のパワー素子のうち前記１つ以上のハイサイドパワースイッチング素子のそれぞれを駆動する１つ以上のＨＶＩＣを更に備えることを特徴とする請求項１乃至３のいずれか１項に記載のパワー半導体モジュール。
JP2007117253A 2007-04-26 2007-04-26 パワー半導体モジュール Active JP5104016B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007117253A JP5104016B2 (ja) 2007-04-26 2007-04-26 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007117253A JP5104016B2 (ja) 2007-04-26 2007-04-26 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2008277433A JP2008277433A (ja) 2008-11-13
JP5104016B2 true JP5104016B2 (ja) 2012-12-19

Family

ID=40055071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007117253A Active JP5104016B2 (ja) 2007-04-26 2007-04-26 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP5104016B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6094420B2 (ja) * 2013-08-09 2017-03-15 三菱電機株式会社 半導体装置
JP2015065339A (ja) 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
DE112013007602T5 (de) 2013-11-14 2016-08-18 Mitsubishi Electric Corporation Halbleiterelement-Treiberschaltung
CN109155608B (zh) 2016-04-27 2021-11-26 三菱电机株式会社 电动机驱动装置以及空气调节机
JP7056622B2 (ja) * 2019-04-05 2022-04-19 株式会社デンソー 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4146607B2 (ja) * 2000-07-28 2008-09-10 三菱電機株式会社 パワーモジュール
JP4042052B2 (ja) * 2003-07-24 2008-02-06 株式会社デンソー 半導体装置
JP4367239B2 (ja) * 2004-06-03 2009-11-18 株式会社デンソー 混成集積回路装置

Also Published As

Publication number Publication date
JP2008277433A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
JP4830993B2 (ja) 半導体装置の劣化検出方法
JP5104016B2 (ja) パワー半導体モジュール
JP2008533734A (ja) 温度感知機能を有するｍｏｓｆｅｔ
JPH06216308A (ja) 樹脂封止型半導体装置
JP3587300B2 (ja) 集積回路装置
JP6727428B2 (ja) 半導体装置
US8298859B2 (en) Semiconductor connection component
JP2008171940A (ja) 負荷駆動装置
WO2013099383A1 (ja) ワイヤボンディング装置及びワイヤボンディング方法
JP5250018B2 (ja) 半導体装置の製造方法
JP2007049870A (ja) 電力用半導体モジュール
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
JP4479453B2 (ja) 電力半導体装置
JP2020013955A (ja) 半導体装置、および、抵抗素子
US11462445B2 (en) Semiconductor module and semiconductor-module deterioration detecting method
JP2007240263A (ja) 半導体集積回路及び動作試験方法
JP6824271B2 (ja) 第１温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法
JP2008042091A (ja) 半導体装置
JP2017174885A (ja) 半導体装置
US20220412811A1 (en) Semiconductor module and method of manufacturing semiconductor module
JP7479523B2 (ja) 半導体装置
JP2014204003A (ja) 電力供給モジュール
US20230253862A1 (en) Semiconductor device and motor driving system
JP2012037411A (ja) 半導体装置の検査方法及び検査装置
JP2006128250A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5104016

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250