JP6824271B2 - 第１温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法 - Google Patents

Description

本発明は、好ましくはパワーＭＯＳＦＥＴ素子である半導体デバイス、半導体デバイスを製造する方法、および車両のための制御器に関する。

パワーＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）およびＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの最新の半導体に対する要求は、極めて少ない伝導損失、スイッチング損失、および高い遮断能力と並んで、ＥＳＤパルス（静電放電）、高温、機能停止または過電流などの過剰負荷を確実に検出可能にする機能を含み、これらの機能はモノリシックに組み込まれることが多くなっている。例えばエンジンを制御するためのパワーエレクトロニックシステムでは、システムを調整するための位相電流が決定的な重要性を有する。スイッチングプロセスにおいて電流が高すぎる場合には素子の機能停止が生じ、場合によっては素子が破壊されることもある。それ故、多くの場合には、例えば分流器または磁気センサによって電流が測定される。このような測定は手間がかかり、コスト高である。位相電流が分流器によって測定される場合には、このために付加的な面をＤＢＣ（ダイレクトボンド銅）またはリードフレームに設ける必要がある。さらに分流器または磁気センサによって他の構成部品が必要とされ、これにより同様に費用が生じる。

代わりの方法として、デバイスの内部で、分離されたセル領域によって位相電流の測定を行うこともできる。しかしながら、この場合にも少なくとも１つの外部の抵抗が不可欠であり、外部のアナログ評価回路が不可欠となることも多い。

ドイツ連邦共和国特許出願公開第１０２０１１００１１８５号明細書は、ソース−ドレイン間電圧の測定によって電流を検出する方法について記載している。この場合、この抵抗Ｒ_ＤＳｏｎに基づいてさらに実際の電流を計算することができる。

米国特許出願公開第２００７／０００６１０９９号明細書は、同様にソース−ドレイン間電圧および温度を利用して位相電流を決定する方法について記載している。ＦＥＴ（電界効果トランジスタ）の近傍に配置されたサーミスタは温度を提供し、この温度とソース−ドレイン間電圧とに基づいてプロセッサにより位相電流が推定される。この場合、サーミスタとＦＥＴの接合部との間の温度差は安定した状態では一定であると仮定して推定を行う。

米国特許出願公開第２０１１／０２１０７１１号明細書は、半導体デバイスの内部におけるプロセスをプロセッサによってモデル化し、素子の状態を評価し、続いて必要に応じて素子の制御を行えることについて記載している。この場合に、サーミスタによって提供される温度、ソース−ドレイン間電圧、およびゲート−ソース間電圧が入力パラメータとして使用される。

ドイツ連邦共和国特許出願公開第１０２０１１００１１８５号明細書 米国特許出願公開第２００７／０００６１０９９号明細書 米国特許出願公開第２０１１／０２１０７１１号明細書

本発明によれば、基板および第１温度測定素子を備えた半導体デバイスが提供され、この半導体デバイスでは、第１温度測定素子が半導体デバイスの電力損失が大きい場所の近傍に配置されており、第２温度測定素子は、第１温度測定素子から空間的に離間して基板に配置されている。半導体デバイスは、例えばＭＯＳＦＥＴ、ＩＧＢＴ、または他のパワー半導体であってもよい。基板は、例えばシリコンである半導体基板、または他の半導体基板、またはシリコン・オン・インシュレータ（ＳＯＩ）であってもよい。

電力損失の高い場所とは、作動時に、特に接続された状態で高い電力損失が生じ、したがって周辺部よりも強く加熱される半導体チップ上の場所として理解されるべきである。「電力損失が高い」という概念は、特にチップ上の他の場所に対して高いこととして解釈されるべきである。好ましくは、第１温度測定素子は、電力損失が最大の場所の近傍、例えば接合部の近傍に配置される。好ましくは、電力損失が大きい場所もしくは最大の場所と第１温度測定素子との間の空間的な距離は、できるだけ小さく、特に個々の素子の機能に影響を及ぼすことのないように技術的に可能な限り小さい。換言すれば、第１温度測定素子は、好ましくは電力損失が大きい場所もしくは最大の場所のすぐ近くに設けられている。例えば、第１温度測定素子は、半導体デバイスの接合部に直接に隣接していてもよい。

本発明による半導体デバイスを流れる電流を決定する方法は、基本的に次のステップを含む：
ａ）電力損失が高い領域に配置した第１温度測定素子によって提供された第１温度の値を読み取るステップ、
ｂ）第１温度測定素子から離間した第２温度測定素子によって提供された第２温度の値を読み取るステップ、および
ｃ）第１温度および第２温度を用いて半導体デバイスを流れる電流を計算するステップ。

本発明による車両のための制御器は、本発明による少なくとも１つの半導体デバイスを含む。

発明の利点
本発明による半導体デバイスは、半導体デバイスを流れる実際の電流を十分に正確に測定するためには少数の付加的な素子しか不可欠としないという利点を有する。評価のためには、システムＡＳＩＣ（特定用途向け集積回路）の論理とＡＤ変換器のみを利用すればよく、本発明による電流検出を行わない従来の半導体デバイスに対してさらに少数の付加的な構成部材しか必要としない。

さらに本発明による半導体デバイスならびに本発明による方法によって、デバイスを流れる位相電流を検出し、ソース−ドレイン間電圧なしに出力値として用いることが可能である。またその代わりとして、半導体デバイスの異なる２つの点でそれぞれの局所的な温度を測定し、これにより、両方の測定点の間の熱抵抗および熱容量が分かっている場合にデバイスの実際の電力損失を推定することができ、抵抗Ｒ_ＤＳｏｎによってデバイスを流れる電流を決定することができる。ＭＯＳＦＥＴまたはＩＧＢＴなどのパワーエレクトロニクス構成要素の確実なスイッチングのために過剰電流制限を設けることができる。

第１温度測定素子は第２温度測定素子に熱結合されていてもよい。特別な実施形態では、第１温度測定素子および第２温度測定素子はそれぞれダイオードを含んでいる。この場合、温度のための基準は、それぞれのダイオードを介して降下する電圧であってもよい。このようにして、温度測定素子のために構造的にあまり手間をかけずに温度を検出することができる。このようにして、外部の構成要素のための構成スペース、電力損失、およびコストを節約し、適切な設計により応答時間および電流監視の精度を改善することができる。

本発明の好ましい実施形態によれば、第１温度測定素子および第２温度測定素子は半導体デバイスにモノリシックに組み込まれている。このような措置により、半導体デバイスの始動時の手間を低減することができ、これにより有効原価も同様に低減される。より少数の構成要素しか必要とされない。あまり手間をかけずに必要な機能を既知の半導体デバイスに組み込むことができるので、全体としてコストが大幅に節約される。さらに個別構成要素の数が少ないことは、可能なエラー源の数が少ないことを意味する。

本発明の一実施形態では半導体デバイスは第３温度測定素子を含む。付加的な第４温度測定素子またはさらに多数の温度測定素子を設けることも同様に可能である。さらなる温度構成素子を用いることにより電流決定の精度を高めることができる。さらなる温度測定素子もチップにモノリシックに組み込まれていてもよい。全ての温度測定素子は、例えば平面的なポリシリコンダイオードとして実現してもよい。しかしながら、原則的には種々異なる温度測定素子を随意に組み合わせることも可能である。同様に、例えばサーミスタなどのモノリシックに組み込まれた外部の温度測定素子を同時に使用することも可能である。しかしながら、製造技術的な利点に基づいて、好ましくは全ての温度測定素子はモノリシックに組み込まれている。

本発明の別の好ましい一実施形態では、第１温度測定素子と第２温度測定素子との間には有限の熱容量および有限の熱抵抗がある。第１温度および第２温度が計算のための入力変数として使用される場合には、半導体デバイスの実際の電力損失を比較的正確に決定することができる。

本発明の一実施形態では、半導体デバイスは、少なくとも１つの能動領域および少なくとも１つの受動領域を備え、第２温度測定素子は受動領域に配置されている。受動領域では温度が能動領域よりも常に低く、特に電力損失が最大の領域よりも著しく低い。第１温度測定素子および第２温度測定素子によって検出された温度の間の温度差がより大きい場合には、信号雑音比が拡大され、これにより、電流の検出値の精度が改善される。

本発明の好ましい実施形態では、半導体デバイスはＭＯＳＦＥＴであり、いずれか１つの温度測定素子はこのＭＯＳＦＥＴのボディダイオードであってもよい。ＭＯＳＦＥＴは、パワー半導体デバイス、例えばパワースイッチを形成するために特に適している。ＭＯＳＦＥＴのボディダイオードがいずれか１つの温度測定素子として使用された場合には、このようなボディダイオードはそれぞれのＭＯＳＦＥＴに必ず備わっているので、本発明を構成するために不可欠な付加的な素子の数が低減される。

本発明の好ましい実施形態では、それぞれ専用のパッドによって、第１温度測定素子を介して第１温度測定電圧を取り出し、および／または第２温度測定素子を介して第２温度測定電圧を取り出すことができる。換言すれば、両方の温度測定電圧を測定するために関連した回路内の点に外部から接触することができる。このような実施形態は、外部から構成に柔軟に接続できるという利点をもたらす。さらに、例えばシステムＡＳＩＣなどの評価回路にパッドを接続することによって、温度を検出するために必要とされる電圧を簡単に測定することができる。

特別な一実施形態では、第１温度測定素子および第２温度測定素子は直列に接続されている。この場合、両方の温度測定素子には共通の電源から供給し、同じ電流を流すことができる。必要に応じて設けられている他の温度測定素子を第１および第２温度測定素子に直列に接続し、単一のセンス電流を流すこともできる。

代替的には、第１温度測定素子および第２温度測定素子が並列に接続されていることも可能である。

本発明を実施するためには、理想的には温度に対して順方向電圧勾配が極めて良好である、特に速くて正確なダイオードが有利である。ホットスポット、すなわち、チップにおいて電力損失が大きい場所もしくは最大の場所と、チップ縁部もしくは受動領域内の他の場所との間の熱抵抗および熱容量が比較的小さいことにより、極めて良好な信号雑音比が生じ、例えばはんだ、ボイド，ＤＢＣ（ダイレクトボンド銅）、または接着剤などの変動に弱い他の層において温度勾配による影響がほとんど生じない。

本発明による方法は、パワースイッチの実際の温度値、電力損失値、および電流値、ならびに素子の加速的な劣化もしくは破壊を防止するための調整変数を決定するために適している。

本発明の好ましい実施形態を従属請求項に記載し、以下に説明する。

図面に基づいて本発明の実施例を詳細に説明する。

従来技術により半導体デバイスを流れる電流を検出する、可能な１例を示す図である。 本発明による半導体デバイスの一実施例を示す概略図である。 図２に示した実施例の平面図である。 図２に示した実施例の側面図である。 本発明による半導体デバイスの回路の第１実施形態を示す図である。 本発明による半導体デバイスの回路の第２実施形態を示す図である。 本発明による半導体デバイスの回路の第３実施形態を示す図である。 本発明による半導体デバイスの一実施形態の熱等価回路図である。 例示的な測定結果を示す図である。 本発明による半導体デバイスを回路システムに組み込む、可能な１例を示す図である。

図１は、半導体デバイス１０を流れる電流を検出するための可能な１例を示す。半導体デバイス１０は、電流センサとして形成されており、これは従来技術による分離されたセルを備えている。図の右側には主ＦＥＴ（電界効果トランジスタ）が示されている。主ＦＥＴは一般的にソース端子３、ドレイン端子４、およびゲート端子５に接続されている。図の左側には測定用ＦＥＴ６が示されている。測定用ＦＥＴ６は主ＦＥＴ１に対して並列に接続されており、分離されていること以外の点では主ＦＥＴ１のセルと同一の幾つかのセルからなる。分離されたセルは電流ミラーとしての役割を果たす。外部の抵抗７によって、主ＦＥＴ１を流れる電流を直接に推定することを可能にする電流Ｉ_{Ｓｅｎｓｅ}が電流測定点８において読み取られる。しかしながら、抵抗７は電流測定のダイナミクスおよび精度を制限する場合がある。さらに、従来技術による既知の解決策では、監視を可能にするために温度センサおよび電流センサが一緒に使用されることが多く、構造的および制御技術的に比較的大きい手間がかかる。

図２は、電源スイッチ、例えばＭＯＳＦＥＴとして形成された半導体デバイス１０のベアダイ１１を概略的に示す。ベアダイ１１は能動面１４と受動領域１６とを含み、能動面１４には必要に応じて微小なスイッチング素子が配置されており、電気的な電力損失が生じ、受動領域１６は不活性であり、したがって電力損失は生じない。受動領域１６は、例えばボンディングパッド領域、デバイス１０の縁部領域、またはゲートランナーであってもよい。これらのそれぞれの受動領域１６には第２電流素子２２が配置されていてもよい。

図３は、図２の半導体デバイスの平面図を示す。ベアダイ１１には２つの温度測定素子２０，２２が配置されている。これらの温度測定素子は、いわゆる「感温パターン」であり、第１温度測定素子２０は能動領域１４に配置されているか、または少なくとも能動領域１４の極めて近傍に配置されている。第２温度測定センサ２２は、第１温度測定素子から空間的にある程度離間して、例えばデバイスの縁部１８に配置されている。能動領域１４では電力損失が受動領域１６よりも高い。第１温度測定素子２０は電力損失が特に高いので、好ましくは、半導体デバイス１０の接合範囲の近傍に配置されていてもよい。第１温度測定素子２０および第２温度測定素子２２によって測定される温度の間の温度差が大きいことは、信号雑音比を改善するために望ましい。

図４は、図２および図３の実施例の側方断面図を示す。図示のように、基板１２には他のパターンが追加されている。さらに複数の層４０，４２，４４，４６からなる下部構造が示されている。

温度測定素子２０，２２は、電気的に異なる形式で接続されていてもよい。図５は、本発明による半導体デバイス１０の第１の接続可能例を示す。ソース３０、ドレイン３２、およびゲート３４の既知の接続例が示されている。第１温度測定素子として用いられる第１ダイオード２０および第２温度測定素子として用いられる第２ダイオード２２は直列に接続されている。両方のダイオード２０，２２には、例えばＡＳＩＣ７０によって供給することができる時間的に一定の電流Ｉ_{ｓｅｎｓｅ}が流れる。電圧降下Ｕ_Ｄ１もしくはＵ_Ｄ２は、第１ダイオード２０もしくは第２ダイオード２２の領域の局所的なそれぞれの温度に比例している。

図６は、本発明による半導体デバイス１０の第２の接続可能例を示す。この場合、第１ダイオード２０および第２ダイオード２２は並列に接続されている。第１ダイオード２０および第２ダイオード２２は、それぞれ第１電源２６および第２電源２７によって電流を供給される。

図７は、第２ダイオードとして、使用されているパワーＭＯＳＦＥＴ１８のボディダイオード２４を温度測定のために使用する実施形態を示す。

図８は、本発明の実施形態の等価のフォスターネットワーク（Foster Network）として熱等価回路図を示す。ＤＢＣ（ダイレクトボンド銅）またはリードフレーム上のＭＯＳＦＥＴとして形成された本発明の実施形態の熱挙動は次のように説明することができる。第１ダイオード２０として形成された第１温度測定素子は、第１ノード５０における温度Ｔ_Ｊを測定する。この場合、Ｔ_ＪはＴ_{ｊｕｎｃｔｉｏｎ}、すなわち接合部の領域の温度を表し、この領域は、半導体デバイス１０の電力損失が大きい領域に相当することが多い。これに対して、第２ダイオード２２は第２ノード５２における温度Ｔ_{Ｔｓｅｎｓｅ}を測定する。電力損失源５４に対してチップ上の配置が空間的に異なることにより、両方のノード５０，５２の間には有限の熱抵抗６０および熱容量５８が生じる。これにより、通常では、温度Ｔ_Ｊより低い温度Ｔ_{Ｔｓｅｎｓｅ}が生じる。図の右側には、室温Ｔ_{ａｍｂｉｅｎｔ}にあるネットワークの終端部が示されている。

両方の温度Ｔ_ＪおよびＴ_{Ｔｓｅｎｓｅ}を知ることにより、両方のノード５０，５２の間の温度差ΔＴを決定することができる。図９は、１例として実施した連続測定を示す。この場合、ノード５０，５２とケースとの間の熱抵抗をそれぞれ検出している。円形マークによって示したデータ点は、測定値Ｚ_ｔｈ（ｔ）_{Ｊｕｎｃｔｉｏｎ−Ｃａｓｅ}、すなわち、第１ノード５０とケースとの間の時間に依存した熱抵抗を示す。対応して、四角形によって、Ｚ_ｔｈ（ｔ）_{Ｔｓｅｎｓｅ−Ｃａｓｅ}の値、すなわち第２ノード５２とケースとの間の熱抵抗が記入されている。

第３曲線として、三角記号により両方の測定曲線の差が記入されている。実線は、両方の測定曲線における７つのＲＣ部分、もしくは差分曲線における２つのＲＣ部分を備えるフォスターモデルにおけるＦＩＴを示す。フォスターモデルにおける曲線の記述は、ＡＳＩＣにおける時間的な熱挙動の模倣を可能にする。

安定した状態では、すなわち、例えば５０〜１００ｍｓ後には、差分曲線は実質的に水平になっていることがわかる。したがって、両方の熱抵抗値Ｚ_ｔｈ（ｔ）_{Ｊｕｎｃｔｉｏｎ−Ｃａｓｅ}およびＺ_ｔｈ（ｔ）Ｔ_{ｓｅｎｓｅ−Ｃａｓｅ}の差は、ほぼ一定に保持される。ΔＴおよび時間的に一定のΔＺ_ｔｈ＝Ｚ_ｔｈ（ｔ）_{Ｊｕｎｃｔｉｏｎ−Ｃａｓｅ}−Ｚ_ｔｈ（ｔ）_{Ｔｓｅｎｓｅ−Ｃａｓｅ}によって、式：

にしたがって、ダイにおける実際の電力損失を計算することができる。接続され、安定した状態におけるデバイスの電気抵抗Ｒ_ＤＳｏｎは、例えば式：

によって計算することができ、α〜０．４なので、式：

に基づいて実際の電流を決定することができる。上記全ての計算は、例えば、場合によってはいずれにしても提供されるＡＳＩＣにおいて行うことができる。

図１０は、このようなＡＳＩＣの可能な構成例を示す。ＡＳＩＣ７０は、まず両方の電流測定素子２０，２２に一定の電流Ｉ_{ｓｅｎｓｅ}を供給することができる。計算素子７２，７４では、ダイオードとして形成されていてもよい温度測定素子２０，２２の両方の順方向電圧信号Ｕ_Ｄ１，Ｕ_Ｄ２がまず温度値Ｔ_{ｓｅｎｓｅ}，Ｔ_Ｊに換算される。必要に応じて、このためにあらかじめ適切に特性線の線形化を行ってもよい。

温度差を決定するために、差分モジュール７６において差分ΔＴが形成される。温度Ｔ_Ｊが既知の場合には、上記方程式（２）によって実際の抵抗Ｒ_ｏｎ（Ｔ_Ｊ）が推定される。さらに熱差分抵抗Ｚ_ｔｈＪ−Ｔ_{ｓｅｎｓｅ}の熱挙動が測定またはシミュレーションによってあらかじめ決定されており、例えば２部分からなるフォスターネットワークまたはテーブル７８としてＡＳＩＣに保存されている。Ｚ_ｔｈＪ−Ｔ_{ｓｅｎｓｅ}の値は、チップに固定して配置された素子からしか導かれず、したがって構成技術および接続技術によるばらつきは予想されないので、十分に正確である。入力変数ΔＴ（ｔ）、Ｒ_ｏｎ（Ｔ_Ｊ）、およびＺ_ｔｈＪ−Ｔ_{ｓｅｎｓｅ}から、上記方程式を用いて実際のドレイン電流Ｉ_ｄｓが決定され、電源スイッチの制御変数もしくは監視変数として用いられる。他の制御変数および／または監視変数として、例えば温度Ｔ_Ｊ（ｔ）を使用してもよい。

本発明は、特に車両のための制御器、例えば車両のステアリングのために使用してもよい。同様に、ハイブリッド車または電気自動車のめの電源モジュールならびに「自動保護」ＭＯＳＦＥＴのために使用することも可能である。パワーＭＯＳＦＥＴおよびＩＧＢＴのための他の多数の用途も同様に可能である。

Claims (5)

1. 基板（１２）と、
   第１のダイオードを含む第１温度測定素子（２０）と、
   第２のダイオードを含む第２温度測定素子（２２）と、
   前記第１温度測定素子（２０）の順方向電圧信号を取り出すための第１のパッドと、
   前記第２温度測定素子（２２）の順方向電圧信号を取り出すための第２のパッドと
   を備えた半導体デバイス（１０）において、
   前記第１温度測定素子（２０）が、前記基板（１２）に前記半導体デバイス（１０）の電力損失が大きい場所の近傍で配置されており、
   前記第２温度測定素子（２２）が、前記第１温度測定素子（２０）から空間的に離間して前記基板（１２）に配置されており、
   前記第１温度測定素子（２０）および前記第２温度測定素子（２２）が前記半導体デバイス（１０）にモノリシックに組み込まれ、
   前記半導体デバイス（１０）がＭＯＳＦＥＴであり、
   前記ＭＯＳＦＥＴが、少なくとも１つの能動領域（１４）および少なくとも１つの受動領域（１６）を含み、
   前記第１温度測定素子（２０）が前記能動領域（１４）に配置され、前記第２温度測定素子（２２）が前記受動領域（１６）に配置され、
   前記第１温度測定素子（２０）および前記第２温度測定素子（２２）が直列に接続されていること、を特徴とする半導体デバイス（１０）。
2. 請求項１に記載の半導体デバイス（１０）において、
   前記第１温度測定素子（２０）と前記第２温度測定素子（２２）との間に有限の熱容量（５８）および有限の熱抵抗（６０）がある、半導体デバイス（１０）。
3. 請求項１または２に記載の半導体デバイス（１０）において、
   前記第１のダイオードおよび前記第２のダイオードがＭＯＳＦＥＴのボディダイオード（２４）である、半導体デバイス（１０）。
4. 請求項１から３のいずれか一項に記載の半導体デバイス（１０）において、
   前記第１のパッドは、前記第１温度測定素子（２０）の順方向電圧信号として第１温度測定電圧（Ｕ_Ｄ１）を取り出し、
   前記第２のパッドは、前記第２温度測定素子（２２）の順方向電圧信号として第２温度測定電圧（Ｕ_Ｄ２）を取り出すことができる、半導体デバイス（１０）。
5. 請求項１から４までのいずれか一項に記載の少なくとも１つの半導体デバイス（１０）と、
   前記半導体デバイス（１０）の当該第１のパッドから取り出された順方向電圧信号を第１の温度値（Ｔ _Ｊ ）に換算する第１の計算素子（７２）と、
   前記半導体デバイス（１０）の当該第２のパッドから取り出された順方向電圧信号を第２の温度値（Ｔ _{ｓｅｎｓｅ} ）に換算する第２の計算素子（７４）と、
   前記第１の温度値（Ｔ _Ｊ ）と前記第２の温度値（Ｔ _{ｓｅｎｓｅ} ）との間の温度差（ΔＴ）に基づいて前記半導体デバイス（１０）を流れる電流を検出する電流計算部と
   を含む車両のための制御器。

Images