JP6171599B2 - 半導体装置及びその制御方法 - Google Patents

半導体装置及びその制御方法 Download PDF

Info

Publication number
JP6171599B2
JP6171599B2 JP2013122820A JP2013122820A JP6171599B2 JP 6171599 B2 JP6171599 B2 JP 6171599B2 JP 2013122820 A JP2013122820 A JP 2013122820A JP 2013122820 A JP2013122820 A JP 2013122820A JP 6171599 B2 JP6171599 B2 JP 6171599B2
Authority
JP
Japan
Prior art keywords
switching element
chip
semiconductor device
sense
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013122820A
Other languages
English (en)
Other versions
JP2014241672A (ja
Inventor
祐也 前川
祐也 前川
克行 鳥居
克行 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2013122820A priority Critical patent/JP6171599B2/ja
Priority to CN201410240733.2A priority patent/CN104242882A/zh
Priority to US14/297,670 priority patent/US9742389B2/en
Publication of JP2014241672A publication Critical patent/JP2014241672A/ja
Application granted granted Critical
Publication of JP6171599B2 publication Critical patent/JP6171599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、スイッチング素子と、このスイッチング素子に対する過電流保護、過熱保護のための制御を行う制御回路とを具備する半導体装置に関する。また、この半導体装置の制御方法に関する。
大電流のスイッチング動作を行うスイッチング素子(パワー半導体素子)として、パワーMOSFETや絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)等が使用されている。こうしたスイッチング素子が使用される半導体装置において、負荷の短絡等によって過電流が流れる、あるいは過度の温度上昇が発生した場合には、スイッチング素子が破壊される場合がある。このため、スイッチング素子に流れる電流が所定の値を超えた場合にこのスイッチング素子を強制的に遮断する動作(過電流保護動作)、このスイッチング素子が過熱してその温度が所定の値を超えた場合にこのスイッチング素子を強制的に遮断する動作(過熱保護動作)を行わせることが有効である。
この際、温度は、例えば熱電対等の温度検出素子を半導体チップに取り付けることによって測定することも可能であるが、半導体チップと別体の温度検出素子を用いた場合には、半導体チップ自身の温度を遅延なく正確に測定することが困難である。このため、スイッチング素子(パワーMOSFET、IGBT等)と同様に温度検出用の素子も半導体チップ(半導体ウェハ)中に形成することが有効である。この際、チップ面積を増大させないために、スイッチング素子(パワーMOSFET)自身の一部を温度検出のために使用する技術が、特許文献1に記載されている。この技術においては、パワーMOSFETをオフ状態からオン状態とした直後において、パワーMOSFETの構造中に形成されたpn接合(寄生ダイオード)に流れる逆方向電流を調べている。
特許文献1に記載の技術においては、寄生ダイオードの逆回復時間(あるいは逆回復電流)を測定することによって、温度を推定している。ここで測定された温度はスイッチング素子(パワーMOSFET)自身の一部を構成するpn接合の温度であるため、温度検出用の素子を用いる場合と比べて、より正確かつ遅延のない温度の測定ができる。また、半導体チップ中に温度検出のための構造を別途形成する必要もない。
IPM(Intelligent Power Module)においては、スイッチング素子が形成されたスイッチング素子チップと、上記の制御(過電流保護動作、過熱保護動作)を行う制御回路が形成された制御回路チップとが同一のパッケージ内に封止される。これにより、スイッチング素子を安全に使用することができる。
特開2011−142700号公報
しかしながら、スイッチング素子の温度が上昇する原因の一つとして、スイッチング素子のオン時に大電流が流れることがある。このため、スイッチング素子の温度が最も高くなるのは、スイッチング素子がオンとされて一定時間を経過後の場合が多い。
これに対して、上記の技術において温度が測定されるのは、スイッチング素子がオフからオンとされた直後の状態のみである。このため、上記の技術においては、本来最も温度をモニターする必要性の高い、最も温度が高くなる時点における温度測定を行うことが困難であった。
すなわち、温度を正確にモニターすることによって適切に過熱保護動作を行うことができる半導体装置を得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、スイッチング素子が形成されたスイッチング素子チップと、前記スイッチング素子が過熱した際に前記スイッチング素子を遮断する過熱保護動作を行う制御回路が形成され前記スイッチング素子チップとは別体とされた制御回路チップと、を具備する半導体装置であって、前記スイッチング素子チップにおいて、前記スイッチング素子の動作電流から分岐された検出電流が出力され、前記スイッチング素子チップに設けられ前記検出電流が流された際の出力電圧が検出される構成とされた第1センス素子と、前記スイッチング素子チップの外部に設けられ前記検出電流が流された際の出力電圧が検出される構成とされた第2センス素子とを具備し、前記スイッチング素子の過熱の際の前記第2センス素子の抵抗値の変化は、前記スイッチング素子の過熱の際の前記第1センス素子の抵抗値の変化よりも小さくされ、前記制御回路は、前記第2センス素子の出力電圧より前記動作電流を検出し、かつ検出された前記動作電流と前記第1センス素子の出力電圧とから前記スイッチング素子の温度を検出し、検出された前記動作電流、検出された前記温度のうちの少なくとも一方に基づいて前記過熱保護動作を行うことを特徴とする。
本発明は以上のように構成されているので、温度を正確にモニターすることによって適切に過熱保護動作を行うことができる半導体装置を得ることができる。
本発明の第1の実施の形態に係る半導体装置の回路図である。 プレーナ型のIGBT(絶縁ゲートバイポーラトランジスタ)の断面図(a)、回路図記号(b)、等価回路(c)である。 本発明の第1の実施の形態に係る半導体装置において用いられるIGBTの上面図である。 プレーナ型のパワーMOSFETの断面図(a)、等価回路(b)である。 本発明の第1の実施の形態に係る半導体装置(半導体モジュール)の構造を示す断面図である。 本発明の第2の実施の形態に係る半導体装置の回路図である。 本発明の第2の実施の形態に係る半導体装置において検出されるモニター電圧Vの時間変化の一例を示す図である。
以下、本発明の実施の形態となる半導体装置について説明する。この半導体装置においては、スイッチング素子としてIGBTが用いられている。この半導体装置は、このIGBTと、このIGBTに流れる動作電流とその温度によってIGBTを強制的に遮断する動作を行わせる制御回路とを具備するIPMとなっている。ここで、特にIGBTの動作時の温度が正確に検出できるため、高温時にIGBTを強制的に遮断する動作(過熱保護動作)を適切に行うことができる。また、過電流が流れた際にIGBTを強制的に遮断する動作(過電流保護動作)も行うことができる。このため、ここで動作時のIGBTにおいてモニターされる量は、動作電流(エミッタ・コレクタ間に流れる電流)と、温度である。ここで、動作電流と温度は、共に動作電流の一部を分岐させた検出電流を用いて測定される。
(第1の実施の形態)
第1の実施の形態に係る半導体装置においては、スイッチング素子となるIGBTのエミッタ電流経路が3分岐され、そのうちの一つの経路が直接エミッタ端子に、他の2つの経路がそれぞれ異なるセンス素子(第1センス素子、第2センス素子)を介してエミッタ端子に接続される。この2つのセンス素子に第1検出電流、第2検出電流がそれぞれ流れることによって生ずる電圧が測定され、これによってIGBTの動作電流と温度が測定される。
図1は、この半導体装置1の構成を示す回路図である。ここで用いられるスイッチング素子は、IGBT10である。IGBT10は、主にシリコンで構成された半導体チップ(スイッチング素子チップ)中に形成されている。このIGBT10においては、エミッタ(E)側の出力が内部で3分岐されており、便宜上IGBT10は図1に示されるように記載されている。この具体的構造については後述する。ただし、このIGBT10の動作は通常知られるIGBTと同様である。
このIGBT10のスイッチング動作は、そのゲート(G)電圧Vgで定まり、電圧VBB−Vで駆動される負荷100がコレクタ(C)側に接続される。VはIGBT10のコレクタ電圧であり、IGBT10がオンの状態とされVが低下した場合に、負荷100に電流が流れる。すなわち、このIGBT10は、負荷100のスイッチング動作をするために用いられる。
IGBT10のエミッタ電極は3分割され、一つはエミッタ端子(E)に直接接続される。他の2つは、それぞれ第1センス素子(センス素子)21、抵抗体23の一端に接続され、第1センス素子21、抵抗体23の他端がエミッタ端子(E)に接続される。第1センス素子21には、エミッタ端子側で動作電流ICEから分岐された第1検出電流が流れ、この際に第1センス素子21の両端に生じた電圧が出力電圧VS1して端子Mで検出される。
一方、抵抗体23の一端には端子Mが設けられ、端子Mは、第2センス素子(センス素子)22の一端に接続される。第2センス素子22の他端は、エミッタ端子(E)に接続される。このため、端子Mの電圧は、抵抗体23の両端の電圧及び第2センス素子22の両端の電圧となる。ここで、抵抗体23の抵抗値をR、第2センス素子22の抵抗値をRとすると、R>>Rとなるように設定すると、抵抗体23側に分岐された動作電流は、抵抗体23を流れず、主に第2センス素子22側を流れる。このため、実際には抵抗体23の有無に関わらず、抵抗体23側に分岐された電流(第2検出電流)の大部分は第2センス素子22を流れ、端子Mで第2センス素子22の出力電圧VS2が検出される。第2検出電流も、第1検出電流と同様に、動作電流ICEから分岐された電流となる。第1センス素子21の出力電圧VS1(第1センス素子21の一端の電位)、第2センス素子22の出力電圧VS2(第2センス素子22の一端の電位)は、端子M、Mを経てそれぞれVS1検出回路31、VS2検出回路32で検出される。VS1、VS2は、それぞれ第1検出電流、第2検出電流に比例し、各検出電流は、共に動作電流ICEに比例する。なお、IGBT10のコレクタ・エミッタ間には、回生ダイオードFWDが接続されている。
ここで、第1センス素子21は、IGBT10が形成されたスイッチング素子チップに形成された抵抗素子である。一方、第2センス素子22は、スイッチング素子チップと別体で離れて設けられた抵抗素子である。一般に、抵抗値には温度依存性があるために、第1センス素子21の抵抗値R、第2センス素子22の抵抗値Rは、共に各々の温度に依存して単調に変化する。ただし、ここでは、R>>Rとされる。ここで、第1センス素子21はIGBT10中に形成されるために、RはIGBT10の温度Tの関数となる。一方、第2センス素子22の温度はIGBT100の温度Tとは異なる。特に、第2センス素子22を、IGBT10の発熱の影響が無視できる程度にIGBT10から離間させれば、その温度変化はIGBT10の温度Tの変化と比べると無視できる程度となる。すなわち、第1センス素子21の抵抗値Rには明確な温度依存性があるのに対して、第2センス素子22の抵抗値Rは一定とみなすことができる。あるいは、IGBT10の過熱の際の第2センス素子22の抵抗値Rの変化は、第1センス素子21の抵抗値Rの変化よりも小さい。
このため、VS1は温度Tとコレクタ電流ICEの関数(VS1(T、ICE))となる。実測されたVS1の値のみからTとICEを共に推定することは一般的には不可能であるが、ICEが既知であれば、Tを算出することができる。一方、VS2はICEのみの関数(VS2(ICE))となる。VS2とICEの関係は、第2センス素子22の抵抗値R等に応じて、予め認識することができる。このため、実測されたVS2からICEを算出することができる。VS2から算出されたICEを考慮すれば、VS1をTのみの関数とすることができるために、VS1の実測値からTを算出することができる。すなわち、VS1とVS2を共に用いることにより、動作電流ICEとIGBT10の温度Tを共に算出することができる。図1の構成において、VS1検出回路31、VS2検出回路32では、所定の時間内におけるVS1、VS2のピーク値を認識し、これらの値をICEとTの算出に用いることもできる。また、特にVS1検出回路31においては、VS2とVS1との演算処理(例えば差分の算出)を行うことによって、Tの算出を容易に行うこともできる。また、VS1検出回路31から、温度Tに対応する電圧出力を外部に対して行うこともできる。
ドライブ回路(制御回路)33は、通常は端子INからの入力に応じてVgを制御し、IGBT10のオン・オフを制御する。ただし、ドライブ回路33は、VS2検出回路32の出力から動作電流ICEを、VS1検出回路31の出力から温度Tを認識し、ICEやTが所定の値を超えた、あるいは越えると予測された場合において、端子INの入力に関わらずVgを制御し、IGBT10を強制的に遮断する制御をすることができる。このため、図1の構成においては、動作電流ICEに基づく保護動作(過電流保護動作)と温度Tに基づく保護動作(過熱保護動作)を適切に行うことができる。
ドライブ回路33、VS1検出回路31、VS2検出回路32は、スイッチング素子チップとは別体の半導体チップ(制御回路チップ)で構成される。第2センス素子22は、制御回路チップにおいて、スイッチング素子チップの温度の上昇の影響を受けない箇所に抵抗素子として設置される。あるいは、第2センス素子22として、半導体モジュールの外部に設けられた抵抗素子を接続して用いることもできる。回生ダイオードFWDは、これらのスイッチング素子チップ、制御回路チップとは別の半導体チップ(ダイオードチップ)で構成してもよいが、これも半導体モジュールの内部には設けず、外部から接続される構成としてもよい。
次に、図1におけるIGBT10の具体的構造、特にエミッタ電流経路の分岐構造について説明する。図2(a)は通常知られるプレーナ型IGBTの単位構造を示す断面図、図2(b)は対応する回路図記号、図2(c)はその等価回路である。図3は、IGBT10の上面図であり、図2(a)の断面図は、図3におけるA−A断面に相当し、このIGBT10における単位構造の断面構造を示している。この単位構造においては、コレクタ層となるp層51の上に、ドリフト層となるn層52が形成されている。このn層52の表面側において、選択的不純物拡散あるいはイオン注入によって、p層(エミッタ層)53が局所的に形成されている。更に、p層53中にイオン注入によってMOSFETのソース領域に対応するn層54が局所的に形成されている。酸化膜(ゲート絶縁膜)55を介して表面に形成されたゲート電極56は、表面においてn層52、p層53、n層54を覆うように形成されている。
また、表面側において、エミッタ電極57が、n層52との間に層間絶縁膜58を介して形成されることによって、n層52と接さずp層53、n層54と接するように形成されている。裏面側においては、p層51の全面にコレクタ電極59が形成されている。この構造においては、オン時に電子は実線矢印に示されるように流れ、正孔は破線矢印に示されるように流れる。
ゲート電極56は、図2(a)における紙面と垂直な方向に延伸して形成され、p層53、n層54は、ゲート電極56の左右両側にゲート電極56と同じ方向に並行に延伸して形成されている。実際の構造においては、大電流をエミッタ電極57・コレクタ電極59間に流すために、図3に示されるように、図2(a)に示された単位構造が左右方向に多数並列に形成されている。図3において多数が並列に形成されたゲート電極56は、ゲート接続電極60によって並列に接続され、IGBT10は、共通のゲート接続電極60に印加された電圧Vgに従ってオン・オフ動作をする。
このため、図1に示されるようにエミッタ電流経路を分岐するためには、図3において左右方向に多数配列された単位構造に応じて、エミッタ電極57を、エミッタ第1電極571、エミッタ第2電極572、エミッタ第3電極573に分割すればよい。例えば、エミッタ第2電極572に第1センス素子21を、エミッタ第3電極573に第2センス素子22を接続することによって、図1の構成を実現することができる。図3は、プレーナ型のIGBTの構造を示しているが、トレンチ型のIGBTにおいても、同様にエミッタ電極を分割することができる。
また、第1センス素子21としては、図2(a)における拡散層であるp層(エミッタ層)53を用いた拡散抵抗(寄生抵抗)を用いることができる。この場合には、実質的には、p層53の平面形状は通常のIGBTと同様とし、エミッタ第2電極572の形状を工夫することによって、p層53を用いた拡散抵抗を形成することができる。このような拡散抵抗においては、例えば温度が25℃から150℃に上昇した場合に、抵抗値が1.5倍程度に上昇する。このため、第1検出電流あるいはICEが既知であれば、VS1より、温度Tを算出することができる。また、p層53はIGBTの一部となっているため、ここで測定される温度は、IGBT10(スイッチング素子チップ)自身の温度である。このため、上記の構成においては、IGBT10の温度Tを正確に測定することができ、これを用いてドライブ回路33は、IGBT10を適正に制御することができる。
あるいは、エミッタ電極57を小さく分割して形成されたエミッタ第2電極572、エミッタ第3電極573に接続された半導体層の面積は小さくなるため、この半導体層に起因した寄生抵抗の値は、エミッタ第1電極571に接続された寄生抵抗よりも大きくなる。この寄生抵抗を第1センス素子21、抵抗体23として使用することができる。この場合には、R、R>>Rとすることは容易である。また、この場合、RにもRと同様の温度依存性があるが、図1の回路構成においては、R>>Rである限り、端子Mの電位は常に第2センス素子22の出力電圧VS2となるため、上記の動作を行うことができる。また、エミッタ第3電極573に寄生抵抗が形成されない(R〜∞)構造としてもよい。
上記の構成において、IGBT10の構成要素自身を用いてIGBT10の温度を測定するという点は、特許文献1に記載の技術と同様である。しかしながら、特許文献1に記載の技術においては、オン直後の逆回復電流が流れる短時間の間の温度が測定されたのに対し、上記の構成においては、オン時(ICEが流れている間)の任意の時点での温度を計測することができる。このため、IGBT10に対する過熱保護動作をより適正に行うことができる。
また、特許文献1に記載の技術においては、パワーMOSFETにおける逆回復電流を計測しており、IGBTの場合に同じ技術を適用することは困難である。この点について以下に説明する。図4は、通常知られるプレーナ型のパワーMOSFETの断面図(a)、等価回路(b)を示す。図4(a)(b)は、IGBTにおけるそれぞれ図2(a)(c)に対応する。図4(a)に示されるように、パワーMOSFETは、コレクタ領域となるp層51がない以外は、IGBT10(図2(a))と同様の構造をもち、表面側の電極がソース電極61、裏面側の電極がドレイン電極62となっている。図4(a)は、パワーMOSFETの単位構造の断面を示しており、実際には図3と同様に、この構造は多数配列されて形成されている。
パワーMOSFETの等価回路(図4(b))においては、n層52とp層53間のpn接合が、寄生ダイオードとして機能する。この寄生ダイオードはパワーMOSFETのオン時に逆バイアスとなるために、特許文献1に記載の技術においては、この寄生ダイオードの逆回復電流を測定することによって、温度を測定する。なお、この寄生ダイオードは、パワーMOSFETに対しては、図1の回路における回生ダイオードFWDと同様に機能する。
これに対して、図2(c)に示されるように、IGBTの等価回路は、パワーMOSFETのドレインとソース間にpnp型のバイポーラトランジスタが接続された形態となる。このため、等価回路において部分的には図4(b)と同様に寄生ダイオードが形成されているものの、この寄生ダイオード自身の逆方向電流を測定することが困難である、あるいは、パワーMOSFETには実質的には寄生ダイオードは形成されていない。なお、このように寄生ダイオードが形成されないために、図1の回路においては回生ダイオードFWDがコレクタ・エミッタ間に接続されている。このため、寄生ダイオードを用いる特許文献1に記載の技術をIGBTに適用することは困難である。これに対して、上記の通り、本発明の実施の形態に係る技術はIGBTに適用できる。
一方、パワーMOSFETにおいても、図3(IGBT10)と同様に、図4(a)に示される単位構造が多数配列され、各電極が並列に接続されて使用される。このため、IGBT10においてエミッタ電極57を分割してコレクタ電流ICEを分岐させたのと同様に、ソース電極61を同様に分割してドレイン電流を分岐させることができる。すなわち、図1の構成を、パワーMOSFETに適用できることも明らかである。この場合において、第1センス素子を同様に形成できること、パワーMOSFETのオン時の任意の時点での温度を測定できることも明らかである。
図5は、図1の構成の半導体装置1(半導体モジュール)の構造の一例を示す断面図である。この構造においては、分離した2つのリードフレーム(第1のリードフレーム)71、リードフレーム(第2のリードフレーム)72と、樹脂材料で構成されたモールド層73を用いて、使用される半導体チップが実装される。図5におけるリードフレーム71の左端、リードフレーム72の右端はモールド層73から突出し、この半導体モジュールにおけるリード端子とされる。なお、実際には左右において図5における紙面と垂直方向に多数のリード端子が配列され、図1の回路における入出力のために用いられる複数の端子とされる。
図1におけるIGBT10が形成されたスイッチング素子チップ81、回生ダイオードFWDが形成されたダイオードチップ82は左側のリードフレーム71に搭載される。前記の通り、スイッチング素子チップ81においては、IGBT10の構成要素の一部として第1センス素子21も形成されている。スイッチング素子チップ81、ダイオードチップ82には大電流が流されるため、これらのチップの放熱が効率的に行われることが必要である。このため、リードフレーム71の裏面には放熱板74が接合され、この放熱板74がモールド層73の裏面側で露出する。モールド層73を構成する樹脂材料の熱伝導率は低いが、この構成により、スイッチング素子チップ81、ダイオードチップ82からの放熱を効率的に行うことができる。
一方、図1におけるVS1検出回路31、VS2検出回路32、ドライブ回路33、第2センス素子22が形成された制御回路チップ83は、右側のリードフレーム72に搭載されている。スイッチング素子チップ81、ダイオードチップ82、リードフレーム71の間、スイッチング素子チップ81と制御回路チップ83の間、制御回路チップ83とリードフレーム72の間等は、図1の回路が構成されるように、それぞれボンディングワイヤ75で接続されている。このため、スイッチング素子チップ81、ダイオードチップ82、制御回路チップ83の上面には、ボンディングワイヤを接続するためのボンディングパッドが適宜形成されている。
前記の通り、第2センス素子22はIGBT10の発熱が及ばない箇所に設けることが好ましい。また、VS1検出回路31、VS2検出回路32、ドライブ回路33の動作を適正に行わせるためには、これらの回路が形成された制御回路チップ83が高温となることを抑制することが好ましい。このため、上記の構成においては、熱伝導率の低いモールド層73中において制御回路チップ83をスイッチング素子チップ81、ダイオードチップ82から離間させ、かつこれらを異なるリードフレームに搭載している。この際、細いボンディングワイヤ75による熱伝導は、無視することができる。
半導体モジュールの内部構造を図5に示されるようにすることによって、図1の回路構成を実現し、これを適正に動作させることができる。スイッチング素子チップから制御回路チップまでの熱伝導を小さくできる限りにおいて、他の構造を用いることもできる。また、前記の通り、第2センス素子22は、図5の構成の外部に接続してもよい。
(第2の実施の形態)
第2の実施の形態に係る半導体装置においても、IGBTの温度を同様に正確にモニターすることができる。ただし、このための回路構成が第1の実施の形態とは異なる。図6は、この半導体装置2の構成を示す図である。第1の実施の形態とは異なり、ここで用いられるIGBT11のエミッタ電極は2つに分岐される。この分岐の一方はエミッタ端子(E)に直接接続され、他方は第1センス素子21の一端に接続される。また、分岐の他方には第1センス素子21の一端が接続され、第1センス素子21の他端はエミッタ端子(E)に接続される。このIGBT11においては、分岐の他方から1系統のみの検出電流が出力される。また、第1センス素子21の一端は端子Mと接続され、端子Mには、スイッチ34の一端が接続される。スイッチ34の他端はVS2検出回路32に接続される。
また、前記と同様に、R>>Rとされる。このため、スイッチ34がオフの場合(図6に示された状態)においては、端子Mの電圧(モニター電圧)Vは、第1センス素子21の出力電圧であるVS1となる。一方、スイッチ34がオンの場合においては、端子Mの電圧Vは実質的には第2センス素子22の出力電圧であるVS2となる。なお、スイッチ34としては、実際にはMOSFET等の電子式のスイッチング素子が用いられ、そのオン・オフはパルス信号によって制御される。このパルス信号をVS1検出回路31、VS2検出回路32にも入力させることによって、スイッチ34がオフの場合にはVS1検出回路31を有効、オンの場合にはVS2検出回路32を有効とするような制御を行うことによって、第1の実施の形態と同様に、VS1(T、ICE)、VS2(ICE)を検出することができる。これによって、第1の実施の形態と同様に、ICE、Tを算出することができる。算出されたICE、Tに基づいて、過電流保護動作、過熱保護動作を同様に行うことができる。
この場合においては、スイッチ34を用いることにより、VS1、VS2をそれぞれ異なる時間において検出することができる。図7は、この場合における端子Mの電圧Vの時間経過の一例を示す図である。この例においては、初めにスイッチ34がオフとされた期間P(VS1検出期間)が設けられ、その後でスイッチ34がオンとされた期間P(VS2検出期間)が設けられる。この構成においては、期間Pの終了後には、ICE、Tが算出できる。期間P、Pの設定は任意であり、P、Pの順に行われる設定とすることもでき、P、Pを短い周期で繰り返す設定とすることもできる。すなわち、スイッチ34を予め定められたタイミングで操作することによって、適宜P、Pを設定することができる。この制御は、制御回路33によって行うこともでき、半導体装置2の外部から行うこともできる。いずれの場合においても、ICE、Tが算出できることは明らかである。また、この制御はIGBT11のオン時の任意の時点で行うことができることも明らかである。
第1の実施の形態と同様に、IGBT11は、スイッチング素子チップに形成される。この際、図5の構成と同様に、端子Mと接続されたボンディングパッドがスイッチング素子チップに形成され、このボンディングパッドと制御回路チップ側のボンディングパッドとが、図6の回路を形成するようにボンディングワイヤで接続される。この際、ボンディングパッドはこれらのチップ上において大きな面積を占めるために、チップの面積を小さくして製造コストを低下させるためには、ボンディングパッドの数が少ないことが好ましい。この場合において、図6の構成においては、IGBT11に関して取り出される端子は、通常の動作に最低限必要なゲート(G)、コレクタ(C)、エミッタ(E)端子に加え、モニター用に用いられる端子Mのみとなる。このため、IGBT11が形成されたスイッチング素子チップにおいて使用されるボンディングパッドの数を少なくし、チップ面積を小さくすることができる。
これに対して、特許文献1に記載の技術においては、温度検出と電流検出を同時に行うためには、各々に必要となるボンディングパッドを独立に設ける必要がある。この数は、通常は各々で2つずつとなるために、ボンディングパッドの占める面積が大きくなり、チップサイズを小さくすることが困難である。すなわち、第2の実施の形態においては、単一の端子Mを用いてコレクタ電流ICEと温度Tを共に測定することができるため、IGBT11が形成されたスイッチング素子チップのチップサイズを小さくすることができる。これに対応して、制御回路チップにおけるボンディングパッドの数を減らすことができることも明らかである。
すなわち、第2の実施の形態に係る半導体装置2においては、スイッチング素子の動作電流及び温度を共に正確に検出できることに加え、ボンディングパッドの数を少なくし、使用する半導体チップのサイズを小さくすることができる。これに伴って、使用するボンディングワイヤの本数を減らすことができるため、ボンディングワイヤの接続に起因する信頼性の低下も抑制することができる。
また、IGBT11において、動作電流から1系統のみの検出電流が分岐されるため、IGBT11の動作電流ICEに対する検出電流の割合を小さくすることができる。このため、センス素子に検出電流を流すことによって生じる各種の損失を低減することができる。
なお、上記の構成以外においても、2種類のセンス素子に検出電流を流し、各々の出力電圧を測定できる限りにおいて、各種の回路構成が可能である。また、第1センス素子として、スイッチング素子チップ内においてスイッチング素子と共に形成され、出力電圧に温度依存性をもつものであれば、拡散抵抗以外の素子を用いることもできる。第2センス素子は、第1センス素子とは逆に、その出力電圧がスイッチング素子の温度上昇の影響を受けにくい特性をもつ、あるいはその温度が一定であるとみなされる箇所に設置されたものをであれば、任意の素子を用いることができる。これらのセンス素子の種類等に応じ、全体の構成、例えば図5に示された半導体モジュールの構造も、適宜設定が可能である。
1、2 半導体装置
10、11 IGBT(絶縁ゲートバイポーラトランジスタ)
21 第1センス素子
22 第2センス素子
23 抵抗体
31 VS1検出回路
32 VS2検出回路
33 ドライブ回路(制御回路)
34 スイッチ
51 p層(コレクタ層)
52 n
53 p
54 n
55 酸化膜(ゲート絶縁膜)
56 ゲート電極
57 エミッタ電極
58 層間絶縁膜
59 コレクタ電極
60 ゲート接続電極
61 ソース電極
62 ドレイン電極
71 リードフレーム(第1のリードフレーム)
72 リードフレーム(第2のリードフレーム)
73 モールド層
74 放熱板
75 ボンディングワイヤ
81 スイッチング素子チップ
82 ダイオードチップ
83 制御回路チップ
100 負荷

Claims (9)

  1. スイッチング素子が形成されたスイッチング素子チップと、前記スイッチング素子が過熱した際に前記スイッチング素子を遮断する過熱保護動作を行う制御回路が形成され前記スイッチング素子チップとは別体とされた制御回路チップと、を具備する半導体装置であって、
    前記スイッチング素子チップにおいて、前記スイッチング素子の動作電流から分岐された検出電流が出力され、
    前記スイッチング素子チップに設けられ前記検出電流が流された際の出力電圧が検出される構成とされた第1センス素子と、
    前記スイッチング素子チップの外部に設けられ前記検出電流が流された際の出力電圧が検出される構成とされた第2センス素子と、
    を具備し、
    前記スイッチング素子の過熱の際の前記第2センス素子の抵抗値の変化は、前記スイッチング素子の過熱の際の前記第1センス素子の抵抗値の変化よりも小さくされ、
    前記制御回路は、前記第2センス素子の出力電圧より前記動作電流を検出し、かつ検出された前記動作電流と前記第1センス素子の出力電圧とから前記スイッチング素子の温度を検出し、検出された前記動作電流、検出された前記温度のうちの少なくとも一方に基づいて前記過熱保護動作を行うことを特徴とする半導体装置。
  2. 前記第2センス素子は、前記制御回路チップ中に形成された抵抗素子であることを特徴とする請求項に記載の半導体装置。
  3. 前記制御回路は、前記動作電流が予め設定された値を超えた場合に前記スイッチング素子を遮断する過電流保護動作を行うことを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記第1センス素子は、前記スイッチング素子チップ中において前記スイッチング素子を構成する拡散層を用いて形成されたことを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
  5. 前記スイッチング素子は、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor)であることを特徴とする請求項1から請求項までのいずれか1項に記載の半導体装置。
  6. 第1のリードフレームに搭載された前記スイッチング素子チップと、前記第1のリードフレームと別体とされた第2のリードフレームに搭載された前記制御回路チップと、が離間してモールド層中に封止された構成を具備することを特徴とする請求項1から請求項までのいずれか1項に記載の半導体装置。
  7. 前記スイッチング素子チップにおいて、前記動作電流から、第1検出電流及び第2検出電流がそれぞれ分岐して出力され、
    前記第1センス素子に前記第1検出電流が流され、前記第2センス素子に前記第2検出電流が流される構成とされたことを特徴とする請求項1から請求項までのいずれか1項に記載の半導体装置。
  8. 前記スイッチング素子チップにおいて、前記動作電流から、1系統の前記検出電流が分岐して出力され、
    前記検出電流による第1センス素子の出力電圧、前記検出電流による前記第2センス素子の出力電圧のうちの一方がスイッチによって選択されて検出される構成とされたことを特徴とする請求項1から請求項までのいずれか1項に記載の半導体装置。
  9. 請求項に記載の半導体装置の制御方法であって、
    予め定められたタイミングで前記スイッチを操作し、前記第1センス素子の出力電圧を検出する期間と、前記第2センス素子の出力電圧を検出する期間を設けることを特徴とする半導体装置の制御方法。
JP2013122820A 2013-06-11 2013-06-11 半導体装置及びその制御方法 Active JP6171599B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013122820A JP6171599B2 (ja) 2013-06-11 2013-06-11 半導体装置及びその制御方法
CN201410240733.2A CN104242882A (zh) 2013-06-11 2014-05-30 半导体装置及其控制方法
US14/297,670 US9742389B2 (en) 2013-06-11 2014-06-06 Semiconductor device and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013122820A JP6171599B2 (ja) 2013-06-11 2013-06-11 半導体装置及びその制御方法

Publications (2)

Publication Number Publication Date
JP2014241672A JP2014241672A (ja) 2014-12-25
JP6171599B2 true JP6171599B2 (ja) 2017-08-02

Family

ID=52005287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013122820A Active JP6171599B2 (ja) 2013-06-11 2013-06-11 半導体装置及びその制御方法

Country Status (3)

Country Link
US (1) US9742389B2 (ja)
JP (1) JP6171599B2 (ja)
CN (1) CN104242882A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6171599B2 (ja) * 2013-06-11 2017-08-02 サンケン電気株式会社 半導体装置及びその制御方法
US9829387B2 (en) * 2014-10-28 2017-11-28 Infineon Technologies Austria Ag System and method for temperature sensing
CN104749425A (zh) * 2015-04-02 2015-07-01 佛山市柏克新能科技股份有限公司 过流快速检测电路
JP6623556B2 (ja) * 2015-05-27 2019-12-25 株式会社デンソー 半導体装置
US9912225B2 (en) * 2015-10-30 2018-03-06 Faraday & Future Inc. Method and system for overcurrent protection for insulated-gate bipolar transistor (IGBT) modules
DE102015223470A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Halbleiterbauelement mit einem Substrat und einem ersten Temperaturmesselement sowie Verfahren zum Bestimmen eines durch ein Halbleiterbauelement fließenden Stromes sowie Steuergerät für ein Fahrzeug
DE102016116400A1 (de) 2016-09-01 2018-03-01 Eaton Industries (Austria) Gmbh Schutzschaltgerät
GB2563686A (en) * 2017-06-23 2018-12-26 Nidec Control Techniques Ltd Method and apparatus for monitoring a semiconductor switch
JP6827401B2 (ja) * 2017-10-25 2021-02-10 三菱電機株式会社 パワー半導体モジュールの製造方法およびパワー半導体モジュール
JP6820825B2 (ja) * 2017-11-09 2021-01-27 三菱電機株式会社 半導体装置及びその駆動方法
JP6758538B2 (ja) * 2018-05-23 2020-09-23 三菱電機株式会社 電力用半導体素子の保護回路およびパワーモジュール
JP2020123929A (ja) * 2019-01-31 2020-08-13 トヨタ自動車株式会社 スイッチング回路
JP7343333B2 (ja) 2019-08-27 2023-09-12 日立Astemo株式会社 電力変換装置
JP7467918B2 (ja) 2020-01-09 2024-04-16 富士電機株式会社 半導体装置
JP7462474B2 (ja) * 2020-05-25 2024-04-05 日立Astemo株式会社 電力変換装置
JP7472663B2 (ja) * 2020-06-05 2024-04-23 富士電機株式会社 電力変換装置
WO2023248335A1 (ja) * 2022-06-21 2023-12-28 三菱電機株式会社 半導体装置及び電力変換装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893158A (en) * 1987-06-22 1990-01-09 Nissan Motor Co., Ltd. MOSFET device
JPH07113861B2 (ja) * 1988-01-29 1995-12-06 株式会社日立製作所 半導体素子の状態検出及び保護回路とそれを用いたインバータ回路
JP2519304B2 (ja) * 1988-09-02 1996-07-31 株式会社日立製作所 半導体装置及びその回路
US5128823A (en) * 1989-06-14 1992-07-07 Nippondenso Co., Ltd. Power semiconductor apparatus
JP3377803B2 (ja) * 1991-07-08 2003-02-17 テキサス インスツルメンツ インコーポレイテツド 温度依存限流回路および限流方法
JP3193827B2 (ja) * 1994-04-28 2001-07-30 三菱電機株式会社 半導体パワーモジュールおよび電力変換装置
JPH09102505A (ja) * 1995-10-02 1997-04-15 Toshiba Corp 半導体装置
JP4093678B2 (ja) * 1999-05-11 2008-06-04 三菱電機株式会社 電動機制御装置
US6351803B2 (en) * 1999-10-01 2002-02-26 Hitachi Ltd. Mechanism for power efficient processing in a pipeline processor
US7310213B2 (en) * 2003-09-26 2007-12-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device provided with overheat protection circuit and electronic circuit using the same
EP1783909B1 (en) * 2005-11-04 2008-05-07 Infineon Technologies AG Circuit arrangement with at least two semiconductor switches and a central overvoltage protection
JP4177392B2 (ja) * 2006-06-08 2008-11-05 三菱電機株式会社 半導体電力変換装置
US20080043393A1 (en) * 2006-08-18 2008-02-21 Honeywell International Inc. Power switching device
JP4924086B2 (ja) * 2007-02-21 2012-04-25 三菱電機株式会社 半導体装置
JP5404432B2 (ja) * 2010-01-05 2014-01-29 三菱電機株式会社 半導体装置およびそれを用いた駆動回路
JP5200037B2 (ja) * 2010-01-21 2013-05-15 三菱電機株式会社 パワーモジュール
JP5499792B2 (ja) * 2010-03-12 2014-05-21 オムロン株式会社 センサ用出力集積回路およびセンサ装置
DE112011102926B4 (de) 2010-09-03 2018-10-11 Mitsubishi Electric Corp. Halbleiterbauteil
US8848330B2 (en) * 2011-07-29 2014-09-30 Infineon Technologies Austria Ag Circuit with a temperature protected electronic switch
EP2746890B1 (en) * 2012-12-19 2017-09-27 Nxp B.V. Current monitoring circuits and methods
EP2747285A1 (en) * 2012-12-19 2014-06-25 Nxp B.V. Current monitoring circuits and methods and transistor arrangement
JP6171599B2 (ja) * 2013-06-11 2017-08-02 サンケン電気株式会社 半導体装置及びその制御方法

Also Published As

Publication number Publication date
US9742389B2 (en) 2017-08-22
CN104242882A (zh) 2014-12-24
JP2014241672A (ja) 2014-12-25
US20140362490A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
JP6171599B2 (ja) 半導体装置及びその制御方法
JP5921055B2 (ja) 半導体装置
JP2008533734A (ja) 温度感知機能を有するmosfet
JP6238860B2 (ja) 電力用スイッチングデバイス駆動回路
JP5125106B2 (ja) 半導体装置
JP6493565B2 (ja) 半導体装置
US20180294250A1 (en) Semiconductor chip and semiconductor module including the same
CN105186837A (zh) 半导体装置
JP7099115B2 (ja) 半導体装置
JP3482948B2 (ja) 半導体装置
JP6384406B2 (ja) 半導体装置
TWI659611B (zh) 半導體裝置
JP2016012670A (ja) 半導体モジュール
US7875928B2 (en) Component arrangement having an evaluation circuit for detecting wear on connections
JP2010258233A (ja) 半導体装置
JP2013201357A (ja) 炭化珪素半導体装置とその製造方法
JP5710995B2 (ja) 半導体装置
JP2019186239A (ja) 半導体装置
JP2008147683A (ja) 半導体装置
KR101465042B1 (ko) 반도체장치 및 그 시험방법
JP6824271B2 (ja) 第1温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法
JP2010199149A (ja) 半導体装置
JP2007095848A (ja) 半導体装置
JP2013105932A (ja) 半導体装置
JP2002222953A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170619

R150 Certificate of patent or registration of utility model

Ref document number: 6171599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250