JP2013201357A - 炭化珪素半導体装置とその製造方法 - Google Patents
炭化珪素半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2013201357A JP2013201357A JP2012069768A JP2012069768A JP2013201357A JP 2013201357 A JP2013201357 A JP 2013201357A JP 2012069768 A JP2012069768 A JP 2012069768A JP 2012069768 A JP2012069768 A JP 2012069768A JP 2013201357 A JP2013201357 A JP 2013201357A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- silicon carbide
- type polycrystalline
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】本発明は、検出電流を確保する温度モニタ素子を備えた炭化珪素半導体装置とその製造方法の提供を目的とする。
【解決手段】本発明の炭化珪素半導体装置は、炭化珪素エピタキシャル基板3に形成されたMOSFET部4と、炭化珪素エピタキシャル基板3上に分離絶縁膜6を介して形成された温度モニタ素子5を備える。温度モニタ素子5は、分離絶縁膜6上に形成されたn型多結晶シリコン層12と、これに隣接して分離絶縁膜6上に形成されたp型多結晶シリコン層14と、n型多結晶シリコン層12に隣接して分離絶縁膜6上に形成され、n型多結晶シリコン層12と対になってp型多結晶シリコン層14を挟みバイポーラトランジスタを形成するn型多結晶シリコン層13と、p型多結晶シリコン層14及びn型多結晶シリコン層13と電気的に接触するアノード電極18と、n型多結晶シリコン層13と電気的に接触する第2の電極19とを備える。
【選択図】図1
【解決手段】本発明の炭化珪素半導体装置は、炭化珪素エピタキシャル基板3に形成されたMOSFET部4と、炭化珪素エピタキシャル基板3上に分離絶縁膜6を介して形成された温度モニタ素子5を備える。温度モニタ素子5は、分離絶縁膜6上に形成されたn型多結晶シリコン層12と、これに隣接して分離絶縁膜6上に形成されたp型多結晶シリコン層14と、n型多結晶シリコン層12に隣接して分離絶縁膜6上に形成され、n型多結晶シリコン層12と対になってp型多結晶シリコン層14を挟みバイポーラトランジスタを形成するn型多結晶シリコン層13と、p型多結晶シリコン層14及びn型多結晶シリコン層13と電気的に接触するアノード電極18と、n型多結晶シリコン層13と電気的に接触する第2の電極19とを備える。
【選択図】図1
Description
この発明は、パワーデバイスの過熱を防止するための温度センス素子を備えた炭化珪素半導体装置に関する。
パワーエレクトロニクス機器において、電気モータ等の負荷を駆動するための電力供給を実行・停止するためのスイッチング素子として、シリコンIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が用いられている。近年では、1kV前後からそれ以上の高圧領域では炭化珪素MOSFETの適用も検討されている。いずれも、絶縁ゲート型半導体装置がスイッチング素子として用いられる。
負荷が短絡状態となるなどの理由でスイッチング素子に過電流が流れると、スイッチング素子が破壊されるおそれがある。そのため、電流センス素子によって過電流を検出し、スイッチング素子をオフすることで素子破壊を防ぐことが従来から行われている。また、スイッチング素子は定格温度、つまりスイッチング素子が正常に動作することを保証する最高温度が定められており、素子を保護するために定格温度以上では駆動を停止する必要がある。
そのため、例えば特許文献1では、素子近傍の半導体基板表面にpn接合ダイオード素子を配置し、ダイオード素子の順方向電圧降下を測定することで素子温度を検出している。ダイオード素子を構成する多結晶シリコンをレーザアニールによる局所的な再結晶化によって単結晶化しているので、結晶粒界による順位の影響を受けて出力が不安定になることを防ぐ効果がある。
また特許文献2では、シリコン基板内部に作成した縦型バイポーラトランジスタにおけるpn接合の順方向電圧降下を測定することで、素子温度を検出することが可能な半導体装置を開示している。
上記の従来例は、いずれもpn接合ダイオードを用いて温度を検出している。この場合、温度モニタ素子に100μA程度の電流を流し、そのときの順方向電圧降下が温度依存性を有することを利用して温度を検出する。
温度モニタ素子を半導体基板上に形成すると、配線を引き出すために蒸着などの方法によって金属を半導体基板上に形成する必要がある。その場合、選択する金属によっては金属−シリコン間のコンタクト抵抗が大きくなり、pn接合に流れる電流を制限してしまうという問題がある。また、コンタクト抵抗のばらつきにより検出誤差が発生するという問題もある。
特に炭化珪素デバイスでは、格子定数の違いから適用する金属に制限がある。そのため、一般的にバリアメタルとして使用されるTiやNiなどp型層とのコンタクト抵抗が高い金属を電極に採用すると、十分な検出電流を確保できなくなってしまう。炭化珪素デバイスでは、特性の変動などを抑制するために、多結晶シリコン層に対してシリサイドを用いない電極構成を取ることがあるので、この場合に検出電流の確保はより困難になる。
本発明は上述の問題に鑑み、十分な検出電流を確保する温度モニタ素子を備えた炭化珪素半導体装置とその製造方法の提供を目的とする。
本発明の炭化珪素半導体装置は、炭化珪素基板と、炭化珪素基板に形成された炭化珪素半導体素子と、炭化珪素基板上に絶縁膜を介して形成された温度モニタ素子とを備え、温度モニタ素子は、絶縁膜上に形成された第1導電型の第1の多結晶シリコン層と、第1の多結晶シリコン層に隣接して絶縁膜上に形成された第2導電型の第2の多結晶シリコン層と、第2の多結晶シリコン層に隣接して絶縁膜上に形成され、第1の多結晶シリコン層と対になって第2の多結晶シリコン層を挟むことによりバイポーラトランジスタ構造を形成する第1導電型の第3の多結晶シリコン層と、第1の多結晶シリコン層及び第2の多結晶シリコン層と電気的に接触する第1の電極と、第3の多結晶シリコン層と電気的に接触する第2の電極とを備える。
また、本発明の炭化珪素半導体装置の製造方法は、(a)炭化珪素基板上に形成されたゲート多結晶シリコン層を備えた炭化珪素半導体素子を炭化珪素基板に形成する工程と、(b)工程(a)の後、炭化珪素基板上に絶縁膜をゲート多結晶シリコン層を覆って形成する工程と、(c)工程(b)の後、絶縁膜上に多結晶シリコン層を堆積する工程と、(d)多結晶シリコン層に選択的に第1導電型不純物と第2導電型不純物を注入し、第2導電型の第2の多結晶シリコン層と、これを挟む第1導電型の第1、第3の多結晶シリコン層を形成することによりバイポーラトランジスタ構造を形成する工程と、(e)第1の多結晶シリコン層及び第2の多結晶シリコン層と電気的に接触する第1の電極を形成する工程と、(f)第3の多結晶シリコン層と電気的に接触する第2の電極を形成する工程とを備える。
本発明の炭化珪素半導体装置では、ダイオード接続したバイポーラトランジスタにより温度モニタ素子を構成しているので、第1の多結晶シリコン層と第1の電極のコンタクト抵抗の影響を受けないバイポーラ電流により、検出電流を大きくすることが可能である。
また、本発明の炭化珪素半導体装置の製造方法は、(d)多結晶シリコン層に選択的に第1導電型不純物と第2導電型不純物を注入し、第2導電型の第2の多結晶シリコン層と、これを挟む第1導電型の第1、第3の多結晶シリコン層を形成することによりバイポーラトランジスタ構造を形成する工程と、(e)第1の多結晶シリコン層及び第2の多結晶シリコン層と電気的に接触する第1の電極を形成する工程と、(f)第3の多結晶シリコン層と電気的に接触する第2の電極を形成する工程とを備える。このようにしてダイオード接続したバイポーラトランジスタを形成し、これを温度モニタ素子とすることにより、第1の多結晶シリコン層と第1の電極のコンタクト抵抗の影響を受けないバイポーラ電流により、検出電流を大きくすることが可能である。
(実施の形態1)
<構成>
図1は、本発明の実施の形態1に係る炭化珪素半導体装置の断面図である。本明細書では第1導電型をn型とし、第2導電型をp型として説明するが、逆であっても良い。炭化珪素半導体装置は、n型の炭化珪素基板1と、炭化珪素基板1の第1主面上に形成されたn型の炭化珪素ドリフト層2からなる炭化珪素エピタキシャル基板3を備え、炭化珪素半導体素子であるMOSFET部4とMOSFET部4の温度を測定するための温度モニタ素子5を備えている。
<構成>
図1は、本発明の実施の形態1に係る炭化珪素半導体装置の断面図である。本明細書では第1導電型をn型とし、第2導電型をp型として説明するが、逆であっても良い。炭化珪素半導体装置は、n型の炭化珪素基板1と、炭化珪素基板1の第1主面上に形成されたn型の炭化珪素ドリフト層2からなる炭化珪素エピタキシャル基板3を備え、炭化珪素半導体素子であるMOSFET部4とMOSFET部4の温度を測定するための温度モニタ素子5を備えている。
炭化珪素ドリフト層2の表面側には、p型のベース領域7が選択的に形成されている。p型のベース領域7はp型不純物としてアルミニウム(Al)を含有している。MOSFET部4を構成するベース領域7には、表層部にn型のソース領域8が選択的に形成されている。ソース領域8はn型不純物として窒素(N)を含有し、ベース領域7より浅く形成されている。そして、ベース領域7の表層部のうちソース領域8と炭化珪素ドリフト層2で挟まれる領域がチャネル領域と規定され、当該チャネル領域を覆うようにゲート絶縁膜9が形成される。また、ゲート絶縁膜9上にはゲート多結晶シリコン層10が形成されている。ゲート多結晶シリコン層10はn型でもp型でもどちらでも構わない。
炭化珪素エピタキシャル基板3上には、MOSFET部4と電気的に分離するための分離絶縁膜6が形成される。図1では分離絶縁膜6とゲート絶縁膜9を分けて示しているが、これらは同一の材料で一体的に形成されていても良い。分離絶縁膜6上にはゲート多結晶シリコン層10と配線(図示せず)で電気的に接続されたゲート多結晶シリコン層11が形成されており、ゲート多結晶シリコン層11はゲート電極17と電気的に接触している。
さらに分離絶縁膜6上には、n型多結晶シリコン層12,13と、p型多結晶シリコン層14が形成されている。n型多結晶シリコン層12,13はリン(P)などを不純物として1×1019cm−3以上含有する。p型多結晶シリコン層14はn型多結晶シリコン層12,13に挟まれ、ボロン(B)などを不純物として1×1018〜1×1019cm−3程度含有する。p型多結晶シリコン層14の幅は不純物の拡散を考慮して0.2μm以上とし、バイポーラ電流を流す観点からn型多結晶シリコン層12,13より狭く1μm未満とする。こうして、n型多結晶シリコン層12,13とp型多結晶シリコン層14によりnpnバイポーラ構造が形成されている。
ゲート多結晶シリコン層10,11や上記のnpnバイポーラ構造は層間絶縁膜15により覆われる。但し、n型多結晶シリコン層12は層間絶縁膜15の開口部からアノード電極18と電気的に接触し、n型多結晶シリコン層13も同様にカソード電極19と電気的に接触する。なお、図1の断面図では表されていないが、p型多結晶シリコン層14もカソード電極19と電気的に接触する。また、ソース領域8とベース領域7上にはソース電極16が形成されている。
次に、温度モニタ素子5について詳細を説明する。図2に温度モニタ素子5の平面図を示している。図2に示すように、p型多結晶シリコン層14はn型多結晶シリコン層12の2辺と接するL字形状である。そして、当該L字形状の一方の腕部14aは幅0.2以上1μm未満であって、n型多結晶シリコン層13と接している。そして、L字形状の他方の腕部14b、すなわちp型多結晶シリコン層14のn型多結晶シリコン層12,13に挟まれない領域からn型多結晶シリコン層12にかけて、アノード電極18と接続するためのコンタクトホール20が形成される。p型多結晶シリコン層14の腕部14aは腕部14bに比べて幅が小さいので、腕部14aにコンタクトホール20を形成することは難しく、n型多結晶シリコン層13とショートしてしまうおそれがあるが、腕部14bからコンタクトホール20を形成することによりその問題は生じない。また、n型多結晶シリコン層13には、カソード電極19と接続するためのコンタクトホール20が形成される。
図3は、図2のA−A’断面模式図である。図3に示すように、炭化珪素エピタキシャル基板3上には堆積などによって絶縁膜6が形成されている。絶縁膜6上には、n型多結晶シリコン層12,13、n型多結晶シリコン層12,13に挟まれ、かつ1μm以下の幅を有するp型多結晶シリコン層14が形成されている。
<動作>
次に温度モニタ素子5の動作について説明する。図4に本発明の温度モニタ素子5の等価回路を示す。温度モニタ素子5は、図3に示すようにn型多結晶シリコン層12、p型多結晶シリコン層14、およびn型多結晶シリコン層13によってnpnバイポーラトランジスタ21を形成しており、npnバイポーラトランジスタ21のコレクタ22とベース23はアノード電極18に、エミッタ24はカソード電極19に対応する。ここで、p型多結晶シリコン層14とn型多結晶シリコン層12の間にはコンタクト抵抗25が存在する。
次に温度モニタ素子5の動作について説明する。図4に本発明の温度モニタ素子5の等価回路を示す。温度モニタ素子5は、図3に示すようにn型多結晶シリコン層12、p型多結晶シリコン層14、およびn型多結晶シリコン層13によってnpnバイポーラトランジスタ21を形成しており、npnバイポーラトランジスタ21のコレクタ22とベース23はアノード電極18に、エミッタ24はカソード電極19に対応する。ここで、p型多結晶シリコン層14とn型多結晶シリコン層12の間にはコンタクト抵抗25が存在する。
アノード電極18に電圧が印加されると、ベース23からエミッタ24に順方向電流(ベース電流)26が流れる。ベース電流26が流れることで、コレクタ22−エミッタ24間にバイポーラ電流27が流れる。したがって、本発明の温度モニタ素子5には順方向電流26とバイポーラ電流27の合成電流28が検出電流として流れる。ここで、バイポーラ電流27はn型多結晶シリコン層12、13間を流れるため、p型多結晶シリコン層14のコンタクト抵抗25の影響を受けないという利点がある。
図5は本発明の温度モニタ素子5の電圧−電流特性を示した図であり、順方向電流26と合成電流28の電圧特性を示している。図5における電圧−電流特性の直線部分では、電流が電圧に対してエクスポーネンシャル関数に沿って増加しており理想的な特性を示している。しかし、電流が増加するにつれて直列抵抗の影響が支配的になると、電流は電圧に比例して増加するようになる。この領域では直列抵抗により電流が制限され検出電流を確保できなくなる。さらに、抵抗のばらつきによって検出感度のばらつきを招いてしまう。
次に、温度モニタ素子5を用いた温度検出方法について示す。図5に示すような電流―電圧特性において、順方向電流26とバイポーラ電流27が理想的な特性を示す領域(図5の直線部分)では、電圧は温度と比例関係にある。
例えば、所定の電流値に対して電圧降下の温度依存性を求めると、図6に示すように電圧−温度特性は負の傾きを持つことが良く知られている。ここで、電圧を単位量だけ増加させたときの温度の変化量を温度感度ΔTと呼ぶ。したがって、ある特定の温度(T0)における電圧降下(V0)をあらかじめ測定しておけば、現在の温度(T1)は検出した電圧値がV1の場合、T1=T0+(V1−V0)×ΔTとして求めることができる。
ここで、順方向電流26およびバイポーラ電流27はともに同様の温度依存性を有するため、どちらであっても温度を検出することが可能である。このようにモニタ素子5ではベース−エミッタ間順方向電圧と温度の比例関係を用いて温度を測定する。図5によれば、バイポーラ電流27を用いることにより、順方向電流26のみを用いる場合に比べて温度測定に利用可能な電流範囲が実線で示す電流値から破線で示す電流値へと拡大していることが分かる。
図7は、温度モニタ素子5を用いたIPM(Intelligent Power Module)構成を示す図である。温度モニタ素子5のアノード電極18とカソード電極19を温度検出回路33に接続し、温度をモニタしている。温度検出回路33は例えば、図示しない定電流源と電圧検出回路(コンパレータなど)からなり、両極間の電圧から上述の方法によって温度を検出する。
<製造工程>
図8〜12を用いて温度モニタ素子5を備えた本発明の炭化珪素半導体装置の製造方法について示す。図8は炭化珪素基板3にMOSFET部4を形成する途中の状態を示しており、ゲート多結晶シリコン層10,11を形成した状態の断面図である。MOSFET部4の製造方法については本発明では特に限定しないため、省略する。
図8〜12を用いて温度モニタ素子5を備えた本発明の炭化珪素半導体装置の製造方法について示す。図8は炭化珪素基板3にMOSFET部4を形成する途中の状態を示しており、ゲート多結晶シリコン層10,11を形成した状態の断面図である。MOSFET部4の製造方法については本発明では特に限定しないため、省略する。
ゲート多結晶シリコン層10,11が形成された後、温度モニタ素子5を形成する際のドライエッチングからゲート多結晶シリコン層10,11を保護するために、ゲート多結晶シリコン層10,11を覆うように酸化珪素層29を堆積する。なお、図8ではゲート絶縁膜9の図示を省略しており、酸化珪素層29は分離絶縁膜6に対応する。
次に、図9に示すようにp型及びn型の不純物濃度が1×1017cm−3以下の多結晶シリコン30を堆積する。
次に、図10に示すようにn型の不純物であるリン(P)をパターニングによって選択的に多結晶シリコン30に注入し、n型多結晶シリコン層12,13を形成する。また、p型の不純物であるボロン(B)などを注入し、p型多結晶シリコン層14を形成する。
次に、図11に示すようにドライエッチングによって多結晶シリコン層30をドライエッチングし、npnバイポーラトランジスタ21を形成する。
その後、図12に示すように層間絶縁膜15を減圧CVD法により形成する。図12で層間絶縁膜15は酸化珪素膜で形成するものとして、酸化珪素層29と一体的に示している。そして、ソース領域8上、ゲート多結晶シリコン層10,11上、温度モニタ素子5上の層間絶縁膜15の一部を開口し、コンタクトホール20を形成する。最後にソース領域8に電気的に接続されるソース電極16、ゲート多結晶シリコン層10,11に電気的に接続されるゲート電極17、温度モニタ素子5のアノード電極18とカソード電極19を形成する。また、炭化珪素基板1の第2主面にドレイン電極31を形成する。
<チップレイアウト>
次に本実施の形態のチップ上の配置について説明する。図13にチップ平面レイアウトを示す。チップ上にはソース電極16、ゲート電極17、アノード電極18、カソード電極19が配置され、チップの中央部に温度モニタ素子5を配置している。温度モニタ素子5は、引き出し配線31によってアノード電極18、カソード電極19と接続している。MOSFET部4の温度を正確に検出する観点では、図13のようにチップの中央に温度モニタ素子5を配置することが最も望ましいが、本発明では特に温度モニタ素子5の位置を限定しない。例えば図14に示すように、アノード電極18とカソード電極19の間に温度モニタ素子5を配置しても良い。このような配置によれば、温度モニタ素子5を直接アノード電極18やカソード電極19に接続できるので、引き出し配線が不要である。
次に本実施の形態のチップ上の配置について説明する。図13にチップ平面レイアウトを示す。チップ上にはソース電極16、ゲート電極17、アノード電極18、カソード電極19が配置され、チップの中央部に温度モニタ素子5を配置している。温度モニタ素子5は、引き出し配線31によってアノード電極18、カソード電極19と接続している。MOSFET部4の温度を正確に検出する観点では、図13のようにチップの中央に温度モニタ素子5を配置することが最も望ましいが、本発明では特に温度モニタ素子5の位置を限定しない。例えば図14に示すように、アノード電極18とカソード電極19の間に温度モニタ素子5を配置しても良い。このような配置によれば、温度モニタ素子5を直接アノード電極18やカソード電極19に接続できるので、引き出し配線が不要である。
本実施の形態では、n型多結晶シリコン層12,13における不純物であるリン(P)と、p型多結晶シリコン層14における不純物であるボロン(B)はパターニングによって注入領域を限定していた。しかし、両者の濃度に1桁以上の差を設ける場合は、濃度の低い方の不純物をまず多結晶シリコン層30全体に注入し、その後にもう一方の不純物をパターニングで注入することが可能である。これによりパターニングが1回で済み、プロセスを簡略化することが出来る。
さらに、本実施の形態は温度モニタ素子5の構成をnpnバイポーラトランジスタに限定するものではない。pnpバイポーラトランジスタで温度モニタ素子5を構成する場合は、n型多結晶シリコン層へのコンタクト抵抗が高い金属をアノード電極18やカソード電極19に適用した場合でも、検出電流を確保するという本発明の効果を奏する。この場合、一方のp型多結晶シリコン層をアノード電極18と接続し、他方のp型多結晶シリコン層とn型多結晶シリコン層をカソード電極19と接続する。
さらに、本実施の形態では炭化珪素半導体素子としてMOSFETを示したが、IGBT(Insulated Gate Bipolar Transistor)や、BJT(Bipolar Junction Transistor)など他の半導体素子であっても構わない。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
<効果>
本発明の炭化珪素半導体装置は、炭化珪素エピタキシャル基板3(炭化珪素基板)と、炭化珪素エピタキシャル基板3に形成されたMOSFET部4(炭化珪素半導体素子)と、炭化珪素エピタキシャル基板3上に分離絶縁膜6(絶縁膜)を介して形成された温度モニタ素子5とを備える。そして、温度モニタ素子5は、分離絶縁膜6上に形成された第1導電型の第1のn型多結晶シリコン層12と、n型多結晶シリコン層12に隣接して分離絶縁膜6上に形成された第2導電型の第2のp型多結晶シリコン層14と、p型多結晶シリコン層14に隣接して分離絶縁膜6上に形成され、n型多結晶シリコン層12と対になってp型多結晶シリコン層14を挟むことによりバイポーラトランジスタ構造を形成する第1導電型の第3のn型多結晶シリコン層13と、n型多結晶シリコン層12及びp型多結晶シリコン層14と電気的に接触するアノード電極18(第1の電極)と、n型多結晶シリコン層13と電気的に接触するカソード電極19(第2の電極)とを備える。ダイオード接続したバイポーラトランジスタにより温度モニタ素子5を構成しているので、アノード電極18がTiやNiなどであってp型多結晶シリコン層14とのコンタクト抵抗が高い場合でも、バイポーラ電流により検出電流を確保することが可能である。
本発明の炭化珪素半導体装置は、炭化珪素エピタキシャル基板3(炭化珪素基板)と、炭化珪素エピタキシャル基板3に形成されたMOSFET部4(炭化珪素半導体素子)と、炭化珪素エピタキシャル基板3上に分離絶縁膜6(絶縁膜)を介して形成された温度モニタ素子5とを備える。そして、温度モニタ素子5は、分離絶縁膜6上に形成された第1導電型の第1のn型多結晶シリコン層12と、n型多結晶シリコン層12に隣接して分離絶縁膜6上に形成された第2導電型の第2のp型多結晶シリコン層14と、p型多結晶シリコン層14に隣接して分離絶縁膜6上に形成され、n型多結晶シリコン層12と対になってp型多結晶シリコン層14を挟むことによりバイポーラトランジスタ構造を形成する第1導電型の第3のn型多結晶シリコン層13と、n型多結晶シリコン層12及びp型多結晶シリコン層14と電気的に接触するアノード電極18(第1の電極)と、n型多結晶シリコン層13と電気的に接触するカソード電極19(第2の電極)とを備える。ダイオード接続したバイポーラトランジスタにより温度モニタ素子5を構成しているので、アノード電極18がTiやNiなどであってp型多結晶シリコン層14とのコンタクト抵抗が高い場合でも、バイポーラ電流により検出電流を確保することが可能である。
なお、p型多結晶シリコン層14の幅を0.2μm以上1μm未満とn型多結晶シリコン層12,13に比べて狭くしているので、ベース電流をきっかけにしてバイポーラ電流が流れ、検出電流を確保することが可能である。
また、p型多結晶シリコン層14は、n型多結晶シリコン層12の2辺と接するL字型であり、n型多結晶シリコン層13は、n型多結晶シリコン層12の2辺のうちの一辺と対向して配置され、アノード電極18は、n型多結晶シリコン層12,13に挟まれていない領域でn型多結晶シリコン層12,13と電気的に接触するので、p型多結晶シリコン層14とn型多結晶シリコン層13をショートさせることなくアノード電極18を形成することが容易である。
本発明の炭化珪素半導体装置の製造方法は、(a)炭化珪素エピタキシャル基板3(炭化珪素基板)上に形成されたゲート多結晶シリコン層10,11を備えたMOSFET部4(炭化珪素半導体素子)を炭化珪素エピタキシャル基板3に形成する工程と、(b)工程(a)の後、炭化珪素エピタキシャル基板3上に層間絶縁膜15をゲート多結晶シリコン層10,11を覆って形成する工程と、(c)工程(b)の後、層間絶縁膜15上に多結晶シリコン層30を堆積する工程と、(d)多結晶シリコン層30に選択的に第1導電型不純物と第2導電型不純物を注入し、p型多結晶シリコン層14と、これを挟むn型多結晶シリコン層12,13を形成することによりバイポーラトランジスタ構造を形成する工程と、(e)n型多結晶シリコン層12及びp型多結晶シリコン層14と電気的に接触するアノード電極18(第1の電極)を形成する工程と、(f)n型多結晶シリコン層13と電気的に接触するカソード電極19(第2の電極)を形成する工程とを備える。ダイオード接続したバイポーラトランジスタ構造を形成するので、これを温度モニタ素子として用いると、p型多結晶シリコン層14とアノード電極18とのコンタクト抵抗が大きくても、バイポーラ電流によって検出電流を確保することが出来る。
1 炭化珪素基板、2 炭化珪素ドリフト層、3 炭化珪素エピタキシャル基板、4 MOSFET部、5 温度モニタ素子、7 ベース領域、8 ソース領域、10,11 ゲート多結晶シリコン層、12,13 n型多結晶シリコン層、14 p型多結晶シリコン層、15 層間絶縁膜、16 ソース電極、17 ゲート電極、18 アノード電極、19 カソード電極、20 コンタクトホール、21 npnバイポーラトランジスタ、22 コレクタ、23 ベース、24 エミッタ、25 コンタクト抵抗、26 順方向電流、27 バイポーラ電流、28 合成電流、29 酸化珪素層、30 多結晶シリコン層、31 ドレイン電極、32 引き出し配線。
Claims (6)
- 炭化珪素基板と、
前記炭化珪素基板に形成された炭化珪素半導体素子と、
前記炭化珪素基板上に絶縁膜を介して形成された温度モニタ素子とを備え、
前記温度モニタ素子は、
前記絶縁膜上に形成された第1導電型の第1の多結晶シリコン層と、
前記第1の多結晶シリコン層に隣接して前記絶縁膜上に形成された第2導電型の第2の多結晶シリコン層と、
前記第2の多結晶シリコン層に隣接して前記絶縁膜上に形成され、前記第1の多結晶シリコン層と対になって前記第2の多結晶シリコン層を挟むことによりバイポーラトランジスタ構造を形成する第1導電型の第3の多結晶シリコン層と、
前記第1の多結晶シリコン層及び前記第2の多結晶シリコン層と電気的に接触する第1の電極と、
前記第3の多結晶シリコン層と電気的に接触する第2の電極とを備える、
炭化珪素半導体装置。 - 前記第1導電型はn型であり、前記第2導電型はp型である、請求項1に記載の炭化珪素半導体装置。
- 前記第1の電極はTiまたはNiを材料とする、
請求項2に記載の炭化珪素半導体装置。 - 前記第2の多結晶シリコン層は、幅が0.2μm以上1μm未満であることを特徴とする、
請求項1〜3のいずれかに記載の炭化珪素半導体装置。 - 前記第2の多結晶シリコン層は、第1の多結晶シリコン層の2辺と接するL字型であり、
第3の多結晶シリコン層は、前記第1の多結晶シリコン層の前記2辺のうちの一辺と対向して配置され、
前記第1の電極は、前記第1の多結晶シリコン層と前記第3の多結晶シリコン層に挟まれていない領域で前記第1及び第2の多結晶シリコン層と電気的に接触する、
請求項1〜4のいずれかに記載の炭化珪素半導体装置。 - (a)炭化珪素基板上に形成されたゲート多結晶シリコン層を備えた炭化珪素半導体素子を前記炭化珪素基板に形成する工程と、
(b)前記工程(a)の後、前記炭化珪素基板上に絶縁膜を前記ゲート多結晶シリコン層を覆って形成する工程と、
(c)前記工程(b)の後、前記絶縁膜上に多結晶シリコン層を堆積する工程と、
(d)前記多結晶シリコン層に選択的に第1導電型不純物と第2導電型不純物を注入し、第2導電型の第2の多結晶シリコン層と、これを挟む第1導電型の第1、第3の多結晶シリコン層を形成することによりバイポーラトランジスタ構造を形成する工程と、
(e)前記第1の多結晶シリコン層及び前記第2の多結晶シリコン層と電気的に接触する第1の電極を形成する工程と、
(f)前記第3の多結晶シリコン層と電気的に接触する第2の電極を形成する工程とを備える、炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069768A JP2013201357A (ja) | 2012-03-26 | 2012-03-26 | 炭化珪素半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069768A JP2013201357A (ja) | 2012-03-26 | 2012-03-26 | 炭化珪素半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013201357A true JP2013201357A (ja) | 2013-10-03 |
Family
ID=49521330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012069768A Pending JP2013201357A (ja) | 2012-03-26 | 2012-03-26 | 炭化珪素半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013201357A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017208734A1 (ja) * | 2016-06-03 | 2017-12-07 | 富士電機株式会社 | 半導体装置 |
US9972572B2 (en) | 2015-04-20 | 2018-05-15 | Fuji Electric Co., Ltd. | Semiconductor device having a barrier layer |
US10090379B2 (en) | 2015-04-20 | 2018-10-02 | Fuji Electric Co., Ltd. | Hydrogen occlusion semiconductor device |
US10141411B2 (en) | 2016-03-18 | 2018-11-27 | Toyota Jidosha Kabushiki Kaisha | Temperature sensing semiconductor device |
JP2021002683A (ja) * | 2020-10-02 | 2021-01-07 | ローム株式会社 | 半導体装置および半導体モジュール |
US11257812B2 (en) | 2015-02-13 | 2022-02-22 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
US20220146560A1 (en) * | 2020-11-09 | 2022-05-12 | Changxin Memory Technologies, Inc. | Test method and device for contact resistor |
-
2012
- 2012-03-26 JP JP2012069768A patent/JP2013201357A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11495595B2 (en) | 2015-02-13 | 2022-11-08 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
US11916069B2 (en) | 2015-02-13 | 2024-02-27 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
US11257812B2 (en) | 2015-02-13 | 2022-02-22 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
US11670633B2 (en) | 2015-02-13 | 2023-06-06 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
US9972572B2 (en) | 2015-04-20 | 2018-05-15 | Fuji Electric Co., Ltd. | Semiconductor device having a barrier layer |
US10090379B2 (en) | 2015-04-20 | 2018-10-02 | Fuji Electric Co., Ltd. | Hydrogen occlusion semiconductor device |
US10141411B2 (en) | 2016-03-18 | 2018-11-27 | Toyota Jidosha Kabushiki Kaisha | Temperature sensing semiconductor device |
JPWO2017208734A1 (ja) * | 2016-06-03 | 2018-09-27 | 富士電機株式会社 | 半導体装置 |
US10504785B2 (en) | 2016-06-03 | 2019-12-10 | Fuji Electric Co., Ltd. | Semiconductor device |
WO2017208734A1 (ja) * | 2016-06-03 | 2017-12-07 | 富士電機株式会社 | 半導体装置 |
JP2021002683A (ja) * | 2020-10-02 | 2021-01-07 | ローム株式会社 | 半導体装置および半導体モジュール |
JP7001785B2 (ja) | 2020-10-02 | 2022-01-20 | ローム株式会社 | 半導体装置および半導体モジュール |
US20220146560A1 (en) * | 2020-11-09 | 2022-05-12 | Changxin Memory Technologies, Inc. | Test method and device for contact resistor |
US11719730B2 (en) * | 2020-11-09 | 2023-08-08 | Changxin Memory Technologies, Inc. | Test method and device for contact resistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8785931B2 (en) | Semiconductor device | |
US10475920B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP5694119B2 (ja) | 炭化珪素半導体装置 | |
US8089134B2 (en) | Semiconductor device | |
JP2013201357A (ja) | 炭化珪素半導体装置とその製造方法 | |
WO2017208734A1 (ja) | 半導体装置 | |
US11916069B2 (en) | Semiconductor device and semiconductor module | |
US20170229535A1 (en) | Semiconductor device | |
US9450084B2 (en) | Wide band gap semiconductor device | |
US9343381B2 (en) | Semiconductor component with integrated crack sensor and method for detecting a crack in a semiconductor component | |
JP6324914B2 (ja) | 炭化珪素半導体装置 | |
JP2009188178A (ja) | 半導体装置 | |
JP2010016103A (ja) | 半導体装置 | |
KR20140140478A (ko) | 반도체장치 및 그 제조방법 | |
US11276621B2 (en) | Semiconductor device | |
JP2021015884A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004088001A (ja) | トレンチゲート型半導体装置 | |
JP5747581B2 (ja) | 半導体装置 | |
US8018018B2 (en) | Temperature sensing device | |
JP2007194660A (ja) | トレンチゲート型半導体装置 | |
JP6048126B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011193016A (ja) | トレンチゲート型半導体装置 | |
JP2010199149A (ja) | 半導体装置 | |
JP2019057674A (ja) | 半導体装置 | |
JP2020087990A (ja) | 半導体装置およびそれを用いた電力変換装置 |