JP3482948B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3482948B2
JP3482948B2 JP2000224088A JP2000224088A JP3482948B2 JP 3482948 B2 JP3482948 B2 JP 3482948B2 JP 2000224088 A JP2000224088 A JP 2000224088A JP 2000224088 A JP2000224088 A JP 2000224088A JP 3482948 B2 JP3482948 B2 JP 3482948B2
Authority
JP
Japan
Prior art keywords
output stage
temperature protection
electrode
output
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000224088A
Other languages
English (en)
Other versions
JP2002043521A (ja
Inventor
今井　　祐志
板倉　　弘和
伴　　博行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000224088A priority Critical patent/JP3482948B2/ja
Priority to US09/909,878 priority patent/US6605853B2/en
Publication of JP2002043521A publication Critical patent/JP2002043521A/ja
Application granted granted Critical
Publication of JP3482948B2 publication Critical patent/JP3482948B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の出力段を有
する複合半導体に温度保護回路を備えた半導体装置に関
する。
【０００２】
【従来の技術】従来より、複数の出力段を有する複合半
導体に温度保護回路を備えた半導体装置がある。このよ
うな半導体装置では、負荷ショート時において出力段が
自らの発熱によって破壊されることを防止するべく、出
力段が破壊に至る前に温度保護回路で高温検出を行い、
出力段の動作を停止させるようにしている。
【０００３】このため、半導体装置中に１ヶ所、若しく
は複数の出力段ごとに１ヶ所、温度保護回路を備えてい
る。
【０００４】
【発明が解決しようとする課題】近年、複数の出力段を
有する複合半導体においては、複数の出力段のそれぞれ
で別々の用途（システム）の負荷を駆動するという使用
形態が多くなってきている。
【０００５】これに対し、従来では、温度保護回路を半
導体装置中に１ヶ所、若しくは複数の出力段ごとに１ヶ
所しか設けていないため、ある出力段が負荷ショート時
の過電流によって高温異常になると、他の出力段の動作
も停止させてしまい、異常とは全く関係ない用途の負荷
まで動作が停止させられるという問題がある。
【０００６】また、複数の出力段を有している場合、隣
接する出力段同士で熱伝導し易いため、ある出力段での
発熱が他の出力段に影響を与え、上記と同様の問題を発
生させる。
【０００７】本発明は上記点に鑑みて、各出力段が隣接
する出力段の影響を受けず、独立して正確に動作するよ
うに構成された半導体装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、負荷（Ａ）への電圧供
給を制御する出力段（１）を複数備えた複合半導体を有
すると共に、出力段が高温になったことを検知すると出
力段による負荷への電圧供給を停止させる温度保護回路
（７）を複数有し、複数の出力段ごとに温度保護回路が
備えられており、複数の出力段及び複数の温度保護回路
は、出力段１つと該出力段に備えられた温度保護回路１
つを１組とすると、複数組の出力段及び温度保護回路で
構成され、複数組それぞれが互いに絶縁膜（２４）によ
って素子分離されていることを特徴としている。
【０００９】このように、各出力段ごとに温度保護回路
を備えると共に、出力段及び温度保護回路が各組ごとに
絶縁分離された構成とすれば、隣接する出力段での発熱
の影響を受けないようにでき、各出力段が独立して正確
に動作して各負荷が駆動されるようにできる。
【００１０】例えば、請求項２に示すように、複数の出
力段及び複数の温度保護回路をＳＯＩ基板（１４）上に
形成し、複数組それぞれがＳＯＩ基板に備えられたトレ
ンチ（２３）及び該トレンチ内に配置された絶縁膜（２
４）によって、互いに素子分離されるようにすればよ
い。
【００１１】請求項３に記載の発明においては、出力段
には、第１の電極（２５）と第２の電極（２６）とを有
し、第１、第２の電極間で電流を流すように構成された
半導体スイッチング素子（６）が備えられており、温度
保護回路は、第１の電極若しくは第２の電極のパッド
（２５ａ、２６ａ）に隣接するように配置されているこ
とを特徴としている。
【００１２】このように、第１、第２の電極のパッドに
隣接するように温度保護回路を配置することにより、最
も発熱する部分の温度に基づいて温度保護回路が作動す
るようにできる。
【００１３】請求項４に記載の発明においては、第１の
電極（２５）若しくは第２の電極（２６）とを有し、第
１、第２の電極間で電流を流すように構成された半導体
スイッチング素子（６）を備え、該半導体スイッチング
素子によるスイッチング動作によって負荷（Ａ）への電
圧供給を制御する出力段（１）と、出力段が高温になっ
たことを検知すると出力段による負荷への電圧供給を停
止させる温度保護回路（７）とを共に複数有してなり、
出力段１つと温度保護回路１つとを１組として、複数の
出力段及び複数の温度保護回路がすべて組になってお
り、該すべての組が互いに絶縁膜（２４）によって素子
分離されていることを特徴としており、請求項１と同様
の効果を得ることができる。
【００１４】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００１５】
【発明の実施の形態】（第１実施形態）図１に本発明の
一実施形態を適用した半導体装置の回路構成を示す。ま
た、図２に、図１に示した半導体装置の一部の断面構成
を模式的に表した図を示し、図３に、図１に示した半導
体装置のレイアウトの一部を示す。
【００１６】図１に示すように、半導体装置には負荷Ａ
を駆動する出力段１が複数備えられている。図１では省
略してあるが、各出力段１は図中最も紙面上側に示した
出力段１と同様の回路構成を成している。
【００１７】出力段１には、直接接続された出力駆動ト
ランジスタ２、抵抗３及びＭＯＳＦＥＴ４と、ＣＭＯＳ
ロジック等で構成された選択ロジック部５とが備えられ
ている。直列接続された出力駆動トランジスタ２、抵抗
３及びＭＯＳＦＥＴ４には外部電源からの電圧が印加さ
れるようになっており、選択ロジック部５によってＭＯ
ＳＦＥＴ４のゲート電圧が調整されて、トランジスタ２
と抵抗３との間の電位が調整されるようになっている。
【００１８】また、出力段１には、半導体スイッチング
素子としての横型パワーＭＯＳＦＥＴ（以下、ＬＤＭＯ
Ｓという）６が備えられている。このＬＤＭＯＳ６が駆
動時に発熱を伴う発熱素子に相当し、このＬＤＭＯＳ６
のドレインにつがる端子６ａに負荷Ａが接続される。こ
のＬＤＭＯＳ６のゲートにトランジスタ２と抵抗３の間
の電位が印加され、選択ロジック部５によるＭＯＳＦＥ
Ｔ４のオン、オフ制御によって、ＬＤＭＯＳ６がオン、
オフ制御され、負荷Ａへの電圧供給が制御されるように
なっている。なお、負荷Ａとしては、例えば電磁弁駆動
用のソレノイド等が該当する。
【００１９】さらに、複数の出力段１には、出力段１ご
とに、出力段１が高温になったことを検知し、出力段１
による負荷Ａへの電圧供給を停止させる温度保護回路７
が備えられている。すなわち、出力段１１つごとに１つ
の温度保護回路７が備えられており、これら出力段１の
１つと温度保護回路７の１つを１組とすると、複数の出
力段１と複数の温度保護回路７とがすべて組となった構
成にされている。
【００２０】この温度保護回路７は、定電流源８からの
定電流が流されると共に温度特性を有する感温素子とし
てのダイオード９を備えており、このダイオード９での
電圧降下の変動をコンパレータ１０による参照電圧との
比較によって検出することで、出力段１が高温になった
ことを検知するようになっている。すなわち、出力段１
が高温になって、ダイオード９での電圧降下量が小さく
なると、コンパレータ１０の反転入力端子の電圧が非反
転入力端子の電圧（参照電圧）よりも低くなり、選択ロ
ジック部５に高温が検出されたことを意味するハイレベ
ル信号が出力されるようになっている。
【００２１】このように出力段１が高温になったことが
検出されると、選択ロジック部５によってＭＯＳＦＥＴ
４が強制的にオフさせられ、ＬＤＭＯＳ６がオフされ
て、出力段１のさらなる高温化が防止される。
【００２２】図２は、このように構成された半導体装置
のうちのＬＤＭＯＳ６及び温度保護回路７に備えられた
ダイオード９の模式的断面構成を示している。
【００２３】図２に示すように、ＬＤＭＯＳ６及び温度
保護回路７は、支持基板１１上に絶縁層１２を介してｐ
-型の活性層１３が配置されたＳＯＩ基板１４上に形成
されている。
【００２４】ＬＤＭＯＳ６は、活性層１３の表層部にお
いて互いに離間するように形成されたｎ+型ソース領域
１５及びｎ+型ドレイン領域１６と、これらｎ+型ソース
領域１５とｎ+型ドレイン領域１６との間をチャネル領
域として、このチャネル領域上にゲート酸化膜１７を介
して形成されたゲート電極１８とを有した構成となって
いる。ダイオード９は、活性層１３の表層部において形
成されたｐ+型層１９及びｎ+型層２０を有した構成とな
っている。
【００２５】これらＬＤＭＯＳ６及びダイオード９がＳ
ＯＩ基板１４上に複数組形成されており、組になったＬ
ＤＭＯＳ６及びダイオード９が隣接するように配置され
ている。各ＬＤＭＯＳ６及び各ダイオード９はトレンチ
２１及びトレンチ２１内の絶縁膜２２によって素子分離
されているが、さらに、複数組のＬＤＭＯＳ６及び温度
保護回路７が各組ごとにトレンチ２３及びトレンチ２３
内の絶縁膜２４によって囲まれ、他の組と素子分離され
た構造となっている。このように、各組が絶縁分離され
た構造となっているため、この絶縁分離構造により、各
組で生じた発熱が他の組に伝わることを防止することが
できる。
【００２６】図３は、これらＬＤＭＯＳ６及びダイオー
ド９のレイアウトを示している。
【００２７】図２に示したＬＤＭＯＳ６のソース領域１
５やドレイン領域１６は、図３に示すソース電極２５や
ドレイン電極２６に電気的に接続されるが、これらソー
ス電極２５及びドレイン電極２６は、例えば櫛歯状に構
成され、互いの櫛歯が噛み合わさるようなレイアウトと
される。そして、櫛歯がまとめられた領域、すなわち櫛
歯に対して垂直方向に延設された領域にソース電極２５
のパッド２５ａ及びドレイン電極２６のパッド２６ａが
備えられたレイアウトとされている。
【００２８】このようなレイアウトにおいて、ドレイン
電極２６のパッド２６ａに隣接するようにダイオード９
が配置されている。すなわち、ＬＤＭＯＳ６の電流経路
となる近傍が最も高温となるため、電流経路となるドレ
イン電極２６のパッド２６ａの近傍にダイオード９を配
置している。
【００２９】このように、各出力段１ごとに温度保護回
路７を備えると共に、出力段１及び温度保護回路７が各
組ごとに絶縁分離された構成としているため、隣接する
出力段１での発熱の影響を受けないようにでき、ある出
力段１が発熱して温度保護動作により停止した場合で
も、その他の各出力段１が独立して正確に動作して各負
荷が駆動されるようにできる。
【００３０】（他の実施形態）上記実施形態では、ドレ
イン電極２６のパッド２６ａの近傍にダイオード９を配
置するようにしたが必ずしもドレイン電極２６のパッド
２６ａの近傍でなくても良い。例えば、図４に示すよう
に、ソース電極２５のパッド２５ａの近傍にダイオード
９を配置するようにしてもよい。
【００３１】また、上記実施形態では、櫛歯がまとめら
れた領域にソース電極２５やドレイン電極２５のパッド
２５ａ、２６ａが配置されるようなレイアウトしている
が、他のレイアウトであっても良い。例えば、図５に示
すように、ソース電極２５やドレイン電極２６のパッド
２５ａ、２６ａを櫛歯に対して直接接続させたレイアウ
トとしてもよい。
【００３２】なお、上記実施形態では、発熱素子として
ＬＤＭＯＳ６を例に挙げたが、その他の半導体スイッチ
ング素子、例えば横型ＩＧＢＴやバイポーラトランジス
タを発熱素子とする半導体装置においても本発明を適用
可能である。また、感温素子として、ダイオード９を例
に挙げたが、その他の温度特性を有する素子、例えば抵
抗、Ｐｏｌｙ−ダイオード９やＰｏｌｙ抵抗を感温素子
とする半導体装置においても本発明を適用可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の回
路構成を示す図である。
【図２】図１に示す半導体装置におけるＬＤＭＯＳ６及
びダイオード９の断面構成を示す図である。
【図３】図１に示す半導体装置におけるＬＤＭＯＳ６及
びダイオード９のレイアウトを示す図である。
【図４】他の実施形態に示すダイオード９をソース電極
２５のパッド２５ａの近傍に配置した場合を表した図で
ある。
【図５】他の実施形態に示すソース電極２５及びドレイ
ン電極２６のレイアウトを表した図である。
【符号の説明】
１…出力段、５…選択ロジック部、６…ＬＤＭＯＳ、７
…温度保護回路、９…ダイオード、１４…ＳＯＩ基板、
２３…トレンチ、２４…絶縁膜、２５…ソース電極、２
６…ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/08 ３３１ (56)参考文献 特開 昭62−179140（ＪＰ，Ａ) 特開 平７−50389（ＪＰ，Ａ) 特開2000−200905（ＪＰ，Ａ) 特開2000−323654（ＪＰ，Ａ) 特開 平４−119004（ＪＰ，Ａ) 特開 昭57−72345（ＪＰ，Ａ) 特開 平３−270677（ＪＰ，Ａ) 特開 平９−148579（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 負荷（Ａ）への電圧供給を制御する出力
    段（１）を複数備えた複合半導体を有すると共に、 前記出力段が高温になったことを検知すると前記出力段
    による前記負荷への電圧供給を停止させる温度保護回路
    （７）を複数有し、 前記複数の出力段ごとに前記温度保護回路が備えられて
    おり、 前記複数の出力段及び前記複数の温度保護回路は、出力
    段１つと該出力段に備えられた温度保護回路１つを１組
    とすると、複数組の出力段及び温度保護回路で構成さ
    れ、前記複数組それぞれが互いに絶縁膜（２４）によっ
    て素子分離されていることを特徴とする半導体装置。
  2. 【請求項２】 前記複数の出力段及び前記複数の温度保
    護回路はＳＯＩ基板（１４）上に形成されており、 前記複数組それぞれがＳＯＩ基板に備えられたトレンチ
    （２３）及び該トレンチ内に配置された前記絶縁膜（２
    ４）によって、互いに素子分離されていることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】 前記出力段には、第１の電極（２５）と
    第２の電極（２６）とを有し、前記第１、第２の電極間
    で電流を流すように構成された半導体スイッチング素子
    （６）が備えられており、 前記温度保護回路は、前記第１の電極若しくは前記第２
    の電極のパッド（２５ａ、２６ａ）に隣接するように配
    置されていることを特徴とする請求項１又は２に記載の
    半導体装置。
  4. 【請求項４】 第１の電極（２５）若しくは第２の電極
    （２６）とを有し、前記第１、第２の電極間で電流を流
    すように構成された半導体スイッチング素子（６）を備
    え、該半導体スイッチング素子によるスイッチング動作
    によって負荷（Ａ）への電圧供給を制御する出力段
    （１）と、前記出力段が高温になったことを検知すると
    前記出力段による前記負荷への電圧供給を停止させる温
    度保護回路（７）とを共に複数有してなり、 前記出力段１つと前記温度保護回路１つとを１組とし
    て、前記複数の出力段及び前記複数の温度保護回路がす
    べて組になっており、該すべての組が互いに絶縁膜（２
    ４）によって素子分離されていることを特徴とする半導
    体装置。
JP2000224088A 2000-07-25 2000-07-25 半導体装置 Expired - Fee Related JP3482948B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000224088A JP3482948B2 (ja) 2000-07-25 2000-07-25 半導体装置
US09/909,878 US6605853B2 (en) 2000-07-25 2001-07-23 Semiconductor device having heat protection circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000224088A JP3482948B2 (ja) 2000-07-25 2000-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2002043521A JP2002043521A (ja) 2002-02-08
JP3482948B2 true JP3482948B2 (ja) 2004-01-06

Family

ID=18718106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000224088A Expired - Fee Related JP3482948B2 (ja) 2000-07-25 2000-07-25 半導体装置

Country Status (2)

Country Link
US (1) US6605853B2 (ja)
JP (1) JP3482948B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670139A1 (en) 2004-12-07 2006-06-14 Denso Corporation Apparatus for driving inductive load

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60238881D1 (de) * 2001-02-21 2011-02-24 Nissan Motor Rotationseinheit eines Reibungsgetriebes
JP2003017704A (ja) 2001-06-29 2003-01-17 Denso Corp 半導体装置
US7392880B2 (en) * 2002-04-02 2008-07-01 Gibson Guitar Corp. Dual range horn with acoustic crossover
US6583663B1 (en) * 2002-04-22 2003-06-24 Power Integrations, Inc. Power integrated circuit with distributed gate driver
US6815276B2 (en) * 2002-10-03 2004-11-09 Texas Instruments Incorporated Segmented power MOSFET of safe operation
JP4802306B2 (ja) * 2003-12-01 2011-10-26 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
JP4839685B2 (ja) * 2005-06-13 2011-12-21 株式会社デンソー 半導体装置
JP4626513B2 (ja) * 2005-12-28 2011-02-09 株式会社デンソー ドライバ用半導体素子の過電流保護装置
US20070153440A1 (en) * 2005-12-29 2007-07-05 Hon Hai Precision Industry Co., Ltd. Circuit for protecting motherboard
US8183658B2 (en) * 2007-05-29 2012-05-22 Cobham Electronic Systems Corporation Field-effect transistor (FET) with embedded diode
JP5458907B2 (ja) * 2010-01-22 2014-04-02 株式会社デンソー 半導体装置
US9287831B2 (en) 2013-12-23 2016-03-15 Analog Devices Global Temperature stabilized circuitry
JP6526981B2 (ja) * 2015-02-13 2019-06-05 ローム株式会社 半導体装置および半導体モジュール
JP6606185B2 (ja) 2015-09-04 2019-11-13 日立オートモティブシステムズ株式会社 半導体装置、車載用半導体装置および車載制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5740977A (en) 1980-08-25 1982-03-06 Nippon Denso Co Ltd Semiconductor device
JPH0693485B2 (ja) 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
JP3118349B2 (ja) 1993-08-06 2000-12-18 富士通テン株式会社 温度センサを備える集積回路
JP3125529B2 (ja) * 1993-08-23 2001-01-22 富士電機株式会社 半導体装置
JP3355817B2 (ja) 1994-10-20 2002-12-09 株式会社デンソー 半導体装置
US5828112A (en) * 1995-09-18 1998-10-27 Kabushiki Kaisha Toshiba Semiconductor device incorporating an output element having a current-detecting section
JP3194353B2 (ja) 1996-07-26 2001-07-30 トヨタ自動車株式会社 半導体モジュールの温度検出装置
JPH11220034A (ja) 1998-01-30 1999-08-10 Hitachi Ltd 半導体装置
JPH11340459A (ja) 1998-05-27 1999-12-10 Toyota Autom Loom Works Ltd 温度検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670139A1 (en) 2004-12-07 2006-06-14 Denso Corporation Apparatus for driving inductive load

Also Published As

Publication number Publication date
JP2002043521A (ja) 2002-02-08
US20020014639A1 (en) 2002-02-07
US6605853B2 (en) 2003-08-12

Similar Documents

Publication Publication Date Title
JP3482948B2 (ja) 半導体装置
JP3709024B2 (ja) 電力用半導体デバイス
JP2731119B2 (ja) 半導体パワー素子およびその遮断回路
JP4506808B2 (ja) 半導体装置
JP6171599B2 (ja) 半導体装置及びその制御方法
JP5526849B2 (ja) 半導体装置
JP4807768B2 (ja) パワートランジスタ装置及びそれを用いたパワー制御システム
JP4765252B2 (ja) 温度検出機能付き半導体装置
US8017996B2 (en) Semiconductor device, and energy transmission device using the same
GB2257297A (en) Sensing current in mos semiconductor devices
US20150255454A1 (en) Semiconductor device
JP3076468B2 (ja) 半導体装置
JPH05327442A (ja) 負荷短絡保護機能付きｍｏｓ形パワー素子
JP3125529B2 (ja) 半導体装置
JP7002431B2 (ja) 半導体装置
JP4006902B2 (ja) 半導体装置
JP6922563B2 (ja) 半導体装置
KR940008225B1 (ko) 전력스위칭용모스트랜지스터
JP6568735B2 (ja) スイッチ素子及び負荷駆動装置
JP4853928B2 (ja) 炭化ケイ素静電誘導トランジスタの制御装置及び制御方法
JP2007287919A (ja) 温度検出機能付き半導体装置
JP2023074722A (ja) 半導体装置および電力変換装置
JP2004228317A (ja) 半導体記憶装置
JPH05218311A (ja) 一体型オン・ステート電圧検出構造を有する高出力半導体デバイス
JP3204227B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees