JP6606185B2 - 半導体装置、車載用半導体装置および車載制御装置 - Google Patents

半導体装置、車載用半導体装置および車載制御装置 Download PDF

Info

Publication number
JP6606185B2
JP6606185B2 JP2017537674A JP2017537674A JP6606185B2 JP 6606185 B2 JP6606185 B2 JP 6606185B2 JP 2017537674 A JP2017537674 A JP 2017537674A JP 2017537674 A JP2017537674 A JP 2017537674A JP 6606185 B2 JP6606185 B2 JP 6606185B2
Authority
JP
Japan
Prior art keywords
trench
semiconductor device
vehicle
trenches
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017537674A
Other languages
English (en)
Other versions
JPWO2017038344A1 (ja
Inventor
隆文 大島
真一郎 和田
克己 池ヶ谷
浩志 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of JPWO2017038344A1 publication Critical patent/JPWO2017038344A1/ja
Application granted granted Critical
Publication of JP6606185B2 publication Critical patent/JP6606185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置、車載用半導体装置および車載制御装置に関する。
従来、複数個の能動素子を非一様な間隔で配置して、一定の温度を実現する半導体装置が知られている（特許文献１）。また、複数の能動素子を一つのトレンチで取り囲み、複数の能動素子を並列接続した半導体装置も知られている（特許文献２）。
特開平６−３４２８０３号公報 特開２００２−４３５２１号公報
特許文献１に記載の発明では、能動素子間は熱伝導率の比較的高いシリコンで熱的に接続されるため、能動素子で発生した熱は容易に周囲の能動素子に伝わる。そのため、能動素子間の距離を大きくして放熱を促進している。
一方、特許文献２に記載の発明では、半導体装置の中央部の温度が周辺領域の温度よりも高くなり、半導体装置としての温度抑制が望まれている。
請求項１に記載の車載用半導体装置は、半導体基板と、半導体基板上に形成される複数の能動素子と、複数の能動素子を囲んで絶縁分離する複数のトレンチと、複数のトレンチ中の異なるトレンチで絶縁分離された複数の能動素子を並列に接続して外部と接続するための端子と、を備える。
本発明によれば、能動素子の温度上昇を抑制することができる。
（ａ）は本発明による第１の実施の形態の半導体装置の平面図、（ｂ）はシミュレーションによる温度分布図である。 本発明による実施の形態における能動素子の接続方法の例である。 （ａ）は従来の半導体装置の平面図、（ｂ）はシミュレーションによる温度分布図である。 本発明による第２の実施の形態の半導体装置の平面図である。 本発明による第３の実施の形態の半導体装置の平面図である。 本発明による第４の実施の形態の半導体装置の平面図である。 本発明による第５の実施の形態の半導体装置の平面図である。 本発明による第６の実施の形態の半導体装置の平面図である。 本発明による第７の実施の形態の半導体装置の平面図である。 本発明による第１〜７の実施の形態の半導体装置の断面構造の例である。
高電力出力が要求されるパワー半導体装置においては、その出力段に大電流を流すことが可能な能動素子、例えばＭＯＳＦＥＴのようなスイッチング素子が用いられる。この能動素子はサイズ(例えばゲート幅)が大きくなるほど高電力の出力が可能となるが、大電流を流すと能動素子が発熱して温度が上昇し、耐圧などの破壊耐量が低下するという問題が生じる。
特に、車載用半導体装置では、ソレノイドの電流駆動といった大きな電流の制御が必要となるため、破壊耐量の低下に多くの注意が必要となる。また、車載用半導体装置は、高温になるエンジンやモーター等の制御対象機器の近くに設置される場合が多く、環境温度が高温化する。このため、半導体装置が高温になりやすく、破壊耐量が低下する懸念が一層強まっている。また、車載用半導体装置では、能動素子として４０Ｖ〜２００Ｖを超える素子耐圧が求められる場合があり、絶縁分離が重要な課題となっている。
（第１の実施の形態）
図１（ａ）は、本発明による第１の実施の形態の半導体装置を模式的に示す平面図であり、素子要素１０１がトレンチ１０２で絶縁分離されて形成された能動素子２０１〜２０５を並列に接続した半導体装置３００を示している。なお、図１（ａ）において、能動素子２０１、２０５はそれぞれ４つの素子要素１０１で構成され、能動素子２０２、２０４はそれぞれ３つの素子要素１０１で構成され、能動素子２０３は１つの素子要素１０１で構成されている。
図１（ａ）の半導体装置３００内のトレンチ１０２で囲まれた素子要素１０１において、能動素子がＭＯＳＦＥＴの場合にゲート幅が大きいと、つまり素子要素１０１の面積が大きいと、電流を流す能力が大きくなる。また、その大きさに規定はないが、例えば数Ａ程度の電流を制御するＭＯＳＦＥＴなどでは、数１０μｍ〜数ｃｍのゲート幅が用いられる場合がある。
車載用半導体装置の耐圧は４０Ｖ〜２００Ｖが要求され、その耐圧を維持するために、トレンチの幅は０．５μｍ〜２μｍ程度が用いられる。また、幅の細いトレンチを２重に、あるいはそれ以上に並べて、実効的に幅の太いトレンチとして用いられる場合がある。
図２は、本発明による実施の形態における能動素子の接続方法の例を示す図であり、それぞれが一つもしくは複数の素子要素１０１で構成される複数の能動素子の接続方法の例を示している。図２に示すように、トレンチ１０２ａで囲まれた能動素子２２１は、ドレイン部４２１、ソース部４２２、ゲート部４２３を有するＭＯＳＦＥＴである。能動素子２２１は、異なるトレンチ１０２ｂで囲まれた能動素子２２２と並列に接続され、外部と接続するための端子４１１、４１２、４１３を備えている。端子４１１、４１２、４１３は、たとえば、外部回路と接続される。
図１（ａ）に示す半導体装置３００において、能動素子２０１および２０５と、能動素子２０２および２０４と、能動素子２０３のそれぞれは、トレンチ１０２が囲う面積またはトレンチ１０２に囲まれた領域内の素子要素１０１の合計面積が異なっている。本明細書では、トレンチ１０２に囲まれた領域内の素子要素１０１の合計面積のことをトレンチに囲まれた能動素子の面積とも呼ぶこととする。能動素子の面積が異なると、それぞれの能動素子の動作時の発熱量は異なる。そのため、能動素子のそれぞれの大きさを制御することにより、すなわち各トレンチ内に設ける素子要素数を設定することで、各トレンチ内で発生する発熱量を異ならせることができる。その結果、半導体装置３００内の温度分布を制御することが可能となる。図１（ａ）においては、能動素子２０２と２０４との間に設けられた能動素子２０３は、能動素子２０２および２０４よりも面積が小さい。こうすることにより、能動素子２０３の発熱量は能動素子２０２および２０４の発熱量よりも小さくすることができる。
図１（ｂ）は、シミュレーションによる温度分布図であり、図１（ａ）における素子要素１０１すべてに一様の電流を流した場合の、半導体装置３００内の温度分布をシミュレーションにより求め、Ａ-Ａ’に沿った温度分布を示したものである。半導体装置３００の能動素子２０２、２０４の間にそれらよりも面積の小さい能動素子２０３を設けることにより、能動素子２０３周辺で温度上昇が抑制されていることがわかる。
図３（ａ）は従来の半導体装置を模式的に示す平面図、図３（ｂ）はシミュレーションによる温度分布図を示している。図３（ａ）における半導体装置３００において、トレンチ１０２により絶縁分離された能動素子は１つだけである。なお、図３の半導体装置３００は１５個の素子要素１０１により構成されており、素子要素数は図１に示した実施の形態の半導体装置３００と同数である。また、図３（ｂ）は、図３（ａ）における素子要素１０１に一様に電流を流した場合の、半導体装置３００内の温度分布をシミュレーションにより求め、Ａ-Ａ’に沿った温度分布を示したものである。
この温度シミュレーションにおいて、図３で例示した構造と図１で例示した構造における能動素子の電流を流す能力は同じと仮定したが、図１（ｂ）と図３（ｂ）とでは温度分布が異なることがわかる。半導体装置３００内にトレンチで絶縁分離された能動素子が１つだけの場合の図３（ｂ）では、装置内温度は装置中央付近で最も高い。一方、本発明を適用した場合の図１（ｂ）では、面積の小さな能動素子２０３を設置した装置中央部分で温度が低下している。また、素子全体の温度を比較しても、トレンチで能動素子を分離していない図３よりも、トレンチで能動素子を分離した図１の構造で温度が低下していることが明らかである。
上述した本実施の形態によれば、次の作用効果が得られる。
（１）半導体装置３００は、半導体基板と、半導体基板上に形成される複数の能動素子２２１、２２２と、複数の能動素子を囲んで絶縁分離する複数のトレンチ１０２ａ、１０２ｂと、複数のトレンチ中の異なるトレンチで絶縁分離された複数の能動素子を並列に接続して外部と接続するための端子４１１、４１２、４１３と、を備える。本実施の形態では、並列に接続される能動素子２２１、２２２を、それぞれトレンチ１０２ａ、１０２ｂで分離するようにした。このようにしたので、素子要素１０１の総数をＮ個で同一とした場合、一つのトレンチでＮ個の素子要素を取り囲んだ従来例と、二つのトレンチ１０２ａ、１０２ｂでＮ個の素子要素をそれぞれ取り囲んだ囲んだ実施の形態とを比較すると、後者の半導体装置は前者の半導体装置に比べて中央部での温度上昇を抑制できる。すなわち、実施の形態のように半導体装置の二つの能動素子間に２列のトレンチが設けられるため、能動素子間の熱伝導が抑制され、能動素子２２１と能動素子２２２との間の領域、すなわち半導体装置の内側（中央部）の領域の温度上昇が抑制される。通常、半導体装置の最高温度は半導体装置の内側、とくに中央部の温度となることが多い。
複数の能動素子は、たとえば、シリコンよりも高い絶縁性と低い熱伝導率を有する材料（例えば、二酸化シリコン、石英ガラス）で分離することができる。このような材料の選択によっても、能動素子の温度上昇を抑制することができる。なお当然に、温度上昇を抑制することにより、能動素子の破壊耐量を向上することができる。
能動素子間の距離を大きくすることにより同等の温度上昇抑制効果を実現する特許文献１の思想を適用した半導体装置に比べると、半導体装置のサイズを小さくできる。さらに、トレンチの材料としてシリコンよりも熱伝導率の低い材料を選択すれば半導体装置のサイズをより一層小さくすることができる。
（２）本実施の形態の半導体装置３００では、並列に接続される能動素子２２１、２２２をそれぞれトレンチ１０２ａ、１０２ｂで分離するため、半導体のＰＮ接合を用いる場合と比較して、能動素子の耐圧を少ない面積で向上させることができる。
（３）半導体装置３００は、第一のトレンチ１０２ａおよび第二のトレンチ１０２ｂを備え、第一のトレンチ１０２ａが囲う面積または第一のトレンチ１０２ａに囲まれる能動素子２２１の面積と、第二のトレンチ１０２ｂが囲う面積または前記第二のトレンチ１０２ｂに囲まれる能動素子２２２の面積と、が異なる。本実施の形態では、トレンチが囲う面積または能動素子の面積を制御して、それぞれの能動素子の動作時の発熱量を制御する。このようにしたので、発熱量が大きい能動素子の高温部での発熱を抑制、または、放熱を促進し、能動素子の局部的な温度上昇を抑制できる。
（第２の実施の形態）
図４（ａ）は、本発明による第２の実施の形態の半導体装置を模式的に示す平面図であり、素子要素１０１がトレンチ１０２ａ〜１０２ｅで絶縁分離されて形成された複数の能動素子２０１〜２０５を並列に接続した半導体装置３００を示している。第２の実施の形態にかかる半導体装置３００は、素子を絶縁分離するトレンチ間の間隔４０１〜４０４が異なることを特徴とする半導体装置である。トレンチ間の間隔が広いと放熱量が多くなるため、半導体装置３００内の温度を低減することが可能となる。
図４（ｂ）は、シミュレーションによる温度分布図であり、図４（ａ）における素子要素１０１すべてに一様の電流を流した場合の、半導体装置３００内の温度分布をシミュレーションにより求め、Ａ-Ａ’に沿った温度分布を示したものである。トレンチ間の間隔４０１、４０４よりも大きい、間隔４０２、４０３を有する能動素子２０３に相当する部分の温度が、周辺部よりも低下していることが明らかである。
上述した実施の形態によれば、第１の実施の形態と同様の作用効果に加えて、次の作用効果が得られる。
（４）半導体装置３００は、第一のトレンチ１０２ａと、第二のトレンチ１０２ｂ、１０２ｃと、第三のトレンチ１０２ｄ、１０２ｅとを備える。第一のトレンチ１０２ａと第二のトレンチ１０２ｂ、１０２ｃとの間隔４０２、４０３と、第二のトレンチ１０２ｂ、１０２ｃと第三のトレンチ１０２ｄ、１０２ｅとの間隔４０１、４０４と、が異なる。半導体装置３００で局部的に高温になる場所で、能動素子を絶縁分離するトレンチ間のスペースを広げることができ、その結果、放熱が促進されるので、半導体装置３００内の温度上昇を抑制することができる。
（第３の実施の形態）
図５は、本発明による第３の実施の形態の半導体装置を模式的に示す平面図であり、素子要素１０１がトレンチ１０２で絶縁分離されて形成された複数の能動素子２０１〜２０５を並列に接続した半導体装置３００を示している。
図５に示す第３の実施の形態は、第１の実施の形態の構造と、第２の実施の形態の特徴を合わせ持つ装置である。即ち、能動素子２０２、２０４との間に設けられた能動素子２０３は、能動素子２０２、２０４よりも面積が小さく、また、トレンチ間の間隔４０１〜４０４が異なる。この第３の実施の形態では、第１および第２の実施の形態で説明したように、半導体装置が動作中に高温となる装置中央部(能動素子２０３の存在する部分)の温度上昇をさらに抑制することが可能となる。トレンチの数、トレンチ間の間隔、トレンチ内に設ける素子要素数などを設定することにより、半導体装置３００内の温度分布を制御することができる。その結果、半導体基板上で局部的に高温になる場所の放熱を促進させたり、半導体基板上の発熱分布を均一化させたりすることができる。
（第４の実施の形態）
図６は、本発明による第４の実施の形態の半導体装置を模式的に示す平面図であり、素子要素１０１がトレンチ１０２で絶縁分離されて形成された複数の能動素子２０１〜２０５を並列に接続した半導体装置３００を示している。
図６に示す第４の実施の形態では、第１の実施の形態において、トレンチ１０２の外側をさらにトレンチ１０６で囲んだ構造である。能動素子を２重のトレンチで囲うことにより、トレンチの外側からの熱がトレンチの内側の能動素子により伝わりにくくなり、能動素子はそれを囲むトレンチの外側の熱の影響を受けにくくなるという効果がある。本実施の形態では、能動素子を分離するトレンチは２重としたが、３重以上としても同様の効果が得られる。
（第５の実施の形態）
図７は、本発明による第５の実施の形態の半導体装置を模式的に示す平面図である。図７に示す第５の実施の形態は、本発明の第１の実施の形態において、トレンチ間スペース１０５内に熱を遮断するためのトレンチ１０７を設置した構造を有している。この第５の実施の形態では、第４の実施の形態と同様に、隣接する能動素子の熱をトレンチ１０７が遮断し、熱の影響を受けにくくするという効果がある。
（第６の実施の形態）
図８は、本発明による第６の実施の形態の半導体装置を模式的に示す平面図である。図８に示す第６の実施の形態は、本発明の第１の実施の形態において、隣接する能動素子間でそれら能動素子間を絶縁分離するトレンチ１０８を共有する構造を持つ。この構造では、隣接するトレンチ間のスペースを削減できる分、半導体装置３００全体の面積を削減できるという効果がある。
（第７の実施の形態）
図９は、本発明による第７の実施の形態の半導体装置を模式的に示す平面図である。図９に示す第７の実施の形態において、半導体装置３００内の面積の異なる２つの能動素子２０１、２０２は、トレンチ１０２、１１２、１１３で分離されている。この実施の形態においても、半導体装置３００の中心部の能動素子２０２の温度上昇を低減することが可能となる。
次に上述した第１〜第７の実施の形態に適用される半導体装置の構成例を挙げ、簡単に説明する。以下の説明では、第１導電型をｎ型とし、第２導電型をｐ型とするが、その逆でも同様に構成例となりうる。本発明が有効な能動素子としては、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ等が考えられるが、ＭＯＳＦＥＴを用いた実施の形態を図１０に簡単に説明する。
図１０は、本発明による第１〜７の実施の形態の半導体装置の断面構造の例を模式的に示した図であり、ＳＯＩ(silicon on insulator)基板上に形成されたトレンチを有するＭＯＳＦＥＴ、特に高耐圧半導体素子として使われるｎ型ＬＤＭＯＳ（lateral
double-diffused MOSFET）６１の断面構造を示したものである。ＳＯＩ基板は、支持基板（シリコン基板）３０と埋め込み酸化膜１２と半導体素子を形成する第２導電型のシリコン層３１から成っている。埋め込み酸化膜１２の膜厚は０．５μｍ〜３μｍ、シリコン層３１の厚さは1μｍ〜８ｍ程度である。
ＬＤＭＯＳ６１はゲート酸化膜１４の上部に第１導電型のゲート用ポリシリコン４１が形成され、ゲート酸化膜１４の下部には第２導電型ウェル３２が形成されている。ウェル３２は高濃度にドーパントを含有する第２導電型シリコン層３３に接続されている。ＬＤＭＯＳ６１のソース領域は高濃度に第１導電型のドーパントを含有するシリコン層２２であり、一方、ＬＤＭＯＳ６１のドレイン領域は高濃度に第１導電型のドーパントを含有するシリコン層２３である。図１０で示したＬＤＭＯＳ６１は、ドレイン領域２３に対して左右対称にソース領域２２が配置されている。
ゲート用ポリシリコン４１に電圧が印加され、第２導電型ウェル３２とゲート酸化膜４１の界面付近に第１導電型の反転層が形成されると、ソース２２とドレイン２３は、第１導電型のドリフト領域２１を介して電気的に接続される。第１導電型のドリフト領域２１は、電界緩和層であり、ドレイン２３に高電圧を印加されてもシリコンがブレイクダウンしないように電界緩和を行うために設置されている。一般にドリフト層２１を広くし、ソース２２とドレイン２３間の距離を大きく取った場合、ブレイクダウンする電圧(耐圧)は大きくなるが、ソース・ドレイン間の抵抗が大きくなる。その逆も同様であり、ドリフト層２１を小さくすることでソースとドレイン間の距離を小さくした場合、ソース・ドレイン間の抵抗は下がるが、ブレイクダウンする電圧(耐圧)は低下する。
ＬＤＭＯＳ６１はトレンチ１１及び素子分離層１３を用いて、隣接素子６２やトレンチ間スペース領域３４から電気的に絶縁分離されている。素子分離層１３はＬＯＣＯＳ(local oxidation of silicon)方式やＳＴＩ(shallow trench isolation)方式などが一般的であるが、図１０では、ＳＴＩ方式を示している。ゲート用ポリシリコン４１と、ウェル３２と、ソース２２、ドレイン２３は、メタル配線５１に接続される。特に、ウェル３２とソース２２は同一ノードの配線層に接続される。メタル配線５１の材料は、必要に応じて、タングステン、アルミ、銅などが使われる。
上述した実施の形態では、本発明を車載用途の半導体装置に適用した例について説明したが、本発明は車載用途に限定されない。
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１１…トレンチ、１２…埋め込み酸化膜、１３…素子分離層（ＳＴＩ）、１４…ゲート酸化膜、２１…第１導電型のドリフト領域層、２２…ソース領域、２３…ドレイン領域、３０…支持基板、３１…第２導電型シリコン層、３２…第２導電型ウェル、３３…高濃度に不純物濃度がドープされた第２導電型シリコン層、３４…トレンチ間スペース領域、４１…第１導電型ポリシリコン、５１…メタル配線、６１…ＬＤＭＯＳ、６２…隣接素子、１０１…素子要素、１０２，１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ，１０２ｅ…能動素子の絶縁分離用トレンチ、１０３…活性領域、１０４…トレンチの外側の非活性領域、１０５…トレンチ間のスペース、１０６…トレンチ１０２の外側のトレンチ、１０７…トレンチ間スペース１０５内に熱を遮断するためのトレンチ、１０８…隣接する能動素子で共有された絶縁分離用トレンチ、１１２…能動素子の絶縁分離用トレンチ、１１３…能動素子の絶縁分離用トレンチ、２０１〜２１１，２２１，２２２…トレンチで絶縁分離された能動素子、３００…半導体装置、４２１…ドレイン部、４２２…ソース部、４２３…ゲート部、４１１…ドレイン端子、４１２…ソース端子、４１３…ゲート端子

Claims (16)

  1. 半導体基板と、
    前記半導体基板上に形成される複数の能動素子と、
    前記複数の能動素子を囲んで絶縁分離する複数のトレンチと、
    前記複数のトレンチ中の異なるトレンチで絶縁分離された複数の能動素子を並列に接続して外部と接続するための端子と、を備える車載用半導体装置において、
    前記複数のトレンチは、第一のトレンチおよび第二のトレンチを備え、
    前記第一のトレンチと前記第二のトレンチとの間に、前記端子と接続された能動素子を囲んでいないトレンチを備える車載用半導体装置。
  2. 半導体基板と、
    前記半導体基板上に形成される複数の能動素子と、
    前記複数の能動素子を囲んで絶縁分離する複数のトレンチと、
    前記複数のトレンチ中の異なるトレンチで絶縁分離された複数の能動素子を並列に接続して外部と接続するための端子と、を備える車載用半導体装置において、
    前記複数のトレンチは、第一のトレンチと、第二のトレンチと、前記第一のトレンチと前記第二のトレンチとの間に設けられた第四のトレンチとを備え、
    前記第四のトレンチが囲う面積は、前記第一のトレンチ及び前記第二のトレンチが囲ういずれの面積よりも小さい車載用半導体装置。
  3. 請求項１記載の車載用半導体装置において、
    前記第一のトレンチが囲う面積または前記第一のトレンチに囲まれる能動素子の面積と、前記第二のトレンチが囲う面積または前記第二のトレンチに囲まれる能動素子の面積と、が異なる車載用半導体装置。
  4. 請求項１記載の車載用半導体装置において、
    前記複数のトレンチは、第三のトレンチを備え、
    前記第一のトレンチと前記第二のトレンチとの間隔と、前記第二のトレンチと前記第三のトレンチとの間隔と、が異なる車載用半導体装置。
  5. 請求項１記載の車載用半導体装置において、
    前記複数のトレンチは、前記第一のトレンチと前記第二のトレンチとの間に設けられた第四のトレンチとを備え、
    前記第四のトレンチが囲う面積は、前記第一のトレンチ及び前記第二のトレンチが囲ういずれの面積よりも小さい車載用半導体装置。
  6. 請求項１記載の車載用半導体装置において、
    前記複数のトレンチは、前記第一のトレンチと前記第二のトレンチとの間に設けられた第四のトレンチとを備え、
    前記第四のトレンチに囲まれる能動素子の面積は、前記第一のトレンチ及び前記第二のトレンチのいずれに囲まれる能動素子の面積よりも小さい車載用半導体装置。
  7. 請求項３または６のいずれか一項に記載の車載用半導体装置において、
    前記能動素子の面積は、同一のトレンチに囲まれた複数の能動素子の入力と出力を結ぶ方向に直交する方向の長さに基づいて増減する車載用半導体装置。
  8. 請求項１から７のいずれか一項に記載の車載用半導体装置において、
    前記端子を外部回路に接続して前記車載用半導体装置を駆動したときの前記第一のトレンチ内で発生する発熱量と、前記第二のトレンチ内で発生する発熱量とが異なるように、各トレンチ内に設ける素子要素数を設定した車載用半導体装置。
  9. 請求項８に記載の車載用半導体装置において、
    前記半導体基板上の発熱分布が均一化されるように、少なくとも、前記複数のトレンチの数、トレンチ間の間隔、およびトレンチ内に設ける素子要素数を設定した車載用半導体装置。
  10. 請求項１から９のいずれか一項に記載の車載用半導体装置において、
    前記複数のトレンチ各々が囲う面積は、前記半導体基板の中心部に近い程小さい車載用半導体装置。
  11. 請求項１から１０のいずれか一項に記載の車載用半導体装置において、
    前記端子は、入力用端子、制御用端子、および出力用端子を備え、
    前記入力用端子は前記複数の能動素子各々の入力部、前記制御用端子は前記複数の能動素子各々の制御部、前記出力用端子は前記複数の能動素子各々の出力部、に接続されている車載用半導体装置。
  12. 請求項１１記載の車載用半導体装置において、
    前記車載用半導体装置はＭＯＳＦＥＴであり、前記入力用端子はドレイン端子、前記制御用端子はゲート端子、前記出力用端子はソース端子、である車載用半導体装置。
  13. 請求項１から１２のいずれか一項に記載の車載用半導体装置において、
    前記半導体基板はＳＯＩ基板であり、
    前記トレンチの深さはＳｉ活性層の厚さに等しい車載用半導体装置。
  14. 請求項１から１３のいずれか一項に記載の車載用半導体装置を備えた車載制御装置。
  15. 請求項１４に記載の車載制御装置において、
    前記車載制御装置は、車両のエンジンルーム内、または制御対象機器に直付けで設置される車載制御装置。
  16. 半導体基板と、
    前記半導体基板上に形成される複数の能動素子と、
    前記複数の能動素子を囲んで絶縁分離する複数のトレンチと、
    前記複数のトレンチ中の異なるトレンチで絶縁分離された複数の能動素子を並列に接続して外部と接続するための端子と、を備え、
    前記複数のトレンチは、第一のトレンチ、第二のトレンチ、および前記第一のトレンチと前記第二のトレンチとの間に設けられた第三のトレンチを備え、
    前記第三のトレンチが囲う面積または前記第三のトレンチに囲まれる能動素子の面積は、前記第一、第二いずれのトレンチが囲う面積、または前記第一、第二いずれのトレンチに囲まれる能動素子の面積よりも小さい半導体装置。
JP2017537674A 2015-09-04 2016-08-02 半導体装置、車載用半導体装置および車載制御装置 Active JP6606185B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015174308 2015-09-04
JP2015174308 2015-09-04
PCT/JP2016/072578 WO2017038344A1 (ja) 2015-09-04 2016-08-02 半導体装置、車載用半導体装置および車載制御装置

Publications (2)

Publication Number Publication Date
JPWO2017038344A1 JPWO2017038344A1 (ja) 2018-03-22
JP6606185B2 true JP6606185B2 (ja) 2019-11-13

Family

ID=58188890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017537674A Active JP6606185B2 (ja) 2015-09-04 2016-08-02 半導体装置、車載用半導体装置および車載制御装置

Country Status (5)

Country Link
US (1) US11004762B2 (ja)
EP (1) EP3346489B1 (ja)
JP (1) JP6606185B2 (ja)
CN (1) CN108028226B (ja)
WO (1) WO2017038344A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028226B (zh) 2015-09-04 2022-06-14 日立安斯泰莫株式会社 半导体装置、车载用半导体装置以及车载控制装置
DE112019002436B4 (de) * 2018-06-18 2024-02-22 Hitachi Astemo, Ltd. Halbleitervorrichtung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3704398A (en) * 1970-02-14 1972-11-28 Nippon Electric Co Multi-emitter power transistor having emitter region arrangement for achieving substantially uniform emitter-base junction temperatures
JPH06342803A (ja) * 1992-05-29 1994-12-13 Texas Instr Inc <Ti> トランジスタ
US5461000A (en) 1994-07-05 1995-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing dielectric as load resistor in 4T SRAM
JPH08335684A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置
JP4206543B2 (ja) * 1999-02-02 2009-01-14 株式会社デンソー 半導体装置
JP2001237319A (ja) * 2000-02-24 2001-08-31 Hitachi Ltd 半導体集積回路の設計方法および半導体集積回路
JP3482948B2 (ja) * 2000-07-25 2004-01-06 株式会社デンソー 半導体装置
JP2003086809A (ja) * 2001-09-11 2003-03-20 Hitachi Ltd 半導体装置
JP4489366B2 (ja) 2003-03-17 2010-06-23 株式会社日立製作所 半導体装置
JP4590884B2 (ja) * 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
JP5011549B2 (ja) * 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP4959140B2 (ja) * 2005-02-04 2012-06-20 株式会社日立超エル・エス・アイ・システムズ 半導体装置
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
JP5005241B2 (ja) * 2006-03-23 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5707681B2 (ja) * 2009-03-04 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP5406674B2 (ja) * 2009-11-06 2014-02-05 日立オートモティブシステムズ株式会社 熱式流体流量センサおよびその製造方法
US8587058B2 (en) * 2012-01-02 2013-11-19 United Microelectronics Corp. Lateral diffused metal-oxide-semiconductor device
JP2013149876A (ja) * 2012-01-23 2013-08-01 Hitachi Automotive Systems Ltd パッケージオンパッケージ型半導体装置およびパッケージオンパッケージ型半導体装置の製造方法
CN108028226B (zh) 2015-09-04 2022-06-14 日立安斯泰莫株式会社 半导体装置、车载用半导体装置以及车载控制装置

Also Published As

Publication number Publication date
EP3346489A1 (en) 2018-07-11
CN108028226A (zh) 2018-05-11
US11004762B2 (en) 2021-05-11
US20180211898A1 (en) 2018-07-26
WO2017038344A1 (ja) 2017-03-09
JPWO2017038344A1 (ja) 2018-03-22
EP3346489B1 (en) 2021-05-12
EP3346489A4 (en) 2019-04-03
CN108028226B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
US9343453B2 (en) Semiconductor device
US8269305B2 (en) High-voltage semiconductor device
JP5754558B2 (ja) 半導体集積回路装置
JP2008016822A (ja) 負荷駆動装置
JP2017112161A (ja) 半導体装置
JP6210913B2 (ja) 半導体装置
JP6606185B2 (ja) 半導体装置、車載用半導体装置および車載制御装置
JP4972293B2 (ja) 半導体装置およびその製造方法
TWI447912B (zh) 半導體裝置及其製造方法
WO2016042971A1 (ja) 半導体装置
US20190109130A1 (en) Semiconductor circuit and semiconductor device
CN108352359B (zh) 半导体装置
JP2012028451A (ja) 半導体集積回路装置
JP6414861B2 (ja) 半導体装置
JP5696715B2 (ja) 半導体装置
JP6110900B2 (ja) 半導体装置の製造方法
JP2003008006A (ja) 半導体装置及びその製造方法
US9431484B2 (en) Vertical transistor with improved robustness
TW201405811A (zh) 場元件及其應用之高壓半導體元件之操作方法
JP2019087591A (ja) 半導体装置
WO2019082220A1 (en) MULTI-MATERIAL TRANSISTOR AND HYBRID INSULATED GRID MULTI-STRUCTURE
JP2017168755A (ja) 半導体装置およびそれを用いたインバータ回路
JP2018157190A (ja) 半導体装置および半導体装置の製造方法
JP2006351924A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191017

R150 Certificate of patent or registration of utility model

Ref document number: 6606185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350