CN108028226B - 半导体装置、车载用半导体装置以及车载控制装置 - Google Patents

半导体装置、车载用半导体装置以及车载控制装置 Download PDF

Info

Publication number
CN108028226B
CN108028226B CN201680050965.9A CN201680050965A CN108028226B CN 108028226 B CN108028226 B CN 108028226B CN 201680050965 A CN201680050965 A CN 201680050965A CN 108028226 B CN108028226 B CN 108028226B
Authority
CN
China
Prior art keywords
trench
groove
semiconductor device
vehicle
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680050965.9A
Other languages
English (en)
Other versions
CN108028226A (zh
Inventor
大岛隆文
和田真一郎
池谷克己
米田浩志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of CN108028226A publication Critical patent/CN108028226A/zh
Application granted granted Critical
Publication of CN108028226B publication Critical patent/CN108028226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种能够抑制有源元件的温度上升的车载用半导体装置。一种车载用半导体装置，包括：半导体基板；多个有源元件，它们在半导体基板上形成；多个沟槽，它们包围并绝缘隔离多个有源元件；以及端子，其用于将被多个沟槽中的不同沟槽绝缘隔离的多个有源元件并联连接并与外部连接。

Description

半导体装置、车载用半导体装置以及车载控制装置
技术领域
本发明涉及半导体装置、车载用半导体装置以及车载控制装置。
背景技术
以往，已知以不均匀的间隔配置多个有源元件来实现一定的温度的半导体装置(专利文献1)。另外，还已知多个有源元件被一个沟槽包围，并且多个有源元件并联连接的半导体装置(专利文献2)。
现有技术文献
专利文献
专利文献1日本专利特开平6-342803号公报
专利文献2日本专利特开2002-43521号公报
发明内容
发明要解决的问题
在专利文献1记载的发明中，由于有源元件之间被热传导率较高的硅热连接，所以有源元件产生的热容易传递到周围的有源元件。因此，增加有源元件之间的距离来促进散热。
另一方面，在专利文献2记载的发明中，半导体装置的中央部的温度比周边区域的温度高，期望抑制作为半导体装置的温度。
解决问题的技术手段
权利要求1中记载的车载用半导体装置包括：半导体基板；多个有源元件，它们在半导体基板上形成；多个沟槽，它们包围并绝缘隔离多个有源元件；以及端子，其用于将被多个沟槽中的不同沟槽绝缘隔离的多个有源元件并联连接并与外部连接。
发明的效果
根据本发明，可以抑制有源元件的温度上升。
附图说明
图1的(a)是本发明的第一实施方式的半导体装置的俯视图，图1的(b)是模拟的温度分布图。
图2是本发明的实施方式中的有源元件的连接方法的示例。
图3的(a)是现有的半导体装置的俯视图，图3的(b)是模拟的温度分布图。
图4是本发明的第二实施方式的半导体装置的俯视图。
图5是本发明的第三实施方式的半导体装置的俯视图。
图6是本发明的第四实施方式的半导体装置的俯视图。
图7是本发明的第五实施方式的半导体装置的俯视图。
图8是本发明的第六实施方式的半导体装置的俯视图。
图9是本发明的第七实施方式的半导体装置的俯视图。
图10是表示本发明的第一实施方式～第七实施方式的半导体装置的剖面结构的示例。
具体实施方式
在需要高功率输出的功率半导体装置中，使用能够在其输出级流过大电流的有源元件，例如像MOSFET那样的开关元件。虽然该有源元件的尺寸(例如栅极宽度)越大，越能够输出高功率，但是当流过大电流时有源元件会发热并升高温度，会产生耐压等的击穿强度降低的问题。
特别是在车载用半导体装置中，需要控制像螺线管的电流驱动这样的大电流，因此需要特别注意击穿强度的降低。另外，车载用半导体装置设置在高温下的发动机、马达等控制对象设备附近的情况很多，环境温度会高温化。因此，半导体装置会容易高温，将会进一步加大对击穿强度降低的担忧。另外，在车载用半导体装置中，作为有源元件存在需要超过40V～200V的元件耐压的情况，绝缘隔离就成为重要的课题。
(第一实施方式)
图1的(a)是示意性地示出本发明的第一实施方式的半导体装置的俯视图，示出了通过并联连接由沟槽102将元件要素101绝缘隔离而形成的有源元件201～205而得的半导体装置300。另外，在图1的(a)中，有源元件201、205分别由4个元件要素101构成，有源元件202、204分别由3个元件要素101构成，有源元件203由1个元件要素101构成。
图1的(a)的半导体装置300内的被沟槽102包围的元件要素101中，在有源元件为MOSFET的情况下，如果栅极宽度大、即元件要素101的面积大的话，则流通电流的能力就会增大。此外，虽然对其大小没有规定，但是在控制例如几A左右的电流的MOSFET等中，有时使用10μm～几cm的栅极宽度。
车载用半导体装置的耐压被要求为40V～200V，为了维持该耐压，使用沟槽的宽度为大约0.5μm～2μm。此外，有时会将宽度细的沟槽进行双重或双重以上排列来有效地作为宽的沟槽进行使用。
图2是表示本发明的实施方式中的有源元件的连接方法的示例的图，示出了分别由一个或者多个元件要素101构成的多个有源元件的连接方法的示例。如图2所示，被沟槽102a包围的有源元件221是具有漏极部421、源极部422以及栅极部423的MOSFET。有源元件221与被不同沟槽102b包围的有源元件222并联连接，并具有用于与外部连接的端子411、412、413。端子411、412、413例如与外部电路连接。
在图1的(a)所示的半导体装置300中，有源元件201以及205、有源元件202以及204、有源元件203中的每一个由沟槽102包围的面积或者被沟槽102包围的区域内的元件要素101的总面积是不同的。在本说明书中，被沟槽102包围的区域内的元件要素101的总面积也被称为被沟槽包围的有源元件的面积。当有源元件的面积不同时，各个有源元件的动作时的发热量是不同的。因此，通过控制各个有源元件的大小，即通过设定各沟槽内设置的元件要素数量，可以使各沟槽内产生的发热量不同。其结果是能够控制半导体装置300内的温度分布。在图1的(a)中，设置在有源元件202和204之间的有源元件203的面积小于有源元件202以及204的面积。通过这样做，能够使有源元件203的发热量小于有源元件202以及204的发热量。
图1的(b)是模拟的温度分布图，其示出了，在图1的(a)中的所有的元件要素101中流过同样的电流的情况下的、通过模拟半导体装置300内的温度分布而得到的沿A-A’的温度分布。可以看出，通过在半导体装置300的有源元件202和204之间设置比它们面积小的有源元件203来抑制在有源元件203周边的温度上升。
图3的(a)是示意性地示出现有的半导体装置的俯视图，图3的(b)示出模拟的温度分布图。在图3的(a)的半导体装置300中，被沟槽102绝缘隔离的有源元件只有一个。另外，图3的半导体装置300由15个元件要素101构成，并且元件要素数量与图1所示的实施方式中的半导体装置300的元件要素数量相同。此外，图3的(b)表示在图3的(a)中的元件要素101中流过同样的电流的情况下的、通过模拟半导体装置300内的温度分布而得到的沿A-A’的温度分布。
可以看出，在该温度模拟中，虽然假定图3例示的结构和图1例示的结构中有源元件的供电流流过的能力相同，但是图1的(b)和图3的(b)中的温度分布是不同的。在半导体装置300内被沟槽绝缘隔离的有源元件只有一个的情况的图3的(b)中，装置内的温度在装置中央附近最高。另一方面，在应用了本发明的情况的图1的(b)中，在设置有面积小的有源元件203的装置中央部分上温度有所下降。此外，显而易见的是，即使比较整个元件的温度，与有源元件没有被沟槽隔离的图3相比，通过沟槽隔离有源元件的图1的结构中的温度较低。
根据上述实施方式，可以获得以下作用效果。
(1)半导体装置300包括：半导体基板；多个有源元件221、222，它们在半导体基板上形成；多个沟槽102a、102b，它们将多个有源元件包围并绝缘隔离；以及端子411、412、413，它们用于将被多个沟槽中的不同沟槽绝缘隔离的多个有源元件并联连接并与外部连接。在本实施方式中，将并联连接的有源元件221、222分别通过沟槽102a、102b隔离。由于这样做，因此在将元件要素101的总数设为相同的N的情况下，如果比较由一个沟槽包围N个元件要素的现有例与分别由两个沟槽102a、102b包围N个元件要素的实施方式的话，则与前者的半导体装置相比，后者的半导体装置能够抑制中央部的温度上升。即，由于如实施方式一样在半导体装置的两个有源元件之间设置两列沟槽，所以有源元件之间的热传导被抑制，有源元件221和有源元件222之间的区域、即半导体装置的内侧(中央部)的区域的温度升高被抑制。通常，半导体装置的最高温度往往是半导体装置的内侧的温度，特别是中央部的温度。
多个有源元件可以通过例如具有比硅更高的绝缘性和更低的热传导率的材料(例如，二氧化硅，石英玻璃)来隔离。通过这种材料的选择，也能够抑制有源元件的温度上升。另外，理所当然，通过抑制温度升高，能够提高有源元件的击穿强度。
与应用了通过增大有源元件之间的距离以实现同等的抑制温度上升效果的专利文献1的思想的半导体装置相比，能够缩小半导体装置的尺寸。进一步地，如果选择具有比硅更低的热传导率的材料作为沟槽的材料，则能够进一步缩小半导体装置的尺寸。
(2)在本实施方式的半导体装置300中，由于将并联连接的有源元件221、222分别通过沟槽102a、102b隔离，所以与使用半导体PN结的情况相比，能够以较少的面积提高有源元件的耐压。
(3)半导体装置300包括第一沟槽102a以及第二沟槽102b，第一沟槽102a所包围的面积或者被第一沟槽102a包围的有源元件221的面积不同于第二沟槽102b所包围的面积或者被所述第二沟槽102b包围的有源元件222的面积。在本实施方式中，通过控制沟槽所包围的面积或者有源元件的面积来控制各个有源元件动作时的发热量。由于这样做，因此能够抑制在发热量大的有源元件的高温部处的发热、或者促进散热，从而抑制有源元件的局部的温度上升。
(第二实施方式)
图4的(a)是示意性地示出本发明的第二实施方式的半导体装置的俯视图，示出了通过并联连接用沟槽102a～102e将元件要素101绝缘隔离而形成的多个有源元件201～205而得的半导体装置300。第二实施方式的半导体装置300的特征在于，将元件绝缘隔离的沟槽之间的间隔401～404是不同的。当沟槽之间的间隔较宽时散热量增加，因此能够降低半导体装置300内的温度。
图4的(b)是模拟的温度分布图，其示出了，在图4的(a)中的所有的元件要素101中流过同样的电流的情况下的、通过模拟半导体装置300内的温度分布而得到的沿A-A’的温度分布。显而易见的是，与有源元件203相当的部分的温度低于周边部，该有源元件203具有比沟槽之间的间隔401、404大的间隔402、403。
根据上述实施方式，除了与第一实施方式相同的作用效果之外，还可以获得以下作用效果。
(4)半导体装置300包括第一沟槽102a、第二沟槽102b和102c、以及第三沟槽102d和102e。第一沟槽102a与第二沟槽102b、102c之间的间隔402、403不同于第二沟槽102b、102c与第三沟槽102d、102e之间的间隔401、404。在半导体装置300上会局部变为高温的地方，能够扩大将有源元件绝缘隔离的沟槽之间的空间，其结果是，促进了散热，因此能够抑制半导体装置300的温度上升。
(第三实施方式)
图5是示意性地示出本发明的第三实施方式的半导体装置的俯视图，示出了通过并联连接用沟槽102将元件要素101绝缘隔离而形成的多个有源元件201～205而得的半导体装置300。
图5所示的第三实施方式是结合了第一实施方式的结构和第二实施方式的特征的装置。即，在有源元件202和204之间设置的有源元件203的面积比有源元件202、204小，此外，沟槽之间的间隔401～404是不同的。在该第三实施方式中，如第一实施方式以及第二实施方式中所说明的一样，能够进一步抑制半导体装置在动作过程中变为高温的装置的中央部(有源元件203所在的部分)的温度上升。通过设定沟槽的数量、沟槽之间的间隔、以及设置在沟槽内的元件要素数量等，能够控制半导体装置300内的温度分布。其结果，能够促进在半导体基板上会局部变为高温的地方的散热，使半导体基板上的发热分布均匀化。
(第四实施方式)
图6是示意性地示出本发明的第四实施方式的半导体装置的俯视图，示出了通过并联连接由沟槽102将元件要素101绝缘隔离而形成的多个有源元件201～205而得的半导体装置300。
图6所示的第四实施方式具有在第一实施方式中通过沟槽106进一步包围沟槽102的外侧的结构。通过双重的沟槽将有源元件包围，使得来自沟槽外侧的热难以通过沟槽内侧的有源元件传递，从而具有使有源元件不易受到包围该有源元件的沟槽的外侧的热的影响的效果。在本实施方式中，虽然将隔离有源元件的沟槽设为双重，但是设为三重或三重以上也能够获得相同的效果。
(第五实施方式)
图7是示意性地示出本发明的第五实施方式的半导体装置的俯视图。图7所示的第五实施方式具有本发明的第一实施方式中的设置了沟槽107的结构，所述沟槽107用于在沟槽间的空间105内阻隔热。在该第五实施方式中，与第四实施方式相同，具有如下效果：相邻的有源元件的热被沟槽107阻隔，从而不易受到热的影响。
(第六实施方式)
图8是示意性地示出本发明的第六实施方式的半导体装置的俯视图。图8所示的第六实施方式具有共用本发明的第一实施方式中的在相邻的有源元件之间将这些有源元件绝缘隔离的沟槽108的结构。在该结构中，具有如下效果：能够与相邻的沟槽之间的空间的被削减部分相应地、削减半导体装置300整体的面积。
(第七实施方式)
图9是示意性示出本发明的第七实施方式的半导体装置的俯视图。在图9所示的第七实施方式中，半导体装置300内面积不同的2个有源元件201、202被沟槽102、112以及113隔离。在该实施方式中，也能够降低半导体装置300的中心部的有源元件202的温度上升。
接着，列举应用于上述第一实施方式～第七实施方式的半导体装置的构成示例并进行简单说明。在以下说明中，虽然令第一导电类型为n型、并令第二导电类型为p型，但是即使相反也同样能够成为构成示例。虽然考虑将MOSFET、IGBT、双极型晶体管等作为本发明有效的有源元件，但是在图10中将对使用MOSFET的实施方式进行简单的说明。
图10是示意性地示出本发明的第一实施方式～第七实施方式的半导体装置的剖面结构的示例的图，示出了具有在SOI(silicon on insulator，绝缘衬底上的硅)基板上形成的沟槽的MOSFET、特别是用作高耐压半导体元件的n型LDMOS(lateral double-diffusedMOSFET，横向扩散金属氧化物半导体)61的剖面结构。SOI基板由支承基板(硅基板)30、埋入氧化膜12以及形成半导体元件的第二导电类型的硅层31组成。埋入氧化膜12的膜厚为0.5μm～3μm，硅层31的厚度为1μm～8μm左右。
在LDMOS61中，在栅极氧化膜14的上部形成有第一导电类型的栅极用多晶硅41，在栅极氧化膜14的下部形成有第二导电类型阱32。阱32连接到含有高浓度掺杂剂的第二导电类型硅层33。LDMOS61的源极区域是含有高浓度的第一导电类型的掺杂剂的硅层22，另一方面，LDMOS61的漏极区域是含有高浓度的第一导电类型的掺杂剂的硅层23。在图10所示的LDMOS61中，源极区域22相对于漏极区域23左右对称地配置。
当对栅极用多晶硅41施加电压并且在第二导电类型阱32和栅极氧化膜41的界面附近形成第一导电类型的反转层时，源极22和漏极23通过第一导电类型的漂移区域21电连接。第一导电类型的漂移区域21是电场缓和层，被设置用于缓和电场而使得即使当高电压被施加到漏极23时硅也不会击穿。通常，在扩大漂移层21并且增加源极22与漏极23之间的距离的情况下，虽然击穿电压(耐压)增加，但是源极-漏极之间的电阻会增加。反过来也一样，在通过减小漂移层21来减小源极和漏极之间的距离的情况下，源极-漏极之间的电阻会减小，但是击穿电压(耐压)会降低。
LDMOS 61通过使用沟槽11以及元件隔离层13来与相邻元件62、沟槽间空间区域34电绝缘隔离。元件隔离层13通常是LOCOS(local oxidation of silicon，硅局部氧化隔离)方式、STI(shallow trench isolation，浅沟槽隔离)方式等，在图10中示出STI方式。栅极用多晶硅41、阱32、源极22以及漏极23连接到金属配线51。特别是，阱32和源极22连接到同一个节点的配线层。金属配线51的材料可以根据需要使用钨、铝、铜等。
在上述实施方式中，虽然说明了将本发明应用于车载用途的半导体装置的示例，但本发明不限于车载用途。
虽然在上面已经说明了各种实施方式和变形例，但是本发明不限于这些内容。在本发明的技术思想的范围内能考虑到的其它方式也包括在本发明的范围内。
符号说明
11：沟槽，12：埋入氧化膜，13：元件隔离层(STI)，14：栅极氧化膜，21：第一导电类型的漂移区域层，22：源极区域，23：漏极区域，30：支承基板，31：第二导电类型硅层，32：第二导电类型阱，33：掺杂有高浓度杂质的第二导电类型硅层，34：沟槽间空间区域，41：第一导电类型多晶硅，51：金属配线，61：LDMOS，62：相邻元件，101：元件要素，102、102a、102b、102c、102d、102e：有源元件的绝缘隔离用沟槽，103：活性区域，104：沟槽的外侧的非活性区域，105：沟槽间的空间，106：沟槽102的外侧的沟槽，107：用于在沟槽间的空间105内阻隔热的沟槽，108：在相邻的有源元件之间共用的绝缘隔离用沟槽，112：有源元件的绝缘隔离用沟槽，113：有源元件的绝缘隔离用沟槽，201～211、221、222：被沟槽绝缘隔离的有源元件，300：半导体装置，421：漏极部，422：源极部，423：栅极部，411：漏极端子，412：源极端子，413：栅极端子。

Claims (14)

1.一种车载用半导体装置，其特征在于，包括：
半导体基板；
多个有源元件，它们在所述半导体基板上形成；
多个沟槽，它们包围并绝缘隔离所述多个有源元件；以及
端子，其用于将被所述多个沟槽中的不同沟槽绝缘隔离的多个有源元件并联连接并与外部连接，
所述多个沟槽包括第一沟槽以及第二沟槽，
被所述第一沟槽包围的有源元件的面积不同于被所述第二沟槽包围的有源元件的面积，
在所述第一沟槽所包围的区域的内部以及所述第二沟槽所包围的区域的内部不存在所述沟槽，
在所述第一沟槽与所述第二沟槽之间具有不包围与所述端子连接的有源元件的沟槽。
2.根据权利要求1所述的车载用半导体装置，其特征在于，
所述多个沟槽包括第一沟槽、第二沟槽、以及第三沟槽，
所述第一沟槽与所述第二沟槽之间的间隔不同于所述第二沟槽与所述第三沟槽之间的间隔。
3.根据权利要求1所述的车载用半导体装置，其特征在于，
所述多个沟槽包括第一沟槽、第二沟槽、以及在所述第一沟槽与所述第二沟槽之间设置的第四沟槽，
所述第四沟槽所包围的面积小于所述第一沟槽以及所述第二沟槽中的任何一个所包围的面积。
4.根据权利要求1所述的车载用半导体装置，其特征在于，
所述多个沟槽包括第一沟槽、第二沟槽、以及在所述第一沟槽与所述第二沟槽之间设置的第四沟槽，
被所述第四沟槽包围的有源元件的面积小于被所述第一沟槽以及所述第二沟槽中的任何一个包围的有源元件的面积。
5.根据权利要求1所述的车载用半导体装置，其特征在于，
所述有源元件的面积根据以下方向上的长度而增减：该方向与连接被同一沟槽包围的多个有源元件的输入和输出的方向正交。
6.根据权利要求1所述的车载用半导体装置，其特征在于，
以在将所述端子连接到外部电路并驱动所述车载用半导体装置时的所述第一沟槽内产生的发热量不同于所述第二沟槽内产生的发热量的方式，设定在各沟槽内设置的元件要素数量。
7.根据权利要求6所述的车载用半导体装置，其特征在于，
以所述半导体基板上的发热分布被均匀化的方式，至少设定所述多个沟槽的数量、沟槽之间的间隔以及在沟槽内设置的元件要素数量。
8.根据权利要求1所述的车载用半导体装置，其特征在于，
所述多个沟槽各自包围的面积越靠近所述半导体基板的中心部越小。
9.根据权利要求1所述的车载用半导体装置，其特征在于，
所述端子包括输入用端子、控制用端子以及输出用端子，
所述输入用端子连接到所述多个有源元件各自的输入部，所述控制用端子连接到所述多个有源元件各自的控制部，所述输出用端子连接到所述多个有源元件各自的输出部。
10.根据权利要求9所述的车载用半导体装置，其特征在于，
所述车载用半导体装置为MOSFET，所述输入用端子为漏极端子，所述控制用端子为栅极端子，所述输出用端子为源极端子。
11.根据权利要求1至10中任一项所述的车载用半导体装置，其特征在于，
所述半导体基板是SOI基板，
所述沟槽的深度与硅活性层的厚度相等。
12.一种车载控制装置，其特征在于，
具备权利要求1至11中任一项所述的车载用半导体装置。
13.根据权利要求12所述的车载控制装置，其特征在于，
所述车载控制装置直接设置在车辆的发动机室或控制对象设备中。
14.一种半导体装置，其特征在于，包括：
半导体基板；
多个有源元件，它们在所述半导体基板上形成；
多个沟槽，它们包围并绝缘隔离所述多个有源元件；以及
端子，其用于将被所述多个沟槽中的不同沟槽绝缘隔离的多个有源元件并联连接并与外部连接，
所述多个沟槽包括第一沟槽、第二沟槽、以及在所述第一沟槽与所述第二沟槽之间设置的第三沟槽，
被所述第三沟槽包围的有源元件的面积小于被所述第一沟槽和所述第二沟槽中的任何一个包围的有源元件的面积，
在所述第一沟槽所包围的区域的内部、所述第二沟槽所包围的区域的内部以及所述第三沟槽所包围的区域的内部不存在所述沟槽，
在所述第一沟槽与第三沟槽之间、以及所述第二沟槽与第三沟槽之间具有不包围与所述端子连接的有源元件的沟槽。
CN201680050965.9A 2015-09-04 2016-08-02 半导体装置、车载用半导体装置以及车载控制装置 Active CN108028226B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015174308 2015-09-04
JP2015-174308 2015-09-04
PCT/JP2016/072578 WO2017038344A1 (ja) 2015-09-04 2016-08-02 半導体装置、車載用半導体装置および車載制御装置

Publications (2)

Publication Number Publication Date
CN108028226A CN108028226A (zh) 2018-05-11
CN108028226B true CN108028226B (zh) 2022-06-14

Family

ID=58188890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680050965.9A Active CN108028226B (zh) 2015-09-04 2016-08-02 半导体装置、车载用半导体装置以及车载控制装置

Country Status (5)

Country Link
US (1) US11004762B2 (zh)
EP (1) EP3346489B1 (zh)
JP (1) JP6606185B2 (zh)
CN (1) CN108028226B (zh)
WO (1) WO2017038344A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038344A1 (ja) 2015-09-04 2017-03-09 日立オートモティブシステムズ株式会社 半導体装置、車載用半導体装置および車載制御装置
CN112236861A (zh) 2018-06-18 2021-01-15 日立汽车系统株式会社 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232627A (ja) * 2009-03-04 2010-10-14 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3704398A (en) * 1970-02-14 1972-11-28 Nippon Electric Co Multi-emitter power transistor having emitter region arrangement for achieving substantially uniform emitter-base junction temperatures
JPH06342803A (ja) * 1992-05-29 1994-12-13 Texas Instr Inc <Ti> トランジスタ
US5461000A (en) 1994-07-05 1995-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing dielectric as load resistor in 4T SRAM
JPH08335684A (ja) * 1995-06-08 1996-12-17 Toshiba Corp 半導体装置
JP4206543B2 (ja) 1999-02-02 2009-01-14 株式会社デンソー 半導体装置
JP2001237319A (ja) * 2000-02-24 2001-08-31 Hitachi Ltd 半導体集積回路の設計方法および半導体集積回路
JP3482948B2 (ja) 2000-07-25 2004-01-06 株式会社デンソー 半導体装置
JP2003086809A (ja) * 2001-09-11 2003-03-20 Hitachi Ltd 半導体装置
JP4489366B2 (ja) * 2003-03-17 2010-06-23 株式会社日立製作所 半導体装置
JP4590884B2 (ja) * 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
JP5011549B2 (ja) 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP4959140B2 (ja) * 2005-02-04 2012-06-20 株式会社日立超エル・エス・アイ・システムズ 半導体装置
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
JP5005241B2 (ja) * 2006-03-23 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5406674B2 (ja) * 2009-11-06 2014-02-05 日立オートモティブシステムズ株式会社 熱式流体流量センサおよびその製造方法
US8587058B2 (en) * 2012-01-02 2013-11-19 United Microelectronics Corp. Lateral diffused metal-oxide-semiconductor device
JP2013149876A (ja) * 2012-01-23 2013-08-01 Hitachi Automotive Systems Ltd パッケージオンパッケージ型半導体装置およびパッケージオンパッケージ型半導体装置の製造方法
WO2017038344A1 (ja) 2015-09-04 2017-03-09 日立オートモティブシステムズ株式会社 半導体装置、車載用半導体装置および車載制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232627A (ja) * 2009-03-04 2010-10-14 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP3346489A4 (en) 2019-04-03
US20180211898A1 (en) 2018-07-26
CN108028226A (zh) 2018-05-11
JPWO2017038344A1 (ja) 2018-03-22
US11004762B2 (en) 2021-05-11
WO2017038344A1 (ja) 2017-03-09
EP3346489A1 (en) 2018-07-11
EP3346489B1 (en) 2021-05-12
JP6606185B2 (ja) 2019-11-13

Similar Documents

Publication Publication Date Title
US9741788B2 (en) Semiconductor device and method for fabricating the same
US8269305B2 (en) High-voltage semiconductor device
US9048213B2 (en) Semiconductor device
JP5641131B2 (ja) 半導体装置およびその製造方法
CN102201444B (zh) 半导体装置
JP6244177B2 (ja) 半導体装置
JP6210913B2 (ja) 半導体装置
JP2019503591A (ja) パワー半導体デバイス
KR20140124950A (ko) 반도체 전력소자
CN108028226B (zh) 半导体装置、车载用半导体装置以及车载控制装置
JP7153559B2 (ja) 半導体装置
JPH04363069A (ja) 縦型半導体装置
JP7352360B2 (ja) 半導体装置
KR102030464B1 (ko) 레터럴 타입의 전력 반도체 소자
CN108352359B (zh) 半导体装置
KR20100048061A (ko) 개선된 트랜스컨덕턴스를 갖는 고전력 반도체 소자
EP2871673A1 (en) Semiconductor device
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
TWI472035B (zh) 場元件
TWI546961B (zh) 高壓金氧半導體電晶體元件
JP6414861B2 (ja) 半導体装置
US20160240661A1 (en) Semiconductor Device Comprising a Transistor Array and a Termination Region and Method of Manufacturing Such a Semiconductor Device
US10199491B2 (en) Vertical transistor with improved robustness
JP5696715B2 (ja) 半導体装置
CN113540078A (zh) 高压半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Ibaraki

Applicant after: Hitachi astemo Co.,Ltd.

Address before: Ibaraki

Applicant before: HITACHI AUTOMOTIVE SYSTEMS, Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant