JP7153559B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7153559B2
JP7153559B2 JP2018545253A JP2018545253A JP7153559B2 JP 7153559 B2 JP7153559 B2 JP 7153559B2 JP 2018545253 A JP2018545253 A JP 2018545253A JP 2018545253 A JP2018545253 A JP 2018545253A JP 7153559 B2 JP7153559 B2 JP 7153559B2
Authority
JP
Japan
Prior art keywords
region
longitudinal direction
body region
edge line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018545253A
Other languages
English (en)
Other versions
JPWO2019012813A1 (ja
Inventor
晃久 生田
浩司 桜井
悟 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2019012813A1 publication Critical patent/JPWO2019012813A1/ja
Application granted granted Critical
Publication of JP7153559B2 publication Critical patent/JP7153559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Description

本開示は、半導体装置、特に横型高耐圧ＭＯＳトランジスタに関する。
ＥＶ（Electric Vehicle）、ハイブリッドカーの走行距離の向上や過充電を防止するため、バッテリーの電圧をモニターし、計測、監視するＢＭＳ（Battery Management System）用の半導体ＩＣ（Integrated Circuit）の開発が進められている。ＥＶ、ハイブリッドカーに搭載される車載用バッテリーは、リチウムイオン電池セルを直列に複数個接続して構成される。ＢＭＳ用半導体ＩＣは電池セルを複数接続して計測、監視するため、１００Ｖ以上のドレインーソース間耐圧を有する高耐圧ＭＯＳ（Metal Oxide Semiconductor）トランジスタが要望される。
このような高耐圧ＭＯＳトランジスタを集積し、かつ高温下でも高い信頼性を得るにはＳＯＩ（Silicon on Insulator）基板の使用が望ましい。ＳＯＩ基板では素子どうしを分離するために通常ＤＴＩ（Deep Trench Isolation）を用いる。なぜなら、ＰＮ接合分離では高温時にはリーク電流が増加し、更にサージ・ノイズの影響も受けやすく、素子間の寄生トランジスタが動作してラッチアップが発生し易いからである。また、不純物拡散領域が広がるため素子分離に要する面積が大きくなり困難が伴う。
高耐圧ＭＯＳトランジスタには、チャネルの導電型がＮ型あるいはＰ型の２種類が存在する。本明細書では横型ＰチャネルＭＯＳトランジスタを事例に挙げるが、各構成の導電型を変更すれば横型ＮチャネルＭＯＳトランジスタの場合でも同様に成立する。
高耐圧横型ＰチャネルＭＯＳトランジスタの平面レイアウトはソース領域およびボディ領域がドレイン領域で包囲される形態をとる場合には平面視においてボディ領域端部での降伏による耐圧低下が起き易い。
そこで、特許文献１から特許文献３は、耐圧を向上できる半導体装置を提案している。
特許第５４５６１４７号公報 国際公開第２０１２／１０７９９８号 特開２０１１－２０４９２４号公報
しかしながら、上記した特許文献１から特許文献３に開示された技術はそれぞれ耐圧が数十Ｖ台のデバイスの素子終端部のレイアウトを想定しているものであり、本開示の適用で想定する目標耐圧１００Ｖ以上のデバイスでは、より高電圧が印加される分ゲート絶縁膜とＳＴＩ領域境界部への電界は強まるため、特許文献１から特許文献３に開示された対策のみでは求める耐圧向上に対して不十分である。
本開示は上記課題に鑑みてなされたものであり、平面視における素子終端部での電界集中を緩和して高耐圧の向上を図ることができる高耐圧ＭＯＳトランジスタ構造の半導体装置を提供することを目的とする。
上記の課題を解決するために、本開示の第１の半導体装置は、半導体基板の一主面側の上部に埋め込み絶縁膜を介して形成された半導体層と、前記半導体層の上部に形成された第１導電型のボディ領域と、前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、前記ボディ領域の表面に形成された第２導電型のソース領域と、前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に前記ドリフト領域上と重なるように形成された絶縁体領域と、前記半導体層の表面における前記ボディ領域上の一部から前記絶縁体領域の端部まで形成されたゲート絶縁膜と、前記ゲート絶縁膜上と前記絶縁体領域上に跨って形成されたゲート電極と、前記ソース領域上および前記ドレイン領域上にそれぞれ形成された電極とを備え、平面視において、前記ソース領域と前記ドレイン領域は対向する長さが最も長い方向である長手方向に沿って伸長して、前記長手方向と直交する方向である短手方向に並んで配置されており、平面視において、前記ボディ領域は前記長手方向に伸長して前記ドリフト領域および前記絶縁体領域によって包囲されるように配置されており、前記ボディ領域の前記長手方向の中央部から終端部に向かうに従い、前記絶縁体領域と前記ボディ領域との前記短手方向の間隔が狭くなる。
本開示の第１の半導体装置において、平面視において、前記ボディ領域の前記長手方向の中央部から終端部に向かうに従い、前記絶縁体領域と前記ボディ領域との前記短手方向の間隔が狭くなってゆく先において、前記絶縁体領域と前記ボディ領域とが接触することが好ましい。
本開示の第１の半導体装置において、平面視において、前記ボディ領域の前記長手方向の中央部から終端部に向かうに従い、前記絶縁体領域が開口している領域の前記短手方向の幅が狭くなることにより、前記絶縁体領域と前記ボディ領域との前記短手方向の間隔が狭くなることが好ましい。
本開示の第２の半導体装置は、半導体基板の一主面側の上部に埋め込み絶縁膜を介して形成された半導体層と、前記半導体層の上部に形成された第１導電型のボディ領域と、前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、前記ボディ領域の表面に形成された第２導電型のソース領域と、前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に形成された絶縁体領域と、前記半導体層の表面における前記ボディ領域上の一部から前記絶縁体領域の端部まで形成されたゲート絶縁膜と、前記ゲート絶縁膜上と前記絶縁体領域上に跨って形成されたゲート電極と、前記ソース領域上および前記ドレイン領域上にそれぞれ形成された電極とを備え、平面視において、前記ソース領域と前記ドレイン領域は対向する長さが最も長い方向である長手方向に沿って伸長して、前記長手方向と直交する方向である短手方向に並んで配置されており、平面視において、前記ボディ領域と前記絶縁体領域とは前記長手方向に伸長して一方が他方の周囲を取り囲む配置をなすと共に、それぞれの領域端を示す端線は前記ゲート電極下方を通過する前記絶縁体領域の第１端線と前記ボディ領域の第２端線を有し、前記第２端線は前記ボディ領域から前記半導体層との間で不純物濃度もしくは導電型が異なる境界線を形成し、平面視において、前記第１端線と前記第２端線は共に前記長手方向に沿って対向する直線部と、前記長手方向の直線部の終端間を鈍角の頂角で曲がる折れ線もしくは円弧で結ぶ曲線部を有し、前記直線部では、前記ボディ領域の前記第２端線は前記絶縁体領域の前記第１端線よりも前記短手方向において前記ソース領域側に位置する部分を有し、前記曲線部では、前記絶縁体領域の前記第１端線は前記ボディ領域の前記第２端線よりも前記長手方向において前記ソース領域側に位置する部分を有し、前記の第１端線と前記第２端線は交差点を有しており、前記交差点において、前記長手方向へ向かうに従い間隔が狭くなる前記第１端線と前記第２端線によって挟まる角度は鋭角である。
本開示の第３の半導体装置は、半導体基板の一主面側の上部に埋め込み絶縁膜を介して形成された第１導電型の半導体層と、前記半導体層の上部に形成された第１導電型のボディ領域と、前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、前記ボディ領域の表面に形成された第２導電型のソース領域と、前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に形成された絶縁体領域と、前記半導体層の表面における前記ボディ領域上の一部から前記絶縁体領域の端部まで形成されたゲート絶縁膜と、前記ゲート絶縁膜上と前記絶縁体領域上に跨って形成されたゲート電極と、前記ソース領域上および前記ドレイン領域上にそれぞれ形成された電極とを備え、平面視において、前記ソース領域と前記ドレイン領域は対向する長さが最も長い方向である長手方向に沿って伸長して、前記長手方向と直交する方向である短手方向に並んで配置されており、平面視において、前記ドリフト領域と前記絶縁体領域とは前記長手方向に伸長して、前記ボディ領域とは一方が他方の周囲を取り囲む配置をなすと共に、それぞれの領域端を示す端線は前記ゲート電極下方を通過する前記絶縁体領域の第１端線と前記ドリフト領域の第３端線を有し、前記第３端線は前記ドリフト領域と前記半導体層との間で導電型が異なる境界線を形成し、平面視において、前記第１端線と前記第３端線は共に前記長手方向に沿って対向する直線部と、前記長手方向の直線部の終端間を鈍角の頂角で曲がる折れ線もしくは円弧で結ぶ曲線部を有し、前記直線部では、前記ドリフト領域の前記第３端線は前記絶縁体領域の前記第１端線よりも前記短手方向において前記ソース領域側に位置する部分を有し、前記曲線部では、前記絶縁体領域の前記第１端線は前記ドリフト領域の前記第３端線よりも前記長手方向において前記ソース領域側に位置する部分を有し、前記第１端線と前記第３端線は交差点を有しており、前記交差点において、前記長手方向へ向かうに従い間隔が狭くなる前記第１端線と前記第３端線によって挟まる角度は鋭角である。
本開示の第２および第３の半導体装置において、平面視において、前記交差点における前記鋭角の角度は３０°以上かつ６０°以下であることが好ましい。
本開示の第２および第３の半導体装置において、平面視において、前記ボディ領域と前記ゲート電極とが重畳する間隔は、前記ボディ領域の第２端線の前記曲線部における前記長手方向の間隔の方が、前記ボディ領域の第２端線の前記直線部における前記短手方向の間隔よりも広いことが好ましい。
本開示の第２および第３の半導体装置において、平面視において、前記ゲート絶縁膜上における前記ゲート電極端から前記絶縁体領域端までの間隔は、前記絶縁体領域の第１端線の前記曲線部における前記長手方向の寸法が、前記絶縁体領域の第１端線の前記直線部における前記短手方向の寸法より狭いことが好ましい。
本開示の第２および第３の半導体装置において、平面視において、前記ボディ領域の前記第２端線と前記絶縁体領域の前記第１端線に関し、前記直線部の前記短手方向の幅が太い方の端線の方が、前記長手方向における前記直線部の終端の前記長手方向の位置がソース領域側であることが好ましい。
本開示の第２および第３の半導体装置において、平面視において、前記ボディ領域の前記第２端線における前記直線部の前記短手方向の幅と、前記絶縁体領域の前記第１端線における前記直線部の前記短手方向の幅の寸法差の半分以上、前記長手方向における直線の終端の前記長手方向の位置が前記ソース領域側であることが好ましい。
本開示の第２および第３の半導体装置において、平面視において、前記ボディ領域の前記第２端線もしくは前記ドリフト領域の前記第３端線と前記絶縁体領域の前記第１端線との間隔に関し、前記絶縁体領域の前記第１端線の前記曲線部における前記長手方向の間隔の方が、前記絶縁体領域の前記第１端線の前記直線部における前記短手方向の間隔よりも狭いことが好ましい。
本開示の第１、第２および第３の半導体装置において、平面視において、リング状の前記ゲート電極の幅寸法に関し、前記長手方向の幅寸法が前記短手方向の幅寸法よりも狭いことが好ましい。
本開示の第１、第２および第３の半導体装置において、平面視において、前記ゲート電極における前記ボディ領域の上方を覆わない領域の寸法に関して、前記ボディ領域の第２端線の前記曲線部における前記長手方向の寸法が、前記ボディ領域の第２端線の前記直線部における前記短手方向の寸法よりも狭いことが好ましい。
本開示の半導体装置によれば、車載デバイス用途に向けて要求される高耐圧化に対して優れた効果を奏する高耐圧ＭＯＳトランジスタを提供することができる。
図１は、（Ａ）第１実施形態における半導体装置の構成を概略的に示す平面図、および（Ｂ）図１の（Ａ）における要部を拡大した概略平面図である。 図２は、図１の（Ａ）、図１の（Ｂ）のII－II´線に沿う概略断面図である。 図３は、図１の（Ａ）、図１の（Ｂ）のIII－III´線に沿う概略断面図である。 図４は、第１実施形態および比較例の各横型ＰチャネルＭＯＳトランジスタのドレインーソース間耐圧を比較した結果を示す電流―電圧特性図である。 図５は、（Ａ）第２実施形態における半導体装置の構成を概略的に示す平面図、および（Ｂ）図５の（Ａ）における要部を拡大した概略平面図である。 図６は、比較例の横型ＰチャネルＭＯＳトランジスタの構成を概略的に示す断面図であり、図７のＩ－Ｉ´線に沿う概略断面図である。 図７は、比較例の横型ＰチャネルＭＯＳトランジスタの構成を概略的に示す平面図である。
（本開示の基礎となった知見）
本発明者らは、「背景技術」の欄において記載した半導体装置に関し、以下の問題が生じることを見出した。
図６は比較例における横型ＰチャネルＭＯＳトランジスタの断面図を示している。
図６に示すように、比較例の横型ＰチャネルＭＯＳトランジスタでは支持基板１上に埋め込み絶縁膜２と低濃度ｎ－型半導体層３とが貼り合わせ形成されたＳＯＩ基板を用いる。ＳＯＩ基板の低濃度ｎ－型半導体層３にはｎ型ボディ領域４、ｐ型ドリフト領域５、ｎ型埋め込み領域６、及びｐ型ドレイン領域７が形成されている。ｐ型ドレイン領域７の表面には高濃度ｐ＋型ドレイン領域８が形成されている。さらに、ｎ型ボディ領域４の上部には、高濃度ｐ＋型ソース領域９と高濃度ｎ＋型ボディ・コンタクト領域１０が形成されている。
また、低濃度ｎ－型半導体層３の表面の一部である、ｎ型ボディ領域４と高濃度ｐ＋型ドレイン領域８との間には相対的に厚膜の絶縁膜からなるＳＴＩ（Shallow Trench Isolation）領域１１が形成されている。さらに、低濃度ｎ－型半導体層３の表面の他の一部である、ｎ型ボディ領域４からｐ型ドリフト領域５の一部にまで跨がるように相対的に薄膜のゲート絶縁膜１２が形成されている。
ゲート絶縁膜１２上からＳＴＩ領域１１上の一部まで延伸するようにゲート電極１３が形成されている。ゲート電極１３の側壁にはサイドウォールスペーサ１４が形成されており、ゲート電極１３を覆うように層間絶縁膜１５が形成されている。高濃度ｐ＋型ソース領域９上及び高濃度ｎ＋型ボディ・コンタクト領域１０上には、層間絶縁膜１５を貫通してこれらと電気的に接続するソース電極１６が形成されている。また、高濃度ｐ＋型ドレイン領域８上には、層間絶縁膜１５を貫通して電気的に接続するドレイン電極１７が形成されている。
図７は比較例における横型ＰチャネルＭＯＳトランジスタの平面図を示しており、先に説明した図６は図７におけるＩ－Ｉ´線における断面図である。
図７に示すように、ｎ型ボディ領域４は長手方向に長く延伸した方形状を示し、四隅の角は面取りされている。その内側には高濃度ｐ＋型ソース領域９と高濃度ｎ＋型ボディ・コンタクト領域１０が隣接して配置されている。ｎ型ボディ領域４の周囲を取り囲むように、ｎ型ボディ領域４と間隔をおいてＳＴＩ領域１１がリング状に配置されている。更に、ＳＴＩ領域１１の外側には、ｐ型ドレイン領域７及び高濃度ｐ＋型ドレイン領域８がリング状に配置されており、ｎ型ボディ領域４の周囲を取り囲んでいる。
ｐ＋型ソース領域９とｐ＋型ドレイン領域８とは短手方向に向かって間隔を置いて対向して並んでおり、対向する長さが最も長い方向である長手方向に沿って伸長している。
ゲート絶縁膜１２はリング状のＳＴＩ領域１１に囲まれる内側の領域に形成されて、ゲート電極１３は、ゲート絶縁膜１２上で高濃度ｐ＋型ソース領域９上と高濃度ｎ＋型ボディ・コンタクト領域１０の方形状の領域の端部からＳＴＩ領域１１上の一部にまで跨がるようにリング状に配置されている。ここで、図６の断面図に示すように、長手方向と直交する短手方向に沿って、高濃度ｐ＋型ソース領域９、ｎ型ボディ領域４、ｐ型ドリフト領域５、ｐ型ドレイン領域７及び高濃度ｐ＋型ドレイン領域８がこの順に直線的に並ぶ配置となり、トランジスタ動作した場合には主にこの方向にドレイン電流が流れる。
平面視では、上記で説明した各領域はその端部を示す線（以下、端線と称する）で囲まれることになる。図７において、ｎ型ボディ領域４、高濃度ｐ＋型ソース領域９、高濃度ｎ＋型ボディ・コンタクト領域１０については、端線はその外周を示す一重線で示され、ｐ型ドリフト領域５、ｎ型埋め込み領域６、ｐ型ドレイン領域７、高濃度ｐ＋型ドレイン領域８、ＳＴＩ領域１１及びゲート電極１３はそれぞれその内周と外周を示す二重線で示される。内周の内側には領域は存在せず二重線で示される部位はリング状となる。
ここで、ｎ型ボディ領域４の外周を示す端線、ｐ型ドリフト領域５の内周を示す端線、ＳＴＩ領域１１の内周を示す端線は、平面視で全方向において、内側から長手方向および短手方向に限らず全ての方向において、ｎ型ボディ領域４の外周を示す端線、ｐ型ドリフト領域５の内周を示す端線、ＳＴＩ領域１１の内周を示す端線の順にほぼ一定間隔をもって配置されており、互いに交差することはない。
比較例の高耐圧ＭＯＳトランジスタにおいて、ボディ領域の周囲をドレイン領域で取り囲むレイアウトを用いた場合、オン状態においてドレイン電流が流れた際にはドレイン側での電流密度を低減できるため、オン状態のドレインーソース間耐圧を向上することができる。
オフ状態においては、逆にドレインーソース間の耐圧を向上し難いという問題がある。
これは、平面視においてボディ領域の終端部付近で拡がる空乏層による等電位線の曲率が高くなり、電界の上昇を招くためと考えられる。更に、フィールド酸化膜に素子分離に使われるＳＴＩ構造を用いた場合には、ゲート絶縁膜に接するＳＴＩ領域の端部で電界が集中しやすくなる。そのため、平面視においてＳＴＩ領域の終端部で曲率が大きくなる箇所では電子なだれ降伏が起きやすく耐圧の低下を招き易い。ソース領域、ゲート領域、ドレイン領域が直線状に対向してトランジスタ動作する素子領域の終端部付近になる。
そこで、このような終端部付近の電界を緩和する平面レイアウト手法として、特許文献１に見られるように、ゲート絶縁膜とドリフト領域が重なる領域の間隔に関して素子終端部での寸法を素子終端部以外での寸法に比べて短くすることが行われている。なお、特許文献１では平面視において素子終端部と素子終端部以外の該当箇所は直交している。
また、特許文献２に見られるように、更にボディ領域の終端部の中でボディ領域が円弧で曲率が大きくなる箇所において、ドリフト領域のボディ領域側の端をドレイン領域方向へＳＴＩ領域まで後退させる方法もある。これは、電界集中するゲート絶縁膜と接するＳＴＩ領域端において比較的濃度の高いドリフト領域をなくし、ドリフト領域と同じ導電型である低濃度の半導体層上にＳＴＩ領域端を位置させることで空乏層の横拡がりを促進させて、ＳＴＩ領域端での電界低減により耐圧向上させるものである。
しかしながら、上記した特許文献１および特許文献２に開示された技術はそれぞれ耐圧が数十Ｖ台のデバイスの素子終端部のレイアウトを想定しているものであり、本開示の適用で想定する目標耐圧１００Ｖ以上のデバイスでは、より高電圧が印加される分ゲート絶縁膜とＳＴＩ領域境界部への電界は強まるため、特許文献１および特許文献２に開示された対策のみでは求める耐圧向上に対して不十分である。
本開示は上記課題に鑑みてなされたものであり、平面視における素子終端部での電界集中を緩和して高耐圧の向上を図ることができる高耐圧ＭＯＳトランジスタ構造の半導体装置を提供することを目的とする。
以下、本発明を実施するための形態について図面を参照しながら説明する。但し、説明が不必要に冗長になるのを避け当業者の理解を容易にするため、例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明等については詳細な説明は省略する場合がある。
なお、添付図面および以下の説明は当業者が本開示を十分に理解するための一例を提示するものであって、これらによって請求の範囲に記載の主題を限定するものではない。
また、以下の実施形態で説明する各領域はその端部を示す線を端線と称し、より詳細には各領域の外縁をつなぐ端線を外周端線と称し、各領域の内縁をつなぐ端線を内周端線と称する。
（第１実施形態）
第１実施形態に係る半導体装置について、一例として横型ＰチャネルＭＯＳトランジスタの平面図およびその要部拡大図をそれぞれ図１（Ａ）、（Ｂ）に示す。
また、図１においてII－II´線に沿う断面図を図２に、図１においてIII－III´線に沿う断面図を図３にそれぞれ示す。なお、図１においてＩ－Ｉ´線に沿う断面図は比較例で説明した図６と同一である。
図１～図３に示すように、横型ＰチャネルＭＯＳトランジスタの中央部に位置する略方形状のｎ型ボディ領域４はリング状のｐ型ドリフト領域５およびリング状のｐ＋型ドレイン領域８によってその周囲を包囲されている。また、方形状のｐ＋型ソース領域９とリング状のｐ＋型ドレイン領域８とは共に長手方向に沿う直線部では対向するように配置されている。
ｎ型ボディ領域４の前記長手方向の中央部から終端部に向かうに従い、ＳＴＩ領域１１との短手方向の間隔が狭くなる。図１（Ｂ）の拡大図では間隔ａ２の寸法が該当する。
図１（Ａ）のＩ－Ｉ´線とII－II´線は、前記長手方向の中央部と終端部の短手方向の線に対応しており、Ｉ－Ｉ´線における断面図を図６、II－II´線における断面図を図２に示す。図２で示される長手方向の終端部にあるｎ型ボディ領域４とＳＴＩ領域１１の短手方向の間隔ａ２は、図６で示される中央部の間隔ａ２に比較して狭くなっている。更に、ｎ型ボディ領域４の終端部に向かうに従い、ｎ型ボディ領域４とＳＴＩ領域１１の短手方向の間隔が狭くなってゆく先において、ｎ型ボディ領域４とＳＴＩ領域１１とが接触している。図１（Ａ）のIII－III´線は、II－II´線よりも更に長手方向の終端部側の短手方向の線に対応しており、III－III´線における断面図を図３に示す。
図３で示される、更にｎ型ボディ領域４の終端部ではｎ型ボディ領域４とＳＴＩ領域１１の短手方向の間隔ａ２は、図１（Ａ）のII－II´線における断面図を示す図２における間隔ａ２に比較して狭くなっており、実質的にｎ型ボディ領域４とＳＴＩ領域１１とが接触している。図３では間隔ａ２を表現するために若干の幅を持つように表示しているが実質的に間隔ａ２は零である。
このような構造とすることで以下のような効果が得られる。
横型ＰチャネルＭＯＳトランジスタのドレインーソース間に逆バイアスが印加されると、ｎ型ボディ領域４、低濃度ｎ型半導体層３およびｐ型ドリフト領域５で構成される横方向のＰＮ接合の空乏層は拡大する。ここで、ｎ型ボディ領域４の不純物濃度は低濃度ｎ型半導体層３の不純物濃度およびｐ型ドリフト領域５に比べて高いため、ｎ型ボディ領域４側への空乏層の拡がりは比較的抑制され、空乏層は主に低濃度ｎ型半導体層３およびｐ型ドリフト領域５に拡がる。
その結果、図２に示す間隔ａ２は図６に示す間隔ａ２に比べて狭くなり、この狭くなっている分空乏層で生じる電位差が少なくなるため、ゲート電極１３下方にあるＳＴＩ領域１１端での電界は低減されている。
さらに、図３に示す間隔ａ２は図２に示す間隔ａ２に比べてより狭くなって実質的に零になるため、空乏層で生じる電位差はより少なくなるため電界はより低減されている。
また、図１（Ａ）に示すように、ｎ型ボディ領域４の長手方向の中央部から終端部に向かうに従い、ｎ型ボディ領域４の方形形状（レイアウト）の短辺方向の幅ｆは一定を維持したままで、ＳＴＩ領域１１が開口している領域の短手方向の幅ｅが狭くなることにより、ＳＴＩ領域１１とｎ型ボディ領域４との短手方向の間隔ａ２が狭くなっている。
このレイアウトは、ｎ型ボディ領域４の短手方向の幅ｆを拡大させることで、ＳＴＩ領域１１とｎ型ボディ領域４との短手方向の間隔ａ２を狭くする場合と比較して、ｎ型ボディ領域４の長手方向の終端部近傍に必要とされる面積を狭くできるメリットがある。
図１（Ｂ）に示す横型ＰチャネルＭＯＳトランジスタの平面視における要部拡大図では、ＳＴＩ領域１１の内周を示す端線（第１端線）はＭ点、Ｎ点、Ｂ点およびＰ点をつないでおり、Ｎ点とＢ点の頂角は１３５°である。ｎ型ボディ領域４の外周を示す端線（第２端線）はＣ点、Ｅ点、Ｆ点およびＧ点をつないでおり、Ｅ点とＦ点の頂角は１３５°である。また、ｐ型ドリフト領域５の内周を示す端線（第３端線）はＨ点、Ｊ点、Ｋ点およびＬ点をつないでおり、Ｊ点とＫ点の頂角は１３５°である。
上記、ＳＴＩ領域１１の内周を示す第１端線と、ｎ型ボディ領域４の外周を示す第２端線および、ｐ型ドリフト領域５の内周を示す第３端線は、いずれも、ゲート電極１３の下方を通過して、それぞれの端線において長手方向に沿って対向する直線部と、長手方向の直線部の終端間を鈍角の頂角で曲がる折れ線もしくは円弧で結ぶ曲線部で構成されている。
ｎ型ボディ領域４の外周を示す第２端線はｎ型ボディ領域４から半導体層３との間で不純物濃度が高濃度から低濃度へ変化する境界線を形成し、ＳＴＩ領域１１の内周を示す第１端線との以下のような平面視上の関係を有している。
ＳＴＩ領域１１の内周を示す第１端線の長手方向の直線部であるＭ点からＮ点を結ぶ端線と、ｎ型ボディ領域４の外周を示す第２端線の長手方向の直線部であるＣ点からＥ点を結ぶ端線では、短手方向においてｎ型ボディ領域４の第２端線の方がＳＴＩ領域１１の第１端線よりもｐ＋型ソース領域９に近い位置にある。
一方、ＳＴＩ領域１１の内周を示す第１端線の曲線部であるＮ点、Ｂ点からＰ点を結ぶ端線と、ｎ型ボディ領域４の外周を示す第２端線の曲線部であるＥ点、Ｆ点からＧ点を結ぶ端線では、長手方向においてＳＴＩ領域１１の第１端線の方がｎ型ボディ領域４の第２端線よりもｐ＋型ソース領域９に近い位置にある部分を有する。
したがって、ＳＴＩ領域１１の内周を示す第１端線におけるＮ点とＢ点とをつなぐ線分と、ｎ型ボディ領域４の外周を示す第２端線におけるＣ点とＥ点とをつなぐ線分とはＤ点で交差して、長手方向に沿ってＤ点に向かうにともない間隔が狭くなってゆく第１端線と第２端線によって挟まる角度は４５°で鋭角になっている。
ｎ型ボディ領域４の第２端線とＳＴＩ領域１１の第１端線がこのような交差構造を備えることにより、図１（Ｂ）において、等電位線が密集して電界が強まる箇所を結ぶ曲線は、ｎ型ボディ領域４とＳＴＩ領域１１との関係では、ＳＴＩ領域１１の内周端線のＭ点、Ｎ点およびＤ点をつなぐ線分とｎ型ボディ領域４の外周端線のＤ点、Ｅ点、Ｆ点およびＧ点をつなぐ線分に沿うように延びる。したがって、ｎ型ボディ領域４とＳＴＩ領域１１との関係では、Ｄ点においてｎ型ボディ領域４とＳＴＩ領域１１とが成すＮ点、Ｄ点、Ｅ点を結んで折れ曲がる角度が小さくなると、ここでの等電位線の曲率が増加して電界強度が強まり好ましくない。本実施形態ではＤ点におけるこの角度は１３５°になるため、ここでの等電位線の曲率が低下して電界集中しない。このことは、長手方向からＤ点に向かう第１端線と第２端線によって挟まる角度を４５°の鋭角にすることと同じである。
ｐ型ドリフト領域５の内周を示す第３端線は、半導体層３との間で導電型が異なる境界線を形成し、ＳＴＩ領域１１の内周を示す第１端線との以下のような関係を有している。
ＳＴＩ領域１１の内周を示す第１端線の長手方向の直線部であるＭ点からＮ点を結ぶ端線と、ｐ型ドリフト領域５の内周を示す第３端線の長手方向の直線部であるＨ点からＪ点を結ぶ端線では、短手方向においてｐ型ドリフト領域５の第３端線の方がＳＴＩ領域１１の第１端線よりもｐ＋型ソース領域９に近い位置にある。
一方、ＳＴＩ領域１１の内周を示す第１端線の曲線部であるＮ点、Ｂ点からＰ点を結ぶ端線と、ｐ型ドリフト領域５の内周を示す第３端線の曲線部であるＪ点、Ｋ点からＬ点を結ぶ端線では、長手方向においてＳＴＩ領域１１の第１端線の方がｐ型ドリフト領域５の第３端線よりもｐ＋型ソース領域９に近い位置にある部分を有する。
ＳＴＩ領域１１の内周を示す第１端線におけるＮ点とＢ点とをつなぐ線分と、ｐ型ドリフト領域５の内周を示す第３端線におけるＨ点とＪ点とをつなぐ線分とはＡ点で交差して、長手方向に沿ってＡ点に向かうにともない間隔が狭くなってゆく第１端線と第３端線によって挟まる角度は４５°で鋭角になっている。
ｐ型ドリフト領域５の第３端線とＳＴＩ領域１１の第１端線がこのような交差構造を備えることにより、図１（Ｂ）において、等電位線が密集して電界が強まる箇所を結ぶ曲線は、ｐ型ドリフト領域５とＳＴＩ領域１１との関係では、ＳＴＩ領域１１の内周端線のＭ点、Ｎ点およびＡ点をつなぐ線分とｐ型ドリフト領域５の内周端線のＡ点、Ｊ点、Ｋ点およびＬ点をつなぐ線分に沿うように延びる。
したがって、ｐ型ドリフト領域５とＳＴＩ領域１１との関係では、Ａ点においてｐ型ドリフト領域５とＳＴＩ領域１１とが成すＮ点、Ａ点、Ｊ点を結んで折れ曲がる角度が小さくなると、ここでの等電位線の曲率が増加して電界強度が強まり好ましくない。本実施形態では先に説明したようにＡ点におけるこの角度は１３５°になるため、ここでの等電位線の曲率が低下して電界集中しない。このことは、長手方向からＡ点に向かう１端線と第３端線によって挟まる角度を４５°の鋭角にすることと同じである。
このＳＴＩ領域１１の内周を示す第１端線と、ｎ型ボディ領域４の外周を示す第２端線またはｐ型ドリフト領域５の内周を示す第３端線によって長手方向に沿って交差点へと向かう際に挟まる角度は、３０°～６０°の範囲に設定することが好ましい。この角度が小さくなるほど横型ＰチャネルＭＯＳトランジスタの長手方向の終端部に必要とされる面積が増加するため本実施例のように４５°が望ましい。
次に、図１（Ｂ）において、ゲート電極１３とｎ型ボディ領域４とが重なる領域の間隔に関して、ｎ型ボディ領域４の第２端線の曲線部での長手方向における間隔ｂ１を、直線部での短手方向の間隔ｂ２よりも広く設定する。ちなみに、図７に示す比較例では、間隔ｂ１と間隔ｂ２とは同一寸法で設計されている。
ゲート電極１３とｎ型ボディ領域４とが重なる領域が横型ＰチャネルＭＯＳトランジスタのチャネル領域の一部を形成するため、図１（Ｂ）のｎ型ボディ領域４の第２端線の直線部においてゲート電極１３とｎ型ボディ領域４との間隔ｂ２が広くなるとチャネル抵抗が増加して電流能力が低下する。一方、ｎ型ボディ領域４の第２端線の曲線部では電流能力として寄与は少ないため、図１（Ｂ）の曲線部の間隔ｂ１を広げてもトランジスタ動作に支障はない。そこで、ゲート電極１３とｎ型ボディ領域４の長手方向の間隔ｂ１を、短手方向の間隔ｂ２よりも広く設定する。これにより横型ＰチャネルＭＯＳトランジスタの長手方向の終端部でのレイアウト設計を容易にすることができる。
次に、図１（Ｂ）において、ゲート絶縁膜１２上におけるゲート電極１３端からＳＴＩ領域１１端までの間隔に関して、ＳＴＩ領域１１の第１端線の曲線部での長手方向における間隔ｃ１を、ＳＴＩ領域１１の第１端線の直線部での短手方向の間隔ｃ２よりも狭く設定する。ちなみに、図７に示す比較例では、間隔ｃ１と間隔ｃ２とは同一寸法で設計されている。ゲート絶縁膜１２上におけるゲート電極１３端からＳＴＩ領域１１端までの間隔はチャネル領域とｐ型ドリフト領域５への入り口を形成する領域となるため、主たるチャネル領域となる短手方向においては必要以上に短くすることはできない。
ＳＴＩ領域１１の第１端線の直線部での短手方向においてゲート電極１３とＳＴＩ領域１１の間隔ｃ２を必要以上に短くしすぎた場合は、ショートチャネル効果による閾値電圧（Ｖｔ）の低下を招き、また、ｐ型ドリフト領域５への入り口を狭くすることになるため、オン抵抗増加などの電流能力が低下する。一方、曲線部での長手方向ではドレイン電流はほとんど流れない構造であるため、ゲート絶縁膜１２上におけるゲート電極１３端からＳＴＩ領域１１端までの間隔を狭くしてもトランジスタ動作に支障はない。そこで、ゲート絶縁膜１２上におけるゲート電極１３端からＳＴＩ領域１１端までの長手方向における間隔ｃ１を、短手方向における間隔ｃ２よりも狭く設定する。これにより横型ＰチャネルＭＯＳトランジスタの長手方向の終端部でのレイアウト設計を容易にすることができる。
次に、図１（Ａ）に示すように、ｎ型ボディ領域４の外周を示す第２端線の直線部での短手方向における幅ｆ、ｐ型ドリフト領域５の内周を示す第３端線における幅ｇおよびＳＴＩ領域１１の内周を示す第１端線の短手方向における幅ｅの間にはｆ＜ｇ＜ｅの大小関係がある。
図１（Ｂ）では、ｎ型ボディ領域４の長手方向における直線部の終端Ｅ点よりもＳＴＩ領域１１の長手方向における直線部の終端Ｎ点の方が、長手方向においてｐ＋型ソース領域９に近い位置に配置されている。実際には長手方向においてＮ点はｐ＋型ソース領域９と重なる位置にあり、Ｅ点はｐ＋型ソース領域９の下端よりも下方に位置している。ここで、長手方向におけるＥ点とＮ点との間隔ｉが、ＳＴＩ領域１１の第１端線の直線部における短手方向の幅ｅとボディ領域の第２端線の直線部における短手方向の幅ｆとの寸法差の半分、即ち、短手方向における間隔ａ２よりも長くなるように設定する。
このことは、ｐ型ドリフト領域５でも同様で、図１（Ｂ）では、ｐ型ドリフト領域５の長手方向における直線部の終端Ｊ点よりもＳＴＩ領域１１の長手方向における直線部の終端Ｎ点の方が、長手方向においてｐ＋型ソース領域９に近い位置に配置されている。実際には長手方向においてＮ点はｐ＋型ソース領域９と重なる位置にあり、Ｊ点はｐ＋型ソース領域９の下端よりも下方に位置している。ここで、長手方向におけるＪ点とＮ点との間隔ｊが、ＳＴＩ領域１１の第１端線の直線部における短手方向の幅ｅとｐ型ドリフト領域５の第３端線の直線部における短手方向の幅ｇとの寸法差の半分、即ち、短手方向における間隔ｎ２よりも長くなるように設定する。
このようなレイアウトとすることで、ｎ型ボディ領域４とＳＴＩ領域１１との交点であるＤ点およびｐ型ドリフト領域５とＳＴＩ領域１１との交点であるＡ点において、各領域の端線間の成す角度を鋭角にすることを容易に実現できる。
次に、図１（Ｂ）に示すように、ｎ型ボディ領域４の外周を示す第２端線とＳＴＩ領域１１の内周を示す第１端線との間隔について、ｎ型ボディ領域４の曲線部での長手方向における間隔ａ１を、直線部の短手方向における間隔ａ２よりも狭く設定する。短手方向はトランジスタ作時に電流が流れる方向であるため、短手方向の間隔を狭くすると電流能力が損なわれる。一方、長手方向は電流能力への寄与が僅かであるため、耐圧に支障が無ければ長手方向の間隔を狭くしても問題ない。このような構成とすることで、横型ＰチャネルＭＯＳトランジスタの長手方向の終端部での電界強度を低減できると共に終端部の面積増加を抑制することができる。
次に、図１（Ａ）に示すように、リング状のゲート電極１３の幅寸法に関して、長手方向の幅ｄ１を、短手方向における幅ｄ２よりも狭く設定する。ゲート電極はフィールドプレートとしての役割も兼ねており、ＳＴＩ領域上の幅を拡げる方が空乏層を横方向に拡げる効果があるため電界強度を低減できる。比較例では、電界集中する箇所がＳＴＩ領域１１端におけるゲート絶縁膜１２であったが、本実施形態ではｎ型ボディ領域４端でＳＴＩ領域１１になるので酸化膜厚が厚くなる。このためフィールドプレートとしての耐圧は向上するので、その分、フィールドプレートとしての観点から長手方向のゲート電極幅寸法を、短手方向のゲート電極幅よりも狭くすることができる。この結果、長手方向の終端部の面積を抑制することができる。
次に、図１（Ａ）に示すように、ゲート電極１３におけるｎ型ボディ領域４上方を覆わない領域の寸法に関して、ｎ型ボディ領域４の第２端線の曲線部での長手方向の寸法ｈ１を、ｎ型ボディ領域４の第２端線の直線部での短手方向の寸法ｈ２よりも狭く設定する。この構造については、上記の長手方向および短手方向でのゲート電極幅の設定と同じ理由で同様の効果を奏する。
尚、本実施形態では、ボディ領域の周囲をＳＴＩ領域およびｐ型ドリフト領域５で包囲するレイアウトを示したが、このようなレイアウトで限定されるものではなく、逆にＳＴＩ領域およびドリフト領域の周囲をボディ領域で包囲するレイアウトであっても構わない。
図４に、本実施形態のレイアウト構造とした横型ＰチャネルＭＯＳトランジスタのドレインーソース間耐圧の電流―電圧特性と比較例の横型ＰチャネルＭＯＳトランジスタのドレインーソース間耐圧の電流―電圧特性とを比較した結果を示す。図４の電流―電圧特性から明らかなように、本実施形態の構造での耐圧は１５０Ｖとなり、比較例の耐圧である１３０Ｖに比べて約２０Ｖも大幅に向上させることが可能となった。
なお、本実施形態において説明した各レイアウト構造はそれぞれ単独でも効果をもたらすが、それらを適宜組合せた構造とすることでより一層の効果を得ることができる。
（第２実施形態）
第１実施形態では、平面視において、横型ＰチャネルＭＯＳトランジスタのＳＴＩ領域１１の内周を示す第１端線、ｎ型ボディ領域４の外周を示す第２端線、ｐ型ドリフト領域５内周を示す第３端線の４隅を頂角１３５°とする直線でつなぐ構造としたが、この部分は直線に限定されるものではなく曲線を用いて円弧状としても構わない。円弧状にした場合の平面図を図５（Ａ）、（Ｂ）に示す。
円弧になっている箇所は、略方形状のｎ型ボディ領域４の外周端線におけるＥ点からＦ点までの間、ｐ型ドリフト領域５の内周端線におけるＪ点からＫ点までの間およびのＳＴＩ領域１１の内周端線におけるＮ点からＢ点までの間である。
また、ｎ型ボディ領域４の外周端線のＣ点からＥ点に至る部分とＳＴＩ領域１１の内周端線のＮ点からＢ点に至る部分とがＤ点において交差している。
また、ｐ型ドリフト領域５の内周端線のＨ点からＪ点に至る部分とＳＴＩ領域１１の内周端線のＮ点からＢ点に至る部分とがＡ点で交差している。
このようなレイアウト構造とすることで第１実施形態における効果を奏するとともに屈曲部を円弧状にしていることにより、トランジスタ動作時における等電位線の曲率が第１実施形態よりもさらに良化する。
本実施形態では、各端線の屈曲部全て円弧にしたが、一部について直線で鈍角を頂角とする折れ線にしても構わない。
なお、第１実施形態で説明した各レイアウト構造の効果およびそれらの組合せによる効果については本実施形態においても同様に成立するものである。
また、第１実施形態および第２実施形態では、一例として横型ＰチャネルＭＯＳトランジスタを取り上げて説明したが、これに限定されるものではなく各構成要素の導電型等を入れ替えれば一例として横型ＮチャネルＭＯＳトランジスタにおいても同様に成立するものである。
以上、複数の態様に係る半導体装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の一つまたは複数の態様の範囲内に含まれてもよい。
本開示は、高耐圧ＭＯＳトランジスタの耐圧向上を図ると共に素子の終端部での面積増加を抑制できるものであり、特に車載デバイスのような目標耐圧１００Ｖ以上のデバイスに搭載する高耐圧ＭＯＳトランジスタにおいて有用である。
１ 支持基板
２ 埋め込み絶縁層
３ ｎ型半導体層
４ ｎ型ボディ領域
５ ｐ型ドリフト領域
６ ｎ型埋め込み領域
７ ｐ＋型ドレイン領域
８ ｐ＋ドレイン領域
９ ｐ＋ソース領域
１０ ｎ＋ボディ・コンタクト拡散領域
１１ 絶縁体領域
１２ ゲート絶縁膜
１３ ゲート電極
１４ サイドウォールスペーサ
１５ 絶縁膜
１６ ソース電極
１７ ドレイン電極

Claims (13)

  1. 半導体基板の一主面側の上部に埋め込み絶縁膜を介して形成された半導体層と、
    前記半導体層の上部に形成された第１導電型のボディ領域と、
    前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、
    前記ボディ領域の表面に形成された第２導電型のソース領域と、
    前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、
    前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に前記ドリフト領域上と重なるように形成された絶縁体領域と、
    前記半導体層の表面における前記ボディ領域上の一部から前記絶縁体領域の端部まで形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上と前記絶縁体領域上に跨って形成されたゲート電極と、
    前記ソース領域上および前記ドレイン領域上にそれぞれ形成された電極とを備え、
    平面視において、前記ソース領域と前記ドレイン領域は対向する長さが最も長い方向である長手方向に沿って伸長して、前記長手方向と直交する方向である短手方向に並んで配置されており、
    平面視において、前記ボディ領域は前記長手方向に伸長して前記ドリフト領域および前記絶縁体領域によって包囲されるように配置されており、
    前記ボディ領域の前記長手方向の中央部から終端部に向かうに従い、前記絶縁体領域と前記ボディ領域との前記短手方向の間隔が狭くなる半導体装置。
  2. 請求項１に記載の半導体装置において、
    平面視において、前記ボディ領域の前記長手方向の中央部から終端部に向かうに従い、前記絶縁体領域と前記ボディ領域との前記短手方向の間隔が狭くなってゆく先において、前記絶縁体領域と前記ボディ領域とが接触する半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    平面視において、前記ボディ領域の前記長手方向の中央部から終端部に向かうに従い、前記絶縁体領域が開口している領域の前記短手方向の幅が狭くなることにより、前記絶縁体領域と前記ボディ領域との前記短手方向の間隔が狭くなる半導体装置。
  4. 半導体基板の一主面側の上部に埋め込み絶縁膜を介して形成された半導体層と、
    前記半導体層の上部に形成された第１導電型のボディ領域と、
    前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、
    前記ボディ領域の表面に形成された第２導電型のソース領域と、
    前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、
    前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に形成された絶縁体領域と、
    前記半導体層の表面における前記ボディ領域上の一部から前記絶縁体領域の端部まで形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上と前記絶縁体領域上に跨って形成されたゲート電極と、
    前記ソース領域上および前記ドレイン領域上にそれぞれ形成された電極とを備え、
    平面視において、前記ソース領域と前記ドレイン領域は対向する長さが最も長い方向である長手方向に沿って伸長して、前記長手方向と直交する方向である短手方向に並んで配置されており、
    平面視において、前記ボディ領域と前記絶縁体領域とは前記長手方向に伸長して一方が他方の周囲を取り囲む配置をなすと共に、それぞれの領域端を示す端線は前記ゲート電極下方を通過する前記絶縁体領域の第１端線と前記ボディ領域の第２端線を有し、
    前記第２端線は前記ボディ領域から前記半導体層との間で不純物濃度もしくは導電型が異なる境界線を形成し、
    平面視において、前記第１端線と前記第２端線は共に前記長手方向に沿って対向する直線部と、前記長手方向の直線部の終端間を鈍角の頂角で曲がる折れ線もしくは円弧で結ぶ曲線部を有し、
    前記直線部では、前記ボディ領域の前記第２端線は前記絶縁体領域の前記第１端線よりも前記短手方向において前記ソース領域側に位置する部分を有し、
    前記曲線部では、前記絶縁体領域の前記第１端線は前記ボディ領域の前記第２端線よりも前記長手方向において前記ソース領域側に位置する部分を有し、
    前記第１端線と前記第２端線は交差点を有しており、
    前記交差点において、前記長手方向へ向かうに従い間隔が狭くなる前記第１端線と前記第２端線によって挟まる角度は鋭角である半導体装置。
  5. 半導体基板の一主面側の上部に埋め込み絶縁膜を介して形成された第１導電型の半導体層と、
    前記半導体層の上部に形成された第１導電型のボディ領域と、
    前記半導体層の上部に、前記ボディ領域から離間して形成された第２導電型のドレイン領域と、
    前記ボディ領域の表面に形成された第２導電型のソース領域と、
    前記半導体層内における前記ドレイン領域と前記ボディ領域との間に形成された第２導電型のドリフト領域と、
    前記半導体層の表面における前記ボディ領域と前記ドレイン領域との間に形成された絶縁体領域と、
    前記半導体層の表面における前記ボディ領域上の一部から前記絶縁体領域の端部まで形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上と前記絶縁体領域上に跨って形成されたゲート電極と、
    前記ソース領域上および前記ドレイン領域上にそれぞれ形成された電極とを備え、
    平面視において、前記ソース領域と前記ドレイン領域は対向する長さが最も長い方向である長手方向に沿って伸長して、前記長手方向と直交する方向である短手方向に並んで配置されており、
    平面視において、前記ドリフト領域と前記絶縁体領域とは前記長手方向に伸長して、前記ボディ領域とは一方が他方の周囲を取り囲む配置をなすと共に、それぞれの領域端を示す端線は前記ゲート電極下方を通過する前記絶縁体領域の第１端線と前記ドリフト領域の第３端線を有し、
    前記第３端線は前記ドリフト領域と前記半導体層との間で導電型が異なる境界線を形成し、
    平面視において、前記第１端線と前記第３端線は共に前記長手方向に沿って対向する直線部と、前記長手方向の直線部の終端間を鈍角の頂角で曲がる折れ線もしくは円弧で結ぶ曲線部を有し、
    前記直線部では、前記ドリフト領域の前記第３端線は前記絶縁体領域の前記第１端線よりも前記短手方向において前記ソース領域側に位置する部分を有し、
    前記曲線部では、前記絶縁体領域の前記第１端線は前記ドリフト領域の前記第３端線よりも前記長手方向において前記ソース領域側に位置する部分を有し、
    前記第１端線と前記第３端線は交差点を有しており、
    前記交差点において、前記長手方向へ向かうに従い間隔が狭くなる前記第１端線と前記第３端線によって挟まる角度は鋭角である半導体装置。
  6. 請求項４又は５に記載の半導体装置において、
    平面視において、前記交差点における前記鋭角の角度は３０°以上かつ６０°以下である半導体装置。
  7. 請求項４に記載の半導体装置において、
    平面視において、前記ボディ領域と前記ゲート電極とが重畳する間隔は、前記ボディ領域の第２端線の前記曲線部における前記長手方向の間隔の方が、前記ボディ領域の第２端線の前記直線部における前記短手方向の間隔よりも広い半導体装置。
  8. 請求項４～７のいずれか１項に記載の半導体装置において、
    平面視において、前記ゲート絶縁膜上における前記ゲート電極端から前記絶縁体領域端までの間隔は、前記絶縁体領域の第１端線の前記曲線部における前記長手方向の寸法が、前記絶縁体領域の第１端線の前記直線部における前記短手方向の寸法より狭い半導体装置。
  9. 請求項４に記載の半導体装置において、
    平面視において、前記ボディ領域の前記第２端線と前記絶縁体領域の前記第１端線に関し、前記直線部の前記短手方向の幅が太い方の端線の方が、前記長手方向における前記直線部の終端の前記長手方向の位置がソース領域側である半導体装置。
  10. 請求項４に記載の半導体装置において、
    平面視において、前記ボディ領域の前記第２端線における前記直線部の前記短手方向の幅と、前記絶縁体領域の前記第１端線における前記直線部の前記短手方向の幅の寸法差の半分以上、前記長手方向における前記直線部の終端の前記長手方向の位置が前記ソース領域側である半導体装置。
  11. 請求項４に記載の半導体装置において、
    平面視において、前記ボディ領域の前記第２端線と前記絶縁体領域の前記第１端線との間隔に関し、前記絶縁体領域の前記第１端線の前記曲線部における前記長手方向の間隔の方が、前記絶縁体領域の前記第１端線の前記直線部における前記短手方向の間隔よりも狭い半導体装置。
  12. 請求項１～１１のいずれか１項に記載の半導体装置において、
    平面視において、リング状の前記ゲート電極の幅寸法に関し、前記長手方向の幅寸法が前記短手方向の幅寸法よりも狭い半導体装置。
  13. 請求項４に記載の半導体装置において、
    平面視において、前記ゲート電極における前記ボディ領域の上方を覆わない領域の寸法に関して、前記ボディ領域の第２端線の前記曲線部における前記長手方向の寸法が、前記ボディ領域の第２端線の前記直線部における前記短手方向の寸法よりも狭い半導体装置。
JP2018545253A 2017-07-14 2018-05-24 半導体装置 Active JP7153559B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017138078 2017-07-14
JP2017138078 2017-07-14
PCT/JP2018/019926 WO2019012813A1 (ja) 2017-07-14 2018-05-24 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019012813A1 JPWO2019012813A1 (ja) 2020-05-07
JP7153559B2 true JP7153559B2 (ja) 2022-10-14

Family

ID=65001273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018545253A Active JP7153559B2 (ja) 2017-07-14 2018-05-24 半導体装置

Country Status (4)

Country Link
US (1) US10756172B2 (ja)
JP (1) JP7153559B2 (ja)
CN (1) CN109564877B (ja)
WO (1) WO2019012813A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580906B1 (en) * 2018-10-01 2020-03-03 Nxp B.V. Semiconductor device comprising a PN junction diode
CN116225135B (zh) * 2023-05-11 2023-07-21 上海海栎创科技股份有限公司 一种低压差线性稳压器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110970A (ja) 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
JP2011204924A (ja) 2010-03-25 2011-10-13 Toshiba Corp 半導体装置
WO2012107998A1 (ja) 2011-02-08 2012-08-16 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509552B2 (ja) * 1998-04-30 2004-03-22 株式会社デンソー 半導体装置
US6985051B2 (en) * 2002-12-17 2006-01-10 The Regents Of The University Of Michigan Micromechanical resonator device and method of making a micromechanical device
JP2005093696A (ja) * 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ
JP4387291B2 (ja) * 2004-12-06 2009-12-16 パナソニック株式会社 横型半導体デバイスおよびその製造方法
JP5261927B2 (ja) * 2006-12-11 2013-08-14 パナソニック株式会社 半導体装置
US7990232B1 (en) * 2007-06-06 2011-08-02 Rf Micro Devices, Inc. Anchor/support design for MEMS resonators
JP5487852B2 (ja) * 2008-09-30 2014-05-14 サンケン電気株式会社 半導体装置
JP5504187B2 (ja) * 2011-01-26 2014-05-28 株式会社東芝 半導体装置及びその製造方法
JP5456147B2 (ja) 2012-11-30 2014-03-26 株式会社東芝 半導体装置
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
JP6369173B2 (ja) * 2014-04-17 2018-08-08 富士電機株式会社 縦型半導体装置およびその製造方法
US9905688B2 (en) * 2016-01-28 2018-02-27 Texas Instruments Incorporated SOI power LDMOS device
CN106129118B (zh) * 2016-08-25 2019-04-26 电子科技大学 横向高压功率器件的结终端结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110970A (ja) 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
JP2011204924A (ja) 2010-03-25 2011-10-13 Toshiba Corp 半導体装置
WO2012107998A1 (ja) 2011-02-08 2012-08-16 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2019012813A1 (ja) 2020-05-07
WO2019012813A1 (ja) 2019-01-17
CN109564877A (zh) 2019-04-02
US20190172908A1 (en) 2019-06-06
CN109564877B (zh) 2023-08-25
US10756172B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
US9799764B2 (en) Lateral power integrated devices having low on-resistance
US9214526B2 (en) Semiconductor device
US9362351B2 (en) Field effect transistor, termination structure and associated method for manufacturing
US9496382B2 (en) Field effect transistor, termination structure and associated method for manufacturing
JP6244177B2 (ja) 半導体装置
US11004931B2 (en) Semiconductor device
TWI754689B (zh) 溝槽式閘極igbt
US9520493B1 (en) High voltage integrated circuits having improved on-resistance value and improved breakdown voltage
JP7153559B2 (ja) 半導体装置
CN107644912B (zh) 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法
US20180076201A1 (en) Semiconductor device
CN110120414B (zh) 晶体管结构
US20090065863A1 (en) Lateral double diffused metal oxide semiconductor device
US8030706B2 (en) Power semiconductor device
KR102385949B1 (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
US11018251B2 (en) Semiconductor device
CN110718585A (zh) Ldmos器件及其制造方法
JP4952042B2 (ja) 半導体装置
US9082842B2 (en) Semiconductor device
JP5446404B2 (ja) 半導体装置
JP7314827B2 (ja) 半導体装置
US9882043B2 (en) Semiconductor device with trench termination structure
TWI577020B (zh) 高壓金氧半導體電晶體元件
TWI546961B (zh) 高壓金氧半導體電晶體元件
JP2018163973A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221003

R150 Certificate of patent or registration of utility model

Ref document number: 7153559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150