JP5504187B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5504187B2
JP5504187B2 JP2011014270A JP2011014270A JP5504187B2 JP 5504187 B2 JP5504187 B2 JP 5504187B2 JP 2011014270 A JP2011014270 A JP 2011014270A JP 2011014270 A JP2011014270 A JP 2011014270A JP 5504187 B2 JP5504187 B2 JP 5504187B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
type
gate electrode
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011014270A
Other languages
English (en)
Other versions
JP2012156318A (ja
Inventor
岡 純 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011014270A priority Critical patent/JP5504187B2/ja
Priority to US13/204,554 priority patent/US20120187485A1/en
Publication of JP2012156318A publication Critical patent/JP2012156318A/ja
Application granted granted Critical
Publication of JP5504187B2 publication Critical patent/JP5504187B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
数あるパワーデバイスの中でもＤＭＯＳ（Double-diffused Metal Oxide Semiconductor）はスイッチング速度が速く、低電圧領域での変換効率が高く、さらに高耐圧動作と低オン抵抗とが実現できるという特徴を持っている。このような特徴を有するＤＭＯＳは、モータドライバや電源等においてはスイッチング素子として、オーディオアンプにおいてはアナログ出力素子として使用されている。
しかしながら、半導体技術が日々進歩している今でもなお、出力素子であるＤＭＯＳの面積がチップ全体に占める割合が大きく、チップコストへ多大な影響を与えている。ＤＭＯＳの面積を小さくするためには、ＤＭＯＳのオン抵抗の低減や特性のバラツキの低減化がより一層求められることとなる。ＤＭＯＳのオン抵抗（Ｒｏｎ）や耐圧等の主要な特性はソース領域とドレイン領域の一部であるドリフト領域との間隔に影響を受けやすく、さらに、このソース領域とドリフト領域との間隔は、ドリフト領域を形成する際のインプランテーション（Implantation）の寸法精度の影響を受けやすい。
米国特許第７，４０５，４４３号公報
本発明は、特性バラツキを低減することができるような半導体装置及びその製造方法を提供するものである。
本発明の実施形態によれば、半導体装置は、基板と、前記基板の一部に形成された第２導電型ソース領域と、前記第２導電型ソース領域と分離されるようにして前記基板の一部に形成された第２導電型ドレイン領域と、前記第２導電型ソース領域に隣接して、前記第２導電型ソース領域と前記第２導電型ドレイン領域との間の前記基板に形成された第１導電型チャネル領域と、前記第２導電型ドレイン領域に隣接して、前記第１導電型チャネル領域と前記第２導電型ドレイン領域との間に形成された第２導電型ドリフト領域の第１の部分と、前記第１導電型チャネル領域と分離されるようにして、前記第２導電型ドリフト領域の第１の部分の表面に埋め込まれた酸化膜と、ゲート絶縁膜を介して前記基板の表面を前記第１導電型チャネル領域から前記酸化膜の一部までを覆い、且つ、前記第１導電型チャネル領域と前記酸化膜との間に開口部を備えるゲート電極と、前記開口部下の前記基板に形成された前記第２導電型ドリフト領域の第２の部分とを備える。
第１の実施形態にかかる半導体装置の平面図及び断面図である。 第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その１）である。 第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その２）である。 第１の実施形態にかかる半導体装置の製造工程を説明するための断面図（その３）である。 第１の実施形態の変形例１にかかる半導体装置の平面図及び断面図である。 第１の実施形態の変形例２にかかる半導体装置の平面図及び断面図である。 第１の実施形態の変形例３にかかる半導体装置の平面図及び断面図である。 第２の実施形態にかかる半導体装置の平面図及び断面図である。 第２の実施形態の変形例にかかる半導体装置の平面図及び断面図である。 第３の実施形態にかかる半導体装置の平面図及び断面図である。 第３の実施形態の変形例にかかる半導体装置の平面図及び断面図である。
以下、図面を参照して、実施形態を説明する。ただし、本発明は、この実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は本実施形態の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術とを参酌して適宜、設計変更することができる。
（第１の実施形態）
第１の実施形態にかかる半導体装置３１を示す図１を参照して、本実施形態を説明する。以下、Ｎ型チャネルＬＤＭＯＳを例に説明するが、本発明は、このような半導体装置に限定されるものではなく、例えば、ＤＭＯＳ、ＬＤＭＯＳ（Lateral DMOS）、ＤＥＭＯＳ（Drain Extended MOS）、ＥＤＭＯＳ（Extended Drain MOS）、ＭＯＳＦＥＴ（MOS Field Effect Transistor）等の他の種類の半導体装置においても用いることができる。
第１の実施形態におけるＬＤＭＯＳ（半導体装置）３１の平面図を図１（ａ）に、断面図を図１（ｂ）に示す。図１（ｂ）は、図１（ａ）に示されるＡ−Ａ´線による断面図である。
図１（ａ）に示されるように、本実施形態のＬＤＭＯＳ３１には、図中左側から順に、Ｐ型バックゲート（ＢＧ）領域３、Ｎ型ソース領域４、ゲート電極８、フィールド酸化膜（酸化膜）７、及びＮ型ドレイン領域６が半導体基板１上に配置されている。そして、Ｎ型ソース領域４、ゲート電極８及びＮ型ドレイン領域６上には、それぞれ、例えば０．１８μｍ□の電極領域９が一直線上に配置されている。さらに、ゲート電極８の中央部には、Ｎ型ドリフト領域１１（ドリフト領域の第２の部分）の表面を露出する開口部２３がある。この開口部２３は、例えば図１（ａ）において横方向の長さ０．２μｍ、縦方向の長さ０．６μｍの長方形である。なお、この開口部２３は、長方形やこの大きさに限られるものではない。また、この図１（ａ）においては、Ｎ型ソース領域４、ゲート電極８及びＮ型ドレイン領域６上の電極領域９と、ゲート電極８の開口部２３とが一直線上に配置されているが、この配置に限定されるものではなく、Ｎ型ソース領域４の電極領域９はＮ型ソース領域９上に、ゲート電極８上の電極領域９はゲート電極８上に、Ｎ型ドレイン領域６上の電極領域９はＮ型ドレイン領域６上に、配置されていれば良い。なお、図１（ａ）においては、わかりやすくするために、後で説明する電極領域９の上に配置された配線層１０の図示を省略している。
次に、断面図である図１（ｂ）を用いて本実施形態のＬＤＭＯＳ３１を説明する。図１（ｂ）においては、図１（ａ）の説明からもわかるように、左端部がソース側であり、右端部がドレイン側である。本実施形態のＬＤＭＯＳ３１においては、例えば単結晶のシリコンからなるＰ型もしくはＮ型の半導体基板１のうち、ソース側の上層部の一部にはＰ型ボディ領域２が配置されている。なお、ここではＰ型ボディ領域２がチャネル領域も兼ねているが、チャネル領域をＰ型ボディ領域２とは別に形成しても良い。
また、Ｐ型ボディ領域２のソース側の上層部の一部に、Ｐ型バックゲート領域３が配置されている。さらに、Ｐ型ボディ領域２の上層部の中央の一部に、Ｐ型バックゲート領域３のドレイン側の側面と接するようにＮ型ソース領域４が設けられている。
そして、Ｐ型ボディ領域２と分離されるようにして半導体基板１のドレイン側の上層部の一部に、例えば深さ３００〜６００ｎｍのＮ型ドリフト領域５（ドリフト領域の第１の部分）が設けられている。Ｎ型ドリフト領域５の上層部のうち、ドレイン側端部にはＮ型ドレイン領域６が配置され、Ｐ型ボディ領域２とＮ型ドレイン領域６との間のＮ型ドリフト領域５の上層部（表面）には、例えば酸化シリコンで形成された深さ３００ｎｍのフィールド酸化膜７が、Ｐボディ領域２と分離され、且つ、Ｎ型ドレイン領域６のソース側側面と接するように埋め込まれている。なお、フィールド酸化膜７は、上記のようなＳＴＩ（Shallow Trench Isolation）構造に限られず、ＬＯＣＯＳ（local oxidation of silicon）等であっても良い。また、低耐圧の半導体装置等においては、フィールド酸化膜７はなくても良い。
以上のように、本実施形態のＬＤＭＯＳ３１は、半導体基板１と、半導体基板１の一部に形成されたＮ型ソース領域４と、Ｎ型ソース領域４と分離されるようにして半導体基板１の一部に形成されたＮ型ドレイン領域６と、Ｎ型ソース領域４に隣接して、Ｎ型ソース領域４とＮ型ドレイン領域６との間の半導体基板１に形成されたＰ型ボディ領域２と、Ｎ型ドレイン領域６に隣接して、Ｐ型ボディ領域２とＮ型ドレイン領域６との間に形成されたＮ型ドリフト領域５と、Ｐ型ボディ領域２と分離されるようにして、Ｎ型ドリフト領域５の表面に埋め込まれたフィールド酸化膜７とを有する。
さらに、Ｎ型ドリフト領域５のうちＰ型ボディ領域２とフィールド酸化膜７との間に、Ｐ型ボディ領域２と分離され、且つ、フィールド酸化膜７のソース側の側面と接するように、例えば深さ３００〜６００ｎｍのＮ型ドリフト領域１１が配置されている。Ｎ型ドリフト領域１１の不純物濃度は、Ｎ型ドリフト領域５の不純物濃度よりも高く、このＮ型ドリフト領域１１により、フィールド酸化膜７のソース側の側面に接する領域の抵抗値を下げることができる。このＮ型ドリフト領域１１の深さは、半導体基板１の表面近くの不純物が多くなるように、Ｎ型ドリフト領域５の深さよりも浅いことが好ましい。なお、ここでは、Ｎ型ドリフト領域１１の不純物濃度は、Ｎ型ドレイン領域６の不純物濃度よりも小さく、Ｎ型ドリフト領域５の不純物濃度よりも大きいものとして説明するが、Ｎ型ドリフト領域１１とＮ型ドリフト領域５との不純物濃度は同じであっても良い。また、Ｎ型ドリフト領域１１の位置は、ＬＤＭＯＳ３１の静耐圧、オン抵抗等の特性を考慮して決定する。さらに、Ｎ型ドリフト領域１１とＮ型ドリフト領域５との不純物濃度が同じ場合には、Ｎ型ドリフト領域１１の位置は、ＬＤＭＯＳ３１の静耐圧、オン抵抗等の特性と、Ｎ型ドリフト領域５の配置等とを考慮して決定する。
例えば厚さ１３ｎｍのゲート絶縁膜２４を介して半導体基板１の表面を、図１（ｂ）中左側にあるＰ型ボディ領域２のドレイン側端部から、図１（ｂ）中右側にあるフィールド酸化膜７のソース側半分までを覆い、且つ、Ｐ型ボディ領域２のドレイン側端部とフィールド酸化膜７との間に開口部２３を有するゲート電極８が設けられている。このゲート電極８の厚さは例えば２００ｎｍである。ゲート絶縁膜２４は例えばシリコン酸化膜により形成し、ゲート電極８は例えばポリシリコン膜で形成することができる。この開口部２３の下にＮ型ドリフト領域１１は設けられ、言い換えると、開口部２３はＮ型ドリフト領域１１の表面を露出するように形成されている。また、Ｎ型ドリフト領域１１のソース側の側面は、開口部２３のソース側の側面と面一となるように形成されている。なお、図１（ｂ）においては、Ｎ型ドリフト領域５のソース側の側面とＮ型ドリフト領域１１のソース側の側面とは面一となるように形成されているが、Ｎ型ドリフト領域５のソース側の側面が、Ｎ型ドリフト領域１１のソース側の側面と比べて、ソース側に配置されても、もしくは、ドレイン側に配置されても良い。
そして、ゲート電極８とＮ型ソース領域４とＮ型ドレイン領域６との上には、電極領域９が配置され、さらに電極領域９の上には配線層１０が配置されている。
なお、半導体基板１の不純物濃度は１ｅ１４〜１ｅ１６ｃｍ−３、Ｐ型ボディ領域２の不純物濃度は１ｅ１５〜５ｅ１８ｃｍ−３、Ｐ型バックゲート領域３の不純物濃度は５ｅ１９〜１ｅ２１ｃｍ−３、Ｎ型ソース領域４の不純物濃度は５ｅ１９〜１ｅ２１ｃｍ−３、Ｎ型ドリフト領域５の不純物濃度は１ｅ１５〜１ｅ１８ｃｍ−３、Ｎ型ドレイン領域６の不純物濃度は５ｅ１９〜１ｅ２１ｃｍ−３、Ｎ型ドリフト領域１１の不純物濃度は５ｅ１５〜５ｅ１８ｃｍ−３とすることができる。
次に、第１の実施形態にかかるＬＤＭＯＳ３１の製造方法を図２から図４を参照して説明する。図２から図４は、図１（ｂ）に対応する製造方法の各工程の断面図である。
図２（ａ）に示すように、Ｐ型もしくはＮ型の半導体基板１上に、この図中左側にあるソース側と図中右側にあるドレイン側との間を分離する、例えば深さ３００ｎｍのフィールド酸化膜７を形成する。
続いて、図２（ｂ）に示すように、フィールド酸化膜７と分離されるようにしてソース側の半導体基板１の上層部の一部にＰ型ボディ領域２を形成する。さらに、フィールド酸化膜７を介してＮ型ドリフト領域５（第１の第２導電型ドリフト領域）をドレイン側の半導体基板１の上層部の一部に形成する。言い換えると、その表面にフィールド酸化膜７が形成されたＮ型ドリフト領域５を形成する。なお、Ｐ型ボディ領域２の形成とＮ型ドリフト領域５の形成の順序はどちらを先にしても良い。また、Ｎ型ドリフト領域５の形成はフィールド酸化膜７の形成前に行っても、フィールド酸化膜７の形成後に行ってもどちらでも良い。そして、ここではＰ型ボディ領域２がチャネル領域となっているが、チャネル領域をＰ型ボディ領域２とは別のものとして形成しても良い。また、半導体基板１がＮ型の場合はＮ型ドレイン領域５を形成する工程を行わなくても良い。
Ｐ型ボディ領域２のドレイン側端部からフィード酸化膜７のソース側半分にかかるように、例えば１３ｎｍ程度の厚さのゲート絶縁膜２４を形成し、さらに、例えばポリシリコン膜により厚さ２００ｎｍのゲート電極８を形成する。そして、フォトリソグラフィー法とＲＩＥ（Reactive Ion Etching）等のエッチング法とを用いて、図３（ａ）に示すような所望の形状にゲート絶縁膜２４とゲート電極８とをパターニングする。詳細には、フィールドプレート効果を利用して電位差を小さくするために、ゲート絶縁膜２４とゲート電極８とは、Ｐ型ボディ領域２のドレイン側端部からフィード酸化膜７のソース側半分にかかるように形成される。さらに、図３（ａ）において、例えば横０．２μｍ、縦０．６μｍの長方形の開口部２３が、Ｐ型ボディ領域２とフィールド酸化膜７との間に位置し、且つ、フィールド酸化膜７のソース側の側面と接するようなＮ型ドリフト領域１１（第２の第２導電型ドリフト領域）が形成される領域の表面を露出するように形成する。なお、この開口部２３は、このサイズや形状等に限られるものではない。
図３（ｂ）に示すように、このパターニングされたゲート電極８とゲート絶縁膜２４とをハードマスクとして用いたインプランテーションにより、開口部２３を介して不純物を添加して、Ｎ型ドリフト領域５に接続するＮ型ドリフト領域１１を形成する。Ｎ型ドリフト領域１１の深さは、半導体基板１の表面近くの不純物が多くなるように、Ｎ型ドリフト領域５の深さよりも浅いことが好ましい。このようにすることで、例えば深さ３００〜６００ｎｍのＮ型ドリフト領域１１を開口部２３に対応する位置に形成する。ゲート電極８とゲート絶縁膜２４とは、ＬＤＭＯＳ３１の一部となるため精度良く加工されている。従って、本実施形態においては、この精度良く加工されたゲート電極８とゲート絶縁膜２４とを、インプランテーションのマスクとして用いることにより、所望の位置に精度良くＮ型ドリフト領域１１を形成することができる。さらに、マスクとしてＬＤＭＯＳ３１の一部をなすゲート電極８とゲート絶縁膜２４とを用いて行うことから、製造時間及び製造コストの増加を避けることができる。
続いて、図３（ｂ）に示すように、Ｐ型ボディ領域２の上層部の一部にＰ型バックゲート領域３及びＮ型ソース領域４を、Ｎ型ドリフト領域５のドレイン領域２１上にＮ型ドレイン領域６を形成する。
さらに、図４に示すように、電極領域９、配線層１０を形成する。
本実施形態はＰ型チャネルの半導体装置にも適用可能であり、本実施形態の変形例の１つとしてＰ型チャネルＬＤＭＯＳ３１の平面図を図５（ａ）に、断面図を図５（ｂ）に示す。図５（ｂ）は、図５（ａ）に示すＡ−Ａ´線による断面図である。
まず、図５（ａ）に示されるように、本実施形態の変形例１は、図中左側から順に、Ｎ型バックゲート領域１３、Ｐ型ソース領域１４、ゲート電極８、フィールド酸化膜７、及びＰ型ドレイン領域１６が形成されている。そして、Ｐ型ソース領域１４、ゲート電極８及びＰ型ドレイン領域１６上には、それぞれ、例えば０．１８μｍ□の電極領域９が一直線上に配置されている。さらに、ゲート電極８の中央部には、Ｐ型ドリフト領域１７の表面を露出する開口部２３がある。このゲート電極８の開口部２３は、Ｐ型ソース領域１４、ゲート電極８及びＰ型ドレイン領域１６上の電極領域９と一直線上に配置されている。従って、第１の実施形態と同様であるため、ここでは詳細な説明は省略する。なお、図５（ａ）においては、わかりやすくするために、配線層１０の図示は省略している。
次に、図５（ｂ）に示されるように、本実施形態の変形例１のＬＤＭＯＳ３１は、Ｐ型もしくはＮ型の半導体基板１と、Ｎ型ボディ領域１２と、Ｐ型ソース領域１４と、Ｎ型バックゲート領域１３と、Ｐ型ドリフト領域１５と、Ｐ型ドレイン領域１６と、フィールド酸化膜７とを有する。さらに、Ｐ型ドリフト領域１５のうちＮ型ボディ領域１２とフィールド酸化膜７との間に、Ｎ型ボディ領域１２と分離され、且つ、フィールド酸化膜７のソース側側面と接するように２つのＰ型ドリフト領域１７を有する。また、ゲート絶縁膜２４を介して半導体基板１の表面をＮ型ボディ領域１２のドレイン側端部からフィールド酸化膜７のソース側半分までを覆うゲート電極８を有する。このゲート電極８は、Ｐ型ドリフト領域１７の表面を露出する開口部２３を有する。そして、ゲート電極８とＰ型ソース領域１４とＰ型ドレイン領域１６との上には、電極領域９が配置され、さらに、電極領域９の上には配線層１０が配置されている。従って、第１の実施形態と同様であるため、ここでは詳細な説明は省略する。
また、先に説明したように、本実施形態においては、図１（ａ）に示すようにフィールド酸化膜７のソース側端と開口部２３とのドレイン側端とが一致するように、開口部２３を形成している。しかしながら、本実施形態の変形例２を示す図６のように、開口部２３のドレイン側の側面を、フィールド酸化膜７のソース側端よりもドレイン側に位置させることができ、このように、Ｎ型ドリフト領域１１の形成予定領域に対して若干の余裕をもって開口部２３を配置することにより、所望の位置により確実に、Ｎ型ドリフト領域１１を形成することができる。さらに、本実施形態の変形例３を示す図７にように、開口部２３のドレイン側の側面を、フィールド酸化膜７のソース側端よりもソース側に位置させることもでき、このようにすることで、Ｎ型ドリフト領域１１の位置を制御し、必要に応じてソース領域４からドレイン領域６に流れるキャリヤの経路をフィールド酸化膜７から離すことができる。これによって、フィールド酸化膜７におけるキャリヤの捕獲／放出を避け、ＬＤＭＯＳ３１の信頼性を向上させることができる。
本実施形態によれば、従来のＬＤＭＯＳの製造工程で行っているレジストマスクによるパターニングの代わりにゲート電極８及びゲート絶縁膜２４をマスクとして用いて、Ｎ型ドリフト領域１１を精度良く所望の位置に形成するため、ソース領域４とドリフト領域１１との間の距離のバラツキを低減することができる。そして、Ｎ型ドリフト領域１１の不純物濃度が、Ｎ型ドリフト領域５の不純物濃度よりも高いため、Ｎ型ドリフト領域１１は抵抗値が低く、従って、ＬＤＭＯＳ３１の主要特性である静耐圧、オン抵抗等は、Ｎ型ドリフト領域１１の配置に依存することとなる。よって、本実施形態によれば、ソース領域４とドリフト領域１１との間の距離のバラツキを低減することにより、従来構造と比較して上記の特性のバラツキを低減することが出来る。また、Ｎ型ドリフト領域１１とＮ型ドリフト領域５との不純物濃度が同じである場合においても、たとえＮ型ドリフト領域５の位置についてバラツキが生じても、本実施形態によれば、Ｎ型ドリフト領域５のソース側の所望の位置にＮ型ドリフト領域１１を精度良く形成することが出来る。よって、ソース領域４とドリフト領域１１との間の距離のバラツキを低減し、従来構造と比較して静耐圧、オン抵抗等の特性のバラツキを低減することが出来る。
さらに、本実施形態によれば、ゲート電極８及びゲート絶縁膜２４をマスクとして用いることによって、製造時間及び製造コストの増加を避けることができる。
（第２の実施形態）
第１の実施形態において開口部２３は１つであったが、本実施形態においては複数の開口部２３を設けるものである。
第２の実施形態にかかる半導体装置３１を示す図８を参照して、本実施形態を説明する。以下、Ｎ型チャネルＬＤＭＯＳを例に説明するが、本発明は、他の種類の半導体装置においても用いることができる。
第２の実施形態におけるＬＤＭＯＳ（半導体装置）３１の平面図を図８（ａ）に、断面図を図８（ｂ）に示す。図８（ｂ）は、図８（ａ）に示すＡ−Ａ´線による断面図である。第２の実施形態にかかるＬＤＭＯＳ３１においては、ゲート電極８に設けられた複数の開口部２３と、複数の開口部２３により表面を露出された複数のＮ型ドリフト領域１１とを有することが第１の実施形態と異なる。従って、ここでは異なる点を説明する。
まず、図８（ａ）に示されるように、ゲート電極８の中央部には、Ｎ型ドリフト領域１１の表面を露出する２つの開口部２３がある。この開口部２３は、例えば、それぞれ、図８（ａ）において横方向の長さ０．２μｍ、縦方向の長さ０．６μｍの長方形である。なお、この開口部２３は、図８（ａ）に示されるような形状、個数、大きさ及び位置に限られるものではなく、ＬＤＭＯＳ３１の所望の特性に応じて変更することができる。また、Ｎ型ソース領域４、ゲート電極８及びＮ型ドレイン領域６上には、それぞれの領域に２つの０．１８μｍ□の電極領域９が配置されている。この図においては、Ｎ型ソース領域４上の電極領域９と、ゲート電極８上の電極領域９と、ゲート電極８の開口部２３と、Ｎ型ドレイン領域６上の電極領域９とが一直線上に配置されているが、この配置に限定されるものではなく、Ｎ型ソース領域４の電極領域９はＮ型ソース領域４上に、ゲート電極８上の電極領域９はゲート電極８上に、Ｎ型ドレイン領域６上の電極領域９はＮ型ドレイン領域６上に、配置されていれば良い。なお、図８（ａ）においては、わかりやすくするために、配線層１０の図示は省略している。
次に、図８（ｂ）に示されるように、Ｎ型ドリフト領域５の上層部のうちのＰ型ボディ領域２とフィールド酸化膜７との間に、Ｐ型ボディ領域２と分離され、且つ、フィールド酸化膜７のソース側側面と接するように２つのＮ型ドリフト領域１１が形成されている。また、ゲート絶縁膜２４を介して半導体基板１の表面をＰ型ボディ領域２のドレイン側端部からフィールド酸化膜７のソース側端部までを覆い、且つ、２つのＮ型ドリフト領域１１の表面をそれぞれ露出する２個の開口部２３を有するゲート電極８が形成されている。
第１の実施形態においては、チャネル領域を兼ねるＰ型ボディ領域２は、Ｎ型ドリフト領域１１のソース側の側面と隣り合うように配置され、且つ、Ｎ型ドリフト領域１１が形成されていないＮ型ドリフト領域５のソース側の側面（図１（ａ）における、開口部２３の上下に配置されているゲート電極８の部分に覆われているＮ型ドリフト領域５の部分のソース側の側面）とは隣り合っていない。一方、第２の実施形態においては、チャネル領域を兼ねるＰ型ボディ領域２は、Ｎ型ドリフト領域１１のソース側の側面と、Ｎ型ドリフト領域１１に挟まれたＮ型ドリフト領域５の部分のソース側の側面（図８（ａ）における、開口部２３の間に配置されているゲート電極８の部分に覆われているＮ型ドリフト領域５の部分のソース側の側面）と、隣り合うように配置することができる。
このような第２の実施形態にかかるＮ型チャネルＬＤＭＯＳ３１の製造方法は、第１の実施形態と同様であるため、ここでは説明を省略する。
本実施形態は第１の実施形態と同様にＰ型チャネルの半導体装置にも適用可能であり、本実施形態の変形例の１つとしてＰ型チャネルＬＤＭＯＳ３１の平面図を図９（ａ）に、断面図を図９（ｂ）に示す。第１の実施形態の変形例１と同様であるため、ここでは説明を省略する。なお、図９（ａ）においては、わかりやすくするために、配線層１０の図示は省略している。
また、本実施形態においては、第１の実施形態の変形例２及び３と同様に、開口部２３のドレイン側の側面を、フィールド酸化膜７のソース側端よりもソース側に位置させることもでき、開口部２３のドレイン側の側面を、フィールド酸化膜７のソース側端よりもドレイン側に位置させることができる。
本実施形態によれば、従来のＬＤＭＯＳの製造工程で行っているレジストマスクによるパターニングの代わりにゲート電極８及びゲート絶縁膜２４をマスクとして用いて、Ｎ型ドリフト領域１１を精度良く所望の位置に形成するため、ソース領域４とＮ型ドリフト領域１１との間の距離のバラツキを低減することができ、従って、従来構造と比較してＬＤＭＯＳの主要特性である静耐圧、オン抵抗等のバラツキを低減出来る。さらに、本実施形態によれば、ゲート電極８及びゲート絶縁膜２４をマスクとして用いることによって、製造時間及び製造コストの増加を避けることができる。
（第３の実施形態）
第１及び第２の実施形態においては、Ｎ型ドリフト領域１１上のゲート電極８に開口部２３が形成されており、すなわち、Ｐ型ボディ領域２上のゲート電極８とフィールド酸化膜７上のゲート電極８及びゲート絶縁膜２４は完全には分離されていない。それに対して、第３の実施形態においては、Ｎ型ドリフト領域１１をはさんでＰ型ボディ領域２上のゲート電極８（第１のゲート電極）及びゲート絶縁膜２４（第１のゲート絶縁膜）と、フィールド酸化膜７上のゲート電極８（第２のゲート電極）及びゲート絶縁膜２４（第２のゲート絶縁膜）とは完全に分離されている。本実施形態においては、分離されたゲート電極８は配線層１０で接続し、同じ電位で用いても良い。また、接続する配線層は他の配線層でも良い。本実施形態では、このような構造にすることにより、第１及び第２の実施形態と比べて、キャリヤが通過するＮ型ドリフト領域１１を広く形成することから、オン抵抗をより低減することができる。
第３の実施形態にかかる半導体装置３１を示す図１０を参照して、本実施形態を説明する。以下、Ｎ型チャネルＬＤＭＯＳを例に説明するが、本発明は、他の種類の半導体装置においても用いることができる。
第３の実施形態におけるＬＤＭＯＳ（半導体装置）３１の平面図を図１０（ａ）に、断面図を図１０（ｂ）に示す。図１０（ｂ）は、図１０（ａ）に示すＡ−Ａ´線による断面図である。第３の実施形態にかかるＮ型チャネルＬＤＭＯＳ３１においては、ゲート電極８及びゲート絶縁膜２４の形状とＮ型ドリフト領域１１の形状とが第１の実施形態と異なる。従って、ここでは異なる点を説明する。
まず、図１０（ａ）に示されるように、ゲート電極８は、半導体基板１の表面をＰ型ボディ領域２のドレイン側端部からフィールド酸化膜７のソース側端部までを覆い、Ｎ型ドリフト領域１１の表面を挟んで、ソース側の第１のゲート電極８１と第２ドレイン側の第２のゲート電極８２とに分断されている。言い換えると、ゲート電極８は、第１のゲート電極８１と第２のゲート電極８２とに分断され、その間の半導体基板１にはＮ型ドリフト領域１１が形成されている。第１のゲート電極８１と第２のゲート電極８２との距離は、例えば０．２μｍである。なお、この距離に限られるものではない。また、Ｎ型ソース領域４、ゲート電極８及びＮ型ドレイン領域６上には、例えば０．１８μｍ□の電極領域９が配置されている。この図においては、Ｎ型ソース領域４上の電極領域９と、ゲート電極８上の電極領域９と、Ｎ型ドレイン領域６上の電極領域９とが一直線上に配置されているが、この配置に限定されるものではなく、Ｎ型ソース領域４の電極領域９はＮ型ソース領域４上に、ゲート電極８上の電極領域９はゲート電極８上に、Ｎ型ドレイン領域６上の電極領域９はＮ型ドレイン領域６上に、配置されていれば良い。なお、図１０（ａ）においては、わかりやすくするために、配線層１０の図示は省略している。
次に、図１０（ｂ）に示されるように、Ｎ型ドリフト領域５の上層部のうちＰ型ボディ領域２とフィールド酸化膜７との間に、Ｐ型ボディ領域２と分離され、且つ、フィールド酸化膜７のソース側側面と接するようにＮ型ドリフト領域１１が形成されている。また、ゲート絶縁膜２４を介して半導体基板１の表面をＰ型ボディ領域２のドレイン側端部からフィールド酸化膜７のソース側端部までを覆い、且つ、Ｎ型ドリフト領域１１の表面を挟んで、ゲート絶縁膜２４（第１のゲート絶縁膜）を介してＰ型ボディ領域２を覆うソース側の第１のゲート電極膜８１と、ゲート絶縁膜２４（第２のゲート絶縁膜）を介してフィールド酸化膜７を覆う第２ドレイン側の第２のゲート電極８２とに分断されているゲート電極８が形成されている。そして、ゲート電極８とＮ型ソース領域４とＮ型ドレイン領域６との上には、電極領域９が形成され、さらに、電極領域９の上には配線層１０が形成されている。第１のゲート電極８１と第２のゲート電極８２とは、配線層１０により電気的に接続されている。なお、この図１０（ｂ）においては、分離されたゲート電極は配線層１０で接続しているが、配線層１０以外の他の配線層で接続しても良い。
このような第３の実施形態にかかるＮ型チャネルＬＤＭＯＳ３１の製造方法は、第１の実施形態と同様であるため、ここでは説明を省略する。
本実施形態は第１の実施形態と同様にＰ型チャネルの半導体装置にも適用可能であり、本実施形態の変形例の１つとしてＰ型チャネルＬＤＭＯＳ３１の平面図を図１１（ａ）に、断面図を図１１（ｂ）に示す。第１の実施形態の変形例１と同様であるため、ここでは説明を省略する。
また、本実施形態においては、第１の実施形態の変形例２及び３と同様に、開口部２３のドレイン側端を、フィールド酸化膜７のソース側端よりもソース側に位置させることもでき、開口部２３のドレイン側端を、フィールド酸化膜７のソース側端よりもドレイン側に位置させることができる。
本実施形態によれば、従来のＬＤＭＯＳの製造工程で行っているレジストマスクによるパターニングの代わりにゲート電極８及びゲート絶縁膜２４をマスクとして用いて、Ｎ型ドリフト領域１１を精度良く所望の位置に形成するため、Ｎ型ソース領域４とＮ型ドリフト領域１１との間の距離のバラツキを低減することができ、従って、従来構造と比較してＬＤＭＯＳの主要特性である静耐圧、オン抵抗のバラツキを低減出来る。さらに、Ｎ型ドリフト領域１１が広いことから、オン抵抗をより低減することができる。また、本実施形態によれば、ゲート電極８及びゲート絶縁膜２４をマスクとして用いることによって、製造時間及び製造コストの増加を避けることができる。
なお、第１から第３の実施形態においては、半導体基板１は、必ずしもシリコン基板でなくてもよく、ゲルマニウム、シリコンゲルマニウム、シリコンカーバイド、ガリウムナイトライド等の他の基板でも良い。
さらに、本発明は、上記実施形態に限定されるものではなく、これら以外の各種の形態を採ることができる。すなわち、本発明の趣旨を逸脱しない範囲で適宜変形して実施することができる。
１…半導体基板（基板）、２…Ｐ型ボディ領域、３…Ｐ型バックゲート領域、４…Ｎ型ソース領域、５…Ｎ型ドリフト領域、６…Ｎ型ドレイン領域、７…フィールド酸化膜（酸化膜）、８…ゲート電極、９…電極領域、１０…配線層、１１…Ｎ型ドリフト領域、１２…Ｎ型ボディ領域、１３…Ｎ型バックゲート領域、１４…Ｐ型ソース領域、１５…Ｐ型ドリフト領域、１６…Ｐ型ドレイン領域、１７…Ｐ型ドリフト領域、２４…ゲート絶縁膜、３１…ＬＤＭＯＳ（半導体装置）、８１…第１のゲート電極、８２…第２のゲート電極。

Claims (7)

  1. 基板と、
    前記基板の一部に形成された第２導電型ソース領域と、
    前記第２導電型ソース領域と分離されるようにして前記基板の一部に形成された第２導電型ドレイン領域と、
    前記第２導電型ソース領域に隣接して、前記第２導電型ソース領域と前記第２導電型ドレイン領域との間の前記基板に形成された第１導電型チャネル領域と、
    前記第２導電型ドレイン領域に隣接して、前記第１導電型チャネル領域と前記第２導電型ドレイン領域との間に形成された第２導電型ドリフト領域の第１の部分と、
    前記第１導電型チャネル領域と分離されるようにして、前記第２導電型ドリフト領域の第１の部分の表面に埋め込まれた酸化膜と、
    ゲート絶縁膜を介して前記基板の表面を前記第１導電型チャネル領域から前記酸化膜の一部までを覆い、且つ、前記第１導電型チャネル領域と前記酸化膜との間に開口部を備えるゲート電極と、
    前記開口部下の前記基板に形成された前記第２導電型ドリフト領域の第２の部分と、
    を備えることを特徴とする半導体装置。
  2. 基板と、
    前記基板の一部に形成された第２導電型ソース領域と、
    前記第２導電型ソース領域と分離されるようにして前記基板の一部に形成された第２導電型ドレイン領域と、
    前記第２導電型ソース領域に隣接して、前記第２導電型ソース領域と前記第２導電型ドレイン領域との間の前記基板に形成された第１導電型チャネル領域と、
    前記第２導電型ドレイン領域に隣接して、前記第１導電型チャネル領域と前記第２導電型ドレイン領域との間に形成された第２導電型ドリフト領域の第１の部分と、
    前記第１導電型チャネル領域と分離されるようにして、前記第２導電型ドリフト領域の第１の部分の表面に埋め込まれた酸化膜と、
    第１のゲート絶縁膜を介して前記第１導電型チャネル領域を覆う第１のゲート電極と、
    第２のゲート絶縁膜を介して前記酸化膜を覆う第２のゲート電極と、
    前記第１のゲート絶縁膜と前記第２のゲート絶縁膜との間の前記基板に形成された前記第２導電型ドリフト領域の第２の部分とを備え、
    前記第２導電型ドリフト領域における前記第２の部分の不純物濃度は、前記第２導電型ドリフト領域における前記第１の部分の不純物濃度よりも濃度が大きく、前記第２導電型ドレイン領域の不純物濃度よりも濃度が小さいことを特徴とする半導体装置。
  3. 前記第２導電型ドリフト領域における前記第２の部分の不純物濃度は、前記第２導電型ドリフト領域における前記第１の部分の不純物濃度よりも濃度が大きく、前記第２導電型ドレイン領域の不純物濃度よりも濃度が小さいことを特徴とする請求項１に記載の半導体装置。
  4. 前記開口部の前記第２導電型ドレイン領域側の側面が、前記酸化膜の前記第２導電型ソース領域側端の位置と比して前記第２導電型ドレイン領域側に位置していることを特徴とする請求項１に記載の半導体装置。
  5. 前記開口部の前記第２導電型ドレイン領域側の側面が、前記酸化膜の前記第２導電型ソース領域側端の位置と比して前記第２導電型ソース領域側に位置していることを特徴とする請求項１に記載の半導体装置。
  6. 前記第１のゲート電極と前記第２のゲート電極とは、配線層により電気的に接続されていることを特徴とする請求項２に記載の半導体装置。
  7. 基板の一部にその表面に酸化膜が形成された第１の第２導電型ドリフト領域を形成する工程と、
    前記基板の一部に第１導電型チャネル領域を形成する工程と、
    ゲート絶縁膜を介して前記基板の表面に前記第１導電型チャネル領域から前記酸化膜の一部までを覆うゲート電極を形成する工程と、
    前記ゲート電極と前記ゲート絶縁膜とにおける前記第１導電型チャネル領域と前記酸化膜との間に開口部を形成する工程と、
    前記ゲート電極と前記ゲート絶縁膜とをマスクとして用いて、前記開口部を介して不純物を添加して、前記第１の第２導電型ドリフト領域に接続する第２の第２導電型ドリフト領域を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2011014270A 2011-01-26 2011-01-26 半導体装置及びその製造方法 Expired - Fee Related JP5504187B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011014270A JP5504187B2 (ja) 2011-01-26 2011-01-26 半導体装置及びその製造方法
US13/204,554 US20120187485A1 (en) 2011-01-26 2011-08-05 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011014270A JP5504187B2 (ja) 2011-01-26 2011-01-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012156318A JP2012156318A (ja) 2012-08-16
JP5504187B2 true JP5504187B2 (ja) 2014-05-28

Family

ID=46543553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011014270A Expired - Fee Related JP5504187B2 (ja) 2011-01-26 2011-01-26 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20120187485A1 (ja)
JP (1) JP5504187B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014215206A (ja) * 2013-04-26 2014-11-17 三菱電機株式会社 半導体圧力センサおよびその製造方法
US10573743B2 (en) 2018-03-16 2020-02-25 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476127B2 (en) * 2010-10-28 2013-07-02 Texas Instruments Incorporated Integrated lateral high voltage MOSFET
JP2013069777A (ja) * 2011-09-21 2013-04-18 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
US9159803B2 (en) * 2012-08-21 2015-10-13 Freescale Semiconductor, Inc. Semiconductor device with HCI protection region
JP2015023208A (ja) * 2013-07-22 2015-02-02 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法
JP6130857B2 (ja) * 2013-11-27 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6229646B2 (ja) * 2013-12-20 2017-11-15 株式会社デンソー 半導体装置
KR102164721B1 (ko) * 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치
JP2017045884A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP7153559B2 (ja) * 2017-07-14 2022-10-14 ヌヴォトンテクノロジージャパン株式会社 半導体装置
DE102017130223B4 (de) * 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
US11127860B2 (en) * 2019-09-12 2021-09-21 Globalfoundries U.S. Inc. Extended-drain field-effect transistors including a floating gate
US20230207630A1 (en) * 2020-05-29 2023-06-29 Sony Semiconductor Solutions Corporation Semiconductor device
US20210407935A1 (en) * 2020-06-30 2021-12-30 GLOBALFOUNDRIES U.S.Inc. Semiconductor transistors suitable for radio-frequency applications
CN114156266A (zh) * 2020-09-07 2022-03-08 联华电子股份有限公司 功率半导体元件
CN113410303A (zh) * 2020-09-22 2021-09-17 杰华特微电子股份有限公司 Ldmos器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387782B2 (ja) * 1997-07-14 2003-03-17 松下電器産業株式会社 半導体装置
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
JP2006140447A (ja) * 2004-10-14 2006-06-01 Renesas Technology Corp 半導体装置およびその製造方法
US7405443B1 (en) * 2005-01-07 2008-07-29 Volterra Semiconductor Corporation Dual gate lateral double-diffused MOSFET (LDMOS) transistor
KR100669858B1 (ko) * 2005-05-13 2007-01-16 삼성전자주식회사 고전압 반도체 장치 및 그 제조 방법
JP4601603B2 (ja) * 2006-12-27 2010-12-22 ルネサスエレクトロニクス株式会社 パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014215206A (ja) * 2013-04-26 2014-11-17 三菱電機株式会社 半導体圧力センサおよびその製造方法
US9395258B2 (en) 2013-04-26 2016-07-19 Mitsubishi Electric Corporation Semiconductor pressure sensor and fabrication method thereof
US10573743B2 (en) 2018-03-16 2020-02-25 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2012156318A (ja) 2012-08-16
US20120187485A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
JP5504187B2 (ja) 半導体装置及びその製造方法
EP3217432B1 (en) Semiconductor device capable of high-voltage operation
JP4772843B2 (ja) 半導体装置及びその製造方法
US7573100B2 (en) High voltage semiconductor device and method for fabricating the same
JP5404550B2 (ja) 半導体装置の製造方法及び半導体装置
JP2011100847A (ja) 半導体装置及びその製造方法
CN105280546B (zh) 半导体器件的制造方法和半导体器件
JP6228850B2 (ja) 半導体装置
KR101450437B1 (ko) Ldmos 소자와 그 제조 방법
WO2006115125A1 (ja) 半導体装置およびその製造方法
JP2009164460A (ja) 半導体装置
JP5432751B2 (ja) 半導体装置及び半導体装置の製造方法
US8421153B2 (en) Semiconductor device
JP4966351B2 (ja) 半導体装置
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP2007019200A (ja) 半導体装置およびその製造方法
US20120126312A1 (en) Vertical dmos-field effect transistor
JP5542623B2 (ja) 半導体装置及びその製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
JP4820899B2 (ja) 半導体装置
KR100947941B1 (ko) 반도체 소자 및 그 제조방법
JP5165954B2 (ja) 半導体装置
JP2014212156A (ja) 半導体装置及びその製造方法
JP4191025B2 (ja) 縦型ｍｉｓｆｅｔ
JP5876008B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

LAPS Cancellation because of no payment of annual fees