JP4601603B2 - パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ - Google Patents

パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ Download PDF

Info

Publication number
JP4601603B2
JP4601603B2 JP2006352737A JP2006352737A JP4601603B2 JP 4601603 B2 JP4601603 B2 JP 4601603B2 JP 2006352737 A JP2006352737 A JP 2006352737A JP 2006352737 A JP2006352737 A JP 2006352737A JP 4601603 B2 JP4601603 B2 JP 4601603B2
Authority
JP
Japan
Prior art keywords
region
gate electrode
electrode layer
semiconductor substrate
power misfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006352737A
Other languages
English (en)
Other versions
JP2008166409A (ja
Inventor
正樹 白石
秋山　　登
貴之 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006352737A priority Critical patent/JP4601603B2/ja
Priority to US12/005,918 priority patent/US8319289B2/en
Publication of JP2008166409A publication Critical patent/JP2008166409A/ja
Application granted granted Critical
Publication of JP4601603B2 publication Critical patent/JP4601603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、パワーＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｒａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｔｏｒ）に関し、特にＤＣ／ＤＣコンバータ回路のスイッチなどに用いられるパワーＭＩＳＦＥＴに適用して有効な技術に関する。
例えば、ＩＳＰＳＤ‘０５（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ＆ ＩＣｓ）ｐｐ．３６７−３７０（非特許文献１）で、Ｔ．Ｌｅｔａｖｉｃらは、０．２５μｍルール以下のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスにおいて、素子分離用に一般的に用いられるドリフト領域より浅いトレンチ素子分離領域であるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域をパワーＭＯＳＦＥＴのドリフト領域内に設けた構造が開示されている。
また、ＩＳＰＳＤ’０５ｐｐ．３３９−３４２（非特許文献２）でＣ．Ｇｒｅｌｕらも同様な報告をしている。
ＩＳＰＳＤ‘０５ｐｐ．３６７−３７０ ＩＳＰＳＤ‘０５ｐｐ．３３９−３４２
デスクトップＰＣやノートＰＣ、ゲーム機等の電源回路に用いられている非絶縁型のＤＣ／ＤＣコンバータ回路は、駆動するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の大電流化や受動部品であるチョークコイル、入出力容量の小型化の要求などに伴い、大電流化、高周波化の傾向にある。上記ＤＣ/ＤＣコンバータ回路は、ハイサイドスイッチとローサイドスイッチで構成され、該スイッチにはパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｓｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｔｏｒ）などのＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｔｏｒ）がそれぞれ用いられている。
これらスイッチは、ハイサイドとローサイドとを同期を取りながら交互にＯＮ／ＯＦＦすることにより、電圧変換を行っている。ハイサイドスイッチは、ＤＣ／ＤＣコンバータのコントロール用スイッチであり、ローサイドスイッチは同期整流用スイッチとなる。
ここで、ハイサイドスイッチにおける損失はスイッチングする際に発生するスイッチング損失が主な損失であり、ハイサイドスイッチに用いられるパワーＭＩＳＦＥＴには、オン抵抗（Ｒｏｎ）の低減と共に帰還容量（Ｃｒｓｓ）の低減が要求されている。また、ローサイドスイッチにおける損失は導通損失が主な損失であり、ローサイドスイッチに用いられるパワーＭＩＳＦＥＴには、オン抵抗（Ｒｏｎ）の低減が要求されている。
また、上記ＤＣ／ＤＣコンバータにおいては、セルフターンオン現象という問題が生じる。セルフターンオンとは、ローサイドスイッチがオフ状態で、ハイサイドスイッチがオンすると、ローサイドスイッチのドレイン電圧が上昇し、その電圧変化に伴い、ローサイドスイッチのゲート・ドレイン間の帰還容量を介して、ローサイドスイッチのゲート・ソース間に充電電流が流れ、ローサイドスイッチのゲート電圧が上昇し、しきい値電圧を超えてローサイドスイッチが誤点弧してしまう現象である。
セルフターンオンが生じると、ハイサイドスイッチからローサイドスイッチへ、大きな貫通電流が流れ、変換効率が大幅に低下する。ローサイドスイッチのゲート電圧の上昇値は、ローサイドスイッチの帰還容量と入力容量（Ｃｉｓｓ）の比（Ｃｒｓｓ／Ｃｉｓｓ）に比例するため、ローサイドスイッチには、Ｃｒｓｓ／Ｃｉｓｓの低減も要求されている。
現状のＤＣ／ＤＣコンバータにおいては、動作周波数が３００ｋＨｚ程度とあまり高くないために、ハイサイドスイッチ・ローサイドスイッチ共にトレンチ構造を有する縦型パワーＭＯＳＦＥＴ（以下トレンチパワーＭＯＳＦＥＴと呼ぶ）が主に使用されている。
トレンチパワーＭＯＳＦＥＴは、セルサイズを小さくできることと、ＪＦＥＴ抵抗成分が発生しないために、低オン抵抗を実現できる。しかし、トレンチパワーＭＯＳＦＥＴでは、帰還容量が大きいために、ＤＣ／ＤＣコンバータが高周波化するにつれてスイッチング損失やセルフターンオンによる損失が大きくなる問題点がある。
一方、帰還容量が小さいパワーＭＯＳＦＥＴとしては、図２５で示す横型パワーＭＯＳＦＥＴがあるが、ゲート端での電界を緩和するために、ドリフト領域であるＨＶ−Ｎウェル層４内に厚い酸化膜２６（ＬＯＣＯＳ：Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）を形成する必要があり、その結果セルサイズが大きくなり、オン抵抗の低減が難しいという問題がある。
また、ＬＯＣＯＳが無い横型パワーＭＯＳＦＥＴの構造として、図２６に示すＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）用パワーＭＯＳＦＥＴがあるが、ゲート端での酸化膜が薄いために耐圧の低下、・破壊耐量が小さい、またソース電極を裏面から取るためのｐ＋打ち抜き拡散層２２が大きいため、セルサイズが大きくなり、オン抵抗が大きいという問題がある。
ここで、前記非特許文献１や非特許文献２では、図２７に示すように、０．２５μｍルール以下のＣＭＯＳプロセスにおいて、素子分離用に一般的に用いられる絶縁層が形成されたトレンチ領域であるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域をパワーＭＯＳＦＥＴのドリフト領域内に設けることで、ゲート端での電界を緩和し、耐圧３０Ｖ程度の横型パワーＭＯＳＦＥＴの構造を提供している。
なお、前記非特許文献１や非特許文献２では一般的な素子分離領域と同様のプロセスに作製されていることからＳＴＩと記載されている。しかし、前記ドリフト領域内に設けるトレンチ領域は、ＣＭＯＳプロセスにおいて、素子分離用に用いられるＳＴＩとは異なり、パワーＭＯＳＦＥＴの耐圧低下を抑制するための絶縁層が形成されたトレンチ領域である。
図２７に示すように、トレンチ領域１６を用いることで、ＬＯＣＯＳを用いる場合に比べて、厚い酸化膜の幅（主面に沿った方向の長さ）を低減でき、セルサイズを小さくし、オン抵抗の低減ができる。
ところが、前記非特許文献１および非特許文献２に開示された構造では、３０Ｖ程度の耐圧を保つために、チャネル−ドレイン間の距離が長くなる。このため、図２７に示すゲート電極のｐ−チャネル層９からのはみ出し部分２７が大きくなり、帰還容量が大きいという問題がある。
図２８は、図２７に示す構造の横型パワーＭＯＳＦＥＴをＤＣ／ＤＣコンバータのローサイドスイッチに使用した場合のローサイドスイッチのゲート電圧の計算波形を示す。図２８に示すように、ゲート電圧が２Ｖ以上跳ね上っており、ＭＯＳＦＥＴが誤点弧するセルフターンオン現象が起こっている。
本発明の目的は、横型パワーＭＩＳＦＥＴの耐圧の低下、破壊耐量の低下を抑制しつつ、帰還容量を低減できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、主面から半導体内部に向かう方向に形成されたドリフト領域内に、前記主面から内部に向かう方向に前記ドリフト領域より浅く絶縁層が形成されたトレンチ領域を備えるパワーＭＩＳＦＥＴであって、前記主面における平面上の配置が、ゲート電極を挟んで互いに反対側にソース領域とドレイン領域とが配置され、ゲート電極とドレイン領域との間にゲート電極とは異なる導電層が配置されるように構成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、耐圧及びオン抵抗を変えることなく、帰還容量を低減するパワーＭＩＳＦＥＴが実現できる。
また、前記パワーＭＩＳＦＥＴをＤＣ／ＤＣコンバータのハイサイドスイッチ及びローサイドスイッチに使用することで、スイッチング損失の低減及びセルフターンオン現象の防止ができるために、システムの損失を低減することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１では、パワーＭＩＳＦＥＴの例として、半導体基板の一方の主面に沿って、ソース領域と、チャネル領域と、ドリフト領域と、ドレイン領域とが順に配置された横型パワーＭＯＳＦＥＴを例として説明する。
図１は、本実施の形態１のｎ型の横型パワーＭＯＳＦＥＴの要部断面構造を示す斜視図である。
図１において、横型パワーＭＯＳＦＥＴ１００はｐ型（第１導電型）で第１不純物濃度のｐ＋基板１を備えている。また、ｐ＋基板１上には前記第１導電型で前記第１不純物濃度よりも低い第２不純物濃度のｐ−エピタキシャル層２を備えている。すなわち横型パワーＭＯＳＦＥＴ１００はｐ＋基板１と、ｐ−エピタキシャル層２とからなる半導体基板を有している。
また、ｐ−エピタキシャル層２の上には前記第１導電型と反対導電型であるｎ型（第２導電型）で、前記第１不純物濃度よりも低い第３不純物濃度のＮウェル（以下ｗｅｌｌという）層４を備えている。このＮｗｅｌｌ層４は高耐圧用のＨＶ（Ｈｉｇｈ Ｖｏｌｔａｇｅ）−Ｎｗｅｌｌ層４であり、このＨＶ−Ｎｗｅｌｌ層４が横型パワーＭＯＳＦＥＴ１００のドリフト領域となっている。
ここで、図１は横型パワーＭＯＳＦＥＴ１００の要部断面構造を示す図であり、図示していないがＨＶ−Ｎｗｅｌｌ層４の周囲には前記半導体基板の一部であるｐ−エピタキシャル層２が形成されている。すなわち、ｐ−エピタキシャル層２は図１にしめすようにＨＶ−Ｎｗｅｌｌ層４の下層のみではなく、側面にも形成されている。
ＨＶ−Ｎｗｅｌｌ層４がｐ−エピタキシャル層２に接している面と反対側の主面である半導体基板の主面１００ａには、ｐ−チャネル層（チャネル領域）９、ドレイン層Ｄまたはソース層Ｓとなるｎ＋層１３、ボディーコンタクト層であるｐ＋層１４、ｐ−チャネル層９のパンチスルーを防止するためのｎ−ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層１０、が選択的に形成されている。
半導体基板の主面１００ａには、主面１００ａに沿ってソース層Ｓ、ｐ−チャネル層９、ＨＶ−Ｎｗｅｌｌ層４、ドレイン層Ｄが順に配置されている。
また主面１００ａからみたドリフト領域であるＨＶ−Ｎｗｅｌｌ層４内には、主面１００ａから内部（チップ内部）に向かう方向に、ドリフト領域よりも浅く形成されたトレンチ領域１６を備えている。このトレンチ領域１６には、例えば酸化膜などの絶縁層が形成されている。
このトレンチ領域１６は、ＣＭＯＳプロセスで、素子分離用に用いられるＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域とは区別される。すなわち、トレンチ領域１６は素子分離用に用いられるのではなく、横型パワーＭＯＳＦＥＴ１００の耐圧低下を抑制するために用いられる絶縁層が形成された領域である。
また、主面１００ａにはゲート絶縁膜７を介してゲート電極（第１導電層）Ｇまたはダミーゲート電極（第２導電層）ＤＧであるポリシリコン８が形成されている。ここで、ゲート絶縁膜７は酸化膜でも酸窒化膜でもよく、また、ゲート電極Ｇ及びダミーゲート電極ＤＧ用のポリシリコン８は、ｎ型ポリシリコンでもｐ型ポリシリコンでも良い。
通常のｎ型パワーＭＯＳＦＥＴにおいては、ゲート電極にはｎ型のポリシリコン電極を用いるが、デバイスの微細化が進むとチャネル層がパンチスルーしやすくなるために、ＬＤＤ層を設ける以外にｐ型ポリシリコン電極を用いることでパンチスルーを防止する手段を適用することもできる。
ゲート電極Ｇ及びドレイン層Ｄ、ソース層Ｓの表面はサイドウォール１２を利用してサリサイド化し、各表面にはシリサイド層１５が形成されている。シリサイド層１５は、コバルトシリサイド（ＣｏＳｉ２）やチタンシリサイド（ＴｉＳｉ２）等を用いると良い。
本実施の形態１の横型パワーＭＯＳＦＥＴ１００の第１の構造上の特徴は、ドリフト領域内にトレンチ領域を有する横型パワーＭＯＳＦＥＴにおいて、主面上のゲート−ドレイン間にダミーゲートを設けている点である。
すなわち、半導体基板の主面１００ａにおける平面上の配置は、ゲート電極Ｄを挟んで互いに反対側にソース層Ｓとドレイン層Ｄとが配置され、ゲート電極Ｇとドレイン層Ｄとの間にダミーゲート電極ＤＧが配置されている。
ここで、ダミーゲート電極ＤＧは、主面１００ａ上にゲート絶縁膜７を介して形成されている点ではゲート電極Ｇと共通するが、ゲート電極Ｇとは異なる構造上の特徴を有している。
まず、主面１００ａからみたダミーゲート電極ＤＧの下部には、ｐ−チャネル層９が形成されていない。また、ダミーゲート電極ＤＧは、図１に示すようにソース層Ｓと電気的に接続されている。このため、ダミーゲート電極ＤＧは、横型パワーＭＯＳＦＥＴ１００のゲートとしては機能しない。
ダミーゲート電極ＤＧを設けることで、ゲート電極Ｇのｐ−チャネル層９のはみ出し部分２７を小さくしても、逆バイアス時にかかる電界がゲート端とダミーゲート端で分散されるために、耐圧の低下、破壊耐量を小さくすることなく帰還容量を低減することができる。
また、ダミーゲート電極Ｄから半導体基板の方向にみたダミーゲート電極ＤＧのドレインＤ側の端部は、トレンチ領域１６と重なっており、絶縁膜で保護されている。このため、電界集中による耐圧低下、破壊耐量が小さくなるなどの問題を抑制ないしは防止することが可能となる。
図２は、図１に示す本実施の形態１の横型パワーＭＯＳＦＥＴ１００の逆降伏時の電界分布を示す説明図、図３は本実施の形態１の比較例である図２７に示す横型パワーＭＯＳＦＥＴ７００の逆降伏時の電解分布を示す説明図である。
図２に示す本実施の形態１の横型パワーＭＯＳＦＥＴ１００は、図２に矢印で示すように、互いに対向して配置されたゲート端とダミーゲート端で電界強度が分散されるので、図３に示す構造の横型パワーＭＯＳＦＥＴ７００と同等の耐圧を保持できている。
次に、図１に示す実施の形態１の横型パワーＭＯＳＦＥＴ１００と図２７に示す構造の横型パワーＭＯＳＦＥＴ７００の帰還容量（Ｃｒｓｓ）について説明する。図４は、図１に示す本実施の形態１の横型パワーＭＯＳＦＥＴ１００と図２７に示す横型パワーＭＯＳＦＥＴ７００との帰還容量のドレイン−ソース間電圧の依存性を示す説明図である。
図１および図２７において、ゲートのｐ−チャネル層９からのはみ出し部分２７の面積について比較すると、本実施の形態１の横型パワーＭＯＳＦＥＴ１００は、ダミーゲート電極ＤＧを設けることにより、ゲート電極Ｇのｐ−チャネル層９からのはみ出し部分２７を横型パワーＭＯＳＦＥＴ７００よりも小さくすることができる。
既述の通りゲート電極のチャネル層からのはみ出し部分の面積を小さくする程、横型パワーＭＯＳＦＥＴの帰還容量（Ｃｒｓｓ）を小さくすることができる。このため、図４に示すように横型パワーＭＯＳＦＥＴ１００は横型パワーＭＯＦＥＴ７００と比較して、帰還容量（Ｃｒｓｓ）が約８０％低減することが可能となる。
次に、規格化オン抵抗（Ｒｏｎ・Ａａ）について説明する。図５は図１に示す本実施の形態１の横型パワーＭＯＳＦＥＴ１００の導通状態の電流密度分布を示す説明図、図６は、本実施の形態１の比較例である図２７に示す横型パワーＭＯＳＦＥＴ７００の導通状態の電流密度分布を示す説明図である。
図６に示すように横型パワーＭＯＳＦＥＴ７００における電流は、ゲートのｐ−チャネル層９のはみ出し部分２７が蓄積層となるため、トレンチ領域１６にぶつかるまでは低抵抗の蓄積層を流れ、その後はトレンチ領域に沿って狭い経路を流れる。
一方、図５に示す本実施の形態１の横型パワーＭＯＳＦＥＴ１００における電流は、蓄積層がほとんどないため、ＨＶ−Ｎｗｅｌｌ層４内部を拡がって流れ、その後トレンチ領域に沿うように流れる。
すなわち、横型パワーＭＯＳＦＥＴ７００は、低抵抗の蓄積層を流れるが、電流経路が狭い。一方、本実施の形態１の横型パワーＭＯＳＦＥＴ１００は、低抵抗の蓄積層がほとんど無いためＨＶ−Ｎｗｅｌｌ層４内部を流れるが、電流経路は広い。このため、本実施の形態１の横型パワーＭＯＳＦＥＴ１００は、横型パワーＭＯＳＦＥＴ７００と同程度の規格化オン抵抗（Ｒｏｎ・Ａａ）とすることができる。
以上より、本実施の形態１の横型パワーＭＯＳＦＥＴ１００は主面１００ａのゲート電極Ｇとドレイン層Ｄとの間にダミーゲート電極ＤＧを設けることにより、図２７に示す横型パワーＭＯＳＦＥＴ７００と比較して、耐圧及びオン抵抗を変えることなく、帰還容量を約８０％低減することが可能となる。
次に本実施の形態１の横型パワーＭＯＳＦＥＴ１００をＤＣ／ＤＣコンバータのローサイドスイッチとして用いた場合について説明する。図７は、図１に示す本実施の形態１の横型パワーＭＯＳＦＥＴ１００と図２７に示す横型パワーＭＯＳＦＥＴ７００とを、ＤＣ／ＤＣコンバータのローサイドスイッチとして使用した際のゲートの跳ね上り電圧の比較を示す説明図である。
図７に示すように、横型パワーＭＯＳＦＥＴ１００では帰還容量が約８０％低減できるため、横型パワーＭＯＳＦＥＴ７００では２Ｖ以上跳ね上がりセルフターンオン現象が起こっていたのに対して、跳ね上り電圧が０．５Ｖ以下になり、セルフターンオン現象が起こっていないことがわかる。
すなわち、本実施の形態１の横型パワーＭＯＳＦＥＴ１００をＤＣ／ＤＣコンバータのローサイドスイッチとして使用した場合、ＤＣ／ＤＣコンバータにおいて損失増大の問題となるセルフターンオン現象を防止できることがわかる。
また、本実施の形態１の横型パワーＭＯＳＦＥＴ１００は帰還容量が小さいため、ＤＣ／ＤＣコンバータのハイサイドスイッチとして使用した場合には、スイッチング損失を低減することが可能となる。
本実施の形態１の横型パワーＭＯＳＦＥＴの変形例として、同一チップ内に、図１に示す横型パワーＭＯＳＦＥＴ素子と、横型パワーＭＯＳＦＥＴ素子を駆動するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）素子とを有する横型パワーＭＯＳＦＥＴとすることもできる。
図１９は、横型パワーＭＯＳＦＥＴに駆動用のＣＭＯＳドライバ素子を内蔵した、ドライバ内蔵パワーＭＯＳＦＥＴの回路図である。同一チップ内に横型パワーＭＯＳＦＥＴ素子と、ＣＭＯＳ素子とを有する構造とすることにより、図１９に示すように、横型パワーＭＯＳＦＥＴに駆動用のドライバを内蔵した、ドライバ内蔵パワーＭＯＳＦＥＴとすることができる。
次に、図８〜図１８を用いて、図１９に示すドライバ内蔵パワーＭＯＳＦＥＴである横型パワーＭＯＳＦＥＴ２００のプロセスフローを説明する。図８〜図１８は、本実施の形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローを示す断面図である。
まず、図８に示すように（ａ）エピタキシャル層形成工程で、ｐ＋基板１を準備した後、該ｐ＋基板１上にｐ−エピタキシャル層２を形成する。
次に、図９で示すように、（ｂ）ＨＶ−Ｎｗｅｌｌ層形成工程で、ｐ−エピタキシャル層２上に図１９に示す横型パワーＭＯＳＦＥＴ２００の横型パワーＭＯＳＦＥＴ素子のドリフト領域となるＨＶ−Ｎｗｅｌｌ層４をイオン打ち込みと拡散により形成する。
次に、図１０で示すように（ｃ）ＳＴＩ領域形成工程で、素子分離用のＳＴＩ領域３を形成するとともに、ドリフト領域内にはトレンチ領域１６を形成する。ＳＴＩ領域３およびトレンチ領域１６の作成方法については一般的なＣＭＯＳプロセスと同様であるので、ここでは省略する。
次に、図１１で示すように（ｄ）ＣＭＯＳ用ｗｅｌｌ層形成工程で、ＣＭＯＳのｐ−ｗｅｌｌ層５、ｎ−ｗｅｌｌ層６をイオン打ち込みと拡散で形成する。
次に、図１２で示すように（ｅ）ゲート／ダミーゲート形成工程で主面１００ａにゲート絶縁膜７を形成後、ポリシリコン８を堆積し、ホト・エッチングによりＣＭＯＳのゲート及び横型パワーＭＯＳＦＥＴのゲートＧ及びダミーゲートＤＧを形成する。
ここで、本実施の形態１では、ゲートＧとダミーゲートＤＧとは同一工程で作製できることが特徴である。つまり本実施の形態１の特徴であるダミーゲートＤＧを作製するために、新たにプロセス工程を追加する必要は無い。
前述したようにゲート絶縁膜７は、酸化膜でも酸窒化膜でも良い。また、ＣＭＯＳ素子と横型パワーＭＯＳＦＥＴ素子のゲート絶縁膜７の厚さは、同じでも良いし、ＣＭＯＳの耐圧によっては違う厚さの膜を使用する場合もある。
横型パワーＭＯＳＦＥＴ２００のゲート電極Ｇ及びダミーゲート電極ＤＧとなるポリシリコン８は、ｎ型ポリシリコンでもｐ型ポリシリコンでも良い。ただしＣＭＯＳのゲート電極Ｇとなるポリシリコン８については、ｎＭＯＳにはｎ型ポリシリコン、ｐＭＯＳにはｐ型ポリシリコンを用いる。
次に、図１３で示すように（ｆ）ｐ-チャネル層形成工程で、横型パワーＭＯＳＦＥＴのｐ−チャネル層９をイオン打ち込みと拡散で形成する。次に図１４で示すように（ｇ）ＬＤＤ層形成工程で、ｎ−ＬＤＤ層１０及びｐ−ＬＤＤ層１１をイオン打ち込みと拡散で形成する。
次に、図１５で示すように（ｈ）サイドウォール形成工程で、サイドウォール１２を形成する。ここで、ゲート電極Ｇとダミーゲート電極ＤＧのサイドウォール１２のうち、互いに対向する面側に配置されるサイドウォール１２は接するように形成する。
すなわち、ゲート電極Ｇのサイドウォール１２とダミーゲート電極ＤＧのサイドウォール１２とが、重なっていることが特徴である。
サイドウォール１２が重なることで、後述するサリサイドプロセスが可能になる。つまり、前記した（ｅ）ゲート／ダミーゲート形成工程では、ゲート電極Ｇとダミーゲート電極ＤＧ間の距離は、少なくとも互いのサイドウォールが重なる距離以下とする必要がある。
次に、図１６で示すように（ｉ）ｎ＋層／ｐ＋層形成工程で、ドレイン層Ｄ・ソース層Ｓ・ボディーコンタクト層ＢＣになるｎ＋層１３及びｐ＋層１４をイオン打ち込みと拡散で形成する。
次に、図１７で示すように（ｊ）サリサイド化工程で、拡散層及びゲート電極Ｇ・ダミーゲート電極ＤＧのポリシリコン８のサリサイド化を行い、シリサイド層を形成する。前述したように、サリサイド化する際のポイントとしては、ゲート電極Ｇとダミーゲート電極ＤＧ間のサイドウォール１２が重なっていることである。
サイドウォール１２が重なっていないと、ドリフト領域であるＨＶ−Ｎｗｅｌｌ層４の表面がシリサイド化されてしまい、耐圧低下、リーク電流増加等の問題が生じる。本実施の形態１では、サイドウォール１２が重なるようにすることにより、ＨＶ−Ｎｗｅｌｌ層４の表面がシリサイド化することを防止することができる。
またシリサイド層としては、一般的なＣＭＯＳプロセスで用いられている、コバルトシリサイド（ＣｏＳｉ２）やチタンシリサイド（ＴｉＳｉ２）を用いればよい。最後に図１８で示すように、（ｋ）電極／配線工程によりデバイスが完成する。
図２９は本実施の形態１の横型パワーＭＯＳＦＥＴのゲート電極、およびダミーゲート電極の引き出し方法を示す説明図である。図２９では、解りやすくするため、（ｊ）サリサイド工程でシリサイド層を形成する前の状態の平面を示している。
図２９においてゲート電極Ｇおよびダミーゲート電極ＤＧは微細構造となっている。このため、図２９に示すように、ゲート電極Ｇ、およびダミーゲート電極ＤＧの各々に、それぞれポリシリコンで引き出し領域２８を形成しておく。
また、各引き出し領域２８の内側の側壁にはサイドウォール１２を形成し、ゲート電極Ｇ、およびダミーゲート電極ＤＧの周囲に形成されたサイドウォール１２と一部が重なるように配置されている。
配線工程では、この引き出し領域２８上に配線を行い、ダミーゲート電極ＤＧとソース電極Ｓとの接続、およびゲート電極Ｇに接続される配線を実施する。
本実施の形態１のプロセス上の効果をまとめると以下のようになる。
まず、第１に、標準のＣＭＯＳプロセスに、ＨＶ−Ｎｗｅｌｌ層形成とｐ−チャネル層形成の２種類のイオン打ち込みと拡散工程の追加するだけで、ドライバ内蔵パワーＭＯＳＦＥＴを作製することが可能となる。
第２には、ダミーゲート電極ＤＧは、ゲート電極Ｇの加工と同じプロセスを用いて作製することが可能である。
第３にはゲート電極Ｇとダミーゲート電極ＤＧの互いのサイドウォールが重なるようにすることで、サリサイドプロセスが可能となる。
第４には、ＣＭＯＳ素子と横型パワーＭＯＳＦＥＴ素子を同一チップ内に作製できるので、ドライバ内蔵パワーＭＯＳＦＥＴを作製することが可能となる。
（実施の形態２）
図２０は、本発明の実施の形態２の横型パワーＭＯＳＦＥＴ３００の構造を示す斜視図である。本実施の形態２の特徴は、ソース層Ｓとボディーコンタクト層ＢＣとが、ソース層Ｓ、ゲート電極Ｇおよびドレイン層Ｄが配置される配列方向である第１の方向と交差する第２の方向に沿って交互に配置されている点である。
ソース層Ｓとボディーコンタクト層ＢＣとを第２の方向に沿って交互に配置することにより、前記実施の形態１で説明した横型パワーＭＯＳＦＥＴ１００と比較してセルサイズをさらに小さくすることができる。また、セルサイズを小さくすることによりオン抵抗を低減することが可能となる。
（実施の形態３）
図２１は、本発明の実施の形態３の横型パワーＭＯＳＦＥＴ４００の構造を示す断面図である。本実施の形態３の特徴は、横型パワーＭＯＳＦＥＴ４００のドリフト領域内にあるトレンチ領域１６が素子分離用のＳＴＩ領域（第１素子分離領域および第２素子分離領域）３に比べて、浅いことである。
図２１に示すように、横型パワーＭＯＳＦＥＴ４００は、同一チップ内にｎＭＯＳ素子とｐＭＯＳ素子とで構成されるＣＭＯＳ素子と、横型パワーＭＯＳＦＥＴ素子とを有している。横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子との間には第１素子分離領域であるＳＴＩ領域３が形成されている。また、ＣＭＯＳ素子を構成するｎＭＯＳ素子とｐＭＯＳ素子との間には、第２素子分離領域であるＳＴＩ領域３が形成されている。
また、横型パワーＭＯＳＦＥＴ素子のドリフト領域であるＨＶ−Ｎｗｅｌｌ層４に形成されたＳＴＩ領域３の主面１００ａから半導体内部に向かう方向の深さは、第１素子分離領域および第２素子分離領域であるＳＴＩ領域３の主面１００ａから半導体内部に向かう方向の深さよりも浅く形成されている。
一般的なＣＭＯＳプロセスにおいて、素子分離領域としてのＳＴＩ領域の深さは０．５μｍ程度である。しかし、横型パワーＭＯＳＦＥＴにおいて３０Ｖ程度の耐圧を得るために必要なトレンチ領域１６の深さは０．２５μｍ程度である。
図２２は、計算による本発明構造のドレイン−ソース間耐圧のＳＴＩ深さ依存性を示す説明図である。図２２のように０．２５μｍ程度のトレンチ領域１６の深さがあれば、３０Ｖ程度の耐圧が得られることがわかる。
一方、オン抵抗について検討すると、前記実施の形態１で説明した図５に示すように、電流経路がトレンチ領域１６に沿って流れるために、トレンチ領域１６が深くなればオン抵抗は高くなる。図２３は、ドリフト領域内にトレンチ領域が形成された横型パワーＭＯＳＦＥＴの計算によるオン抵抗のＳＴＩ深さ依存性を示す説明図である。
図２３に示すように、オン抵抗はＳＴＩ深さに比例して大きくなる。従って、横型パワーＭＯＳＦＥＴ４００のドリフト領域内にあるトレンチ領域１６を素子分離用のＳＴＩ領域３より浅くすることで、３０Ｖ程度の耐圧を維持しつつ、かつ、オン抵抗を低減することが可能となる。
横型パワーＭＯＳＦＥＴ４００を得るためのプロセスとしては、前記実施の形態１で説明した（ｃ）ＳＴＩ領域形成工程で、トレンチ構造を形成するためのシリコンエッチをドリフト領域内のトレンチ領域１６と素子分離用のＳＴＩ領域３を個別に実施すればよい。
（実施の形態４）
図２４は、本発明の実施の形態４の横型パワーＭＯＳＦＥＴ５００の断面図を示す。本実施の形態４の特徴は、前記実施の形態１で説明した横型パワーＭＯＳＦＥＴ１００のドリフト領域内にあるトレンチ領域１６の直下（トレンチ領域１６の主面１００ａと反対側に位置する面）に、ＨＶ−Ｎｗｅｌｌ層４より高濃度のｎ層２１が追加されている点である。
図２４において、本実施の形態４の横型パワーＭＯＳＦＥＴ５００は、素子分離用のＳＴＩ領域３とドリフト領域内のトレンチ領域１６は同程度の深さ（０．５μｍ程度）となっている。
また、ドリフト領域内のトレンチ領域１６の下面側には、ＨＶ−Ｎｗｅｌｌ層４より不純物濃度の高いｎ層２１を追加している。横型パワーＭＯＳＦＥＴ５００は、電流経路となるトレンチ領域の下面側にＨＶ−Ｎｗｅｌｌ層４よりも低抵抗である高不純物濃度層のｎ層２１を形成することにより、オン抵抗を低減することが可能となる。
また、前記実施の形態１で説明した横型パワーＭＯＳＦＥＴ１００にｎ層２１を追加することで、耐圧は低下するが、トレンチ領域が０．５μｍ程度と深いために３０Ｖ程度の耐圧を確保することは可能である。
横型パワーＭＯＳＦＥＴ５００を得るためのプロセスとしては、前記実施の形態１で説明した（ｃ）ＳＴＩ領域形成工程で、トレンチ構造を形成するためのシリコンエッチを行った後、ドリフト領域内のトレンチ領域１６下部にだけイオン打ち込みで不純物を導入し、ｎ層２１を形成すればよい。
以上、本発明者によってなされた発明を、ｎチャネル型の横型パワーＭＯＳＦＥＴを中心に、発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、ｐチャネル型の横型ＭＯＳＦＥＴにも適応できる。
本発明は、パワーＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｒａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｔｏｒ）、特に耐圧３０Ｖ以下程度の低耐圧パワーＭＩＳＦＥＴに適用することができる。
本発明の実施の形態１の横型パワーＭＯＳＦＥＴの断面構造を示す斜視図である。 本発明の実施の形態１の横型パワーＭＯＳＦＥＴの逆降伏時の電界分布を示す断面図である。 本発明の実施の形態１の比較例である図２７に示す横型パワーＭＯＳＦＥＴの逆降伏時の電解分布を示す断面図である。 本発明の実施の形態１の横型パワーＭＯＳＦＥＴと比較例である横型パワーＭＯＳＦＥＴの帰還容量のドレイン−ソース間電圧の依存性を示す説明図である。 本発明の実施の形態１の横型パワーＭＯＳＦＥＴの導通状態の電流密度分布を示す断面図である。 本発明の実施の形態１の比較例である図２７に示す横型パワーＭＯＳＦＥＴの導通状態の電流密度分布を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴと比較例である横型パワーＭＯＳＦＥＴを、ＤＣ／ＤＣコンバータのローサイドスイッチとして使用した際のゲートの跳ね上り電圧の比較を示す説明図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ａ）エピタキシャル層形成工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｂ）ＨＶ−Ｎｗｅｌｌ層形成工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｃ）ＳＴＩ領域形成工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｄ）ＣＭＯＳ用ｗｅｌｌ層形成工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｅ）ゲート／ダミーゲート形成工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｆ）ｐ−チャネル層形成工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｇ）ＬＤＤ層形成工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｈ）サイドウォール形成工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｉ）ｎ＋／ｐ＋層形成工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｊ）サリサイド化工程を示す断面図である。 本発明の実施形態１の横型パワーＭＯＳＦＥＴ素子とＣＭＯＳ素子を内蔵した構造のプロセスフローの（ｋ）電極／配線工程を示す断面図である。 本発明の本実施形態１の横型パワーＭＯＳＦＥＴとＣＭＯＳで構成されたドライバを内蔵した回路構成を示す回路図である。 本発明の実施の形態２の横型パワーＭＯＳＦＥＴの断面図である。 本発明の実施の形態３の横型パワーＭＯＳＦＥＴの断面図である。 本発明の実施の形態３の横型パワーＭＯＳＦＥＴのドレイン−ソース間耐圧のＳＴＩ領域深さ依存性を示す説明図である。 本発明の実施の形態３の横型パワーＭＯＳＦＥＴのオン抵抗のＳＴＩ領域深さ依存性を示す説明図である。 本発明の実施の形態４の横型パワーＭＯＳＦＥＴの断面図である。 本発明の比較例であるドリフト領域内にＬＯＣＯＳを持つ横型パワーＭＯＳＦＥＴの断面図である。 本発明の比較例であるＲＦ用横型パワーＭＯＳＦＥＴの断面図である。 本発明の比較例であるドリフト領域内にトレンチ領域を持つ横型パワーＭＯＳＦＥＴの断面図である。 ドリフト領域内にトレンチ領域を持つ本発明の比較例である横型パワーＭＯＳＦＥＴをＤＣ／ＤＣコンバータのローサイドスイッチとして使用した際のゲートの跳ね上り電圧を示す説明図である。 本発明の実施の形態１の横型パワーＭＯＳＦＥＴのゲート電極、およびダミーゲート電極の引き出し方法を示す説明図である。
符号の説明
１ ｐ＋基板
２ ｐ−エピタキシャル層
３ ＳＴＩ領域
４ ＨＶ−Ｎウェル層（ドリフト領域）
５ ｐ−ウェル層
６ ｎ−ウェル層
７ ゲート絶縁膜
８ ポリシリコン
９ ｐ−チャネル層（チャネル領域）
１０ ｎ−ＬＤＤ層
１１ ｐ−ＬＤＤ層
１２ サイドウォール
１３ ｎ＋層
１４ ｐ＋層
１５ シリサイド層
１６ トレンチ領域
２１ ｎ層
２２ ｐ＋打ち抜き拡散層
２３ ｎ−ドリフト層
２４ 絶縁膜
２５ ＡＬ配線
２６ ＬＯＣＯＳ
２７ ゲートのｐ−チャネル層のはみ出し部分
２８ 引き出し領域
１００、２００、３００、４００、５００、７００ 横型パワーＭＯＳＦＥＴ
ＢＣ ボディーコンタクト層
Ｇ ゲート電極（第１導電層）
ＤＧ ダミーゲート電極（第２導電層）
Ｄ ドレイン層（ドレイン領域）
Ｓ ソース層（ソース領域）

Claims (11)

  1. 少なくとも一つの主面を備える半導体基板を有し、
    前記半導体基板の主面には、前記半導体基板の主面に沿ってソース領域と、チャネル領域と、ドリフト領域と、ドレイン領域とが順に配置され、
    前記ドリフト領域内には、前記半導体基板の主面から前記半導体基板内部に向かう方向に前記ドリフト領域より浅く絶縁層が形成されたトレンチ領域を備え、
    前記半導体基板の主面上には、
    前記チャネル領域上に絶縁膜を介して配置されるゲート電極層と、
    前記ドリフト領域上及び前記トレンチ領域上に絶縁膜を介して配置されるダミーゲート電極層とを備え、
    前記半導体基板の主面における平面上の配置は、
    前記ゲート電極層を挟んで互いに反対側に前記ソース領域と前記ドレイン領域とが配置され、かつ、前記ゲート電極層は、前記トレンチ領域と重ならず、
    前記ゲート電極層と前記ドレイン領域との間に、前記ダミーゲート電極層が前記ゲート電極層と離間して配置され、かつ、前記ダミーゲート電極層の前記ドレイン領域側の端部は、前記トレンチ領域と重なり、前記ダミーゲート電極層の前記ソース領域側の端部は、前記ドリフト領域と重なり、
    前記ダミーゲート電極層は、前記ソース領域と電気的に接続されていることを特徴とするパワーＭＩＳＦＥＴ。
  2. 請求項１に記載のパワーＭＩＳＦＥＴにおいて、
    前記ゲート電極層とダミーゲート電極層は同一工程で形成されていることを特徴とするパワーＭＩＳＦＥＴ。
  3. 請求項２に記載のパワーＭＩＳＦＥＴにおいて、
    前記ゲート電極層及びダミーゲート電極層の部材はポリシリコンであることを特徴とするパワーＭＩＳＦＥＴ。
  4. 請求項１に記載のパワーＭＩＳＦＥＴにおいて、
    前記ゲート電極層および前記ダミーゲート電極層の両側面にはそれぞれサイドウォールを有し、
    前記サイドウォールのうち、前記ゲート電極層と前記ダミーゲート電極層間のサイドウォールは接していることを特徴とするパワーＭＩＳＦＥＴ。
  5. 請求項４に記載のパワーＭＩＳＦＥＴにおいて、
    前記ゲート電極層および前記ダミーゲート電極層の上面と、
    前記ドレイン領域の上面と、
    前記ソース領域の上面とには、
    シリサイド層が形成されていることを特徴とするパワーＭＩＳＦＥＴ。
  6. 請求項５に記載のパワーＭＩＳＦＥＴにおいて、
    前記シリサイド層は、コバルトシリサイド、またはチタンシリサイドであることを特徴とするパワーＭＩＳＦＥＴ。
  7. 請求項１に記載のパワーＭＩＳＦＥＴにおいて、
    前記トレンチ領域の底面側には、
    前記ドリフト領域と同じ導電型で、前記ドリフト領域よりも高濃度の不純物領域が形成されていることを特徴とするパワーＭＩＳＦＥＴ。
  8. 少なくとも一つの主面を備える半導体基板を有し、
    同一チップの前記半導体基板内に横型パワーＭＩＳＦＥＴ素子と、前記横型パワーＭＩＳＦＥＴ素子を駆動するＣＭＯＳドライバ素子とを有し、
    前記横型パワーＭＩＳＦＥＴ素子は、
    前記半導体基板の主面に、前記半導体基板の主面に沿ってソース領域と、チャネル領域と、ドリフト領域と、ドレイン領域とが順に配置され、
    前記ドリフト領域内には、前記半導体基板の主面から前記半導体基板内部に向かう方向に前記ドリフト領域より浅く絶縁層が形成されたトレンチ領域を備え、
    前記半導体基板の主面上には、
    前記チャネル領域上に絶縁膜を介して配置されるゲート電極層と、
    前記ドリフト領域上及び前記トレンチ領域上に絶縁膜を介して配置されるダミーゲート電極層とを備え、
    前記半導体基板の主面における平面上の配置は、
    前記ゲート電極層を挟んで互いに反対側に前記ソース領域と前記ドレイン領域とが配置され、かつ、前記ゲート電極層は、前記トレンチ領域と重ならず、
    前記ゲート電極層と前記ドレイン領域との間に、前記ダミーゲート電極層が前記ゲート電極層と離間して配置され、かつ、前記ダミーゲート電極層の前記ドレイン領域側の端部は、前記トレンチ領域と重なり、前記ダミーゲート電極層の前記ソース領域側の端部は、前記ドリフト領域と重なり、
    前記ダミーゲート電極層は、前記ソース領域と電気的に接続されていることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記ＣＭＯＳドライバ素子の素子領域と前記横型パワーＭＩＳＦＥＴ素子の素子領域とを分離する第１素子分離領域と、
    前記ＣＭＯＳドライバ素子が備える複数の素子領域を分離する第２素子分離領域とを有し、
    前記トレンチ領域の前記主面から内部に向かう方向の深さは、前記第１素子分離領域、及び前記第２素子分離領域の深さよりも浅いことを特徴とする半導体装置。
  10. ハイサイドスイッチと、
    ローサイドスイッチとを有し、
    前記ハイサイドスイッチまたは前記ローサイドスイッチの少なくともいずれか一方には、横型パワーＭＩＳＦＥＴが用いられ、
    前記横型パワーＭＩＳＦＥＴは、
    少なくとも一つの主面を備える半導体基板を有し、
    前記半導体基板の主面には、前記半導体基板の主面に沿ってソース領域と、チャネル領域と、ドリフト領域と、ドレイン領域とが順に配置され、
    前記ドリフト領域内には、前記半導体基板の主面から前記半導体基板内部に向かう方向に前記ドリフト領域より浅く絶縁層が形成されたトレンチ領域を備え、
    前記半導体基板の主面上には、
    前記チャネル領域上に絶縁膜を介して配置されるゲート電極層と、
    前記ドリフト領域上及び前記トレンチ領域上に絶縁膜を介して配置されるダミーゲート電極層とを備え、
    前記半導体基板の主面における平面上の配置は、
    前記ゲート電極層を挟んで互いに反対側に前記ソース領域と前記ドレイン領域とが配置され、かつ、前記ゲート電極層は、前記トレンチ領域と重ならず、
    前記ゲート電極層と前記ドレイン領域との間に、前記ダミーゲート電極層が前記ゲート電極層と離間して配置され、かつ、前記ダミーゲート電極層の前記ドレイン領域側の端部は、前記トレンチ領域と重なり、前記ダミーゲート電極層の前記ソース領域側の端部は、前記ドリフト領域と重なり、
    前記ダミーゲート電極層は、前記ソース領域と電気的に接続されていることを特徴とするＤＣ／ＤＣコンバータ。
  11. 請求項１０に記載のＤＣ／ＤＣコンバータにおいて、
    前記横型パワーＭＩＳＦＥＴは、
    同一チップの前記半導体基板内に横型パワーＭＩＳＦＥＴ素子と、前記横型パワーＭＩＳＦＥＴ素子を駆動するＣＭＯＳドライバ素子を有していることを特徴とするＤＣ／ＤＣコンバータ。
JP2006352737A 2006-12-27 2006-12-27 パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ Active JP4601603B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006352737A JP4601603B2 (ja) 2006-12-27 2006-12-27 パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ
US12/005,918 US8319289B2 (en) 2006-12-27 2007-12-27 Power MISFET, semiconductor device and DC/DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006352737A JP4601603B2 (ja) 2006-12-27 2006-12-27 パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ

Publications (2)

Publication Number Publication Date
JP2008166409A JP2008166409A (ja) 2008-07-17
JP4601603B2 true JP4601603B2 (ja) 2010-12-22

Family

ID=39667765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006352737A Active JP4601603B2 (ja) 2006-12-27 2006-12-27 パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ

Country Status (2)

Country Link
US (1) US8319289B2 (ja)
JP (1) JP4601603B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547392B1 (ko) 2012-07-10 2015-08-25 인피니언 테크놀로지스 아게 Rf 스위치, 모바일 통신 디바이스 및 rf 신호를 스위칭하는 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114750B2 (en) * 2008-04-17 2012-02-14 International Business Machines Corporation Lateral diffusion field effect transistor with drain region self-aligned to gate electrode
JP5239548B2 (ja) * 2008-06-25 2013-07-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US7808071B2 (en) * 2008-07-02 2010-10-05 Texas Instruments Incorporated Semiconductor device having improved oxide thickness at a shallow trench isolation edge and method of manufacture thereof
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
WO2011018114A1 (en) * 2009-08-13 2011-02-17 X-Fab Semiconductor Foundries Ag Transistor
JP4897029B2 (ja) * 2009-11-09 2012-03-14 株式会社東芝 半導体装置
US8963241B1 (en) * 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US8969958B1 (en) * 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US8946851B1 (en) * 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US9013915B2 (en) * 2010-03-30 2015-04-21 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9362398B2 (en) * 2010-10-26 2016-06-07 Texas Instruments Incorporated Low resistance LDMOS with reduced gate charge
JP5504187B2 (ja) * 2011-01-26 2014-05-28 株式会社東芝 半導体装置及びその製造方法
US9196751B2 (en) * 2013-03-14 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Junction FET semiconductor device with dummy mask structures for improved dimension control and method for forming the same
TWI610435B (zh) 2014-11-17 2018-01-01 聯華電子股份有限公司 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
US9698147B2 (en) 2015-02-25 2017-07-04 Sii Semiconductor Corporation Semiconductor integrated circuit device having low and high withstanding-voltage MOS transistors
US10680518B2 (en) * 2015-03-16 2020-06-09 Cree, Inc. High speed, efficient SiC power module
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
CN106783999B (zh) * 2015-11-24 2019-11-01 世界先进积体电路股份有限公司 半导体装置
US11233046B1 (en) * 2019-03-29 2022-01-25 Jesse Conrad Newcomb Logical detection of electronic circuit power sequence risks
JP7302850B2 (ja) * 2019-04-26 2023-07-04 日清紡マイクロデバイス株式会社 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129879A (ja) * 1995-11-02 1997-05-16 Nec Corp 半導体装置
JP2001237423A (ja) * 1999-12-17 2001-08-31 Matsushita Electric Ind Co Ltd 高耐圧半導体装置
JP2002009277A (ja) * 2000-06-20 2002-01-11 Oki Electric Ind Co Ltd オフセットゲート型電界効果トランジスタ及び半導体装置
JP2002343960A (ja) * 2001-05-11 2002-11-29 Hitachi Ltd 半導体装置
JP2003031804A (ja) * 2001-05-11 2003-01-31 Fuji Electric Co Ltd 半導体装置
JP2003204064A (ja) * 2001-09-07 2003-07-18 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
JP2005093775A (ja) * 2003-09-18 2005-04-07 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2005129654A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2006108208A (ja) * 2004-10-01 2006-04-20 Nec Electronics Corp Ｌｄｍｏｓトランジスタを含む半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814905B2 (ja) * 1993-12-28 1998-10-27 日本電気株式会社 ドライバ／レシーバ回路
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
US6117738A (en) * 1998-11-20 2000-09-12 United Microelectronics Corp. Method for fabricating a high-bias semiconductor device
JP4322414B2 (ja) * 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
DE60131094D1 (de) * 2001-12-20 2007-12-06 St Microelectronics Srl Verfahren zur Integration von Metalloxid-Halbleiter Feldeffekttransistoren
US7005703B2 (en) * 2003-10-17 2006-02-28 Agere Systems Inc. Metal-oxide-semiconductor device having improved performance and reliability
US7145203B2 (en) * 2004-04-26 2006-12-05 Impinj, Inc. Graded-junction high-voltage MOSFET in standard logic CMOS
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置
US7473976B2 (en) * 2006-02-16 2009-01-06 Fairchild Semiconductor Corporation Lateral power transistor with self-biasing electrodes

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129879A (ja) * 1995-11-02 1997-05-16 Nec Corp 半導体装置
JP2001237423A (ja) * 1999-12-17 2001-08-31 Matsushita Electric Ind Co Ltd 高耐圧半導体装置
JP2002009277A (ja) * 2000-06-20 2002-01-11 Oki Electric Ind Co Ltd オフセットゲート型電界効果トランジスタ及び半導体装置
JP2002343960A (ja) * 2001-05-11 2002-11-29 Hitachi Ltd 半導体装置
JP2003031804A (ja) * 2001-05-11 2003-01-31 Fuji Electric Co Ltd 半導体装置
JP2003204064A (ja) * 2001-09-07 2003-07-18 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
JP2005093775A (ja) * 2003-09-18 2005-04-07 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2005129654A (ja) * 2003-10-22 2005-05-19 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2006108208A (ja) * 2004-10-01 2006-04-20 Nec Electronics Corp Ｌｄｍｏｓトランジスタを含む半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547392B1 (ko) 2012-07-10 2015-08-25 인피니언 테크놀로지스 아게 Rf 스위치, 모바일 통신 디바이스 및 rf 신호를 스위칭하는 방법
US9143123B2 (en) 2012-07-10 2015-09-22 Infineon Technologies Ag RF switch, mobile communication device and method for switching an RF signal

Also Published As

Publication number Publication date
JP2008166409A (ja) 2008-07-17
US20080180974A1 (en) 2008-07-31
US8319289B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
JP4601603B2 (ja) パワーｍｉｓｆｅｔ、半導体装置およびｄｃ／ｄｃコンバータ
US10978587B2 (en) Semiconductor device
US9842925B2 (en) Insulated gate semiconductor device having a shield electrode structure and method
US8778764B2 (en) Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor
US8324683B2 (en) Oxide terminated trench MOSFET with three or four masks
US8816476B2 (en) Through silicon via processing techniques for lateral double-diffused MOSFETS
CN104576734B (zh) 半导体器件及其制造方法
JP2007059636A (ja) Ｄｍｏｓｆｅｔおよびプレーナ型ｍｏｓｆｅｔ
EP3217432B1 (en) Semiconductor device capable of high-voltage operation
JP2008507140A (ja) 非対称なヘテロドープされた高電圧のｍｏｓｆｅｔ（ａｈ２ｍｏｓ）
EP3217431A1 (en) Semiconductor device capable of high-voltage operation
US9508845B1 (en) LDMOS device with high-potential-biased isolation ring
WO2007103610A2 (en) Method and apparatus for a stepped-drift mosfet
JP2009502041A (ja) ダイオードクランプを有するドレイン拡張されたｍｏｓｆｅｔｓ
EP3217434A1 (en) Semiconductor device capable of high-voltage operation
EP3096356B1 (en) Semiconductor devices with vertical field floating rings and methods of fabrication thereof
CN101834204A (zh) 半导体装置及其制造方法
US20110068406A1 (en) Semiconductor device
US9214550B2 (en) Quasi-vertical structure having a sidewall implantation for high voltage MOS device
JP2007019200A (ja) 半導体装置およびその製造方法
EP2541607A2 (en) Semiconductor device having a field-effect transistor
JP2009252972A (ja) 半導体装置
US11145718B2 (en) Semiconductor device with separate active region and method of fabricating the same
JP2008103378A (ja) 半導体装置とその製造方法
US8476705B2 (en) High voltage semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4601603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350