JP7302850B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP7302850B2 JP7302850B2 JP2019085363A JP2019085363A JP7302850B2 JP 7302850 B2 JP7302850 B2 JP 7302850B2 JP 2019085363 A JP2019085363 A JP 2019085363A JP 2019085363 A JP2019085363 A JP 2019085363A JP 7302850 B2 JP7302850 B2 JP 7302850B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- semiconductor
- conductivity type
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
該ゲート電極をマスク膜として使用し、開口する前記チャネル領域内に一導電型の不純物を拡散し、前記ソース領域を形成する工程と、前記一導電型の半導体領域中に前記ドレイン領域を形成する工程とを含むことを特徴とする。
Claims (5)
- 一導電型の半導体領域と、該一導電型の半導体領域内に形成された逆導電型の半導体領域からなるチャネル領域、該チャネル領域内の一導電型の半導体領域からなるソース領域、およびドレイン領域と、ゲート酸化膜上に形成されたゲート電極とを備え、
前記ゲート電極を第1のゲート電極部と第2のゲート電極部とで構成し、
前記チャネル領域の前記ドレイン領域側上の前記ゲート電極の一部を前記第2のゲート電極部で構成し、
前記チャネル領域を構成する半導体領域は、前記ドレイン領域側の端部が前記第2のゲート電極部の端部の形状に沿って前記ドレイン領域側で区画された第1の半導体領域を含み、
前記ソース領域は、前記ドレイン領域側の端部が前記ゲート電極の端部の形状に沿って前記ドレイン領域側で区画された半導体領域からなる半導体装置において、
前記ソース領域から前記ドレイン領域側に延出する前記チャネル領域を構成する半導体領域は、前記ドレイン領域側の端部が前記ゲート電極の端部の形状に沿って前記ドレイン領域側で区画された第2の半導体領域を含み、該第2の半導体領域は、前記第1の半導体領域に直接、あるいは逆導電型の第3の半導体領域を介して前記第1の半導体領域に接続していることと、
前記ソース領域は、前記第2の半導体領域の内部に配置していることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第2のゲート電極部の配置位置を変えた少なくとも2つの半導体装置を備えたことを特徴とする半導体装置。 - 一導電型の半導体領域と、該一導電型の半導体領域内に形成された逆導電型の半導体領域からなるチャネル領域、該チャネル領域内の一導電型の半導体領域からなるソース領域、およびドレイン領域と、ゲート酸化膜上に形成されたゲート電極とを備えた半導体装置の製造方法において、
表面に一導電型の半導体領域を備えた半導体基板を用意する工程と、
前記ゲート酸化膜上に第1のゲート電極膜を積層し、ソース領域が形成される前記一導電型の半導体領域上の前記第1のゲート電極膜を除去するとともに、チャネルが形成される前記一導電型の半導体領域上の前記第1のゲート電極膜の一部を除去して開口を形成した第1のゲート電極部を形成する工程と、
少なくとも前記開口から逆導電型の不純物を拡散して逆導電型の第1の半導体領域を形成し、該第1の半導体領域の前記ドレイン領域側の端部が前記ドレイン領域側の端部となる前記チャネル領域を形成する工程と、
前記第1のゲート電極部上に第2のゲート電極膜を積層し平坦化することで、前記開口に前記第2のゲート電極膜を充填した第2のゲート電極部を形成し、前記第1のゲート電極部と前記第2のゲート電極部を含むゲート電極を形成する工程と、
該ゲート電極をマスク膜として使用し、開口する前記チャネル領域内に一導電型の不純物を拡散し、前記ソース領域を形成する工程と、
前記一導電型の半導体領域中に前記ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、
前記第1の半導体領域を形成する工程は、前記ゲート電極をマスク膜として使用し、ソース領域が形成される開口から逆導電型の不純物を拡散して逆導電型の第2の半導体領域を形成する工程を含み、
前記ソース領域を形成する工程は、前記マスク膜を使用し、開口する前記第2の半導体領域内に一導電型の不純物を拡散し、前記ソース領域を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 請求項3または4いずれか記載の半導体装置の製造方法において、
前記第2のゲート電極部の形成位置を変えた半導体装置を同時に形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019085363A JP7302850B2 (ja) | 2019-04-26 | 2019-04-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019085363A JP7302850B2 (ja) | 2019-04-26 | 2019-04-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181933A JP2020181933A (ja) | 2020-11-05 |
JP7302850B2 true JP7302850B2 (ja) | 2023-07-04 |
Family
ID=73024726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019085363A Active JP7302850B2 (ja) | 2019-04-26 | 2019-04-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7302850B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166409A (ja) | 2006-12-27 | 2008-07-17 | Renesas Technology Corp | パワーmisfet、半導体装置およびdc/dcコンバータ |
JP2018014395A (ja) | 2016-07-20 | 2018-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3387782B2 (ja) * | 1997-07-14 | 2003-03-17 | 松下電器産業株式会社 | 半導体装置 |
-
2019
- 2019-04-26 JP JP2019085363A patent/JP7302850B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166409A (ja) | 2006-12-27 | 2008-07-17 | Renesas Technology Corp | パワーmisfet、半導体装置およびdc/dcコンバータ |
JP2018014395A (ja) | 2016-07-20 | 2018-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020181933A (ja) | 2020-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488660B2 (en) | Extended raised source/drain structure for enhanced contact area and method for forming extended raised source/drain structure | |
CN107689394B (zh) | 半导体结构及其制作方法 | |
JP4171268B2 (ja) | 半導体装置およびその製造方法 | |
US7381601B2 (en) | Methods of fabricating field effect transistors having multiple stacked channels | |
US6239464B1 (en) | Semiconductor gate trench with covered open ends | |
US9972679B2 (en) | Semiconductor device | |
WO2015174197A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US6545317B2 (en) | Semiconductor device having a gate electrode with a sidewall insulating film and manufacturing method thereof | |
US6242311B1 (en) | Method of fabricating a semiconductor device with silicided gates and peripheral region | |
US5844274A (en) | Semiconductor device including an element isolating film having a flat upper surface | |
JPH0575117A (ja) | 半導体装置及びその製造方法 | |
US7145202B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4171286B2 (ja) | 半導体装置およびその製造方法 | |
JP7302850B2 (ja) | 半導体装置およびその製造方法 | |
CN115513060A (zh) | Ldmos器件及其制造方法 | |
KR102435160B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
US20090152648A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
CN113224137A (zh) | 具有不对称设置的源/漏区的晶体管 | |
KR100373709B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US20180261692A1 (en) | Semiconductor device and manufacturing method thereof | |
US20240097038A1 (en) | Semiconductor device and method of fabricating the same | |
TW202301678A (zh) | 半導體裝置及其形成方法 | |
KR100373581B1 (ko) | 자기정렬된접점트렌치dmos트랜지스터를제조하는방법 | |
JP2011114078A (ja) | 半導体装置及びその製造方法 | |
CN114078710A (zh) | 具有自对准多晶对多晶隔离的分裂栅沟槽功率mosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7302850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |