JP2003204064A - 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 - Google Patents
多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法Info
- Publication number
- JP2003204064A JP2003204064A JP2002258264A JP2002258264A JP2003204064A JP 2003204064 A JP2003204064 A JP 2003204064A JP 2002258264 A JP2002258264 A JP 2002258264A JP 2002258264 A JP2002258264 A JP 2002258264A JP 2003204064 A JP2003204064 A JP 2003204064A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- layer
- epitaxial layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 210000000746 body region Anatomy 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 25
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 118
- 239000000463 material Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JCALBVZBIRXHMQ-UHFFFAOYSA-N [[hydroxy-(phosphonoamino)phosphoryl]amino]phosphonic acid Chemical compound OP(O)(=O)NP(O)(=O)NP(O)(O)=O JCALBVZBIRXHMQ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/925—Fluid growth doping control, e.g. delta doping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
タを作製する方法を提供する。 【解決手段】 拡張ドレイン領域を有する高電圧トラン
ジスタを作製する方法は、第一の導電型である基板10
上に第一の導電型であるエピタキシャル層101を形成
し、そして、エピタキシャル層101をエッチングし
て、エピタキシャル層101の第一及び第二の側壁部を
形成する一対の離間した溝部を形成することを含む。各
溝部の一部には、第一及び第二の側壁部をカバーするよ
うに、誘電体層102a,102bが充填される。そし
て、溝部の残りの部分に導電材料が充填されて、基板及
びエピタキシャル層から絶縁された第一及び第二のフィ
ールドプレート部103a,103bが形成される。
Description
を有する高電圧トランジスタを製造する方法」と題する
係属中の出願及び「多層拡張ドレイン構造を有する高電
圧ラテラルトランジスタ」と題する係属中の出願に関連
し、これらの出願はいずれも本出願の出願人が出願人と
なっているものである。
形成される半導体デバイスに、より具体的には、高圧に
耐えることができる電界効果型半導体トランジスタ構造
に関する。
T)は、半導体分野でよく知られている。HVFET
は、最も多くの場合、デバイスが「オフ」状態のときに
印加される高圧に耐える拡張ドレイン領域(extended d
rain region)を含むデバイス構造を有している。この
タイプのHVFETは、オフラインの電力供給、モータ
ー制御等のためのAC/DC変換器といった電力変換の
アプリケーションにおいて一般的に使用されている。こ
れらのデバイスは、「オン」状態での電流に対する抵抗
を最小限にしつつ、高圧でのスイッチング及びオフ状態
での高い遮断電圧を達成している。遮断電圧、言い換え
ると破壊電圧は、一般にVbdと表される。頭文字Rspは
抵抗と表面積との積を表し、これは一般にデバイスのオ
ン状態における性能を示す。拡張ドレイン領域を有する
従来のHVFETであって、最上層の導電型が拡張ドレ
イン領域の導電型と反対であるものの例は、米国特許第
4,811,075号において見ることができる。
フのときにドレインに印加される高圧に耐えるために、
拡張ドレイン領域は通常少なくドープされている。ま
た、電界が大きい面積に広がるよう拡張ドレイン領域の
長さも長くされ、これによりデバイスが高圧に耐えられ
るようにしている。しかしながら、デバイスがオン(す
なわち導電状態)とされると、電流は拡張ドレイン領域
を通って流れる。したがって、ドーピングの低下及び拡
張ドレイン領域の長さの増大が結びつくと、これらはと
もにオン状態の抵抗を高くすることから、デバイスのオ
ン状態の性能にとって有害な効果をもたらす。言い換え
れば、従来からの高圧FETの設計には、VbdとRspの
間にトレードオフがあるという特徴がある。
型HVFET(NMOS型)は、Vbdが600V程度、
Rspが約16Ωmm2という値を有する。Rsp値が高く
なるという犠牲を払いながらVbdを600Vを超えるま
でに高めて拡張ドレインの長さを長くすると、デバイス
の性能に影響を与えうる。反対に、拡張ドレインの長さ
を短くすると、オン状態の抵抗を16Ωmm2を下回る
ようにすることができるが、デバイス構造のこのような
変化は、Vbdが600Vを下回る原因ともなりうる。
sp値を有するようなデバイス構造については、米国特許
第4,754,310号、同第5,438,215号、
およびT. Fujihiraによる「Theory of Semiconductor S
uperjunction Devices」と題された論文(Jpn. J. App
l. Phys., Vol. 36, pp. 6254-6262, 1977年10月)にお
いて議論されている。このデバイス構造には、拡張ドレ
イン領域は、例えばPNPNP…というように異なる導
電型の層が交互に現れる半導体材料が含まれている。一
つの導電型の各層に高電圧が印加されるので、すべての
層は互いに電荷キャリアが空乏状態となる。これによ
り、単層のデバイスと比較して、導電層のかなり高いド
ーピング濃度において高いVbdが可能となる。もちろ
ん、高いドーピング濃度はトランジスタデバイスのRsp
を下げるので有利である。例えば、G.Deboyらによる「A
new generation of high voltage MOSFETs breaks the
limit line of silicon」(IEDM tech. Digest, pp. 6
83-685, 1998)と題する論文において、著者はVbdが6
00V、Rspが約4Ωmm2の縦型NMOSデバイスに
ついて報告している。
別の方法が、S. Merchantらによる「Realization of Hi
gh Breakdown Voltage in Thin SOI Devices」と題する
論文(Proc. Intl. Symp. On Power Devices and Ics,
pp.31-35, 1991)に開示されている。この論文は、半導
体基板の上に配置された埋め込み酸化物層(buriedoxide
layer)の上部に設けられたシリコンの薄い層を有する
拡張ドレイン領域について教示している。これを動作さ
せると、高電圧において下にあるシリコン基板が薄いシ
リコンの層から電荷を奪う。著者は、上部のシリコン層
が十分に薄く、埋め込み酸化物層が十分に厚ければ、V
bdの大きな値が得られると主張する。この方法を用いる
と、例えば、Vbdが600V、Rspが約8mm2という
ラテラルNMOSデバイスが得られる。
関連文献として、米国特許第6,184,555号、同
第6,191,447号、同第6,075,259号、
同第5,998,833号、同第5,637,898
号、国際出願PCT/IB98/02060号(国際公
開番号WO99/34449)、そしてT. Letavicらに
よる論文「High Performance Technology Based on Thi
n Layer Silicon-on-Insulator」(Proc. ISPSD, pp.49
-52, 1997)などがある。
は、オン状態の抵抗を相対的に低くして高いVbdを達成
するが、いまだに、より低いオン状態の抵抗を達成しつ
つ更に高い電圧に耐えることができる高電圧トランジス
タ構造に対する満たされない要求が存在する。
めに、請求項1に記載した高電圧トランジスタの拡張ド
レイン領域を作製する方法は、基板上に第一の導電型で
上面を有するエピタキシャル層を形成し、前記エピタキ
シャル層をエッチングして、第一及び第二の側壁部があ
るメサを規定する一対の離間した溝部を形成し、各溝部
を部分的に充填するとともに第一及び第二の側壁部をカ
バーする誘電体層を各溝部に形成し、溝部の残りの部分
を導電材料で充填して、基板及びエピタキシャル層から
絶縁された第一及び第二のフィールドプレート部材を形
成する、ことを具備することを特徴とする。
の発明において、さらに、前記エピタキシャル層の上面
に第一の導電型のソース領域を形成し、拡張ドレイン領
域が当該ソース領域と基板との間に規定されるようにし
たものである。
の発明において、さらに、ソース領域に接続されたソー
ス電極及び基板に接続されたドレイン電極を形成するこ
とを含む。
の発明において、フィールドプレート部材とエピタキシ
ャル層の間隔が、基板近傍に比べてエピタキシャル層の
上面近傍の方が狭くなるように、誘電体層及びフィール
ドフレート部材が形成されているものである。
の発明において、第一の導電型をn型とする。
の発明において、前記メサの横方向の幅は、溝部の深さ
の20%よりも小さいものである。
の発明において、エピタキシャル層のドーピング濃度
を、基板近傍に比べ上面近傍の方が低くしたものであ
る。
の発明において、線形的に変化するドーピング・プロフ
ァイルを有するようにエピタキシャル層を形成したもの
でる。
の発明において、誘電体層は二酸化ケイ素からなるもの
である。
載の発明において、フィールドプレート部材はドーピン
グされたポリシリコンからなるものである。
載の発明において、さらに、ドレイン電極の形成の前に
基板を薄くすることを含んでいる。
載の発明において、基板は第一の導電型としたものであ
る。
載の発明において、溝部はエピタキシャル層を通って基
板まで延在するものである。
載の発明において、誘電体層は、メサの横方向の幅より
も大きい横方向の幅を有している。
に記載の発明である高圧トランジスタを作製する方法
は、基板上に第一の導電型で上面を有するエピタキシャ
ル層を形成し、エピタキシャル層内に第一の導電型でエ
ピタキシャル層の上面に配置されたソース領域、および
第一の導電型とは異なる第二の導電型のボディ領域を形
成し、エピタキシャル層に第一及び第二の側壁部を有す
るメサを規定する離間した一対の溝部を形成し、第一及
び第二の側壁部をカバーする誘電体層を各溝部に形成
し、メサから絶縁された導電材料からなるフィールドプ
レート部材を溝部に形成し、そして、メサ内で絶縁ゲー
ト部材の近傍でボディ領域を通るチャネルが規定される
ように、各フィールドプレート部材とメサとの間に絶縁
ゲート部材を形成する、ことを具備することを特徴とす
る。
記載の発明において、さらに、ソース領域、ゲート部
材、フィールドプレート部材にそれぞれ接続されるソー
ス電極、ゲート電極、フィールドプレート電極を形成す
ることを含む。
記載の発明において、第一の導電型をn型としたもので
ある。
記載の発明において、エピタキシャル層は線形的に変化
するドーピング・プロファイルを有するものである。
記載の発明において、エピタキシャル層のドーピング濃
度を基板近傍に比べて上面近傍の方を低くしたものであ
る。
記載の発明において、ボディ領域は、0.5〜3.0ミ
クロンの範囲の厚さを有するものである。
記載の発明において、フィールドプレート部材とメサの
間隔が、基板近傍に比べてエピタキシャル層の上面近傍
の方が狭くなるように、誘電体層及びフィールドフレー
ト部材が形成するものである。
記載の発明において、メサはその横方向の幅が溝部の深
さの20%よりも小さくしたものである。
記載の発明において、誘電体層は二酸化ケイ素からなる
ものとする。
記載の発明において、誘電体層は、その横方向の幅がメ
サの横方向の幅よりも大きいものである。
に記載した発明である基板上に高電圧トランジスタを作
製する方法は、第一の方向とされた複数の平行に配列さ
れたドリフト領域を形成することを含み、当該ドリフト
領域のそれぞれは、絶縁層と導電層が交互に配置された
第一の導電型にドーピングされた半導体層を含み、当該
導電層は前記ドーピングされた半導体層から前記絶縁層
によって絶縁されており、前記導電層は高電圧トランジ
スタのフィールドプレート部材を含んでおり、第一の導
電型であるソース領域、第一の導電型とは異なる第二の
導電型で、ソース領域をドリフト領域から分離するボデ
ィ領域を形成することを含み、そして、ボディ領域内の
ソース領域とドリフト領域の間にチャネルを規定する絶
縁ゲートをボディ領域近傍に形成する、ことを含むこと
を特徴とする。
記載の発明において、さらに、各ドリフト領域のドーピ
ングされた半導体層に接続された第一の導電型のドレイ
ン領域を形成することを含む。
記載の発明において、基板を第一の導電型としたもので
ある。
記載の発明において、さらに、ドレイン領域に接続され
たドレイン電極を形成し、ソース領域に接続されたソー
ス電極を形成する、ことを含んでいる。
記載の発明において、第一の導電型はn型である。
記載の発明において、基板は平坦な底面を有し、第一の
方向は当該平坦な底面に実質的に平行な方向としたもの
である。
記載の発明において、基板は平坦な底面を有し、第一の
方向は当該平坦な底面に対して垂直な方向としたもので
ある。
記載の発明において、各ドリフト領域は線形的に変化す
るドーピング・プロファイルを有するようにした。
記載の発明において、絶縁層は二酸化ケイ素からなるも
のとした。
ト領域を有する高電圧電界効果トランジスタ及びこれを
製造する方法について説明する。HVFETは固有のオ
ン状態の低い抵抗を有し、オフ状態における高い電圧に
耐える。以下の説明では、本発明の完全な理解が得られ
るよう、材料の種類、ドーピングのレベル、構造的特
徴、プロセスの各ステップなどの多数の具体例について
詳細に述べる。半導体技術における通常の知識を有する
実務者であれば、これらの詳細な説明の多くの部分がな
くても本発明が実施できること理解されるだろう。他の
例では、発明の焦点をぼかすのを避けるために、周知の
要素、技術、プロセスのステップについては詳しく説明
していない。
縦型nチャネル(例えばNMOS)HVFET20の断
面を横から見た図である。なお、図中の各要素は描写的
に描いてあり、分かり易さを期すため正確な縮尺では描
かれていない点を理解されたい。例示した全ての拡散領
域/ドープ領域について反対の導電型を用いれば、pチ
ャネルトランジスタが実現されることが分かるだろう。
さらに、この図は二つの別々のデバイスを示している
が、このようなトランジスタ構造を、環状、インターデ
ィジット形、あるいは繰り返し形式で一般に製造できる
ことは、当業者であれば理解できるだろう。
効果トランジスタ(IGFET)が含まれており、これ
はゲート30(例えばポリシリコンからなる)と、この
ゲート30を下の半導体領域から絶縁するゲート絶縁層
29を有している。ゲート絶縁層29は、通常の二酸化
ケイ素又はその他の適切な誘電体絶縁材料とすることが
できる。縦型HVFET20の拡張ドレイン領域は、P
型ボディ領域26の間に配置され、N+基板21に向か
って下に延びる二つ又は三つ以上の平行なN型ドリフト
領域22を含んでいる。例として、図1には、P型ボデ
ィ領域26aと26bの間にあってゲート酸化物29a
の下からN+基板21へ下向きに延びるドリフト領域2
2aが示してある。同様に、ドリフト領域22bは、ゲ
ート酸化物29bからP型ボディ領域26cと26dの
間を下へ向かってN+基板21へ延びている。
電気的に接続されており、N+ソース領域27は、それ
ぞれP型ボディ領域26内に配置されている。例えば、
N+ソース領域27aはP型ボディ領域26a内に配置
され、N+領域27bはP型ボディ領域27b内に配置
され、といったようにである。これ以外の種々のソース
電極の接続形態も可能であることは理解されるだろう。
ゲート30直下のP型ボディ領域の部分(N+ソース領
域27とドリフト領域22の間)は、トランジスタのI
GFETチャネル領域となる。この特定の実施例では、
ゲート領域は金属−酸化物半導体(MOS)であり、I
GFETはNMOSトランジスタである。したがって、
HVFET20のチャネル領域は、一方の端部がN+ソ
ース領域27によって、他方の端部がN型ドリフト領域
22によって規定され、そしてゲート酸化物29からN
+基板21へ向かって下方へ垂直に延在する。絶縁層3
3は、ゲート30をソース電極32から隔てている。
ト領域22は、横方向において、絶縁領域すなわち誘電
体層28によって隔てられている。図1の実施例におい
て、誘電体層28はP型ボディ領域26の下からN+基
板21に向かって垂直下方へ、ドリフト領域22の全長
にわたって延びている。誘電体層28には一例として二
酸化ケイ素を用いるが、窒化シリコン等、他の誘電体材
料を用いることも勿論可能である。各誘電体層28の中
には、半導体基板21及びドリフト領域22から完全に
絶縁された状態で、フィールドプレート部材24が配置
されている。フィールドプレート部材24は、高濃度に
ドープされたポリシリコン、金属、金属合金などの材料
から構成されている。図1の実施例に示したように、各
フィールドプレート部材24はソース電極32と電気的
に接続されている。これとは別に、フィールドプレート
部材を別個の電極に接続することも可能である。ゲート
30もまた、別個の電極(不図示)に接続されている。
ドレイン電極31は、N+基板21の底部との電気的な
接続を与えている。
0の拡張ドレイン領域は、複数のドープされた半導体材
料(例えばn型)、絶縁材料(例えば二酸化ケイ素)、
および導電材料(例えば高濃度にドープしたポリシリコ
ン)を横方向に交互に並べたものから構成されている。
オン状態において、ゲートには、電子のチャネルがPボ
ディ領域26の表面に沿って形成されるだけの十分な電
圧が印加される。これによって、ソース電極32、N+
ソース領域27から、Pボディ領域26内に形成された
チャネル領域を通り、下のN型のドリフト領域22、N
+基板21を通ってドレイン電極31に達する、電子電
流のための経路が与えられる。
縦型HVNMOSトランジスタにおいて、N型ドリフト
領域が通常は非常に厚く(すなわち長く)低濃度にドー
プされており、これらのことがオン状態の高い抵抗に寄
与することを理解するだろう。一方、図1のデバイス構
造において、N型のドリフト領域におけるドーピングは
かなり高く、オン状態の抵抗は劇的に低下する。HVF
ET20におけるオン状態の抵抗の低下は、多数の並列
接続された拡張ドレイン領域もしくはドリフト領域を用
いることによってなされる。
ス電極32の間に高い電圧(例えば200V〜1200
V)が印加される。電圧が高くなると、フィールドプレ
ート領域24がドリフト領域22の両側に存在すること
によって、N型ドリフト領域は自由キャリアが空乏の状
態となる。理想的には、ドリフト領域22におけるドー
ピングのプロファイルを、得られる電界がドレインから
ソースまでの経路に沿って近似的に一定となるよう調整
する。例えばドーピング濃度を、N+基板21近傍にお
いて最も高くし、Pボディ領域26近傍において最も低
くし、その間を線形的に変化させることができる。
厚さは、早すぎる電子なだれ降伏が起こるのを防ぐよう
設計すべきである。電子なだれ降伏は、ドリフト領域を
相対的に細くすることによってイオン化経路を短くし、
これにより電子なだれが起こる臨界電界を高くすること
によって避けることができる。同様の観点で、酸化物層
28の幅を相対的に広くすると、デバイス構造は同じ電
界に対してより高い電圧に耐えることができるようにな
る。
さ約50μm、幅約0.4〜0.8μmのドリフト領
域、幅が大体3.0〜4.0μmの範囲である酸化物層
を有するデバイスは、約800Vに耐えることができ
る。このようなデバイスでは、ドリフト領域におけるド
ーピングは、Pボディ領域近くの約5×1015cm-3程
度からN+基板近傍における約1×1017cm-3程度ま
で線形的に変化する。またこのデバイスのオン状態の抵
抗は、約1.0Ωcm2である。
ピッチ(すなわち、フィールドプレート、酸化物層、ド
リフト領域を併せた幅)が小さくなるように製造した場
合には、各ドリフト領域の寄与がほぼ一定になることか
ら、HVFET20の性能を改善できることが理解され
るだろう。
他の実施例であるラテラルNMOS高電圧トランジスタ
40を示している。図2のHVFET40は、図1のト
ランジスタ構造との関連で議論したのと同じ原理に基づ
いて動作するが、電流が、縦方向ではなく、ドリフト領
域を通って横方向に流れるという点が、図1のトランジ
スタ構造とは異なる。図2の実施例では、フィールドプ
レート部材44が、酸化物層49によって半導体材料か
らは完全に絶縁されている点に注意すべきである。
aが、ちょうどソース電極46及びドレイン電極45の
下において酸化物層49aの中に配置されている。フィ
ールドプレート部材44bは、N型ドリフト領域42a
の下で、かつN型ドリフト領域42bの上に配置されて
いる。これらのフィールドプレート部材は、図の面以外
のある部分でフィールドプレート電極と接続することが
できる。トランジスタの拡張ドレインを構成するN型ド
リフト領域は、Pボディ領域48の下からN+ドレイン
領域43に向かって横方向に延在している。N+ドレイ
ン領域43は、ドリフト領域42a及び42bをドレイ
ン電極45に接続している。
N+ソース領域47は、Pボディ領域48に隣接して配
置されている。HVFET40は、縦型MOSゲート構
造12を利用しており、これはゲート55に接続するゲ
ート電極56よりなる。この実施例においてゲート55
は、ゲート電極56から縦方向に延びるポリシリコンの
層よりなる。ゲート55は、Pボディ領域の下まで延在
し、図示のように、酸化物層50に向かって下方へ延び
ている。ゲート55は、ゲート酸化物53によって、N
+ソース領域47、Pボディ領域48、N型ドリフト領
域42から絶縁されている。酸化物領域58は、ソース
電極46からゲート電極56を分離している。
5、N型ドリフト領域42、そしてN+ドレイン領域4
3から絶縁している。図から分かるように、酸化物層5
0は、N+基板41上かつ領域42、43、55の下
で、横方向に延在している。基板電極57は、N+基板
41の底部との電気的な接続を与える。この基板は、ド
リフト領域42bに対する底部フィールドプレートとし
て作用する。
ける動作は、図1の実施例について述べたものと類似し
ている。しかながらこの場合は、ソース電極及びドレイ
ン電極は最上部に位置している。これは、電子が、N+
ソース領域47を通って下へ流れ、ゲート酸化物53に
隣接するPボディ領域48内に形成されるチャネル領域
を通過して、N型ドリフト領域42を横方向に流れ、そ
してドレイン電極へ達する前にN+ドレイン領域43を
通って上方へ流れることを意味する。
平面状のゲート構造を用いることも可能である点に注意
すべきである。加えて他の実施の形態においては、溝状
のドレイン構造を用いることも可能である。さらに、図
2の実施例は、横方向に延在する二つの平行なN型ドリ
フト領域42a及び42bからなる拡張ドレイン領域を
示しているが、他の実施例ではこれより多くの平行なド
リフト領域を用いることもできる。言い換えると、図2
の実施例はただ二つのドリフト領域に限定されるのでは
なく、製造上制限される範囲内で任意の数のドリフト領
域、酸化物領域、フィールドプレート領域を含めること
ができる。
ラルHVFETの他の実施例を例示している。図3Aは
ラテラルHVNMOSトランジスタ60の平面図であ
り、図3Bは、同じデバイスを、ドリフト領域62aを
通る線A−A’で切り取った断面図である。(混乱を避
けるため、図3Aには、ソース電極66、ドレイン電極
65、ゲート75、ゲート酸化物73及び酸化物層79
を示していない。これらのエレメントは図3Bの横から
見た断面図に示してある。)
したものと類似している。しかし、ドリフト、酸化物、
フィールドプレート層の各領域を互い同士の上に向きを
合わせて配置する(縦方向に)のではなく、図3の実施
例では、これらの領域が横に並ぶように配置されてい
る。図2の実施例とは異なり、N型ドリフト領域62、
酸化物層69、およびフィールドプレート部材64のそ
れぞれは、その下の絶縁層70から、上にある基板表面
へ向かって延びている。N型ドリフト領域62及びフィ
ールドプレート部材64は、絶縁層70によってN+基
板61から絶縁されている。一つの実施例として、層7
0を二酸化ケイ素から形成することができる。追加の電
極77は、N+基板61への電気的な接続を与えてい
る。
ート及びドレインの構成を、図3Bの側面図に例示す
る。これとは異なり、溝状のドレイン構造及び/又は溝
状のゲート構造を用いることもできる。この実施例でゲ
ート部材75は、Pボディ領域68の上に配置されてお
り、ゲート酸化物73によって半導体基板から絶縁され
ている。ソース電極66は、Pボディ領域68の中に配
置されたN+ソース領域67に接触している。Pボディ
領域68それ自身は、N型ドリフト領域62の中に配置
された状態で示されている。
域62の反対側に配置されており、ドレイン電極65と
電気的に接続されている。
低い電位すなわちグランドに接続されたフィールドプレ
ート部材が示してある。ソースは、フィールドプレート
部材(最低のチップ電位)につなぐか、あるいはソース
領域をフローティング状態にしておくことができる。言
い換えれば、図1〜図3の実施例は、ソースフォロアの
構成には限定されない。本発明に係る各トランジスタ構
造は、ドレイン、ソース、フィールドプレート部材、そ
して絶縁ゲート部材が、別々の回路端子に接続された4
端子デバイスとして実施することができる。他の実施例
として、フィールドプレート部材と絶縁ゲート部材を接
続することもできる。
いて構成された他の実施例である縦型HVNMOSトラ
ンジスタ80の横から見た断面を示している。図4に示
したデバイス構造は、図1に示したものと類似している
が、平坦なゲートが溝状のゲート構造に置き換えられて
いる点が異なる。図1の縦型デバイス構造におけるよう
に、トランジスタ80は、複数の平行に配置されたN型
ドリフト領域82を有しており、これはPボディ領域8
6からN+基板81に向かって下に延びている。各ドリ
フト領域82の両側は酸化物層88と接している。例え
ばN型ドリフト領域82aは、一方の側を酸化物層88
aと、他方の側を酸化物層88bと境界を接している。
び基板の半導体材料から完全に絶縁された状態で、フィ
ールドプレート部材84が配置され、ソース電極92と
電気的に接続されている。N型ドリフト領域82、酸化
物層88、フィールドプレート部材84は、全体として
横方向に延びる平行な層構造からなる。これはオン状態
において電流が流れる方向に対して垂直な方向である。
トランジスタ80がオン状態のとき、電流は、ドレイン
電極91から平行なN型ドリフト領域82及びPボディ
領域の側壁に形成されたMOSチャネルを通り、ソース
電極92に向かって縦方向に流れる。
ート構造は、フィールドプレート部材84とPボディ領
域86の間に配置されたゲート部材90からなる。図4
の実施例において、各Pボディ領域86の両側には、一
対のN+ソース領域87が配置されている。各Pボディ
領域86は、対応するN型ドリフト領域82の一方の端
部に位置している。薄いゲート絶縁層89(例えば酸化
物)は、各ゲート部材90(例えばポリシリコン)をP
ボディの半導体材料から絶縁している。
の両側に沿って配置されたゲート部材90a及び90b
を示している。N+ソース領域87a及び87bは、P
ボディ領域86の中のゲート部材に近い両側に配置され
ており、87a及び87bの両領域はソース電極92と
電気的に接続されている。Pボディ領域86aは、その
一端がソース電極と、他端がドリフト領域82aと隣接
している。トランジスタ80がオン状態のときは、電流
がソース電極92からN+領域87を通り、Pボディ領
域86を通り、下に向かってN型ドリフト領域82及び
N+基板81を通ってドレイン電極91に流れるよう
に、Pボディ領域86aの側面に沿って導通状態のチャ
ネル領域が形成される。
各Pボディ領域86の中に配置された一対のN+ソース
領域87を、ソース電極92に隣接する領域86の全幅
にわたって延在する単一のN+領域と置き換えることが
できることは容易に分かるだろう。この場合、Pボディ
領域を、種々の場所においてソース電極に接続すること
ができる(図の書面に垂直な方向で)。一つの実施例と
して、ソース電極92を、N+ソース87を通ってその
下のPボディ領域86に接続するよう突き出すようにし
てもよい。(図5K参照。)
は、図1に示したようなT字形の半導体領域がないた
め、潜在的に製造工程が簡単になるという利点がある。
また、トランジスタ80の縦型HVNMOS構造は、P
ボディ領域の間に形成されるJFET構造がないことか
らオン抵抗が低い。
ランジスタを製造するのに用いることができる種々の処
理ステップを例示している。ここで説明する製造方法
は、図5Kに示すデバイスの形成だけでなく、図4に示
した縦型デバイス構造にも用いることができる。
材料のエピタキシャル層101を形成する最初の処理ス
テップ後の縦型高電圧トランジスタを示している。20
0Vから1000Vの範囲の印加電圧に耐えるために
は、デバイス構造に、15μmから120μmの厚さの
エピタキシャル層を設けるべきである。一例として、図
5に示したデバイスのエピタキシャル層の厚さは40μ
mである。N+基板100は、完成後のデバイスの基板
底部に配置されることになるドレイン電極へ流れる電流
に対する抵抗を最小限に抑えるために高濃度にドープし
てある。基板100は、例えばグラインディングやエッ
チングによって薄くすることができ、その底部表面上に
金属を堆積させてトランジスタのオン抵抗を下げること
ができる。このような処理ステップが実行されるのは、
上側の処理が完了してからである場合が多い。
グは、主としてデバイスのVbdを決定する。ドーピング
は、エピタキシャル層が形成されるときに行われる。最
適なドーピングのプロファイルは、ドレイン(N+基板
100に隣接する底部)からソース(上部)へ線形的に
変化するものである。基板100の近くがより高い濃度
となるようにすと、より一様な電界分布となる。線形的
な変化は、エピタキシャル層101の上面より下のある
点で停止するようにすることもできる。一例として、図
5に示した実施例のドーピング濃度は、Pボディ領域近
傍の2×1015cm-3から、N+基板100近傍の6×
1016cm-3まである。
層101の上面を適切にマスクして、エッチングにより
深い溝を形成するかエピタキシャル層を貫通させる。図
5Bは、エピタキシャル層101及び基板100の一部
をエッチングした後のデバイス構造の断面を示してい
る。エッチングされた溝部の横方向の幅は、後述のよう
に、誘電層と導電性のリフィル(refill)層を併せた厚
さで決まることが分かるだろう。
の材料の残っているメサ部分の必要とされる厚さによっ
て決まるが、これはデバイスのブレークダウン電圧の必
要条件によって調整される。このエピタキシャル材料の
メサ部分が、最終的にこのデバイス構造のN型ドリフト
領域を形成する。材料のこのメサ部分は、紙面に垂直な
横方向にかなりの距離にわたって延在しうることを理解
すべきである。図5の実施例では、単一のN型ドリフト
領域からなる拡張ドレイン領域を有するデバイスを例示
しているが、図5の縦型高電圧トランジスタは、平行に
配置された複数のN型ドリフト領域から構成することも
できることが分かるだろ。理想的には、N型ドリフト領
域の横の厚さ(すなわち幅)は、Rspが低くVbdが高い
くなるようにするために、確実に製造できる範囲ででき
るだけ狭くすることが望ましい。もちろん、横方向の厚
さを非常に厚くする方が製造は容易であるが、電流が大
きなシリコン領域を通らなければならないので、横方向
の厚さを非常に厚くするとデバイスの固有のオン抵抗が
損なわれる。一つの実施例では、この厚さは大体0.4
〜1.2μmの範囲である。この例では、メサの厚さは
約1μmである。
された溝部を部分的に誘電体材料、例えば二酸化ケイ素
で埋めた後のデバイス構造を示している。図示のよう
に、図5の例では、酸化物領域102aがエッチングさ
れたエピタキシャル領域101の一方の側をカバーし、
酸化物領域102bがエピタキシャル領域101の他方
の側をカバーしている。酸化物領域102はまた各溝部
においてN+基板100の上面もカバーしている。
方法を用いて行うことができる。例えば、領域102を
熱的に成長させたり、化学気相成長によって堆積させた
り、あるいは液体の状態でスピンナを用いることもでき
る。誘電体層の厚さは、厚くなるほどVbdが高くなるの
で、エピタキシャル層材料101の与えられた厚さに対
して、必要とされるブレークダウン電圧を与えるように
設定することができる。しかしながら、誘電体層の厚さ
が厚くなると、トランジスタ構造のセルピッチが増し、
高い固有のオン抵抗を示す。一つの実施例として、図5
の600Vデバイス構造では、酸化物層の横方向の厚さ
は4μmである。別のVbd性能を有するデバイスに対し
て、この厚さは2μm〜5μmの範囲とすることができ
る。
部分に導電性材料を充填し、その表面を平坦化してフィ
ールドプレート領域103を形成したデバイス構造を示
している。導電性材料としては、例えば高濃度にドープ
したポリシリコン、金属(又は合金)あるいはシリサイ
ドなどを単独で又は混合したものとすることができる。
導電性領域103a及び103bは、このデバイスのフ
ィールドプレート部材となる。最も多くの場合、フィー
ルドプレート部材はデバイスの導電性やブレークダウン
電圧の特性に直接寄与せずにシリコン領域を占めること
になるので、フィールドプレート部材103a及び10
3bは、確実に製造できる範囲でできるだけ狭くすべき
である。フィールドプレート部材103の横方向の厚さ
は、一つの実施例として大体0.5μm〜1.0μmで
ある。表面の平坦化は、化学的機械的研磨などの従来か
らの技術によって実行することができる。
レイン領域の形成は本質的に完了する。これ以降の処理
ステップは、スタンドアロン高電圧デプレションモード
MOSFETデバイス構造(図5G及び図6に示す)又
は低電圧MOSFET構造(例えば図5K)高電圧FE
T、もしくは他の高電圧デバイスを製造するように適合
させることができる。
ル層101の上面にN+ソース領域105の導入を行っ
た後のデバイス構造の断面を横から見た図である。ソー
ス領域105は、通常の堆積、拡散、インプランテーシ
ョンの何れかの技術又はこれらを組み合わせて形成する
ことができる。
バイスの上に層間絶縁層106が形成される。図5の実
施例では、層間絶縁層106は、従来からの方法で堆積
され、パターニングされた通常の二酸化ケイ素からな
る。誘電体層106に開口部が形成され、そして導電層
の材料(例えば金属、シリサイドetc.)が堆積され、パ
ターニングされて図5Fに示す構造が作られる。この断
面図において、ソース電極109はN+ソース領域10
5との電気的接続を与え、電極110a及び110bは
それぞれフィールドプレート部材103a、103bと
の電気的接続を与える。
0の底部にドレイン電極111の形成を行ったデバイス
構造を示している。ドレイン電極111は、例えは金属
スパッタリングなど従来からの技術を用いて形成するこ
とができる。前述のうように、ドレインのコンタクト抵
抗を下げるために、まず基板の底部に、グラインディン
グやインプランテーションetc.などを行うこともでき
る。
リフト領域を有する完成後の高電圧トランジスタを示し
ている。すなわち、図5Gのデバイスはエピタキシャル
層の上に低電圧の直列MOSFET構造を含んでいな
い。代わりに、エピタキシャル層によって形成された拡
張ドリフト領域それ自身が、Pボディ領域を含まずにM
OSFETの機能を果たす。この分野の実務者であれ
ば、ソース電極109からドレイン電極111まで電子
が流れる連続したN型の経路が存在するために、このデ
バイス構造では電流が完全にはオフにならないことが分
かるだろう。しかしながら、図5Gのデバイス構造にお
ける電流は、メサ状のエピタキシャル層101が高いド
レイン電圧でピンチオフされたときに飽和する。
よりも低い電圧で拡張ドレイン領域のピンチオフに達す
る。これは、N型ドリフト領域の上部近くでフィールド
プレート部材103とエピタキシャル層101の間隔を
小さくすることによって達成され、これによって相対的
に低い電圧で縦型ドリフト領域をピンチオフするための
容量が高くなる。図6は、ピンチオフ電圧すなわち飽和
電流を制御するために、酸化物領域102a及び102
b内へ縦方向に延びる多段のフィールドプレート構造を
示している。あるいはまた同様の結果となるように、フ
ィールドプレート部材を単一のステップ、線形的に変化
する縦方向の延長部分、あるいはその他のいくつかの断
面形状からなるようにすることができる。
のスタンドアロン型のトランジスタ構造を普通の外部の
低電圧スイッチングMOSFETと直列にして利用する
ことが有利であることが、当業者であれば理解されるだ
ろう。このような応用として、低電圧(例えば40V)
MOSFETを、高電圧(例えば700V)のトランジ
スタデバイスにおける電流を完全にオフにするためのス
イッチングの目的で用いることができるだろ。
HVNMOSトランジスタの製造に用いることができる
別の処理シーケンスを示した図5H〜図5Kを参照す
る。
12a及び112bが、エピタキシャル層101の両側
の誘電体層それぞれに形成される。溝部112a及び1
12bの深さは、MOSFETのチャネルの意図する長
さ及びフィールドプレートの形成を考慮して決められる
深さで、N+ソース領域105の表面から延びている。
この例では、溝部の深さは約1〜5μmである。この溝
部112は、一例として、パターニングされたマスク層
を半導体基板上に適切に塗布し、続いて酸化物層102
に対して従来からのドライエッチング又はウェットエッ
チング技術を適用して形成される。
層116及びゲート部材113の形成を行った後のデバ
イスを示している。ゲートの誘電体層116a及び11
6bは、積層したN+ソース、Pボディ、及びエピタキ
シャル領域の側壁に、酸化物を成長させるか又は堆積さ
せて形成することができる。デバイスのしきい値電圧に
よって、層116の厚さを決定する。一実施例として層
116は、250〜1000オングストロームの厚さを
有する二酸化ケイ素からなる。
分は、フィールドプレート部材103をゲート部材11
3から分離している。あるいは、溝部112によりフィ
ールドプレート103の上部を露出させ、層116を形
成したのと同じ処理ステップを用いてフィールドプレー
トの側壁に誘電体層を形成して、フィールドプレートを
ゲート部材から分離することもできる。
されたら、溝部の残りの部分を充填すべくドープしたポ
リシリコンなどの導電性材料を堆積させることができ
る。この実施例ではドープしたポリシリコンで、MOS
トランジスタ構造のゲート部材113a及び113bを
形成している。図5Jは、エピタキシャル領域101の
上面上にPボディ領域107及びN+ソース領域105
を導入したあとのデバイスを示している。完成したデバ
イスにおいて、ゲート部材113に十分な電圧を印加す
ると、N+ソース領域105とエピタキシャル領域10
1の間のPボディ領域107の側壁部分に沿って導電性
のチャネルが形成される。したがって、チャネルの長さ
はPボディ領域107の厚さによって決定され、図示し
た実施例では約0.5μm〜3.0μmであり、N+ソ
ース領域105は大体0.1〜0.5μmの範囲であ
る。チャネルの長さが短いとそれだけチャネル抵抗は低
く、したがってデバイスのオン抵抗も低くなる。しかし
ながら、チャネルが短くなりすぎるとパンチスルーの問
題が生じるということを理解すべきである。
えば二酸化ケイ素、窒化シリコンetc.)が形成された完
成後のHVFETを示している。この層を堆積させ、パ
ターニングして、コンタクト開口を形成することができ
る。図示の実施例では、層106のエッチングに続い
て、フィールドプレート、ゲート部材、N+及びPボデ
ィ領域のエッチングがなされる。これに続いて導電層
(例えば金属、シリサイドetc.)の堆積が行われて、ソ
ース電極109、ゲート電極115、そしてフィールド
プレート電極110が形成され、これによってデバイス
の各領域との電気的接続が与えられる。上で述べた選択
的なエッチングステップによって、N+ソース領域をパ
ターニングせずにソース電極をPボディ領域と接続させ
ることができるので、処理が簡単化される。そして、導
電層を基板100の底部に塗布して(グラインディン
グ、エッチング、インプランティングetc.による選択的
処理の後で)ドレイン電極111を形成することができ
る。
ボディ107まで延びているが、他の実施例では、この
電極をソース領域105の上部表面まで延ばすだけとす
ることもできる。電極109は領域105を二つの分離
したソース領域に分離していない。むしろ電極109
は、領域105の部分のN+材料に囲まれるプラグ状に
形成されている。
ランジスタ(HVFET)デバイス構造の断面を横から
見た図である。
Tの一実施例の断面を横から見た図である。
テラルHVFETの平面図である。
たラテラルHVFETの断面を横から見た図である。
Tデバイス構造の別の実施例の断面を横から見た図であ
る。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
ロセスの種々の段階から取り出したラテラルHVFET
デバイス構造の断面を横から見た図である。
Tデバイス構造のさらに別の実施例の断面を横から見た
図である。
Claims (33)
- 【請求項1】 基板上に第一の導電型で上面を有するエ
ピタキシャル層を形成し、 前記エピタキシャル層をエッチングして、第一及び第二
の側壁部があるメサを規定する一対の離間した溝部を形
成し、 各溝部を部分的に充填するとともに第一及び第二の側壁
部をカバーする誘電体層を各溝部に形成し、 溝部の残りの部分を導電材料で充填して、基板及びエピ
タキシャル層から絶縁された第一及び第二のフィールド
プレート部材を形成する、 ことを具備することを特徴とする高電圧トランジスタの
拡張ドレイン領域を作製する方法。 - 【請求項2】 さらに、前記エピタキシャル層の上面に
第一の導電型のソース領域を形成し、拡張ドレイン領域
が当該ソース領域と基板との間に規定されるようにし
た、請求項1に記載の方法。 - 【請求項3】 さらに、ソース領域に接続されたソース
電極及び基板に接続されたドレイン電極を形成すること
を含む、請求項2に記載の方法。 - 【請求項4】 フィールドプレート部材とエピタキシャ
ル層の間隔が、基板近傍に比べてエピタキシャル層の上
面近傍の方が狭くなるように、誘電体層及びフィールド
フレート部材が形成されている、請求項1に記載の方
法。 - 【請求項5】 第一の導電型はn型である、請求項1に
記載の方法。 - 【請求項6】 前記メサの横方向の幅が溝部の深さの2
0%よりも小さい、請求項1に記載の方法。 - 【請求項7】 エピタキシャル層のドーピング濃度は、
基板近傍に比べ上面近傍の方が低い、請求項1に記載の
方法。 - 【請求項8】 線形的に変化するドーピング・プロファ
イルを有するようにエピタキシャル層を形成する、請求
項7に記載の方法。 - 【請求項9】 誘電体層は二酸化ケイ素からなる、請求
項1に記載の方法。 - 【請求項10】 フィールドプレート部材はドーピング
されたポリシリコンからなる、請求項1に記載の方法。 - 【請求項11】 さらに、ドレイン電極の形成の前に基
板を薄くすることを含む、請求項3に記載の方法。 - 【請求項12】 基板は第一の導電型である、請求項1
に記載の方法。 - 【請求項13】 溝部はエピタキシャル層を通って基板
まで延在している、請求項1に記載の方法。 - 【請求項14】 誘電体層は、メサの横方向の幅よりも
大きい横方向の幅を有している、請求項1に記載の方
法。 - 【請求項15】 基板上に第一の導電型で上面を有する
エピタキシャル層を形成し、 エピタキシャル層内に第一の導電型でエピタキシャル層
の上面に配置されたソース領域、および第一の導電型と
は異なる第二の導電型のボディ領域を形成し、 エピタキシャル層に第一及び第二の側壁部を有するメサ
を規定する離間した一対の溝部を形成し、 第一及び第二の側壁部をカバーする誘電体層を各溝部に
形成し、 メサから絶縁された導電材料からなるフィールドプレー
ト部材を溝部に形成し、そして、 メサ内で絶縁ゲート部材の近傍でボディ領域を通るチャ
ネルが規定されるように、各フィールドプレート部材と
メサとの間に絶縁ゲート部材を形成する、 ことを具備することを特徴とする高圧トランジスタを作
製する方法。 - 【請求項16】 さらに、ソース領域、ゲート部材、フ
ィールドプレート部材にそれぞれ接続されるソース電
極、ゲート電極、フィールドプレート電極を形成するこ
とを含む、請求項15に記載の方法。 - 【請求項17】 第一の導電型はn型である、請求項1
5に記載の方法。 - 【請求項18】 エピタキシャル層は線形的に変化する
ドーピング・プロファイルを有している、請求項15に
記載の方法。 - 【請求項19】 エピタキシャル層のドーピング濃度は
基板近傍に比べて上面近傍の方を低くした、請求項15
に記載の方法。 - 【請求項20】 ボディ領域が、0.5〜3.0ミクロ
ンの範囲の厚さを有している、請求項15に記載の方
法。 - 【請求項21】 フィールドプレート部材とメサの間隔
が、基板近傍に比べてエピタキシャル層の上面近傍の方
が狭くなるように、誘電体層及びフィールドフレート部
材が形成されている、請求項15に記載の方法。 - 【請求項22】 メサはその横方向の幅が溝部の深さの
20%よりも小さい、請求項15に記載の方法。 - 【請求項23】 誘電体層は二酸化ケイ素からなる、請
求項15に記載の方法。 - 【請求項24】 誘電体層は、その横方向の幅がメサの
横方向の幅よりも大きい、請求項15に記載の方法。 - 【請求項25】 第一の方向とされた複数の平行に配列
されたドリフト領域を形成することを含み、当該ドリフ
ト領域のそれぞれは、絶縁層と導電層が交互に配置され
た第一の導電型にドーピングされた半導体層を含み、当
該導電層は前記ドーピングされた半導体層から前記絶縁
層によって絶縁されており、前記導電層は高電圧トラン
ジスタのフィールドプレート部材を含んでおり、 第一の導電型であるソース領域、第一の導電型とは異な
る第二の導電型で、ソース領域をドリフト領域から分離
するボディ領域を形成することを含み、そして、 ボディ領域内のソース領域とドリフト領域の間にチャネ
ルを規定する絶縁ゲートをボディ領域近傍に形成する、 ことを含むことを特徴とする基板上に高電圧トランジス
タを作製する方法。 - 【請求項26】 さらに、各ドリフト領域のドーピング
された半導体層に接続された第一の導電型のドレイン領
域を形成することを含む、請求項25に記載の方法。 - 【請求項27】 基板は第一の導電型である、請求項2
5に記載の方法。 - 【請求項28】 さらに、ドレイン領域に接続されたド
レイン電極を形成し、 ソース領域に接続されたソース電極を形成する、 ことを含む請求項26に記載の方法。 - 【請求項29】 第一の導電型はn型である、請求項2
5に記載の方法。 - 【請求項30】 基板は平坦な底面を有し、第一の方向
は当該平坦な底面に実質的に平行な方向である、請求項
25に記載の方法。 - 【請求項31】 基板は平坦な底面を有し、第一の方向
は当該平坦な底面に対して垂直な方向である、請求項2
5に記載の方法。 - 【請求項32】 各ドリフト領域は線形的に変化するド
ーピング・プロファイルを有する、請求項25に記載の
方法。 - 【請求項33】 絶縁層は二酸化ケイ素からなる、請求
項25に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/948,879 US6635544B2 (en) | 2001-09-07 | 2001-09-07 | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US09/948879 | 2001-09-07 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004179789A Division JP4744101B2 (ja) | 2001-09-07 | 2004-06-17 | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003204064A true JP2003204064A (ja) | 2003-07-18 |
JP4284428B2 JP4284428B2 (ja) | 2009-06-24 |
Family
ID=25488349
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002258264A Expired - Fee Related JP4284428B2 (ja) | 2001-09-07 | 2002-07-31 | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
JP2004179789A Expired - Fee Related JP4744101B2 (ja) | 2001-09-07 | 2004-06-17 | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
JP2011067774A Expired - Fee Related JP5419913B2 (ja) | 2001-09-07 | 2011-03-25 | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004179789A Expired - Fee Related JP4744101B2 (ja) | 2001-09-07 | 2004-06-17 | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
JP2011067774A Expired - Fee Related JP5419913B2 (ja) | 2001-09-07 | 2011-03-25 | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
Country Status (3)
Country | Link |
---|---|
US (8) | US6635544B2 (ja) |
EP (5) | EP2264746A3 (ja) |
JP (3) | JP4284428B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004312037A (ja) * | 2001-09-07 | 2004-11-04 | Power Integrations Inc | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
JP2006060224A (ja) * | 2004-08-18 | 2006-03-02 | Agere Systems Inc | 強化された遮蔽構造を備えた金属酸化膜半導体デバイス |
JP2006216863A (ja) * | 2005-02-04 | 2006-08-17 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2007235084A (ja) * | 2006-01-31 | 2007-09-13 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2008504697A (ja) * | 2004-06-25 | 2008-02-14 | インターナショナル レクティファイアー コーポレイション | ソースフィールド電極を有するmosゲートが設けられているパワー半導体デバイス |
JP2008091924A (ja) * | 2006-10-03 | 2008-04-17 | Power Integrations Inc | 高電圧fet用ゲートエッチング方法 |
JP2008166409A (ja) * | 2006-12-27 | 2008-07-17 | Renesas Technology Corp | パワーmisfet、半導体装置およびdc/dcコンバータ |
DE102007053104A1 (de) | 2007-01-31 | 2008-08-07 | Fuji Electric Holdings Co., Ltd. | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
JP2010063358A (ja) * | 2003-05-27 | 2010-03-18 | Power Integrations Inc | 高電圧トランジスタおよび電源制御エレメント |
US7999310B2 (en) | 2004-04-20 | 2011-08-16 | International Rectifier Corporation | ACCUFET with Schottky source contact |
JP2012124518A (ja) * | 2012-02-15 | 2012-06-28 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2013055349A (ja) * | 2012-11-12 | 2013-03-21 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
Families Citing this family (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US6555873B2 (en) | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
US7221011B2 (en) | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US6916398B2 (en) | 2001-10-26 | 2005-07-12 | Applied Materials, Inc. | Gas delivery apparatus and method for atomic layer deposition |
DE10161125C1 (de) * | 2001-12-12 | 2003-07-31 | Infineon Technologies Ag | Halbleiterbauelement mit optimierter Stromdichte |
DE10313712B4 (de) * | 2003-03-27 | 2008-04-03 | Infineon Technologies Ag | Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen |
US20050208769A1 (en) * | 2004-03-19 | 2005-09-22 | Manish Sharma | Semiconductor structure |
US7482654B2 (en) * | 2004-04-20 | 2009-01-27 | International Rectifier Corporation | MOSgated power semiconductor device with source field electrode |
US7183610B2 (en) * | 2004-04-30 | 2007-02-27 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
DE102004063946B4 (de) | 2004-05-19 | 2018-03-22 | Infineon Technologies Ag | Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode |
US7268395B2 (en) | 2004-06-04 | 2007-09-11 | International Rectifier Corporation | Deep trench super switch device |
US7002398B2 (en) | 2004-07-08 | 2006-02-21 | Power Integrations, Inc. | Method and apparatus for controlling a circuit with a high voltage sense device |
US7135748B2 (en) * | 2004-10-26 | 2006-11-14 | Power Integrations, Inc. | Integrated circuit with multi-length output transistor segment |
DE102005014743B4 (de) * | 2005-03-31 | 2013-12-05 | Infineon Technologies Austria Ag | MOS-Feldplattentrench-Transistoreinrichtung |
GB0508407D0 (en) * | 2005-04-26 | 2005-06-01 | Ami Semiconductor Belgium Bvba | Alignment of trench for MOS |
US20060255401A1 (en) * | 2005-05-11 | 2006-11-16 | Yang Robert K | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures |
US20070012983A1 (en) * | 2005-07-15 | 2007-01-18 | Yang Robert K | Terminations for semiconductor devices with floating vertical series capacitive structures |
DE102005052734B4 (de) * | 2005-10-06 | 2012-02-23 | Infineon Technologies Ag | Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur |
US7554153B2 (en) * | 2006-03-07 | 2009-06-30 | International Rectifier Corporation | Power semiconductor device |
US8093621B2 (en) * | 2008-12-23 | 2012-01-10 | Power Integrations, Inc. | VTS insulated gate bipolar transistor |
US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
US7557406B2 (en) * | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
US7595523B2 (en) | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
US8159024B2 (en) * | 2007-04-20 | 2012-04-17 | Rensselaer Polytechnic Institute | High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance |
US7875962B2 (en) * | 2007-10-15 | 2011-01-25 | Power Integrations, Inc. | Package for a power semiconductor device |
US8129815B2 (en) | 2009-08-20 | 2012-03-06 | Power Integrations, Inc | High-voltage transistor device with integrated resistor |
US7816759B2 (en) * | 2008-01-09 | 2010-10-19 | Infineon Technologies Ag | Integrated circuit including isolation regions substantially through substrate |
US7772651B2 (en) * | 2008-01-11 | 2010-08-10 | International Business Machines Corporation | Semiconductor-on-insulator high-voltage device structures, methods of fabricating such device structures, and design structures for high-voltage circuits |
US7790524B2 (en) * | 2008-01-11 | 2010-09-07 | International Business Machines Corporation | Device and design structures for memory cells in a non-volatile random access memory and methods of fabricating such device structures |
US7786535B2 (en) * | 2008-01-11 | 2010-08-31 | International Business Machines Corporation | Design structures for high-voltage integrated circuits |
US7790543B2 (en) * | 2008-01-11 | 2010-09-07 | International Business Machines Corporation | Device structures for a metal-oxide-semiconductor field effect transistor and methods of fabricating such device structures |
DE112009000535B4 (de) * | 2008-03-07 | 2013-08-01 | Mitsubishi Electric Corp. | Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung |
US7700428B2 (en) * | 2008-05-09 | 2010-04-20 | International Business Machines Corporation | Methods of fabricating a device structure for use as a memory cell in a non-volatile random access memory |
US7804124B2 (en) * | 2008-05-09 | 2010-09-28 | International Business Machines Corporation | Device structures for a memory cell of a non-volatile random access memory and design structures for a non-volatile random access memory |
US7671408B2 (en) * | 2008-07-09 | 2010-03-02 | Texas Instruments Incorporated | Vertical drain extended MOSFET transistor with vertical trench field plate |
TWI385802B (zh) * | 2008-09-08 | 2013-02-11 | Niko Semiconductor Co Ltd | 高壓金氧半導體元件及其製作方法 |
US7964912B2 (en) | 2008-09-18 | 2011-06-21 | Power Integrations, Inc. | High-voltage vertical transistor with a varied width silicon pillar |
US8044459B2 (en) * | 2008-11-10 | 2011-10-25 | Infineon Technologies Austria Ag | Semiconductor device with trench field plate including first and second semiconductor materials |
US7871882B2 (en) | 2008-12-20 | 2011-01-18 | Power Integrations, Inc. | Method of fabricating a deep trench insulated gate bipolar transistor |
US20100155831A1 (en) * | 2008-12-20 | 2010-06-24 | Power Integrations, Inc. | Deep trench insulated gate bipolar transistor |
CA2762763A1 (en) | 2009-06-19 | 2010-12-23 | Ss Sc Ip, Llc | Vertical junction field effect transistors and diodes having graded doped regions and methods of making |
US8115457B2 (en) | 2009-07-31 | 2012-02-14 | Power Integrations, Inc. | Method and apparatus for implementing a power converter input terminal voltage discharge circuit |
US8207455B2 (en) * | 2009-07-31 | 2012-06-26 | Power Integrations, Inc. | Power semiconductor package with bottom surface protrusions |
US8207577B2 (en) * | 2009-09-29 | 2012-06-26 | Power Integrations, Inc. | High-voltage transistor structure with reduced gate capacitance |
US7893754B1 (en) | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
US8634218B2 (en) * | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
JP5452195B2 (ja) | 2009-12-03 | 2014-03-26 | 株式会社 日立パワーデバイス | 半導体装置及びそれを用いた電力変換装置 |
US8310845B2 (en) * | 2010-02-10 | 2012-11-13 | Power Integrations, Inc. | Power supply circuit with a control terminal for different functional modes of operation |
US8305826B2 (en) | 2010-05-07 | 2012-11-06 | Power Integrations, Inc. | Method and apparatus for programming an anti-fuse element in a high-voltage integrated circuit |
US8164125B2 (en) | 2010-05-07 | 2012-04-24 | Power Integrations, Inc. | Integrated transistor and anti-fuse as programming element for a high-voltage integrated circuit |
US7932738B1 (en) | 2010-05-07 | 2011-04-26 | Power Integrations, Inc. | Method and apparatus for reading a programmable anti-fuse element in a high-voltage integrated circuit |
CN102254796B (zh) * | 2010-05-20 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 形成交替排列的p型和n型半导体薄层的方法 |
US8497203B2 (en) | 2010-08-13 | 2013-07-30 | International Business Machines Corporation | Semiconductor structures and methods of manufacture |
US7977742B1 (en) | 2010-08-20 | 2011-07-12 | Monolithic Power Systems, Inc. | Trench-gate MOSFET with capacitively depleted drift region |
US8313995B2 (en) * | 2011-01-13 | 2012-11-20 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device |
CN102184944B (zh) * | 2011-04-29 | 2013-01-02 | 南京邮电大学 | 一种横向功率器件的结终端结构 |
US8643135B2 (en) * | 2011-05-31 | 2014-02-04 | Alpha And Omega Semiconductor Incorporated | Edge termination configurations for high voltage semiconductor power devices |
US8803225B2 (en) * | 2012-01-12 | 2014-08-12 | Tsinghua University | Tunneling field effect transistor having a lightly doped buried layer |
US8723178B2 (en) | 2012-01-20 | 2014-05-13 | Monolithic Power Systems, Inc. | Integrated field effect transistors with high voltage drain sensing |
US8941188B2 (en) * | 2012-03-26 | 2015-01-27 | Infineon Technologies Austria Ag | Semiconductor arrangement with a superjunction transistor and a further device integrated in a common semiconductor body |
US8653600B2 (en) | 2012-06-01 | 2014-02-18 | Power Integrations, Inc. | High-voltage monolithic schottky device structure |
US9455621B2 (en) | 2013-08-28 | 2016-09-27 | Power Integrations, Inc. | Controller IC with zero-crossing detector and capacitor discharge switching element |
US9111766B2 (en) * | 2013-09-24 | 2015-08-18 | Infineon Technologies Austria Ag | Transistor device with a field electrode |
US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
CN105706281B (zh) | 2013-11-06 | 2019-07-26 | 瓦特燃料电池公司 | 化学反应器系统 |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
WO2015152904A1 (en) | 2014-04-01 | 2015-10-08 | Empire Technology Development Llc | Vertical transistor with flashover protection |
US9537001B2 (en) | 2014-07-30 | 2017-01-03 | Fairchild Semiconductor Corporation | Reduction of degradation due to hot carrier injection |
US9406750B2 (en) | 2014-11-19 | 2016-08-02 | Empire Technology Development Llc | Output capacitance reduction in power transistors |
JP2016171268A (ja) | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
US9667154B2 (en) | 2015-09-18 | 2017-05-30 | Power Integrations, Inc. | Demand-controlled, low standby power linear shunt regulator |
US9602009B1 (en) | 2015-12-08 | 2017-03-21 | Power Integrations, Inc. | Low voltage, closed loop controlled energy storage circuit |
US9629218B1 (en) | 2015-12-28 | 2017-04-18 | Power Integrations, Inc. | Thermal protection for LED bleeder in fault condition |
US10205024B2 (en) * | 2016-02-05 | 2019-02-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure having field plate and associated fabricating method |
DE102016104757B4 (de) * | 2016-03-15 | 2021-12-02 | Infineon Technologies Austria Ag | Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors |
EP3440696B1 (en) | 2016-04-08 | 2021-06-09 | Power Integrations, Inc. | Integrated resistor for semiconductor device |
US9786784B1 (en) | 2016-05-27 | 2017-10-10 | Samsung Electronics Co., Ltd. | Vertical field effect transistor and method of fabricating the same |
CN106328718B (zh) * | 2016-11-04 | 2024-06-25 | 南京涟沫动漫文化传播有限公司 | 一种台面二极管 |
US10135357B1 (en) | 2017-09-07 | 2018-11-20 | Power Integrations, Inc. | Threshold detection with tap |
JP6377302B1 (ja) * | 2017-10-05 | 2018-08-22 | 三菱電機株式会社 | 半導体装置 |
CN109346524B (zh) * | 2018-09-30 | 2020-06-02 | 重庆大学 | 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件 |
EP3905335A1 (en) * | 2020-04-28 | 2021-11-03 | Infineon Technologies AG | Group iii nitride-based transistor device |
CN113690301B (zh) * | 2020-05-18 | 2024-01-26 | 华润微电子(重庆)有限公司 | 半导体器件及其制备方法 |
CN115050816B (zh) * | 2022-08-12 | 2022-10-21 | 无锡新洁能股份有限公司 | 一种高速平面栅功率器件及其制造方法 |
Family Cites Families (186)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5638867A (en) | 1979-09-07 | 1981-04-14 | Hitachi Ltd | Insulated gate type field effect transistor |
US4343015A (en) * | 1980-05-14 | 1982-08-03 | General Electric Company | Vertical channel field effect transistor |
JPS5710975A (en) | 1980-06-25 | 1982-01-20 | Sanyo Electric Co Ltd | High dielectric strength high transistor |
JPS5712558A (en) | 1980-06-25 | 1982-01-22 | Sanyo Electric Co Ltd | Mos transistor having high withstand voltage |
JPS5712557A (en) | 1980-06-25 | 1982-01-22 | Sanyo Electric Co Ltd | High dielectric resisting mos transistor |
GB2089119A (en) | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
US4626879A (en) | 1982-12-21 | 1986-12-02 | North American Philips Corporation | Lateral double-diffused MOS transistor devices suitable for source-follower applications |
US4738936A (en) * | 1983-07-01 | 1988-04-19 | Acrian, Inc. | Method of fabrication lateral FET structure having a substrate to source contact |
US4626789A (en) | 1983-08-19 | 1986-12-02 | Hitachi, Ltd. | Demodulating circuit for data signal |
JPS6064471A (ja) | 1983-09-19 | 1985-04-13 | Nec Corp | 高電圧絶縁ゲ−ト型電界効果トランジスタ |
US4531173A (en) | 1983-11-02 | 1985-07-23 | Motorola, Inc. | Protective power foldback circuit for a power semiconductor |
US4618541A (en) | 1984-12-21 | 1986-10-21 | Advanced Micro Devices, Inc. | Method of forming a silicon nitride film transparent to ultraviolet radiation and resulting article |
JPS61168253A (ja) | 1985-01-19 | 1986-07-29 | Sharp Corp | 高耐圧mos電界効果半導体装置 |
US4665426A (en) | 1985-02-01 | 1987-05-12 | Advanced Micro Devices, Inc. | EPROM with ultraviolet radiation transparent silicon nitride passivation layer |
US4667173A (en) * | 1985-08-29 | 1987-05-19 | Kabushiki Kaisha Toshiba | Line filter |
US4963951A (en) | 1985-11-29 | 1990-10-16 | General Electric Company | Lateral insulated gate bipolar transistors with improved latch-up immunity |
US4764800A (en) | 1986-05-07 | 1988-08-16 | Advanced Micro Devices, Inc. | Seal structure for an integrated circuit |
US4769685A (en) | 1986-10-27 | 1988-09-06 | General Motors Corporation | Recessed-gate junction-MOS field effect transistor |
US4796070A (en) * | 1987-01-15 | 1989-01-03 | General Electric Company | Lateral charge control semiconductor device and method of fabrication |
US5010024A (en) | 1987-03-04 | 1991-04-23 | Advanced Micro Devices, Inc. | Passivation for integrated circuit structures |
US4811075A (en) | 1987-04-24 | 1989-03-07 | Power Integrations, Inc. | High voltage MOS transistors |
US4890144A (en) * | 1987-09-14 | 1989-12-26 | Motorola, Inc. | Integrated circuit trench cell |
US5362711A (en) * | 1987-09-21 | 1994-11-08 | Kanegafuchi Chemical Industry Co., Ltd. | Method for producing single crystal superconducting LnA2 Cu3 O7-x films |
JPH0734471B2 (ja) * | 1987-09-24 | 1995-04-12 | 三菱電機株式会社 | 電界効果型半導体装置 |
EP0308612B1 (en) | 1987-09-24 | 1994-10-12 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor and manufacturing method thereof |
JPH01112764A (ja) | 1987-10-27 | 1989-05-01 | Nec Corp | 半導体装置 |
US4939566A (en) | 1987-10-30 | 1990-07-03 | North American Philips Corporation | Semiconductor switch with parallel DMOS and IGT |
US4926074A (en) | 1987-10-30 | 1990-05-15 | North American Philips Corporation | Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor |
US4890146A (en) | 1987-12-16 | 1989-12-26 | Siliconix Incorporated | High voltage level shift semiconductor device |
US4922327A (en) | 1987-12-24 | 1990-05-01 | University Of Toronto Innovations Foundation | Semiconductor LDMOS device with upper and lower passages |
EP0325379B1 (en) | 1988-01-14 | 1997-03-19 | Kabushiki Kaisha Toshiba | Value determining method for line filter and its components |
US4929987A (en) | 1988-02-01 | 1990-05-29 | General Instrument Corporation | Method for setting the threshold voltage of a power mosfet |
US5025296A (en) | 1988-02-29 | 1991-06-18 | Motorola, Inc. | Center tapped FET |
US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
JPH0775260B2 (ja) | 1988-06-01 | 1995-08-09 | 株式会社日立製作所 | 半導体装置 |
US5237193A (en) * | 1988-06-24 | 1993-08-17 | Siliconix Incorporated | Lightly doped drain MOSFET with reduced on-resistance |
EP0371785B1 (en) | 1988-11-29 | 1996-05-01 | Kabushiki Kaisha Toshiba | Lateral conductivity modulated MOSFET |
US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US5179362A (en) * | 1989-12-15 | 1993-01-12 | Kabushiki Kaisha Toshiba | Power line filter |
US5008794A (en) | 1989-12-21 | 1991-04-16 | Power Integrations, Inc. | Regulated flyback converter with spike suppressing coupled inductors |
JP2877408B2 (ja) | 1990-01-12 | 1999-03-31 | 株式会社東芝 | 導電変調型mosfet |
JP2597412B2 (ja) | 1990-03-20 | 1997-04-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5040045A (en) | 1990-05-17 | 1991-08-13 | U.S. Philips Corporation | High voltage MOS transistor having shielded crossover path for a high voltage connection bus |
US5126807A (en) * | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
US5242845A (en) * | 1990-06-13 | 1993-09-07 | Kabushiki Kaisha Toshiba | Method of production of vertical MOS transistor |
JP2991753B2 (ja) | 1990-08-27 | 1999-12-20 | 松下電子工業株式会社 | 半導体装置及びその製造方法 |
JP2599493B2 (ja) | 1990-08-27 | 1997-04-09 | 松下電子工業株式会社 | 半導体装置 |
US5072268A (en) | 1991-03-12 | 1991-12-10 | Power Integrations, Inc. | MOS gated bipolar transistor |
US5122848A (en) | 1991-04-08 | 1992-06-16 | Micron Technology, Inc. | Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance |
US5386136A (en) | 1991-05-06 | 1995-01-31 | Siliconix Incorporated | Lightly-doped drain MOSFET with improved breakdown characteristics |
US5146298A (en) | 1991-08-16 | 1992-09-08 | Eklund Klas H | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor |
US5164891A (en) | 1991-08-21 | 1992-11-17 | Power Integrations, Inc. | Low noise voltage regulator and method using a gated single ended oscillator |
US5258636A (en) | 1991-12-12 | 1993-11-02 | Power Integrations, Inc. | Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes |
US5270264A (en) | 1991-12-20 | 1993-12-14 | Intel Corporation | Process for filling submicron spaces with dielectric |
US5744851A (en) * | 1992-01-27 | 1998-04-28 | Harris Corporation | Biasing of island-surrounding material to suppress reduction of breakdown voltage due to field plate acting on buried layer/island junction between high and low impurity concentration regions |
US5285367A (en) | 1992-02-07 | 1994-02-08 | Power Integrations, Inc. | Linear load circuit to control switching power supplies under minimum load conditions |
JP3435173B2 (ja) | 1992-07-10 | 2003-08-11 | 株式会社日立製作所 | 半導体装置 |
US5294824A (en) * | 1992-07-31 | 1994-03-15 | Motorola, Inc. | High voltage transistor having reduced on-resistance |
US5285369A (en) * | 1992-09-01 | 1994-02-08 | Power Integrations, Inc. | Switched mode power supply integrated circuit with start-up self-biasing |
US5323044A (en) | 1992-10-02 | 1994-06-21 | Power Integrations, Inc. | Bi-directional MOSFET switch |
DE4237110A1 (de) | 1992-11-03 | 1994-05-05 | Willi Waelte Elektronik Ingeni | Hydraulische Bremse für Fahrräder |
US5326711A (en) * | 1993-01-04 | 1994-07-05 | Texas Instruments Incorporated | High performance high voltage vertical transistor and method of fabrication |
JP3076468B2 (ja) | 1993-01-26 | 2000-08-14 | 松下電子工業株式会社 | 半導体装置 |
US5274259A (en) | 1993-02-01 | 1993-12-28 | Power Integrations, Inc. | High voltage transistor |
US5313082A (en) | 1993-02-16 | 1994-05-17 | Power Integrations, Inc. | High voltage MOS transistor with a low on-resistance |
DE4309764C2 (de) | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
US5349225A (en) | 1993-04-12 | 1994-09-20 | Texas Instruments Incorporated | Field effect transistor with a lightly doped drain |
JP3198200B2 (ja) * | 1993-04-30 | 2001-08-13 | 株式会社東芝 | 縦型mosトランジスタの製造方法 |
US5324683A (en) | 1993-06-02 | 1994-06-28 | Motorola, Inc. | Method of forming a semiconductor structure having an air region |
BE1007283A3 (nl) * | 1993-07-12 | 1995-05-09 | Philips Electronics Nv | Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen. |
DE69322963T2 (de) * | 1993-09-17 | 1999-06-24 | Cons Ric Microelettronica | Eine integrierte Vorrichtung mit einem bipolaren Transistor und einem MOSFET Transistor in Emittorschaltungsanordnung |
US5523604A (en) | 1994-05-13 | 1996-06-04 | International Rectifier Corporation | Amorphous silicon layer for top surface of semiconductor device |
CN1040814C (zh) | 1994-07-20 | 1998-11-18 | 电子科技大学 | 一种用于半导体器件的表面耐压区 |
US5494853A (en) | 1994-07-25 | 1996-02-27 | United Microelectronics Corporation | Method to solve holes in passivation by metal layout |
US5521105A (en) | 1994-08-12 | 1996-05-28 | United Microelectronics Corporation | Method of forming counter-doped island in power MOSFET |
US5581100A (en) * | 1994-08-30 | 1996-12-03 | International Rectifier Corporation | Trench depletion MOSFET |
US6075259A (en) | 1994-11-14 | 2000-06-13 | North Carolina State University | Power semiconductor devices that utilize buried insulating regions to achieve higher than parallel-plane breakdown voltages |
US5550405A (en) | 1994-12-21 | 1996-08-27 | Advanced Micro Devices, Incorporated | Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS |
US5656543A (en) | 1995-02-03 | 1997-08-12 | National Semiconductor Corporation | Fabrication of integrated circuits with borderless vias |
DE69602114T2 (de) * | 1995-02-10 | 1999-08-19 | Siliconix Inc | Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere |
JP3291958B2 (ja) * | 1995-02-21 | 2002-06-17 | 富士電機株式会社 | バックソースmosfet |
US5670828A (en) | 1995-02-21 | 1997-09-23 | Advanced Micro Devices, Inc. | Tunneling technology for reducing intra-conductive layer capacitance |
US6049108A (en) * | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
US5661322A (en) | 1995-06-02 | 1997-08-26 | Siliconix Incorporated | Bidirectional blocking accumulation-mode trench power MOSFET |
US5659201A (en) | 1995-06-05 | 1997-08-19 | Advanced Micro Devices, Inc. | High conductivity interconnection line |
KR100188096B1 (ko) | 1995-09-14 | 1999-06-01 | 김광호 | 반도체 장치 및 그 제조 방법 |
US5637898A (en) | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
GB2309336B (en) | 1996-01-22 | 2001-05-23 | Fuji Electric Co Ltd | Semiconductor device |
JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
DE59711481D1 (de) | 1996-02-05 | 2004-05-06 | Infineon Technologies Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
DE19611045C1 (de) | 1996-03-20 | 1997-05-22 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
EP2043158B1 (en) * | 1996-07-19 | 2013-05-15 | SILICONIX Incorporated | Trench DMOS transistor with trench bottom implant |
US5841166A (en) * | 1996-09-10 | 1998-11-24 | Spectrian, Inc. | Lateral DMOS transistor for RF/microwave applications |
US6168983B1 (en) | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
US6639277B2 (en) | 1996-11-05 | 2003-10-28 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
US6207994B1 (en) | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
KR100228331B1 (ko) | 1996-12-30 | 1999-11-01 | 김영환 | 반도체 소자의 삼중웰 제조 방법 |
JPH10256550A (ja) * | 1997-01-09 | 1998-09-25 | Toshiba Corp | 半導体装置 |
DE69728852D1 (de) | 1997-01-31 | 2004-06-03 | St Microelectronics Srl | Verfahren zur Herstellung von einer morphologischen Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement |
JP3938964B2 (ja) | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
JP3393544B2 (ja) | 1997-02-26 | 2003-04-07 | シャープ株式会社 | 半導体装置の製造方法 |
US6133607A (en) * | 1997-05-22 | 2000-10-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
US5869875A (en) * | 1997-06-10 | 1999-02-09 | Spectrian | Lateral diffused MOS transistor with trench source contact |
US6054752A (en) | 1997-06-30 | 2000-04-25 | Denso Corporation | Semiconductor device |
JPH1197645A (ja) | 1997-09-19 | 1999-04-09 | Nec Corp | 半導体記憶装置 |
US6194283B1 (en) * | 1997-10-29 | 2001-02-27 | Advanced Micro Devices, Inc. | High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers |
US6316807B1 (en) | 1997-12-05 | 2001-11-13 | Naoto Fujishima | Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same |
US5988833A (en) | 1997-12-15 | 1999-11-23 | Ruud Lighting, Inc. | Adaptable directional floodlight |
EP0965145B1 (en) | 1997-12-24 | 2011-09-21 | Nxp B.V. | A high voltage thin film transistor with improved on-state characteristics and method for making same |
KR100429506B1 (ko) * | 1998-04-18 | 2004-11-20 | 삼성전자주식회사 | 통신시스템의 채널부호/복호장치 및 방법 |
US6362064B2 (en) * | 1998-04-21 | 2002-03-26 | National Semiconductor Corporation | Elimination of walkout in high voltage trench isolated devices |
DE19818300C1 (de) * | 1998-04-23 | 1999-07-22 | Siemens Ag | Lateraler Hochvolt-Seitenwandtransistor |
JP3211771B2 (ja) | 1998-05-26 | 2001-09-25 | 日本電気株式会社 | 音声送受信装置 |
DE19840032C1 (de) * | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
US6621121B2 (en) * | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
DE19854915C2 (de) | 1998-11-27 | 2002-09-05 | Infineon Technologies Ag | MOS-Feldeffekttransistor mit Hilfselektrode |
DE19905421B4 (de) * | 1999-02-10 | 2005-07-28 | Semikron Elektronik Gmbh | Leistungshalbleiterbauelement mit reduzierter Millerkapazität |
US6084277A (en) | 1999-02-18 | 2000-07-04 | Power Integrations, Inc. | Lateral power MOSFET with improved gate design |
JP2000252465A (ja) | 1999-03-03 | 2000-09-14 | Sony Corp | 半導体装置およびその製造方法 |
US6785323B1 (en) * | 1999-11-22 | 2004-08-31 | Ipr Licensing, Inc. | Variable rate coding for forward link |
US6973140B2 (en) * | 1999-03-05 | 2005-12-06 | Ipr Licensing, Inc. | Maximizing data rate by adjusting codes and code rates in CDMA system |
JP2000260778A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体装置およびその製造方法 |
US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
JP2000349288A (ja) * | 1999-06-09 | 2000-12-15 | Fuji Electric Co Ltd | 縦型mosfet |
GB9917099D0 (en) | 1999-07-22 | 1999-09-22 | Koninkl Philips Electronics Nv | Cellular trench-gate field-effect transistors |
DE19935442C1 (de) * | 1999-07-28 | 2000-12-21 | Siemens Ag | Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors |
JP3971062B2 (ja) | 1999-07-29 | 2007-09-05 | 株式会社東芝 | 高耐圧半導体装置 |
US6365932B1 (en) | 1999-08-20 | 2002-04-02 | Denso Corporation | Power MOS transistor |
US6127703A (en) * | 1999-08-31 | 2000-10-03 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region |
JP3704007B2 (ja) * | 1999-09-14 | 2005-10-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
EP1111687B1 (en) | 1999-12-22 | 2011-06-22 | Panasonic Electric Works Co., Ltd. | MOS semiconductor device |
US6489653B2 (en) | 1999-12-27 | 2002-12-03 | Kabushiki Kaisha Toshiba | Lateral high-breakdown-voltage transistor |
GB0003185D0 (en) * | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | An insulated gate field effect device |
US6312993B1 (en) * | 2000-02-29 | 2001-11-06 | General Semiconductor, Inc. | High speed trench DMOS |
DE10014660C2 (de) * | 2000-03-24 | 2002-08-29 | Infineon Technologies Ag | Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode |
US6781194B2 (en) | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
JP4528460B2 (ja) | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
JP3908455B2 (ja) * | 2000-10-18 | 2007-04-25 | ユニ・チャーム株式会社 | 使い捨てのパンツ型おむつ |
CA2360031C (en) | 2000-10-30 | 2006-06-20 | Thomas & Betts International, Inc. | Capacitive test point voltage and phasing detector |
US6586833B2 (en) | 2000-11-16 | 2003-07-01 | Silicon Semiconductor Corporation | Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines |
US6468847B1 (en) | 2000-11-27 | 2002-10-22 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor |
US6768171B2 (en) | 2000-11-27 | 2004-07-27 | Power Integrations, Inc. | High-voltage transistor with JFET conduction channels |
US6509220B2 (en) | 2000-11-27 | 2003-01-21 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor |
US6424007B1 (en) | 2001-01-24 | 2002-07-23 | Power Integrations, Inc. | High-voltage transistor with buried conduction layer |
US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
TW543146B (en) | 2001-03-09 | 2003-07-21 | Fairchild Semiconductor | Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge |
CN101488500B (zh) | 2001-04-04 | 2016-01-27 | 三菱电机株式会社 | 半导体器件 |
EP1396030B1 (en) * | 2001-04-11 | 2011-06-29 | Silicon Semiconductor Corporation | Vertical power semiconductor device and method of making the same |
US6853033B2 (en) * | 2001-06-05 | 2005-02-08 | National University Of Singapore | Power MOSFET having enhanced breakdown voltage |
JP4421144B2 (ja) | 2001-06-29 | 2010-02-24 | 株式会社東芝 | 半導体装置 |
US6683344B2 (en) * | 2001-09-07 | 2004-01-27 | Ixys Corporation | Rugged and fast power MOSFET and IGBT |
US6635544B2 (en) | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US7221011B2 (en) | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
US6555873B2 (en) | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
US6573558B2 (en) | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US6555883B1 (en) | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
US6552597B1 (en) | 2001-11-02 | 2003-04-22 | Power Integrations, Inc. | Integrated circuit with closely coupled high voltage output and offline transistor pair |
US6738277B2 (en) * | 2001-11-27 | 2004-05-18 | Power Integrations, Inc. | Method and apparatus for balancing active capacitor leakage current |
DE10214151B4 (de) | 2002-03-28 | 2007-04-05 | Infineon Technologies Ag | Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich |
US6583663B1 (en) | 2002-04-22 | 2003-06-24 | Power Integrations, Inc. | Power integrated circuit with distributed gate driver |
JP4107877B2 (ja) | 2002-05-16 | 2008-06-25 | セイコーインスツル株式会社 | 半導体不揮発性メモリ装置 |
JP2004022700A (ja) | 2002-06-14 | 2004-01-22 | Sanyo Electric Co Ltd | 半導体装置 |
US6865093B2 (en) | 2003-05-27 | 2005-03-08 | Power Integrations, Inc. | Electronic circuit control element with tap element |
US6990729B2 (en) * | 2003-09-05 | 2006-01-31 | Harris Corporation | Method for forming an inductor |
US7183610B2 (en) | 2004-04-30 | 2007-02-27 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
KR100629263B1 (ko) * | 2004-07-23 | 2006-09-29 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
JP4333519B2 (ja) * | 2004-08-18 | 2009-09-16 | サンケン電気株式会社 | スイッチング電源装置 |
US20060086974A1 (en) | 2004-10-26 | 2006-04-27 | Power Integrations, Inc. | Integrated circuit with multi-length power transistor segments |
US7135748B2 (en) | 2004-10-26 | 2006-11-14 | Power Integrations, Inc. | Integrated circuit with multi-length output transistor segment |
US7436039B2 (en) | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
JP4791094B2 (ja) * | 2005-07-05 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 電源回路 |
US7355831B2 (en) * | 2005-09-15 | 2008-04-08 | Gm Global Technology Operations, Inc. | Y-capacitance fault current discharge compensation for HVDC systems |
US7381618B2 (en) | 2006-10-03 | 2008-06-03 | Power Integrations, Inc. | Gate etch process for a high-voltage FET |
US7595523B2 (en) | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
US7557406B2 (en) | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
US7939853B2 (en) | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
US7875962B2 (en) | 2007-10-15 | 2011-01-25 | Power Integrations, Inc. | Package for a power semiconductor device |
US7964912B2 (en) | 2008-09-18 | 2011-06-21 | Power Integrations, Inc. | High-voltage vertical transistor with a varied width silicon pillar |
US7871882B2 (en) | 2008-12-20 | 2011-01-18 | Power Integrations, Inc. | Method of fabricating a deep trench insulated gate bipolar transistor |
US7893754B1 (en) | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
BR112014023690B1 (pt) | 2012-03-29 | 2021-04-13 | Borealis Ag | Composição polimérica compreendendo copolímero de propileno e elastômero à base de estireno, película e recipiente obtidos da composição |
-
2001
- 2001-09-07 US US09/948,879 patent/US6635544B2/en not_active Expired - Lifetime
-
2002
- 2002-07-31 JP JP2002258264A patent/JP4284428B2/ja not_active Expired - Fee Related
- 2002-08-16 EP EP10184211A patent/EP2264746A3/en not_active Withdrawn
- 2002-08-16 EP EP10184810A patent/EP2264747A3/en not_active Withdrawn
- 2002-08-16 EP EP02255737A patent/EP1291907A3/en not_active Withdrawn
- 2002-08-16 EP EP10184815A patent/EP2270843A3/en not_active Withdrawn
- 2002-08-16 EP EP04078373A patent/EP1536464A3/en not_active Ceased
- 2002-10-22 US US10/278,551 patent/US6750105B2/en not_active Expired - Lifetime
- 2002-10-22 US US10/278,432 patent/US6667213B2/en not_active Expired - Lifetime
-
2003
- 2003-11-25 US US10/722,792 patent/US6838346B2/en not_active Expired - Fee Related
-
2004
- 2004-06-17 JP JP2004179789A patent/JP4744101B2/ja not_active Expired - Fee Related
- 2004-12-23 US US11/021,933 patent/US7253042B2/en not_active Expired - Fee Related
-
2007
- 2007-05-29 US US11/807,531 patent/US7745291B2/en not_active Expired - Fee Related
-
2009
- 2009-04-18 US US12/386,392 patent/US7998817B2/en not_active Expired - Fee Related
-
2011
- 2011-03-25 JP JP2011067774A patent/JP5419913B2/ja not_active Expired - Fee Related
- 2011-08-12 US US13/136,843 patent/US8940605B2/en not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004312037A (ja) * | 2001-09-07 | 2004-11-04 | Power Integrations Inc | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 |
US8611108B2 (en) | 2003-05-27 | 2013-12-17 | Power Integrations, Inc. | Electronic circuit control element with tap element |
JP2010063358A (ja) * | 2003-05-27 | 2010-03-18 | Power Integrations Inc | 高電圧トランジスタおよび電源制御エレメント |
US7999310B2 (en) | 2004-04-20 | 2011-08-16 | International Rectifier Corporation | ACCUFET with Schottky source contact |
JP2008504697A (ja) * | 2004-06-25 | 2008-02-14 | インターナショナル レクティファイアー コーポレイション | ソースフィールド電極を有するmosゲートが設けられているパワー半導体デバイス |
JP2006060224A (ja) * | 2004-08-18 | 2006-03-02 | Agere Systems Inc | 強化された遮蔽構造を備えた金属酸化膜半導体デバイス |
JP2006216863A (ja) * | 2005-02-04 | 2006-08-17 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2007235084A (ja) * | 2006-01-31 | 2007-09-13 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2008091924A (ja) * | 2006-10-03 | 2008-04-17 | Power Integrations Inc | 高電圧fet用ゲートエッチング方法 |
JP2012060189A (ja) * | 2006-10-03 | 2012-03-22 | Power Integrations Inc | 高電圧fet用ゲートエッチング方法 |
JP2008166409A (ja) * | 2006-12-27 | 2008-07-17 | Renesas Technology Corp | パワーmisfet、半導体装置およびdc/dcコンバータ |
JP4601603B2 (ja) * | 2006-12-27 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | パワーmisfet、半導体装置およびdc/dcコンバータ |
DE102007053104A1 (de) | 2007-01-31 | 2008-08-07 | Fuji Electric Holdings Co., Ltd. | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
JP2008187147A (ja) * | 2007-01-31 | 2008-08-14 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
US7898024B2 (en) | 2007-01-31 | 2011-03-01 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2012124518A (ja) * | 2012-02-15 | 2012-06-28 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2013055349A (ja) * | 2012-11-12 | 2013-03-21 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2270843A2 (en) | 2011-01-05 |
EP2264746A2 (en) | 2010-12-22 |
US7745291B2 (en) | 2010-06-29 |
US20120015491A1 (en) | 2012-01-19 |
US20030049930A1 (en) | 2003-03-13 |
US7253042B2 (en) | 2007-08-07 |
EP1291907A2 (en) | 2003-03-12 |
US20070293002A1 (en) | 2007-12-20 |
US20030060001A1 (en) | 2003-03-27 |
EP1536464A3 (en) | 2008-08-06 |
US20050104121A1 (en) | 2005-05-19 |
EP2264746A3 (en) | 2011-01-26 |
EP1291907A3 (en) | 2004-02-04 |
EP2264747A2 (en) | 2010-12-22 |
US8940605B2 (en) | 2015-01-27 |
US6667213B2 (en) | 2003-12-23 |
US20030057524A1 (en) | 2003-03-27 |
JP2004312037A (ja) | 2004-11-04 |
EP1536464A2 (en) | 2005-06-01 |
US6750105B2 (en) | 2004-06-15 |
JP4744101B2 (ja) | 2011-08-10 |
JP2011159987A (ja) | 2011-08-18 |
JP5419913B2 (ja) | 2014-02-19 |
US20090233407A1 (en) | 2009-09-17 |
US6635544B2 (en) | 2003-10-21 |
US6838346B2 (en) | 2005-01-04 |
US7998817B2 (en) | 2011-08-16 |
JP4284428B2 (ja) | 2009-06-24 |
EP2264747A3 (en) | 2011-02-02 |
US20040082122A1 (en) | 2004-04-29 |
EP2270843A3 (en) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5419913B2 (ja) | 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法 | |
JP5354808B2 (ja) | 基板上に高電圧トランジスタを作製する方法 | |
JP4436598B2 (ja) | 多層拡張ドレイン構造を有する高電圧縦型トランジスタ | |
US7459366B2 (en) | High-voltage vertical transistor with a multi-gradient drain doping profile | |
US8552496B2 (en) | High-voltage vertical transistor with edge termination structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080205 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080623 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080924 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |