DE19905421B4 - Leistungshalbleiterbauelement mit reduzierter Millerkapazität - Google Patents

Leistungshalbleiterbauelement mit reduzierter Millerkapazität Download PDF

Info

Publication number
DE19905421B4
DE19905421B4 DE19905421A DE19905421A DE19905421B4 DE 19905421 B4 DE19905421 B4 DE 19905421B4 DE 19905421 A DE19905421 A DE 19905421A DE 19905421 A DE19905421 A DE 19905421A DE 19905421 B4 DE19905421 B4 DE 19905421B4
Authority
DE
Germany
Prior art keywords
gate
layer
substrate region
emitter
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19905421A
Other languages
English (en)
Other versions
DE19905421A1 (de
Inventor
Paul Dr. Mourick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE19905421A priority Critical patent/DE19905421B4/de
Publication of DE19905421A1 publication Critical patent/DE19905421A1/de
Application granted granted Critical
Publication of DE19905421B4 publication Critical patent/DE19905421B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Leistungshalbleiterbauelement in Form von IGBT oder MOSFET mit einem Substratgebiet des ersten Leitungstyps (1), mit einer vertikalen MOS- Struktur in jeder Arbeitszelle, mit darin streifen-, insel- oder gitterförmig angeordneten Gatestrukturen (2), die allseitig zum Silizium hin mit einem Gateisolator (3) versehen und mit einer Emittermetallisierungsschicht (6) abgedeckt sind, wobei die Gatestrukturen (2) kapazitiv von dem Substratgebiet des ersten Leitungstyps (1) beabstandet sind
indem der Gateisolator (3) als ein Wannengebieten (11) ausgebildet ist, das in das Substratgebiet (1) mit größerer Tiefe als die umgebende p-Schicht (5) der Randbereiche hinein ausgedehnt ist
oder indem in der Verstärkung der Gateoxidschicht (3) eine leitende Schicht (7) eingebettet ist, die durch einen ohmschen Kontakt mit der Emitterkontaktschicht (6) verbunden ist.

Description

  • Die Erfindung beschreibt ein Leistungshalbleiterbauelement als schnellen Leistungsschalter mit reduzierter Millerkapazität.
  • Bei Einsatz von Transistorschaltern aus jüngerer Entwicklung mit hohen Schaltgeschwindigkeiten und hoher Spannungsbelastbarkeit können Streuinduktivitäten und interne Kapazitäten zu Störungen während der Schaltvorgänge führen, was unter Umständen zum Ausfallen der Schaltungsanordnung führen kann, wenn nicht Abstriche in der Leistungsanforderung gemacht werden oder wenn nicht in genügender Weise parasitäre Streugrößen beachtet bzw. reduziert werden.
  • Zumindest wird die Höchstleistung von Schaltungsanordnungen gemindert, wenn nicht alle Faktoren zur Reduzierung der bei ihrem Betrieb auftretenden Streuparameter konstruktiv so berücksichtigt worden sind, daß ein Minimum der parasitären Induktivitäten und Kapazitäten angestrebt worden ist.
  • Die funktionelle Aufgabe interner Verschaltungen liegt sowohl in der Verbesserung der elektrischen Parameter der Leistungsschalter als auch in der Ansteuerung und Überwachung bei Einsatz in Schaltungsanordnungen. Die Leistungsfähigkeit und Schaltgeschwindigkeiten lassen sich durch gezielte Konstruktionen erhöhen. Dabei ist eine immer weitergehende in die Schaltung eingebaute Überwachung der Betriebsparameter erforderlich. Bei Beachtung aller Streuparameter und einer entsprechenden konstruktiven Veränderung der Halbleiterschalter zur Minimierung der nicht gewollten parasitären Effekte kann die Leistungsfähigkeit der Halbleiterschalter erhöht und die erforderliche Treiberleistung reduziert werden.
  • Mit der Zunahme der Schaltgeschwindigkeiten moderner neuartiger Leistungsschalter (IGBT und MOSFET) werden immer größere Werte der zeitlichen Spannungsänderung du/dt im Schaltprozeß von Halbbrücken erreicht. Das bewirkt gleichzeitig eine Vergrößerung der Störungen durch Spannungsspitzen am Gate durch die Millerkapazität, die in der Schaltphase sogar die Thresholdspannung übersteigen kann, was kurzzeitig Querströme in Leistungsschaltern von Halbbrücken und damit eine Vergrößerung der Verlustleistung bewirkt, was wiederum bis hin zur Zerstörung der Schaltungsanordnung führen kann.
  • Zur Vermeidung von Gatespannungsspitzen oberhalb der Thresholdspannung wird aus vorgenanntem Grund in Schaltungsanordnungen mit IGBT- Leistungsschaltern eine negative Vorspannung am Gate beaufschlagt. Eine solche Vorsorge kann bei MOSFET- Schaltern im Prinzip zwar auch realisiert werden, besitzt aber den Nachteil, daß die integrierten Rückarbeitsdioden snappig werden. In der Praxis ist bei sehr schnellen Schaltvorgängen somit mit Querströmen zu rechnen, wenn keine negative Gatespannung verwendet wird.
  • 1 stellt in Diagrammform den möglichen Querstrom dar. Am Beispiel eines IGBT in einer Halbbrückenschaltung wird diese Problematik erläutert. Der Einfluß eines hohen Wertes von du/dt am Wechselstromausgang bewirkt wegen der Millerkapazität ein Anheben der Gatespannung, was einen kurzzeitigen Stromfluß auslöst.
  • Übersteigt die Gatespannung die Einschaltschwelle Vge(th) des Leistungsschalters, dann beginnt der Leistungsschalter einen Strom zu führen. Dieser Strom wird in Halbbrücken Querstrom genannt und kann zu außerordentlich großen Zusatzverlusten in den Leistungsschaltern führen. Durch eine ausreichend negative Gatevorspannung kann verhindert werden, daß die Gatespannung bis zu der Schwelle Vge(th) angehoben wird. In vielen Fällen ist aber eine negative Gatespannung auch aus Kostengründen unerwünscht.
  • Bei MOSFET- Schaltern wird die vorhandene parasitäre Rückarbeitsdiode bei negativer Gatespannung snappig. Zusätzlich sind insbesondere bei MOSFET kleinere Werte für Vge(th) gegeben. Hierdurch wird die Problematik der du/dt-Empfindlichkeit der Gates noch erhöht. Einen guten Ansatz, die Millerkapazität zu verringern, findet sich bei den in jüngerer Zeit entwickelten Trench- Technologien.
  • Am Wechselstromausgang einer Halbbrücke treten beim Schalten schneller Leistungsschalter sehr hohe du/dt-Werte auf. Diese hohen du/dt-Werte stören die Gates auf Grund der Millerkapazitäten. Die Höhe dieser du/dt-Störung auf das Gate hängt weiterhin von der zwischen Gate und Emitter positionierten parasitären Kapazität Cge und von dem Ausschaltwiderstand Roff ab. Roff ist dabei der Widerstand, der beim Abschaltvorgang das Gate entlädt. Roff bestimmt die Abschaltgeschwindigkeit. Der Wert von Roff kann nicht beliebig klein gewählt werden, weil sonst inbesondere bei Kurzschlußabschaltungen zu große Überspannungen am IGBT entstehen können, die zur Zerstörung der Leistungsschalter führen.
  • 2 zeigt einen Ausschnitt aus dem Ersatzschaltbild eines IGBTs zur Erläuterung der Millerkapazität. Als Einzelbaustein einer Schaltungsanordnung ist die Millerkapazität nicht existent, sie besteht aus mehreren kapazitiven Komponenten, die hier zusammengefaßt wurden. Die Millerkapazität, wie auch der modulierte Basiswiderstand Rb der Mittelzone (n-Gebiet) und die parasitäre Kapazität Cge zwischen Gate und Emitter sind konstruktionsbedingte „Elemente" und als solche in der Berechnung und Dimensionierung einer jeden Schaltungsanordnung zu berücksichtigen.
  • Die Rückwirkung der Ladungsträger des unter dem Gate befindlichen n- Gebietes auf die Gatefläche in Form eines Teiles der Millerkapazität wird neben anderen Faktoren durch die Isolationschichtdicke unter dem Gatekontakt bestimmt. Diese Rückwirkung wird größer, wenn das Gateoxid in diesem Bereich sehr dünn ist.
  • Der Stand der Technik wird durch die Druckschriften WO 91/11826 A1, US 4,952,992 ; US 5,510,281 ; DE 198 21 640 A1 und US 5,583,060 repräsentiert. In diesen Druckschriften sind verschieden Ausgestaltungen der hier beschrieben Halbleiterstrukturen offenbart. Aus den vier erstgenannten Druckschriften sind Ausgestaltungen der 4a und 4b (siehe unten) bekannt. Aus der US 5,583,060 sind Ausgestaltungen gemäß der 4c (siehe unten) gekannt.
    •
  • Die vorliegende Erfindung hat sich die Aufgabe gestellt, die Millerkapazität dadurch zu minimieren, daß insbesondere die Ladungsträger im n- Gebiet zwischen den beiden n- Kanälen nicht mehr in dem nach dem Stand der Technik bekannten Maße auf das Gate rückwirken können, um damit deren negative Wirkung bei schnellen Leistungsschaltern zu eliminieren.
  • Die Aufgabe wird durch den gegenstand des Anspruches 1 gelöst.
  • Ausgehend von der Kenntnis, daß die Millerkapazität eine in der Konstruktion des schnellen Leistungshalbleiterbauelementes liegende parasitäre Gegebenheit darstellt, ist es nur möglich, die Konstruktion so zu verändern, daß diese, die schnellen Leistungsschalter störende Größe, beseitigt oder aber mindestens in deren Wert deutlich verringert und damit in ihrer parasitären Wirkung minimiert wird.
    •
  • Grundlage der Darstellung der Erfindung sind die nachfolgenden Figuren:
  • 1 stellt in Diagrammform den möglichen Querstrom dar.
  • 2 zeigt einen Ausschnitt aus dem Ersatzschaltbild eines IGBTs.
  • 3 zeigt Gategestaltungen einer Bauelementezelle nach dem Stand der Technik.
  • 4 skizziert mögliche Varianten der Reduzierung der Millerkapazität.
  • 5 skizziert einen erfinderischen Lösungvorschlag zur Reduzierung der Millerkapazität.
  • 3 zeigt Gategestaltungen einer Bauelementezelle nach dem Stand der Technik. In einer Skizze ist eine IGBT- Zelle im Gatebereich im Querschnitt des Halbleiteroberflächenbereiches dargestellt. Die konventionelle Aufbauweise nach 3a beinhaltet ein dünnes Gateoxid (3) zwischen dem n- Gebiet (1) und der Gatefläche (2). In den Randbereichen ist die p-Schicht (5) unter dem Gatekanal (4) und die p+-Schicht (9), wie auch die Ausbildung des Emitters in diesem Bereich mit dem n+-Gebiet (10) und der Emitterkontaktschicht (6) dargestellt. Das Feldoxid (8) oberhalb der Gatefläche (2) ist skizziert.
  • In 3b ist das Gateoxid (3) unter der Gatekontaktfläche (2), die in Opposition zu dem n-Gebiet (1) liegt, wesentlich verstärkt. Eine solche Ausführungsform bewirkt eine wesentlich kleinere Millerkapazität gegenüber solchen Zellen, wie eine davon in 3a dargestellt ist.
  • Diese Technologie ist aus dem Stand der Technik bekannt. Das ergibt bereits bei einer solchen partiellen Schichtdickenerweiterung des Gateoxids (3) eine deutliche Senkungen der Gateüberspannung, die durch den du/dt-Einfluß bedingt ist. In einigen Einsatzgebieten mag diese Lösung mit einem partiell dickeren Gateoxid zwischen den beiden n-Kanälen (4) daher ausreichend sein.
  • Zwei unterschiedliche Einflußbereiche der Millerkapazität sollen hier noch erwähnt werden:
    • 1. Der bereits genannte Effekt bei hohen du/dt-Werten: Bei sehr hohen du/dt-Werten und insbesondere bei einem großen Spannungshub (hohe Zwischenkreisspannung) kann das abgeschaltete Leistungsbauelement durch Anheben der Gatespannung über Vge(th) parasitär einschalten.
    • 2. Im eingeschalteten Zustand des Leistungsbauelementes ergibt sich eine Ansammlung von Ladungsträgern direkt unter dem Gate im n-Gebiet. Bei einem Kurzschluß mit anschließendem Anstieg der Spannung Vce über dem Leistungsschalter wird auch die Gatespannung angehoben, Die Spannungsänderung du/dt ist hier zwar nicht so groß, aber in diesem Fall ist die Millerkapazität sehr groß. Die Folge ist, daß durch die angehobene Gatespannung ein weit höherer Kurzschlußstrom durch das Bauelement fließen wird, als das im „stationären" Kurzschlußfall mit angelegter Nenngatespannung der Fall ist.
  • Beide vorgenannten negativ wirkenden Effekte der Millerkapazität lassen sich mit der erfinderischen Lösung der Gestaltung dieses Bauelementebereiches stark reduzieren und damit negative Auswirkungen auf die Schaltungsanordnung eliminieren.
  • 4 skizziert mögliche Varianten zur Reduzierung des Millerkapazität. 4a zeigt eine bekannte Reduzierung der Gatefläche (2) in dem Bereich über dem n- Gebiet (1). Die geringere Gatefläche (2) stellt hier nur noch eine Umrandung der Arbeitszelle dar und ist somit eine wesentliche Verkleinerung der möglichen kapazitiv aufladbaren Elektrode. Technologisch ist eine solche Variante leicht mit einer geänderten Strukturierungsmaske für das Gate zu lösen.
  • 4b zeigt eine ebenfalls bekannte weitere Möglichkeit, die Millerkapazität zu senken. Hier wird zusätzlich zu der Maßnahme nach 4a durch Veränderung einer Oxidmaske technologisch über das n-Gebiet (1) jeder Zelle ein von dem n-Gebiet nur durch ein dünnes Oxid (3) isoliertes Metall, die Emittermetallisierung (6), aufgebracht. Damit entfällt der kapazitive Einfluß auf das Gate. Die kapazitiven Ströme der Raumladungszone fließen direkt in den Emitter ab.
  • Die 4c und 4d zeigen schließlich Varianten des Reduzierens von Millerkapazitäten in Trench- Strukturen. Die Ausbildung solcher Gatekonstruktionen in MOSFET oder IGBT sorgen für minimierte Millerkapazitäten in solcherart Halbleiterbauelementen. Hierbei repräsentiert 4c eine aus dem Stand Technik bekannte Ausführungsform.
  • In 4d wurde die Trenchstruktur, spezielle deren Oxid (3) in der Tiefe (11) vergrößert. Relativ zu 4c ist die Gatestruktur gleich geblieben. Durch diese Konstruktion entsteht ein größerer Abstand der Gatefläche (2) zu dem n- Gebiet (1) und damit wird der Einfluß der Ladungsträger aus dem n- Gebiet auf das Gate verringert, was eine Verkleinerung der Millerkapazität zur Folge hat.
  • 5 stellt eine interessante Variante der Senkung der Millerkapazität dar. In den Zellen wird über dem n-Gebiet (1) oberhalb des Gateoxids (3) eine zusätzliche leitende Schicht (7), beispielhaft aus Polysilizium aufgebaut, die mit der Emittermetallisierung (6) über einen ohmschen Kontakt verbunden wird. Somit können sich keine kapazitiven Ströme im Gate (2) ausbilden, denn diese werden, analog wie zu 4b ausgeführt, direkt zum Emitter abgeleitet. Die Anbindung dieser beispielhaften zusätzlichen Polysiliziumschicht (7) kann durch zusätzliche partielle Kontaktflächen durch das Gate hindurchgeführt werden.
  • Erwähnt werden soll hier jedoch auch, daß bei den erfinderischen Strukturen eine Vergrößerung der Gate-Emitter-Kapazitäten (Cge) auftreten kann. Zur Nutzung der Vorteile minimierter Millerkapazitäten sind aber solche höheren Werte kein Nachteil, da die gesamte Gateladung, die zum Schalten erforderlich ist, durch die erfinderischen Maßnahmen reduziert wird.
  • Die erfinderische Lösung ist insbesondere für Schaltungsanordnungen auf der Basis moderner Leistungshalbleiterbauelemente mit hoher Spannungsfestigkeit und schnellem Schaltvermögen zur Sicherung stabiler Betriebsweisen erforderlich. Die erfinderischen Lösungen zur Minimierung der Millerkapazität stellen in gleicher Weise eine sehr sinnvolle Ergänzung und Bereicherung der erforderlichen Bauelementevielfalt dar, um für die große Einsatzvielfalt von Schalttransistoren über entsprechend speziell optimierte Halbleiterbauelemente zu verfügen.

Claims (1)

  1. Leistungshalbleiterbauelement in Form von IGBT oder MOSFET mit einem Substratgebiet des ersten Leitungstyps (1), mit einer vertikalen MOS- Struktur in jeder Arbeitszelle, mit darin streifen-, insel- oder gitterförmig angeordneten Gatestrukturen (2), die allseitig zum Silizium hin mit einem Gateisolator (3) versehen und mit einer Emittermetallisierungsschicht (6) abgedeckt sind, wobei die Gatestrukturen (2) kapazitiv von dem Substratgebiet des ersten Leitungstyps (1) beabstandet sind indem der Gateisolator (3) als ein Wannengebieten (11) ausgebildet ist, das in das Substratgebiet (1) mit größerer Tiefe als die umgebende p-Schicht (5) der Randbereiche hinein ausgedehnt ist oder indem in der Verstärkung der Gateoxidschicht (3) eine leitende Schicht (7) eingebettet ist, die durch einen ohmschen Kontakt mit der Emitterkontaktschicht (6) verbunden ist.
DE19905421A 1999-02-10 1999-02-10 Leistungshalbleiterbauelement mit reduzierter Millerkapazität Expired - Fee Related DE19905421B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19905421A DE19905421B4 (de) 1999-02-10 1999-02-10 Leistungshalbleiterbauelement mit reduzierter Millerkapazität

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19905421A DE19905421B4 (de) 1999-02-10 1999-02-10 Leistungshalbleiterbauelement mit reduzierter Millerkapazität

Publications (2)

Publication Number Publication Date
DE19905421A1 DE19905421A1 (de) 2000-08-24
DE19905421B4 true DE19905421B4 (de) 2005-07-28

Family

ID=7896992

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19905421A Expired - Fee Related DE19905421B4 (de) 1999-02-10 1999-02-10 Leistungshalbleiterbauelement mit reduzierter Millerkapazität

Country Status (1)

Country Link
DE (1) DE19905421B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552496B2 (en) 2001-09-07 2013-10-08 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US8940605B2 (en) 2001-09-07 2015-01-27 Power Integrations, Inc. Method of fabricating a high-voltage transistor with an extended drain structure

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
DE10203164B4 (de) * 2002-01-28 2005-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP4188637B2 (ja) * 2002-08-05 2008-11-26 独立行政法人産業技術総合研究所 半導体装置
CN100508211C (zh) * 2003-01-21 2009-07-01 西北大学 快速开关功率绝缘栅半导体器件
DE102006049043B4 (de) * 2006-10-18 2011-03-17 Infineon Technologies Austria Ag Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
CN103855197B (zh) * 2012-11-29 2016-12-21 中国科学院微电子研究所 一种igbt器件及其形成方法
EP3089216B1 (de) * 2013-12-23 2020-09-23 Zhongshan Hkg Technologies Limited Feldeffekttransistor mit split-gate-leistungshalbleiter
US9263552B2 (en) 2014-06-05 2016-02-16 Infineon Technologies Ag MOS-transistor with separated electrodes arranged in a trench
CN104393029A (zh) * 2014-11-03 2015-03-04 吉林华微电子股份有限公司 低输入电容功率半导体场效应晶体管及其自对准制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952992A (en) * 1987-08-18 1990-08-28 Siliconix Incorporated Method and apparatus for improving the on-voltage characteristics of a semiconductor device
WO1991011826A1 (en) * 1990-02-01 1991-08-08 Quigg Fred L Mosfet structure having reduced gate capacitance and method of forming same
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
US5583060A (en) * 1994-11-04 1996-12-10 Siemens Aktiengesellschaft Method for manufacturing field effect controlled semiconductor components
DE19821640A1 (de) * 1997-12-22 1999-06-24 Samsung Electronics Co Ltd Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952992A (en) * 1987-08-18 1990-08-28 Siliconix Incorporated Method and apparatus for improving the on-voltage characteristics of a semiconductor device
WO1991011826A1 (en) * 1990-02-01 1991-08-08 Quigg Fred L Mosfet structure having reduced gate capacitance and method of forming same
US5583060A (en) * 1994-11-04 1996-12-10 Siemens Aktiengesellschaft Method for manufacturing field effect controlled semiconductor components
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
DE19821640A1 (de) * 1997-12-22 1999-06-24 Samsung Electronics Co Ltd Leistungshalbleiterbauelement und Verfahren zu seiner Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552496B2 (en) 2001-09-07 2013-10-08 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US8940605B2 (en) 2001-09-07 2015-01-27 Power Integrations, Inc. Method of fabricating a high-voltage transistor with an extended drain structure

Also Published As

Publication number Publication date
DE19905421A1 (de) 2000-08-24

Similar Documents

Publication Publication Date Title
EP1320133B1 (de) IGBT mit Trench-Gate-Struktur
EP0833392B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE102010064468B3 (de) Leistungshalbleitervorrichtung mit einer in einem Graben eingebetteten Gateelektrode
DE10160118B4 (de) Halbleiterelement
DE3821459C2 (de) Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor
EP0868750B1 (de) Halbleiteranordnungen zur strombegrenzung
DE69323665T2 (de) Halbleiterbauelement vom MIS-Typ
DE10250575B4 (de) IGBT mit monolithisch integrierter antiparalleler Diode
DE19905421B4 (de) Leistungshalbleiterbauelement mit reduzierter Millerkapazität
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
WO1992012541A1 (de) Integrierte leistungsschalterstruktur
EP0987766A1 (de) Randstruktur für einen Feldeffekttransistor mit einer Vielzahl von Zellen
DE102004022455A1 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE69028161T2 (de) Halbleiteranordnung mit isoliertem Gate
DE19833214C1 (de) J-FET-Halbleiteranordnung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE4310606C2 (de) GTO-Thyristoren
DE69507177T2 (de) Halbleiterbauelement mit mindestens einem IGBT und einer Diode
EP0239866B1 (de) Abschaltbares Halbleiterbauelement sowie Verwendung desselben
EP1245050B1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
WO1994006158A1 (de) Feldeffektgesteurtes halbleiterbauelement
EP0487869B1 (de) Abschaltbares Leistungshalbleiter-Bauelement
EP0742957B1 (de) Mos-gesteuerter thyristor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130903