JP2000260778A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000260778A
JP2000260778A JP6458299A JP6458299A JP2000260778A JP 2000260778 A JP2000260778 A JP 2000260778A JP 6458299 A JP6458299 A JP 6458299A JP 6458299 A JP6458299 A JP 6458299A JP 2000260778 A JP2000260778 A JP 2000260778A
Authority
JP
Japan
Prior art keywords
region
conductivity type
forming
predetermined depth
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6458299A
Other languages
English (en)
Inventor
Shinichi Umekawa
真一 梅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6458299A priority Critical patent/JP2000260778A/ja
Publication of JP2000260778A publication Critical patent/JP2000260778A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】パワーダイオード、ＩＧＢＴ、縦型ＭＯＳＦＥ
Ｔなどのスイッチング動作時のノイズ低減を図るととも
にオン電圧の悪化を防止する。 【解決手段】Ｎ型の第１の領域１０からなる半導体基板
の第１の主面より所定の深さに半導体基板より高濃度を
有するＮ型の第２の領域１１を拡散により形成する工程
と、半導体基板の第１の主面とは反対側の第２の主面か
ら第１の領域内に所定の深さにＰ型の第３の領域１２を
イオン注入により形成する工程と、第３の領域上に第１
の電極１４を形成する工程と、第２の領域を所定の厚さ
に削る工程と、第２の領域内に所定の深さに第２の領域
より高濃度を有するＮ型の第４の領域１５を形成する工
程と、第４の領域上に第２の電極１６を形成する工程と
を具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特にパワー半導体装置の基板構造
およびその形成方法に関するもので、例えばパワーダイ
オード、ＩＧＢＴ（絶縁ゲート型バイポートランジス
タ）、縦型ＭＯＳＦＥＴ（絶縁ゲート型電界効果トラン
ジスタ）などに使用されるものである。
【０００２】
【従来の技術】従来、ダイオードのスイッチング動作時
のノイズ低減策としては、ウェーハをＮ- ／Ｎ+ 構造と
してＮ- ／Ｎ+ 間の不純物濃度プロファイルに緩やかな
傾斜を持たせることが有効であるが、オン電圧の悪化を
招く。このことについて、以下に詳述する。
【０００３】図５は、従来のパワーダイオードの製造工
程を示している。
【０００４】予めＮ- 基板（Ｎ- 層）５０内にＮ+ 層５
１が拡散により形成されたＮ- ／Ｎ+ 構造のウェーハを
用い、Ｎ- 層５０の表層部に選択的にイオンの注入を行
ってＰ型のアノード領域５２を形成する。
【０００５】次に、アノード領域５２を含むＮ- 層５０
表面上の全面に絶縁膜５３を形成し、この絶縁膜５３に
アノード領域用のコンタクトホールを開口し、アノード
電極５４を形成する。さらに、基板裏面（Ｎ+ 層５１表
面）上にカソード電極５５を形成する。
【０００６】図６は、図５に示したように形成されたダ
イオードの基板内の縦方向の不純物濃度プロファイルを
示して入る。
【０００７】このダイオードは、スイッチング動作時の
ノイズ低減策として、Ｎ- 層５０とＮ+ 層５１との間の
不純物濃度プロファイルが緩やかにされている。つま
り、図５に示したＮ- ／Ｎ+ 構造のウェーハとして、Ｎ
- ／Ｎ+ のプロファイルが緩やかなウェーハが採用され
ている。
【０００８】このようにＮ- ／Ｎ+ の不純物濃度プロフ
ァイルが緩やかであると、ダイオードのスイッチング動
作時に空乏層がＮ- ／Ｎ+ 界面に到達した後でもＮ+ 層
５１側に徐々に伸びていくことにより、ノイズ低減が可
能になる。
【０００９】しかし、上記したような従来のダイオード
の構造は、耐圧が６００Ｖ、１２００Ｖクラスの素子で
は、Ｎ+ 層５１が深く形成され、Ｎ- ／Ｎ+ の不純物濃
度プロファイルが非常に緩やかになるので、Ｎ+ 層５１
からＮ- 層５０への電子の注入量が抑制され、ダイオー
ドのオン電圧の悪化を招いてしまう。
【００１０】この対策として、Ｎ- ／Ｎ+ 構造のウェー
ハのＮ+ 層５１を浅くするために、薄いＮ- 基板内にＮ
+ 層を形成したウェーハを用いる場合には、ウェーハが
薄いので、アノード領域５２を形成する工程が難しくな
る。
【００１１】また、ダイオードのスイッチング動作時の
ノイズを低減するために、エピタキシャル成長によりＮ
- ／Ｎ+ ／Ｎ++構造を形成したウェーハを採用する場合
があるが、ウェーハコストが非常に高くなり、ダイオー
ドの製造コストが高くなる。
【００１２】
【発明が解決しようとする課題】上記したように従来の
ダイオードは、スイッチング動作時のノイズ低減策とし
て、カソード領域のＮ- 層とＮ+ 層との間の不純物濃度
プロファイルが緩やかなＮ- ／Ｎ+ 構造のウェーハが採
用されているが、高耐圧素子では不純物濃度プロファイ
ルが非常に緩やかになり、Ｎ+ 層からＮ- 層への電子の
注入量が抑制され、ダイオードのオン電圧の悪化を招い
てしまうという問題があった。
【００１３】また、Ｎ- ／Ｎ+ 構造のウェーハのＮ+ 層
を浅くするために、薄いＮ- 基板内にＮ+ 層を形成した
ウェーハを用いる場合には、ウェーハが薄いので、アノ
ード領域を形成する工程が難しくなるという問題があっ
た。
【００１４】本発明は上記の問題点を解決すべくなされ
たもので、パワーダイオード、ＩＧＢＴ、縦型ＭＯＳＦ
ＥＴなどのスイッチング動作時のノイズ低減を図るとと
もにオン電圧の悪化を防止し得る半導体装置およびその
製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明の第１の半導体装
置は、第１導電型の半導体基板からなる第１の領域と、
半導体基板の第１の主面より所定の深さに形成されて所
定の厚さに削られてなり、前記第１の領域より高濃度を
有する第１導電型の第２の領域と、前記半導体基板の前
記第１の主面とは反対側の第２の主面から前記第１の領
域内に所定の深さに形成された第２導電型の第３の領域
と、前記第３の領域内にコンタクトするように形成され
た第１の電極と、前記第２の領域内に所定の深さに形成
され、前記第２の領域より高濃度を有する第１導電型の
第４の領域と、前記第４の領域上に形成された第２の電
極とを具備することを特徴とする。
【００１６】本発明の第１の半導体装置の製造方法は、
第１導電型の第１の領域からなる半導体基板の第１の主
面より所定の深さに前記半導体基板より高濃度を有する
第１導電型の第２の領域を拡散により形成する工程と、
前記半導体基板の前記第１の主面とは反対側の第２の主
面から前記第１の領域内に所定の深さに第２導電型の第
３の領域を形成する工程と、前記第３の領域上に第１の
電極を形成する工程と、前記第２の領域を所定の厚さに
削る工程と、前記第２の領域内に所定の深さに前記第２
の領域より高濃度を有する第１導電型の第４の領域を形
成する工程と、前記第４の領域上に第２の電極を形成す
る工程とを具備することを特徴とする。
【００１７】本発明の第２の半導体装置は、第１導電型
の半導体基板からなる第１の領域と、半導体基板の第１
の主面より所定の深さに形成されて所定の厚さに削られ
てなり、前記第１の領域より高濃度を有する第１導電型
の第２の領域と、前記半導体基板の前記第１の主面とは
反対側の第２の主面から前記第１の領域内に所定の深さ
に形成された第２導電型の第３の領域と、前記第３の領
域内に所定の深さに形成された第１導電型の第４の領域
と、前記第３の領域内の少なくとも一部上および前記第
１の領域上に形成されたゲート絶縁膜と、前記ゲート絶
縁膜上に形成された制御電極と、前記第４の領域内の少
なくとも一部および前記第３の領域にコンタクトするよ
うに形成された第１の電極と、前記第２の領域内に所定
の深さに形成された第２導電型の第５の領域と、前記第
５の領域上に形成された第２の電極とを具備することを
特徴とする。
【００１８】本発明の第２の半導体装置の製造方法は、
第１導電型の第１の領域からなる半導体基板の第１の主
面より所定の深さに前記半導体基板より高濃度を有する
第１導電型の第２の領域を拡散により形成する工程と、
前記半導体基板の前記第１の主面とは反対側の第２の主
面から前記第１の領域内に所定の深さに第２導電型の第
３の領域を形成する工程と、前記第３の領域内の少なく
とも一部上および前記第１の領域上にゲート絶縁膜を形
成する工程と、前記第３の領域内に所定の深さに第１導
電型の第４の領域を形成する工程と、前記第３の領域内
の少なくとも一部および前記第３の領域にコンタクトす
るように第１の電極を形成する工程と、前記第２の領域
を所定の厚さに削る工程と、前記第２の領域内に所定の
深さに前記第２導電型の第５の領域を形成する工程と、
前記第５の領域上に第２の電極を形成する工程とを具備
することを特徴とする。
【００１９】本発明の第３の半導体装置は、第１導電型
の半導体基板からなる第１の領域と、半導体基板の第１
の主面より所定の深さに形成されて所定の厚さに削られ
てなり、前記第１の領域より高濃度を有する第１導電型
の第２の領域と、前記半導体基板の前記第１の主面とは
反対側の第２の主面から前記第１の領域内に所定の深さ
に形成された第２導電型の第３の領域と、前記第３の領
域内に所定の深さに形成された第１導電型の第４の領域
と、前記第３の領域内の少なくとも一部上および前記第
１の領域上に形成されたゲート絶縁膜と、前記ゲート絶
縁膜上に形成された制御電極と、前記第４の領域内の少
なくとも一部および前記第３の領域にコンタクトするよ
うに形成された第１の電極と、前記第２の領域内に所定
の深さに形成され、前記第２の領域より高濃度を有する
第１導電型の第５の領域と、前記第５の領域上に形成さ
れた第２の電極とを具備することを特徴とする。
【００２０】本発明の第３の半導体装置の製造方法は、
第１導電型の第１の領域からなる半導体基板の第１の主
面より所定の深さに前記半導体基板より高濃度を有する
第１導電型の第２の領域を拡散により形成する工程と、
前記半導体基板の前記第１の主面とは反対側の第２の主
面から前記第１の領域内に所定の深さに第２導電型の第
３の領域を形成する工程と、前記第３の領域内の少なく
とも一部上および前記第１の領域上にゲート絶縁膜を形
成する工程と、前記第３の領域内に所定の深さに第１導
電型の第４の領域を形成する工程と、前記第３の領域内
の少なくとも一部および前記第３の領域の少なくとも一
部にコンタクトするように第１の電極を形成する工程
と、前記第２の領域を所定の厚さに削る工程と、前記第
２の領域内に所定の深さに前記第２の領域より高濃度を
有する第１導電型の第５の領域を形成する工程と、前記
第５の領域上に第２の電極を形成する工程とを具備する
ことを特徴とする。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００２２】＜第１の実施の形態＞図１は、本発明の半
導体装置の第１の実施の形態に係るパワーダイオードの
製造工程を示している。
【００２３】予めＮ- 基板（Ｎ- 層）１０内にＮ+ 層１
１が拡散により形成されたＮ- ／Ｎ+ 構造のウェーハを
用意する。次に、Ｎ- 層１０の表層部に選択的にイオン
注入を行ってＰ型のアノード領域１２を形成する。
【００２４】次に、アノード領域１２を含むＮ- 層１０
表面上の全面に絶縁膜１３を形成し、この絶縁膜１３に
アノード領域用のコンタクトホールを開口し、アノード
電極１４を形成する。
【００２５】次に、パワーダイオードの必要な耐圧が得
られる最低の厚さまでＮ+ 層１１を研磨する。次に、基
板裏面（Ｎ+ 層１１表面）からＮ+ 層１１内に高濃度の
リン、砒素等のＮ型不純物をイオン注入した後、不純物
が活性化する程度の温度、時間で熱処理を施すことによ
り、Ｎ+ 層１１内に高濃度のＮ++層１５を形成する。
【００２６】この後、パワーダイオードとして完成する
ために、基板裏面（Ｎ++層１５表面）上にカソード電極
１６を形成する。
【００２７】図２は、図１に示したように形成されたパ
ワーダイオードにおけるアノード領域１４およびカソー
ド領域１６の不純物濃度のプロファイルの一例を示す。
【００２８】図２において、Ｎ- ／Ｎ+ 界面の濃度プロ
ファイルは緩やかであるが、Ｎ+ 層１１表面側のＮ++層
１５内の不純物濃度プロファイルは非常に急峻である。
【００２９】このようにＮ- ／Ｎ+ 界面の濃度プロファ
イルが緩やかであるので、スイッチング動作時に空乏層
がＮ- 層１０からＮ+ 層１１に達した後、緩ややかにＮ
+ 層１1に伸びていくようになり、スイッチング動作時
のノイズの低減を図ることが可能になる。
【００３０】また、スイッチング動作時のノイズ低減に
有効なＮ+ 層１１が薄く形成されており、このＮ+ 層１
１表面側にＮ++層１５が形成されているので、Ｎ++層１
５からＮ- 層１０への電子の注入量も従来に比べて大き
くなり、パワーダイオードのオン電圧の増加を招かない
で済む。
【００３１】さらに、ウェーハが厚い状態でＮ- 層１０
の表層部に選択的にアノード領域１２が形成されるの
で、従来と同じ製造装置、方法でアノード領域１２を形
成することができ、製造プロセスの難易度があまり上昇
しないで済む。
【００３２】また、ウェーハとして、拡散により形成さ
れたＮ- ／Ｎ+ ／Ｎ++構造のウェーハを使用するので、
ウェーハコストが抑えられ、パワーダイオードを安価に
製造することが可能となる。また、電子線照射等のライ
フタイムコントロールを行うことにより、スイッチング
タイムを制御することが可能である。
【００３３】上記第１の実施の形態に係るパワーダイオ
ードの製造方法は、Ｎ- ／Ｎ+ 構造の拡散ウェーハを使
用し、Ｎ- 層１０の表層部に選択的にＰ型のアノード領
域１２を形成した後、Ｎ+ 層１１を所定の厚さに削り、
その後、Ｎ+ 層１１内に高濃度のＮ++層１５を形成し、
その後、所望のデバイスとして完成するための所定の工
程を実施することを特徴とするものである。
【００３４】このような製造方法により製造されたパワ
ーダイオードは、拡散により形成されたＮ- ／Ｎ+ ／Ｎ
++構造の基板と、Ｎ- 層１０の表層部に選択的に形成さ
れたＰ型のアノード領域１２とを具備することを特徴と
する。
【００３５】即ち、上記第１の実施の形態に係るパワー
ダイオードの構成は、発明の本質に着目して表現する
と、第１導電型の半導体基板からなる第１の領域と、前
記半導体基板の第１の主面より所定の深さに形成されて
所定の厚さに削られてなり、前記第１の領域より高濃度
を有する第１導電型の第２の領域と、前記半導体基板の
前記第１の主面とは反対側の第２の主面から前記第１の
領域内に所定の深さに形成された第２導電型の第３の領
域と、前記第３の領域内にコンタクトするように形成さ
れた第１の電極と、前記第２の領域内に所定の深さに形
成され、前記第２の領域より高濃度を有する第１導電型
の第４の領域と、前記第４の領域上に形成された第２の
電極とを具備することを特徴とするものである。
【００３６】また、上記第１の実施の形態に係るパワー
ダイオードの製造方法は、発明の本質に着目して表現す
ると、第１導電型の第１の領域からなる半導体基板の第
１の主面より所定の深さに前記半導体基板より高濃度を
有する第１導電型の第２の領域を拡散により形成する工
程と、前記半導体基板の前記第１の主面とは反対側の第
２の主面から前記第１の領域内に所定の深さに第２導電
型の第３の領域をイオン注入により形成する工程と、前
記第３の領域上に第１の電極を形成する工程と、前記第
２の領域を所定の厚さに削る工程と、前記第２の領域内
に所定の深さに前記第２の領域より高濃度を有する第１
導電型の第４の領域を形成する工程と、前記第４の領域
上に第２の電極を形成する工程とを具備することを特徴
とするものである。
【００３７】＜第２の実施の形態＞図３は、本発明の半
導体装置の第２の実施の形態に係るＩＧＢＴの断面構造
を示している。
【００３８】このＩＧＢＴの製造は、図１に示したパワ
ーダイオードの製造工程に準じて行う。即ち、まず、Ｎ
- 基板（Ｎ- 層）３０内にＮ+ 層３１が拡散により形成
されたＮ- ／Ｎ+ 構造のウェーハを使用し、Ｎ- 層３０
の表層部に選択的にイオン注入を行ってＰ型のベース領
域３２を形成する。
【００３９】そして、従来と同様の工程により、ベース
領域３２を含むＮ- 層３０表面上の一部にゲート絶縁膜
３３およびゲート電極（制御電極）３４を形成し、前記
ベース領域３２の表層部の一部にＮ+ 型のソース領域３
５を形成し、さらに、層間絶縁膜３６を形成してコンタ
クトホールを開口し、ソース領域３５の一部およびベー
ス領域３２上にコンタクトするエミッタ電極３７を形成
する。
【００４０】次に、ＩＧＢＴの必要な耐圧が得られる最
低の厚さまでＮ+ 層３１を研磨した後、基板裏面（Ｎ+
層３１表面）からＮ+ 層３１内にボロン等のＰ型不純物
をイオン注入した後、不純物が活性化する程度の温度、
時間で熱処理を施すことにより、Ｎ+ 層３１内にＰ+ 層
３８を形成する。この後、ＩＧＢＴとして完成するため
に、基板裏面（Ｐ+ 層３８表面）上にコレクタ電極３９
を形成する。
【００４１】なお、前記Ｐ+ 層３８は、Ｎ+ 層３１内の
全面に形成してもよいが、ストライプ状あるいはメッシ
ュ状のパターンとなるように形成してもよい。
【００４２】従来のＩＧＢＴの製造方法は、エピタキシ
ャル成長によりＮ- ／Ｎ+ ／Ｐ+ 構造を形成したウェー
ハを使用しており、ウェーハコストが高く、ＩＧＢＴの
製造コストが高くなるが、上記第２の実施の形態に係る
ＩＧＢＴの製造方法は、Ｎ-／Ｎ+ ／Ｐ+ 構造の拡散ウ
ェーハを使用することにより、安価に製造することがで
きる。
【００４３】また、上記第２の実施の形態に係るＩＧＢ
Ｔは、第１の実施の形態に係るパワーダイオードと同様
に、電子線照射等のライフタイムコントロールを行うこ
とにより、スイッチングタイムを制御することが可能で
ある。
【００４４】＜第３の実施の形態＞図４は、本発明の半
導体装置の第３の実施の形態に係る縦型ＭＯＳＦＥＴの
断面構造を示している。
【００４５】この縦型ＭＯＳＦＥＴの製造は、図１を参
照して前述したパワーダイオードの製造工程に準じて行
う。即ち、まず、Ｎ- 基板（Ｎ- 層）４０内にＮ+ 層４
１が拡散により形成されたＮ- ／Ｎ+ 構造のウェーハを
使用し、Ｎ- 層４０の表層部に選択的にイオン注入を行
ってＰ型のベース領域４２を形成する。
【００４６】そして、従来と同様の工程により、ベース
領域４２を含むＮ- 層４０表面上の一部にゲート絶縁膜
４３およびゲート電極４４を形成し、前記ベース領域４
２の表層部の一部にＮ+ 型のソース領域４５を形成し、
さらに、層間絶縁膜４６を形成してコンタクトホールを
開口し、ソース領域４５の一部およびベース領域４２に
コンタクトするソース電極４７を形成する。
【００４７】次に、ＩＧＢＴの必要な耐圧が得られる最
低の厚さまでＮ+ 層４１を研磨した後、基板裏面（Ｎ+
層４１表面）からＮ+ 層４１内に高濃度のリン、砒素等
のＮ型不純物をイオン注入した後、不純物が活性化する
程度の温度、時間で熱処理を施すことにより、Ｎ+ 層４
１内にＮ++層４８を形成する。この後、縦型ＭＯＳＦＥ
Ｔとして完成するために、基板裏面（Ｎ++層４８表面）
上にドレイン電極４９を形成する。
【００４８】従来の縦型ＭＯＳＦＥＴの製造方法は、エ
ピタキシャル成長によりＮ- ／Ｎ+／Ｎ++構造を形成し
たウェーハを使用しており、ウェーハコストが高く、縦
型ＭＯＳＦＥＴの製造コストが高くなるが、上記第３の
実施の形態に係る縦型ＭＯＳＦＥＴの製造方法は、Ｎ-
／Ｎ+ ／Ｎ++構造の拡散ウェーハを使用することによ
り、安価に製造することができる。
【００４９】
【発明の効果】上述したように本発明によれば、パワー
ダイオード、ＩＧＢＴ、縦型ＭＯＳＦＥＴなどのスイッ
チング動作時のノイズ低減を図るとともにオン電圧の悪
化を防止し得る半導体装置およびその製造方法を提供す
ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施の形態に係る
パワーダイオードの製造工程を示す断面図。
【図２】図１のパワーダイオードにおける基板内の縦方
向の不純物濃度のプロファイルの一例を示す図。
【図３】本発明の半導体装置の第２の実施の形態に係る
ＩＧＢＴを示す断面図。
【図４】本発明の半導体装置の第３の実施の形態に係る
縦型ＭＯＳＦＥＴを示す断面図。
【図５】従来のパワーダイオードの製造工程を示す断面
図。
【図６】図５のパワーダイオードにおける基板内の縦方
向の不純物濃度のプロファイルを示す図。
【符号の説明】
１０…Ｎ- 基板（Ｎ- 層）、 １１…Ｎ+ 層、 １２…アノード領域、 １３…絶縁膜、 １４…アノード電極、 １５…Ｎ++層、 １６…カソード電極。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板からなる第１の
    領域と、 半導体基板の第１の主面より所定の深さに形成されて所
    定の厚さに削られてなり、前記第１の領域より高濃度を
    有する第１導電型の第２の領域と、 前記半導体基板の前記第１の主面とは反対側の第２の主
    面から前記第１の領域内に所定の深さに形成された第２
    導電型の第３の領域と、 前記第３の領域内にコンタクトするように形成された第
    １の電極と、 前記第２の領域内に所定の深さに形成され、前記第２の
    領域より高濃度を有する第１導電型の第４の領域と、 前記第４の領域上に形成された第２の電極とを具備する
    ことを特徴とする半導体装置。
  2. 【請求項２】 第１導電型の第１の領域からなる半導体
    基板の第１の主面より所定の深さに前記半導体基板より
    高濃度を有する第１導電型の第２の領域を拡散により形
    成する工程と、 前記半導体基板の前記第１の主面とは反対側の第２の主
    面から前記第１の領域内に所定の深さに第２導電型の第
    ３の領域を形成する工程と、 前記第３の領域上に第１の電極を形成する工程と、 前記第２の領域を所定の厚さに削る工程と、 前記第２の領域内に所定の深さに前記第２の領域より高
    濃度を有する第１導電型の第４の領域を形成する工程
    と、 前記第４の領域上に第２の電極を形成する工程とを具備
    することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 第１導電型の半導体基板からなる第１の
    領域と、 半導体基板の第１の主面より所定の深さに形成されて所
    定の厚さに削られてなり、前記第１の領域より高濃度を
    有する第１導電型の第２の領域と、 前記半導体基板の前記第１の主面とは反対側の第２の主
    面から前記第１の領域内に所定の深さに形成された第２
    導電型の第３の領域と、 前記第３の領域内に所定の深さに形成された第１導電型
    の第４の領域と、 前記第３の領域内の少なくとも一部上および前記第１の
    領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成された制御電極と、 前記第４の領域内の少なくとも一部および前記第３の領
    域にコンタクトするように形成された第１の電極と、 前記第２の領域内に所定の深さに形成された第２導電型
    の第５の領域と、 前記第５の領域上に形成された第２の電極とを具備する
    ことを特徴とする半導体装置。
  4. 【請求項４】 第１導電型の第１の領域からなる半導体
    基板の第１の主面より所定の深さに前記半導体基板より
    高濃度を有する第１導電型の第２の領域を拡散により形
    成する工程と、 前記半導体基板の前記第１の主面とは反対側の第２の主
    面から前記第１の領域内に所定の深さに第２導電型の第
    ３の領域を形成する工程と、 前記第３の領域内の少なくとも一部上および前記第１の
    領域上にゲート絶縁膜を形成する工程と、 前記第３の領域内に所定の深さに第１導電型の第４の領
    域を形成する工程と、前記第３の領域内の少なくとも一
    部および前記第３の領域にコンタクトするように第１の
    電極を形成する工程と、 前記第２の領域を所定の厚さに削る工程と、 前記第２の領域内に所定の深さに前記第２導電型の第５
    の領域を形成する工程と、 前記第５の領域上に第２の電極を形成する工程とを具備
    することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 第１導電型の半導体基板からなる第１の
    領域と、 半導体基板の第１の主面より所定の深さに形成されて所
    定の厚さに削られてなり、前記第１の領域より高濃度を
    有する第１導電型の第２の領域と、 前記半導体基板の前記第１の主面とは反対側の第２の主
    面から前記第１の領域内に所定の深さに形成された第２
    導電型の第３の領域と、 前記第３の領域内に所定の深さに形成された第１導電型
    の第４の領域と、 前記第３の領域内の少なくとも一部上および前記第１の
    領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成された制御電極と、 前記第４の領域内の少なくとも一部および前記第３の領
    域にコンタクトするように形成された第１の電極と、 前記第２の領域内に所定の深さに形成され、前記第２の
    領域より高濃度を有する第１導電型の第５の領域と、 前記第５の領域上に形成された第２の電極とを具備する
    ことを特徴とする半導体装置。
  6. 【請求項６】 第１導電型の第１の領域からなる半導体
    基板の第１の主面より所定の深さに前記半導体基板より
    高濃度を有する第１導電型の第２の領域を拡散により形
    成する工程と、 前記半導体基板の前記第１の主面とは反対側の第２の主
    面から前記第１の領域内に所定の深さに第２導電型の第
    ３の領域を形成する工程と、 前記第３の領域内の少なくとも一部上および前記第１の
    領域上にゲート絶縁膜を形成する工程と、 前記第３の領域内に所定の深さに第１導電型の第４の領
    域を形成する工程と、 前記第３の領域内の少なくとも一部および前記第３の領
    域の少なくとも一部にコンタクトするように第１の電極
    を形成する工程と、 前記第２の領域を所定の厚さに削る工程と、 前記第２の領域内に所定の深さに前記第２の領域より高
    濃度を有する第１導電型の第５の領域を形成する工程
    と、 前記第５の領域上に第２の電極を形成する工程とを具備
    することを特徴とする半導体装置の製造方法。
JP6458299A 1999-03-11 1999-03-11 半導体装置およびその製造方法 Pending JP2000260778A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6458299A JP2000260778A (ja) 1999-03-11 1999-03-11 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6458299A JP2000260778A (ja) 1999-03-11 1999-03-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000260778A true JP2000260778A (ja) 2000-09-22

Family

ID=13262393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6458299A Pending JP2000260778A (ja) 1999-03-11 1999-03-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000260778A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299346A (ja) * 2001-04-02 2002-10-11 Fuji Electric Co Ltd 半導体装置の製造方法
JP2003069020A (ja) * 2001-08-30 2003-03-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
US6683343B2 (en) 2001-02-28 2004-01-27 Kabushiki Kaisha Toshiba High voltage semiconductor device having two buffer layer
JP2007158320A (ja) * 2005-11-10 2007-06-21 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009224794A (ja) * 2002-02-20 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2011159987A (ja) * 2001-09-07 2011-08-18 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
JP2012069983A (ja) * 2011-11-21 2012-04-05 Fuji Electric Co Ltd 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683343B2 (en) 2001-02-28 2004-01-27 Kabushiki Kaisha Toshiba High voltage semiconductor device having two buffer layer
JP2002299346A (ja) * 2001-04-02 2002-10-11 Fuji Electric Co Ltd 半導体装置の製造方法
JP2003069020A (ja) * 2001-08-30 2003-03-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2011159987A (ja) * 2001-09-07 2011-08-18 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
JP2009224794A (ja) * 2002-02-20 2009-10-01 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2007158320A (ja) * 2005-11-10 2007-06-21 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2012069983A (ja) * 2011-11-21 2012-04-05 Fuji Electric Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5900652A (en) Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices
EP1229589B1 (en) High voltage semiconductor device
JP4746927B2 (ja) 半導体装置の製造方法
US11824090B2 (en) Back side dopant activation in field stop IGBT
JP2984478B2 (ja) 伝導度変調型半導体装置及びその製造方法
JPH0817849A (ja) Ｍｏｓ型電力装置の製造方法
US7932538B2 (en) Insulated gate bipolar transistor and method of fabricating the same
JP2007129231A (ja) 空乏ストップ層を有するトレンチ絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）
JP4088011B2 (ja) 半導体装置及びその製造方法
JP2013247248A (ja) 半導体装置の製造方法
US6762080B2 (en) Method of manufacturing a semiconductor device having a cathode and an anode from a wafer
US7906416B2 (en) Method for manufacturing semiconductor device
US6649981B2 (en) High breakdown voltage semiconductor device
JP4862207B2 (ja) 半導体装置の製造方法
KR0163875B1 (ko) 반도체장치 및 그 제조방법
JP2003224281A (ja) 半導体装置およびその製造方法
JP2000260778A (ja) 半導体装置およびその製造方法
JP6961088B2 (ja) 半導体装置及び半導体装置の製造方法
JP3977676B2 (ja) 半導体装置及びその製造方法
JP2010141339A (ja) 半導体装置を製造するための方法
US20190115423A1 (en) Insulated gate power devices with reduced carrier injection in termination area
JP2008053610A (ja) 絶縁ゲート型バイポーラトランジスタ
JPS6115369A (ja) 半導体装置及びその製造方法
WO2023233802A1 (ja) 半導体装置の製造方法
US20230092013A1 (en) Method of Forming a Semiconductor Device Including an Absorption Layer

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109