JP2007129231A - 空乏ストップ層を有するトレンチ絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ） - Google Patents
空乏ストップ層を有するトレンチ絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ） Download PDFInfo
- Publication number
- JP2007129231A JP2007129231A JP2006298340A JP2006298340A JP2007129231A JP 2007129231 A JP2007129231 A JP 2007129231A JP 2006298340 A JP2006298340 A JP 2006298340A JP 2006298340 A JP2006298340 A JP 2006298340A JP 2007129231 A JP2007129231 A JP 2007129231A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- igbt
- layer
- type
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 37
- 238000000034 method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】広範な種々のアプリケーションにおいて、トレンチＩＧＢＴデバイスの効率を改善すること。
【解決手段】極めて低い電圧低下量ＶCEONの非パンチスルートレンチＩＧＢＴデバイスにおいて、単結晶シリコンウエハ１２５中に、バッファー領域の一部を構成するＮ−非エピタキシャルフロートゾーン１２６とその底部表面にＮ＋バッファー層である追加の空乏ストップ層３０を設ける。また、バッファー層３０底部表面に隣接するように配置されたＰタイプの弱アノード層と前記弱アノード層に接続する裏面側金属接点（２３，２４，２５，２６の積層構造）を備える。
【選択図】図６
【解決手段】極めて低い電圧低下量ＶCEONの非パンチスルートレンチＩＧＢＴデバイスにおいて、単結晶シリコンウエハ１２５中に、バッファー領域の一部を構成するＮ−非エピタキシャルフロートゾーン１２６とその底部表面にＮ＋バッファー層である追加の空乏ストップ層３０を設ける。また、バッファー層３０底部表面に隣接するように配置されたＰタイプの弱アノード層と前記弱アノード層に接続する裏面側金属接点（２３，２４，２５，２６の積層構造）を備える。
【選択図】図６
Description
本発明は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）に関し、より詳細には、空乏ストップ層を有するトレンチタイプのＩＧＢＴに関する。
現在、２つの主要タイプのＩＧＢＴデバイス、すなわちパンチスルータイプのＩＧＢＴデバイスと、非パンチスルータイプのＩＧＢＴデバイスとがある。パンチスルータイプのＩＧＢＴは、通常、エピタキシャルウェーハ上に製造され、非パンチスルータイプのＩＧＢＴは、フロートゾーン（ＦＺ）ウェーハに製造される。
ＩＧＢＴの製造に使用される代表的なエピタキシャルウェーハは、基礎となる下方の基板上に設けられたエピタキシャル法でデポジットされた２つの層、すなわち、反対のドーパントタイプの基板上に設けられた高濃度のバッファ層と、その頂部に設けられ低濃度にドープされた頂部層とを有する。
パンチスルータイプのＩＧＢＴにおけるバッファ層は、デバイスの性能において重要な役割を果たす。このバッファ層は、逆バイアスのもとでは、空乏ストップ層として働き、順方向の導通モードでは、裏側のアノードの注入効率を制御する。
このバッファ層の厚さ、および濃度は、デバイスのブレークダウン特性、順方向の導通特性、およびスイッチング特性に影響を与える。一般に、パンチスルータイプのＩＧＢＴのほうが、特定の技術または製造プロセスで非パンチスルータイプのＩＧＢＴデバイスよりも、導通性（ＶCEON）とスイッチングとの間の良好な兼ね合いを図ることができる。しかし、エピタキシャルウェーハのほうが、フロートゾーンウェーハよりも高価である。より高い（５００Ｖよりも高い）電圧のデバイスに対しては、エピタキシャル層の抵抗率、および厚さの均一性を制御することが困難である。
米国特許第6,707,111号に記載されているように、パンチスルータイプのＩＧＢＴは、Ｎ+バッファ層を形成するよう、プロトンを打ち込むことによって、薄いＦＺウェーハに形成できる。
米国特許第6,683,331号に記載されているように、トレンチトポロジーを有するＩＧＢＴを形成することができ、このトレンチトポロジーを有するＩＧＢＴは、プレーナーのセル状トポロジー、またはストライプトポロジーと比較して、オン状態での損失が少ない。
ＩＧＢＴに対する周知のメリットオブフィギュア（ＦＯＭ）（数字上の利点）により、少数キャリアの再結合（テール電流）に起因するターンオフエネルギーと導通損失（ＶCEON）との間で兼ね合いを図ることができる。このテール電流は、ターンオフエネルギー（ＥOFF）を増加させる。
このテール電流の振幅、および時間長さを小さくしようと試みると、ＩＧＢＴの順方向の電圧低下量（ＶCEON）が増加する。従って、兼ね合いにより、異なるアプリケーション条件に対して、ＩＧＢＴを調節する。広範な種々のアプリケーション（スピード）に合うように、種々の兼ね合いによって、ＰＴ ＩＧＢＴを利用できる。
ＮＰＴ ＩＧＢＴは、ＰＴ ＩＧＢＴと比較して、ＥOFFが低く、ＶCEONが高いという問題を有するので、１０ｋＨｚよりも高いスイッチング周波数を用いることにより、アプリケーションに適するようにしている。
ＰＴおよびＮＰＴ ＩＧＢＴに匹敵する、より低いＶCEONおよびＥOFF、並びに広いスイッチング周波数レンジ（４ｋＨｚ〜３０ｋＨｚ）において、損失がより少ないＩＧＢＴを提供することが望ましい。また、ハードスイッチング方法（低いＶCEONおよびＥOFF）を行い、更に共振スイッチング方法（低いＶCEON）を用いる広範な種々のアプリケーションにおいて、効率を改善できるＩＧＢＴを提供することも望ましいことである。
本発明は、フロートゾーンウェーハ内に製造されるトレンチトポロジーを有し、従来のＩＧＢＴデバイスよりも低いＶCEONとＥOFFの双方を有する新規な空乏ストップＩＧＢＴに関する。
米国特許第6,683,331号に、構造および製造プロセスが記載されている代表的なトレンチＩＧＢＴは、フロートゾーンウェーハ内に製造される。６００Ｖのデバイスに対しては、２２〜３０オーム・ｃｍの抵抗率を使用でき、１２００Ｖのデバイスに対しては、５０〜８０オーム・ｃｍの抵抗率を使用できる。
前方サイド構造をパターン形成し、パッシベートした後、６００Ｖの電圧のデバイスに対しては、ウェーハを６０〜７０μｍに薄くし、１２００Ｖのデバイスに対しては、１００〜１４０μｍまで薄くする。次に、米国特許第6,707,111号に記載されているように、ウェーハの裏側にＮ＋空乏ストップ層を形成し、次に、ウェーハの裏側に弱アノードを形成する。
トレンチトポロジーと非エピタキシャル空乏ストップ技術との組み合わせにより、図１に示すように、優れたＶCEONとスイッチングエネルギーとの兼ね合いを図る。プレーナーのパンチスルータイプのＩＧＢＴと比較し、新規な空乏ストップトレンチＩＧＢＴは、スイッチングエネルギー損失を更に改善できる。プレーナーＮＰＴ ＩＧＢＴと比較し、新規の空乏ストップトレンチＩＧＢＴは、同じスイッチングエネルギー損失でも導通損失がより少ない。
（ａ）従来技術のＩＧＢＴ
図２は、本願出願人による米国特許第6,707,111号に記載されている従来のパンチスルータイプのプレーナーＩＧＢＴを示し、本明細書では、この米国特許の全内容を参考として援用する。
図２は、本願出願人による米国特許第6,707,111号に記載されている従来のパンチスルータイプのプレーナーＩＧＢＴを示し、本明細書では、この米国特許の全内容を参考として援用する。
次に、図２を参照する。図２には、同時に形成される複数の同一のダイを含むウェーハ内に形成されたＩＧＢＴダイの小さい部分が示されている。ダイなる用語とウェーハなる用語は、本明細書では、相互に交換可能に使用することにする。デバイスおよびその製造プロセスは公知であり、米国特許第5,661,314号および同第5,795,793号は、代表的なデバイスおよび製造プロセスについて述べている。
一般に、単結晶のシリコンウェーハ１０にデバイスが形成され、ウェーハ１０は、従来のフロートゾーン材料のＰ+本体１１を有し、この本体１１は、上部にＮ+のエピタキシャル法で、デポジットされた層１２を有し、更に接合部が形成されたＮエピタキシャル法でデポジットされた更なる層１３を有する。
エピタキシャル層１３の頂部表面内には、従来のＤ−ＭＯＳ接合パターンが形成されており、この接合パターンは、複数の離間したＰタイプのベース、すなわち、チャンネル領域１４から成り、各領域は、環状ソース１５を有する。ベース１５に対して、別のトポロジーを使用できる。
従来のゲート酸化膜、およびソース領域１４の外部の間の反転可能なチャンネル領域の上に、導電性ポリシリコンのゲートラティス１６が当接する。次に、ウェーハ１０の頂部表面を覆うように、エミッタ電極１７が形成される。この電極は、ゲートラティス１６から絶縁されるが、ベース領域１４およびソース領域１５に接触する。領域１１の底部には、コレクタ電極１８が接触する。
Ｎ+バッファ層１２は、デバイスにおける所望するスイッチング特性、およびブレークダウン特性を得るための厚さおよび濃度を有する。このＮ+バッファ１２は、バイポーラトランジスタ１１／１２／１３の注入効率を制御する。Ｐ+基板１１を有するウェーハの厚さにより、ウェーハが破壊される危険性を生じることなく、製造が可能となる。しかし、エピタキシャルウェーハ１０は高価である。
エピタキシャルウェーハでデポジットされた層を有するウェーハの大きいコストを回避するために、図３に示すように、より安価なフロートゾーン材料の層内に、図１のＤＭＯＳパターンを形成できることが知られている。
図３のデバイスでは、破壊を生じることなく処理できる比較的厚いＮ-フロートゾーン（ＦＺ）ウェーハ２０内に、ＤＭＯＳ頂部パターン、および頂部の金属層、およびパッシベーション層を形成できる。次に、所望するブレークダウン電圧に応じた値まで、本体の厚さ２７を薄くするように、底部表面を研磨し、エッチングする。次に、Ｐ-弱コレクタ領域２１を形成し、アルミ層２３から成るコレクタ電極１８を接触させ、次に、チタン層２４、ニッケル−バナジウム層２５およびシルバー層２６でカバーする。
別の金属を使用してもよい。ウェーハ２０の本体２７は、Ｎ-フロートゾーンのシリコンであり、この本体は、その頂部表面内に、図１のＤ−ＭＯＳ接合パターンを受ける。
Ｐ-の弱アノード２１に打ち込みを行ってもよいし、また、このアノードはアモルファスシリコン層とすることもできる。このデバイスは、２００４年６月２２日に発行された米国特許第6,753,580号、および２００１年６月５日に発行された米国特許第6,242,288号に記載されている。
図３のデバイスは、非パンチスルー作動モードで作動する。すなわち、シリコンの両端の電界は、ウェーハまたはダイの底部に達するまでにゼロとなる。ベース拡散部１４のＰタイプの濃度は、Ｎ-本体２７（一般に６００Ｖのデバイスに対しては、２５オーム・ｃｍ）との接合部で減少し、Ｐ-の弱アノードは、極めて浅く、例えば０.１〜０.５ミクロンである。
本体２７の厚さは、ブレークダウン電圧に大きく依存する。従って、本体２７は、６００Ｖのデバイスに対しては約８０ミクロンであり、１７００Ｖのブレークダウンに対しては約２５０ミクロンとなる。デバイスの両端の電界は、コレクタ２２に達するまでに、０に減少する。従って、電界は、パンチスルーする動作を行わない。
図３のデバイスは、図４に示すように、バッファゾーンのＮ+打ち込み部３０を追加することにより、パンチスルーデバイスとして機能させることができる。図３のコンポーネントに類似する図４のコンポーネントには、同じ符号を付してある。図４のデバイスの濃度プロフィルは、本体２７の電界が高導電性バッファ３０に到達し、従って、逆バイアスでウェーハをパンチスルーする動作を行う。
Ｎ+バッファ３０を形成する従来の方法では、薄くする作業の後で、ウェーハの裏側に、リン原子またはヒ素原子を打ち込み、次に、ドーパントを活性化する活性化アニールを行う。
所望するＮ+の領域の深さに達するまで、これらの打ち込みを行うには、６００ｋｅＶ〜２ＭｅＶの打ち込みエネルギーが必要である。またこれを行うには、高価な高エネルギー打ち込み装置と、更に脆弱なウェーハの取り扱いが必要である。さらに、アニール温度を、頂部表面のパッシベーション層のデポジット温度（３５０℃〜４２５℃）より低くしなければならない。
しかし、リンまたはヒ素の好ましいアニール温度は、約７００℃より高い。より低い温度を使用しなければならないので、Ｎ＋の打ち込みドーパントの小さい部分３０しかアニールせず、このアニール部分の量は、小さい温度変化と共に大きく変化する。
図４のＮ+領域３０は、水素を打ち込むことによって形成することが好ましい。この水素の打ち込みは、より低い打ち込みエネルギー、およびデバイスの頂部サイドでのパッシベーション層を損なう温度よりも、十分低い活性化温度で実行できる。
従って、１Ｅ１２／ｃｍ2〜１Ｅ１６／ｃｍ2のレンジ内のドーズ量で、１００〜５００ＫｅＶのレンジ内のエネルギーで水素イオンを打ち込むことができる。水素イオンの５Ｅ１３／ｃｍ2〜５Ｅ１４／ｃｍ2の特定ドーズ量で、１７０ＫｅＶのエネルギーを使用すると、良好な結果が得られた。
次に、３００℃〜４００℃で、３０〜６０分の間、フォーミングガス内で、ウェーハをアニールし、次にＰ-イオンの打ち込みを行うか、またはＰＥＣＶＤまたはスパッタリングにより、Ｐドープされたアモルファスのシリコン層をデポジットする。次いで、次の金属、すなわち純粋なアルミ（１０００Å）；チタン（１０００Å）；ニッケル−バナジウム（７％のＶ）（４０００Å）；銀（６０００Å）を順次スパッタリングすることにより接点を形成する。アルミをデポジットする前に、現場でのアニールプロセスにより、ウェーハ表面から残留湿分を除き、アルミとシリコンとが良好に接触するようにする。
前に指摘したように、本出願人による米国特許第6,683,331号に示されているデバイスのようなトレンチタイプのＩＧＢＴも公知であり、本明細書では、この米国特許の全内容を参考例として援用する。
図５は、本発明に従って形成されたデバイスのアクティブ領域における１対の隣接セル（これらのセルは、細長いストライプ、または離間した多角形の要素とすることができる）を示す。図示のセルは、単一セル内の何千ものうちの２つであり、ウェーハ段階でダイと共に形成される。
図５の構造は、フロートゾーン材料の一般的なスタートウェーハ１２５内に形成される。しかし、エピタキシャルウェーハも使用できる。このウェーハ１２５は、隣接する深いトレンチ１３１および１３２を受けるＮ-本体を有し、各トレンチは、薄い（例えば１０００Å）二酸化シリコンのゲート絶縁膜１３３、１３４とそれぞれ並んでおり、それぞれ、導電性ポリシリコンゲート１３５および１３４で満たされている。これらゲートは、相互に接続され（図示されず）、略図で示された外部ゲートターミナルＧを有する。
これらのトレンチ１３１および１３２は、約１.５ミクロン幅であり、約５〜１０ミクロン離間し、４〜９ミクロンの深さを有するものとすることができる。深さは、好ましくは約６.５ミクロンとする。これらのトレンチは、Ｐ-ベース拡散層１３７を貫通し、この拡散層は、トレンチ領域において８ミクロンの深さのトレンチでは（シリコンの頂部表面から測定した場合に）、約５ミクロンの深さとなっている。
トレンチ１３１および１３２は、Ｎ+エミッタ領域１４０および１４１をそれぞれ貫通している。エミッタ領域は、極めて深く（２ミクロン〜４ミクロン）、極めて短い横方向の幅（例えば１.５ミクロン〜３ミクロン）を有する。エミッタ領域１４０および１４１は、それぞれ、浅いシェルフ接点領域１４２および１４３を有し、これらの接点領域は、約０.２ミクロン〜０.５ミクロンの横方向の幅を有する。
エミッタ領域１４０と１４１の間で、Ｐ-ベース３７内に、Ｐ+接点領域１５０が進入しており、適当な絶縁酸化膜１５１により、ポリシリコンゲート１３５および１３６がカバーされている。デバイスの頂部表面は、アルミまたは他の適当なエミッタ接点１５２を支持している。デバイスの裏側には、コレクタ接点１５３を支持するＰ+拡散部１５４がある。
極めて深いトレンチ（０.５ミクロン）、および極めて深いＰ-ベース３７（７ミクロン）を使用することにより、エミッタ領域の下方（例えば２ミクロン）に、十分長い反転可能なチャンネルを残し、Ｐ領域１３７が妥当な電圧をサポートできるようになり、かつ極めて深いが、狭いエミッタ領域１４０および１４１を使用することが可能となり、Ｎ-本体１２６を最適とすることができる。
また、デバイスがアバランシュ動作すると、ホール電流が、極めて狭いエミッタ領域１４０および１４１のもとで、Ｐ+領域１５４から、有効抵抗ＲＢを通って、エミッタ１４０および１４１の下方まで流れる。この抵抗は、例えばＮＰＮトランジスタ１４０、１３７、１２６のターンオンを防止するとともに、ＩＧＢＴ構造のラッチオンを防止するように、極めて小さくなっている。
図６は、本発明に従って構成されたＩＧＢＴの横断面を示す図６において、図２〜図５における符号と同じ符号は、同じ要素を示す。
本発明によれば、図５のＮ-領域１２６は、図４で説明したように、１５０ミクロンよりも薄い厚さまで、エッチバックされており、Ｎタイプのバッファ３０およびＰ-のアノード領域、並びにそれに関連するコレクタ接点が、裏側の研磨された層に加えられている。そのため、エピタキシャルでない空乏ストップ構造を有する新規なトレンチタイプのデバイスが得られる。
図１には、この結果得られた特性が示されている。これらの特性は、図２、図３、図４および図５の公知のＮＰＴ ＩＧＢＴ、およびプレーナーＰＴ ＩＧＢＴと比較して、大幅に改善されたＶCEON対ＥOFF特性となっている。従って、本発明のトレンチＩＧＢＴは、ハードスイッチング（低ＶCEONおよび低ＥOFF）を行う広範な種々のアプリケーションで効率を改善することができ、低いＶCEONにより、共振スイッチング回路にも使用できる。
以上、特定の実施例に関連させて、本発明について説明したが、当業者には、上記以外の多くの変形、変更、並びにその他の用途も明らかであると思う。従って、本発明は、本明細書の特定の開示内容によって限定されるものではない。
１０ シリコンウェーハ
１１ フロートゾーン材料のＰ+本体
１２ エピタキシャル法でデポジットされた層
１３ エピタキシャル法でデポジットされた層
１４ チャンネル領域
１５ ソース
１６ ゲートラティス
１７ エミッタ電極
１８ コレクタ電極
２０ ＦＺウェーハ
２１ コレクタ領域
２３ アルミ層
２４ チタン層
２５ ニッケル−バナジウム層
２６ 銀層
２７ 本体
３０ 打ち込み部
１２５ スタートウェーハ
１３１、１３２ トレンチ
１３３、１３４ 絶縁膜
１３５、１３６ ゲート
１４０、１４１ エミッタ領域
１４２、１４３ 接点領域
１５０ 接点領域
１５１ 絶縁酸化膜
１５２ エミッタ接点
１５３ コレクタ接点
１５４ Ｐ+領域
１１ フロートゾーン材料のＰ+本体
１２ エピタキシャル法でデポジットされた層
１３ エピタキシャル法でデポジットされた層
１４ チャンネル領域
１５ ソース
１６ ゲートラティス
１７ エミッタ電極
１８ コレクタ電極
２０ ＦＺウェーハ
２１ コレクタ領域
２３ アルミ層
２４ チタン層
２５ ニッケル−バナジウム層
２６ 銀層
２７ 本体
３０ 打ち込み部
１２５ スタートウェーハ
１３１、１３２ トレンチ
１３３、１３４ 絶縁膜
１３５、１３６ ゲート
１４０、１４１ エミッタ領域
１４２、１４３ 接点領域
１５０ 接点領域
１５１ 絶縁酸化膜
１５２ エミッタ接点
１５３ コレクタ接点
１５４ Ｐ+領域
Claims (6)
- 約２５０ミクロン未満の厚さを有するフロートゾーンシリコンのＮタイプのウェーハと、前記薄いウェーハの頂部表面に形成されたＭＯＳゲートを有する接合部パターンおよび金属部と、前記ウェーハの底部表面に隣接して形成された空乏ストップＮ+バッファゾーンと、前記Ｎ+バッファゾーンに形成され、前記ウェーハの底部まで延びるＰタイプの弱アノードと、前記弱アノードに接続され、それを横断する裏側のメタル接点とを備えるトレンチタイプのＩＧＢＴ。
- 頂部表面および底部表面を有する、フロートゾーンシリコンのＮタイプのウェーハと、
前記Ｎタイプのウェーハの頂部表面に形成されたＭＯＳゲートが設けられた接合部パターンと、
前記Ｎタイプのウェーハの頂部表面に設けられた少なくとも１つの金属層と、
頂部表面および底部表面を有し、前記Ｎタイプのウェーハの底部表面に隣接するように設けられた空乏ストップＮ+バッファゾーンと、
前記Ｎ+バッファゾーンの底部表面に隣接するように配置されたＰタイプの弱アノードと、
前記Ｐタイプの弱アノードに接続された裏側の金属接点とを備える、トレンチタイプのＩＧＢＴデバイス。 - 前記裏側の金属接点は、アルミ層と、前記アルミ層に隣接するように配置されたチタン層と、前記チタン層に隣接するように配置されたニッケル−バナジウム層と、前記ニッケル−バナジウム層に隣接するように配置されたシルバー層とを含む、請求項２記載のＩＧＢＴデバイス。
- フロートゾーンシリコンのＮタイプのウェーハは、約２５０ミクロン未満の厚さを有する、請求項２記載のＩＧＢＴデバイス。
- 前記Ｎ＋バッファゾーンは、打ち込まれた水素を含む、請求項１記載のＩＧＢＴデバイス。
- 前記Ｎ＋バッファゾーンは、打ち込まれた水素を含む、請求項２記載のＩＧＢＴデバイス。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/265,489 US7956419B2 (en) | 2005-11-02 | 2005-11-02 | Trench IGBT with depletion stop layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007129231A true JP2007129231A (ja) | 2007-05-24 |
Family
ID=37969739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006298340A Pending JP2007129231A (ja) | 2005-11-02 | 2006-11-02 | 空乏ストップ層を有するトレンチ絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ） |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7956419B2 (ja) |
| EP (1) | EP1801885A3 (ja) |
| JP (1) | JP2007129231A (ja) |
| KR (1) | KR100776786B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015201660A (ja) * | 2007-07-10 | 2015-11-12 | 富士電機株式会社 | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013510449A (ja) * | 2009-11-10 | 2013-03-21 | アーベーベー・テヒノロギー・アーゲー | パンチスルー半導体装置及びそれを製造するための方法 |
| JP5880691B2 (ja) | 2012-03-30 | 2016-03-09 | 富士電機株式会社 | 半導体装置の製造方法 |
| US9023715B2 (en) | 2012-04-24 | 2015-05-05 | Globalfoundries Inc. | Methods of forming bulk FinFET devices so as to reduce punch through leakage currents |
| US9105579B2 (en) | 2012-07-18 | 2015-08-11 | Avogy, Inc. | GaN power device with solderable back metal |
| KR101876579B1 (ko) * | 2012-09-13 | 2018-07-10 | 매그나칩 반도체 유한회사 | 전력용 반도체 소자 및 그 소자의 제조 방법 |
| US8937317B2 (en) | 2012-12-28 | 2015-01-20 | Avogy, Inc. | Method and system for co-packaging gallium nitride electronics |
| US9324645B2 (en) | 2013-05-23 | 2016-04-26 | Avogy, Inc. | Method and system for co-packaging vertical gallium nitride power devices |
| CN104253151B (zh) * | 2013-06-27 | 2017-06-27 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| US9324809B2 (en) | 2013-11-18 | 2016-04-26 | Avogy, Inc. | Method and system for interleaved boost converter with co-packaged gallium nitride power devices |
| CN106062960B (zh) * | 2014-09-30 | 2019-12-10 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN106991221B (zh) * | 2017-03-24 | 2020-04-24 | 清华大学 | 一种基于igbt器件瞬态物理过程的分段折线建模方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246596A (ja) * | 2001-02-19 | 2002-08-30 | Hitachi Ltd | 絶縁ゲート型半導体装置及びその製造方法 |
| JP2002314083A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置 |
| US20030201454A1 (en) * | 2002-04-25 | 2003-10-30 | International Rectifier Corp. | Trench IGBT |
| JP2003533047A (ja) * | 2000-05-05 | 2003-11-05 | インターナショナル・レクチファイヤー・コーポレーション | パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法 |
| US20040178457A1 (en) * | 2003-03-14 | 2004-09-16 | International Rectifier Corporation | Angled implant for shorter trench emitter |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1247293B (it) * | 1990-05-09 | 1994-12-12 | Int Rectifier Corp | Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione |
| DE4313170A1 (de) * | 1993-04-22 | 1994-10-27 | Abb Management Ag | Leistungshalbleiterbauelement |
| US5795793A (en) * | 1994-09-01 | 1998-08-18 | International Rectifier Corporation | Process for manufacture of MOS gated device with reduced mask count |
| JP3061029B2 (ja) | 1994-11-25 | 2000-07-10 | 富士電機株式会社 | 半導体装置 |
| US5679966A (en) | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
| JP4761011B2 (ja) | 1999-05-26 | 2011-08-31 | 株式会社豊田中央研究所 | サイリスタを有する半導体装置及びその製造方法 |
| US6246090B1 (en) * | 2000-03-14 | 2001-06-12 | Intersil Corporation | Power trench transistor device source region formation using silicon spacer |
| US6242288B1 (en) * | 2000-05-05 | 2001-06-05 | International Rectifier Corp. | Anneal-free process for forming weak collector |
| US6753580B1 (en) * | 2000-05-05 | 2004-06-22 | International Rectifier Corporation | Diode with weak anode |
| KR100533687B1 (ko) * | 2004-02-23 | 2005-12-05 | 재단법인서울대학교산학협력재단 | 이중 게이트 트랜지스터 |
-
2005
- 2005-11-02 US US11/265,489 patent/US7956419B2/en active Active
-
2006
- 2006-11-02 KR KR1020060108006A patent/KR100776786B1/ko active IP Right Grant
- 2006-11-02 EP EP06022836A patent/EP1801885A3/en not_active Withdrawn
- 2006-11-02 JP JP2006298340A patent/JP2007129231A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533047A (ja) * | 2000-05-05 | 2003-11-05 | インターナショナル・レクチファイヤー・コーポレーション | パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法 |
| JP2002314083A (ja) * | 2001-02-09 | 2002-10-25 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002246596A (ja) * | 2001-02-19 | 2002-08-30 | Hitachi Ltd | 絶縁ゲート型半導体装置及びその製造方法 |
| US20030201454A1 (en) * | 2002-04-25 | 2003-10-30 | International Rectifier Corp. | Trench IGBT |
| US20040178457A1 (en) * | 2003-03-14 | 2004-09-16 | International Rectifier Corporation | Angled implant for shorter trench emitter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015201660A (ja) * | 2007-07-10 | 2015-11-12 | 富士電機株式会社 | トレンチ型絶縁ゲートｍｏｓ半導体装置 |
| JP2017195406A (ja) * | 2007-07-10 | 2017-10-26 | 富士電機株式会社 | トレンチゲート型絶縁ゲートバイポーラトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070047726A (ko) | 2007-05-07 |
| EP1801885A3 (en) | 2008-09-03 |
| US20070096167A1 (en) | 2007-05-03 |
| US7956419B2 (en) | 2011-06-07 |
| KR100776786B1 (ko) | 2007-11-19 |
| EP1801885A2 (en) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007129231A (ja) | 空乏ストップ層を有するトレンチ絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ） | |
| JP4128777B2 (ja) | 絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）及びその製造方法 | |
| JP3906076B2 (ja) | 半導体装置 | |
| EP2223341B1 (en) | Method for manufacturing a reverse-conducting semiconductor device | |
| US8039322B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
| CN109244125B (zh) | 引入外延层场阑区的反向传导igbt及其制备方法 | |
| US9837358B2 (en) | Source-gate region architecture in a vertical power semiconductor device | |
| US7534666B2 (en) | High voltage non punch through IGBT for switch mode power supplies | |
| US9941383B2 (en) | Fast switching IGBT with embedded emitter shorting contacts and method for making same | |
| US20120286324A1 (en) | Manufacturing method for insulated-gate bipolar transitor and device using the same | |
| US8314002B2 (en) | Semiconductor device having increased switching speed | |
| US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
| JP2000260778A (ja) | 半導体装置およびその製造方法 | |
| US6753580B1 (en) | Diode with weak anode | |
| US20090309130A1 (en) | Method of fabricating collector of igbt | |
| JPH0982955A (ja) | 半導体装置の製法 | |
| CN117747651A (zh) | 一种具有沟槽分离栅igbt的结构及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100511 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100514 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101015 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110812 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110817 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111117 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111122 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111222 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120619 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120713 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121004 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121010 |