CN109244125B - 引入外延层场阑区的反向传导igbt及其制备方法 - Google Patents

引入外延层场阑区的反向传导igbt及其制备方法 Download PDF

Info

Publication number
CN109244125B
CN109244125B CN201810695537.2A CN201810695537A CN109244125B CN 109244125 B CN109244125 B CN 109244125B CN 201810695537 A CN201810695537 A CN 201810695537A CN 109244125 B CN109244125 B CN 109244125B
Authority
CN
China
Prior art keywords
epitaxial layer
region
field stop
doping
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810695537.2A
Other languages
English (en)
Other versions
CN109244125A (zh
Inventor
薛宏勇
张磊
布莱恩·肖尔
克里斯托弗·威比
李文军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Cayman Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Cayman Ltd filed Critical Alpha and Omega Semiconductor Cayman Ltd
Publication of CN109244125A publication Critical patent/CN109244125A/zh
Application granted granted Critical
Publication of CN109244125B publication Critical patent/CN109244125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

本发明涉及引入外延层场阑区的反向传导IGBT及其制备方法。提供的一种反向传导的绝缘栅双极晶体管RC‑IGBT，包括一个具有基极区的半导体本体，半导体本体中引入一个场阑区，其中基极区和场阑区都利用外延工艺制成。另外，外延层场阑区由改良掺杂结构构成，实现了半导体器件改良的软切换性能。在可选实施例中，含有外延层场阑区的RC‑IGBT器件，仅使用正面处理的制备工艺即可实现，以制备背部接触区和正面器件区。制备方法利用正面处理制备RC‑IGBT器件，制备背部接触区，然后利用晶圆结合工艺，在载体晶圆上翻转半导体结构，以便再次通过正面处理，制备器件区。

Description

引入外延层场阑区的反向传导IGBT及其制备方法
技术领域
本发明涉及IGBT器件，特别是涉及一种引入外延层场阑区的反向传导IGBT及其制备方法。
背景技术
独立的二极管和独立的绝缘栅双极晶体管等半导体器件通常形成在半导体本体中，半导体本体包括一个轻掺杂的基极区，形成在重掺杂衬底上方，作为背部阴极/集电极。器件区，例如半导体器件的pn结，形成在半导体本体的顶面或正面。为了在这些半导体器件中实现软切换操作，尤其是当基极区的厚度必须保持很薄时，半导体本体通常引入一个远离器件区、靠近背部衬底的场阑区。场阑区是一个掺杂类型与基极区相同的区域，但是与基极区相比，其掺杂水平较高。场阑区具有阻止pn结的空间电荷区在轻掺杂基极区中传播得太远。确切地说，场阑区防止pn结的空间电荷区触及背部阴极/集电极。在这种情况下，基极区可以利用所需的低掺杂水平构成，带有所需的厚度，同时对所形成的半导体器件实现软切换。
制备场阑区的传统方法通常包括使用高能背部掺杂注入。晶圆通过正面处理，形成器件区，然后将晶圆进行背部研磨，获得所需厚度。然后，为了形成场阑区，要进行一次或多次背部注入，在远离器件区的基极区域内引入掺杂物。例如，传统的方法通常从晶圆背面使用质子注入或多次氦或氢注入，以形成场阑区。然后，进行热退火，激活与氢相关的施主。图1复制的是美国专利7,538,412中的图1，表示一个IGBT，含有通过高能背部注入形成的场阑区26。图2复制的是美国专利7,538,412中的图2a，表示多次背部注入后，场阑区的掺杂结构的一个示例。
在半导体本体中制备场阑区的传统方法，具有许多不足。首先，当使用高能背部注入时，很难形成延伸很深的场阑区，这需要注入非常高的能量，或者受到注入设备的限制而不可行，或者无法制备，或者与高昂的成本有关。
其次，当使用高能背部注入时，制备所需场阑区掺杂结构的能力有限。在一些情况下，需要大量的注入，形成所需的掺杂结构。大量的注入不是必要的，而且非常昂贵。
最后，由于在完成正面处理之后，要进行背部注入和退火，所以背部注入的退火温度不能太高。例如，由于金属层形成在正面，因此背部注入的退火温度不能超过500℃或550℃。适当的退火温度范围限制了背部注入可以使用的注入剂量和能量，其原因在于较高的注入剂量或较高的注入能量需要较长的加热过程，以便对注入损坏或缺陷进行退火。
发明内容
本发明提供一种引入外延层场阑区的反向传导IGBT及其制备方法，用以解决公知技术中所面临的问题。
为了达到上述目的，本发明提供一种反向传导的绝缘栅双极晶体管(RC-IGBT)器件，其特征包含:
一个半导体层，包括一个或多个第一导电类型的重掺杂区，以及一个或多个与第一导电类型相反的第二导电类型的掺杂区；
一个形成在半导体层上的第一导电类型的外延层，一个形成在半导体层附近的第一部分外延层中的场阑区，以及一个形成在第二部分外延层中的基极区，场阑区具有第一边在半导体层附近，第二边在基极区附近，基极区具有第一边在场阑区附近，第二边在第一边对面；
一个第二导电类型的本体区，形成在基极区的第二边内；
一个第一导电类型的源极区，形成在本体区中；
一个栅极电介质层和一个导电栅极，形成在基极区第二边的外延层之上，
其中形成在第一部分外延层中的场阑区具有一个掺杂结构，在场阑区中包括不稳定的、变化的掺杂水平，基极区具有稳定的掺杂水平。
优选地，其中栅极电介质层和导电栅极包括一个沟槽栅极电介质层和一个沟槽栅极，沟槽栅极电介质层和沟槽栅极形成在沟槽中，沟槽形成在基极区第二边上的外延层中。
优选地，其中场阑区包括一个分级掺杂结构，在场阑区的第一边上具有第一掺杂水平，在场阑区的第二边上具有第二掺杂水平，掺杂水平在场阑区的第一边和第二边之间线性变化，从第一掺杂水平变化到第二掺杂水平。
优选地，其中场阑区包括一个多步进平板顶区掺杂结构，具有第一掺杂水平作为背景掺杂水平，具有多平板顶区，其掺杂水平从第一掺杂水平开始步进增大，多平板顶区在场阑区内间隔开。
优选地，其中场阑区包括一个多尖峰掺杂结构，具有第一掺杂水平，作为背景掺杂水平，具有多个尖峰掺杂区，从第一掺杂水平开始，在掺杂水平上有尖峰增大，多尖峰掺杂区在场阑区内间隔开。
优选地，其中第一导电类型由N-型导电类型构成，第二导电类型由P-型导电类型构成。
一种用于制备含有场阑区的反向传导的绝缘栅双极晶体管(RC-IGBT)器件的制备方法，该方法包括：
提供一个轻掺杂的第一半导体衬底；
通过外延工艺，在第一个半导体衬底上制备一个第一导电类型的第一个外延层，第一个外延层具有稳定的掺杂水平，第一个外延层构成RC-IGBT器件的基极区；
通过外延工艺，在第一个半导体衬底上制备一个第一导电类型的第二个外延层，第二个外延层具有包括不稳定的、变化的掺杂水平，第二个外延层构成RC-IGBT器件的场阑区；
在第二外延层上制备一个缓冲层；
通过离子注入，在缓冲层中制备第一导电类型的第一区域和与第一导电类型相反的第二导电类型的第二区域；
在缓冲层上制备一个结合层；
将载体晶圆贴到缓冲层上的结合层上，构成一个半导体结构，具有第一边是第一个半导体衬底，第二边是载体晶圆的背面；
从第一边研磨半导体结构，除去第一半导体衬底以及至少一部分第一个外延层，使第一个外延层裸露出来，构成半导体结构的正面；
从半导体结构的正面，形成第二导电类型的本体区，在本体区中形成第一导电类型的源极区；
在半导体结构的正面，制备一个栅极电介质层和一个导电栅极；并且
除去载体晶圆和结合层，使缓冲层中第一导电类型的第一区域以及第二导电类型的第二区域裸露出来。
优选地，其中通过外延工艺，在第一个外延层上制备第一导电类型的第二个外延层，包括：
制备具有分级掺杂结构的第二个外延层，第二个外延层具有靠近第一个外延层的第一边，以及靠近缓冲层的第二边，分级掺杂结构具有在第二个外延层的第一边上的第一掺杂水平，以及在第二个外延层的第二边上的第二掺杂水平，掺杂水平在第二个外延层的第一边和第二边之间线性变化，从第一掺杂水平到第二掺杂水平。
优选地，其中第一掺杂水平低于第二掺杂水平。
优选地，其中第一掺杂水平高于或等于第一个外延层稳定的掺杂水平。
优选地，其中通过外延工艺，在第一个外延层上制备第一导电类型的第二个外延层，包括：
制备具有多步进平板顶区掺杂结构的第二个外延层，具有第一掺杂水平作为背景掺杂水平，并且具有多平板顶区，掺杂水平从第一掺杂水平开始步进增大，多平板顶区在第二个外延层内间隔开。
优选地，其中多个平板顶区具有相同的或不同的掺杂水平。
优选地，其中多个平板顶区具有不断增大的掺杂水平，从第二个外延层的第一边附近的第一平板顶区开始，到第二个外延层的第二边附近的最后一个平板顶区。
优选地，其中每一个平板顶区都具有厚度，多个平板顶区的厚度是相同的或不同的。
优选地，其中多个平板顶区具有递减的厚度，从第二个外延层的第一边附近的第一个平板顶区开始，到第二个外延层第二边附近的最后一个平板顶区。
优选地，其中背景掺杂水平高于或等于第一个外延层稳定的掺杂水平。
优选地，其中通过外延工艺，在第一个外延层上制备第一导电类型的第二个外延层，包括：
制备具有多尖峰掺杂结构的第二个外延层，具有第一掺杂水平，作为背景掺杂水平，具有多个尖峰掺杂区，在掺杂水平上有尖峰增大，从第一掺杂水平开始，多个尖峰掺杂区在第二个外延层中间隔开。
优选地，其中在半导体结构的正面制备一个栅极电介质层和一个导电栅极，包括：
制备一个沟槽栅极电介质层和一个沟槽栅极，沟槽栅极电介质层和沟槽栅极形成在半导体结构正面的沟槽中。
优选地，其中在第二个外延层上制备缓冲层，包括制备第三个外延层，作为缓冲层，第三个外延层具有第一导电类型。
优选地，其中在缓冲层上制备一个结合层，包括在缓冲层上制备一个热氧化层。
优选地，其中第一导电类型由N-型导电类型构成，第二导电类型由P-型导电类型构成。
本发明提供的一种引入外延层场阑区的反向传导IGBT及其制备方法，含有外延层场阑区的RC-IGBT器件，仅使用正面处理的制备工艺即可实现，以制备背部接触区和正面器件区。制备方法利用正面处理制备RC-IGBT器件，制备背部接触区，然后利用晶圆结合工艺，在载体晶圆上翻转半导体结构，以便再次通过正面处理，制备器件区。
附图说明
图1复制的是美国专利7,538,412中的图1，表示一种IGBT，包括一个由高能背部注入形成的场阑区26；
图2复制的是美国专利7,538,412中的图2a，表示一种通过多次背部注入，形成的场阑区掺杂结构的一个示例；
图3包括图3a至图3c，表示在本发明的实施例中，利用外延层场阑区，制成的半导体器件的剖面图；
图4包括图4a至图4b，表示在本发明的实施例中，半导体本体内引入可以用于制备半导体器件的外延层场阑区，该半导体本体的示例的剖面图；
图5包括图5a至图5b，表示在本发明的实施例中，一个半导体本体中引入了一个外延层场阑区和一个可以形成在场阑区中的分级掺杂结构；
图6包括图6a至图6c，表示在本发明的实施例中，一个半导体本体中引入了一个外延层场阑区和一个可以形成在场阑区中的步进掺杂结构；
图7包括图7a至图7c，表示在本发明的实施例中，一个半导体本体中引入了一个外延层场阑区和一个可以形成在场阑区中的尖峰掺杂结构；
图8包括图8和图8b，表示在本发明的实施例中，利用外延层场阑区制成的RC-IGBT半导体器件的剖面图；
图9包括图9a至图9h，表示在本发明的实施例中，用于制备RC-IGBT的半导体器件制备方法；
具体实施方式
以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
本发明可以以各种方式实现，包括作为一个工艺；一种器件；一个系统；和/或一种物质组成。在本说明书中，这些实现方式或本发明可能采用的任意一种其他方式，都可以称为技术。一般来说，可以在本发明的范围内变换所述工艺步骤的顺序。
本发明的一个或多个实施例的详细说明以及附图解释了本发明的原理。虽然，本发明与这些实施例一起提出，但是本发明的范围并不局限于任何实施例。本发明的范围仅由权利要求书限定，本发明包含多种可选方案、修正以及等效方案。在以下说明中，所提出的各种具体细节用于全面理解本发明。这些细节用于解释说明，无需这些详细细节中的部分细节或全部细节，依据权利要求书，就可以实现本发明。为了简便，本发明相关技术领域中众所周知的技术材料并没有详细说明，以免对本发明产生不必要的混淆。
在本发明的实施例中，一个半导体器件包括一个半导体本体，具有一个引入了场阑区的基极区，其中基极区和场阑区都由一个外延工艺制成。此外，利用改良的掺杂结构形成的外延层场阑区，实现了半导体器件优良的软切换性能。在一些实施例中，形成在场阑区中的改良掺杂结构包括各种不稳定的掺杂水平。在一些实施例中，改良的掺杂结构包括一个延长的分级掺杂结构、一个多步进平板掺杂结构或一个多尖峰掺杂结构的其中一个。本发明所述的外延层场阑区使得复杂的场阑区掺杂结构，实现了半导体器件中所需的软切换性能。
在本发明的实施例中，该半导体器件可以利用外延层场阑区制成，包括单独的PN结二极管和绝缘栅双极晶体管(IGBT)器件。另外，在一些实施例中，该半导体器件是一个反向传导IGBT(RC-IGBT)器件，其中引入带有改良掺杂结构的场阑区，以提高RC-IGBT的软切换性能。
带有形成在半导体器件中改良掺杂结构的外延层场阑区，比利用背部离子注入形成在传统的场阑区具有更多优势。确切地说，外延工艺可以通过复杂的掺杂结构，制备场阑区，这是使用背部离子注入方法不可能或很难实现的。在这种情况下，场阑区的掺杂结构可以应用于有特殊要求的半导体器件，实现半导体器件特殊的电学性能。带有改良掺杂结构的外延层场阑区，提高了IGBT和二极管器件的软切换性能，减少了电流振铃和反向电压尖峰。带有改良掺杂结构的外延层场阑区还有利于在改良的短路耐用性和所需的IGBT器件的漏电流性能之间取得平衡。从而大幅提高半导体器件的电学性能。
第二，依据本发明的实施例，利用外延层场阑区，可以不需要使用薄晶圆上的背部处理，就能制成半导体器件，而且场阑区工艺与现有的正面处理相兼容。利用外延工艺制成的场阑区性价比更高，与背部离子注入的传统方法相比，工艺更加友好。
第三，利用外延工艺制备场阑区和基极区，基极区的厚度就是场阑区的深度，可以通过很好地控制基极区厚度，制备所需的场阑区深度。利用传统的背部注入方法，无法轻松地控制场阑区的深度。
外延场阑区
图3包括图3a至图3c，表示在本发明的实施例中，利用外延层场阑区，制成的半导体器件的剖面图。参见图3a，单独的PN结二极管10形成在半导体本体中，包括一个重掺杂的N+衬底12和一个形成在它上面的N-型外延层13。N+衬底12构成二极管10的背部阴极。N-型基极区(N-基极)15和场阑区14形成在N-型外延层13中，其中利用改良的掺杂结构制备场阑区14，例如延长的分级掺杂结构或多个步进平板掺杂结构或其他结构等。场阑区14形成在外延层13的底部，靠近衬底12，N-基极15形成在场阑区14上。本体区16形成在N-基极15的顶面或正面，远离场阑区14。重掺杂P-型(P+)区17形成在P-本体区16中，作为二极管10的阳极。这样一来，PN结形成在P-本体16和N-基极15之间。场阑区14用作二极管10的漂流区，防止形成在P本体和N-基极结之间的空间电荷区延伸到N+衬底12上。可以为场阑区14选择特定的场阑区掺杂结构，以实现所需的软切换性能。在本发明的实施例中，场阑区的掺杂结构在场阑区中变化。也就是说，场阑区中的掺杂水平在整个场阑区上是不一样的。
参见图3b，一个单独的IGBT 20形成在半导体本体中，包括一个P-型衬底22和一个形成在它上面的N-型外延层23。P-型衬底22构成IGBT 20的背部集电极/漏极。N-型基极区(N-基极)25和场阑区24形成在N-型外延层23中，场阑区24是利用改良掺杂结构制成的，例如延长的分级掺杂结构或多个步进平板掺杂结构或其他结构。场阑区24形成在外延层23的底部，靠近衬底22，N-基极25形成在场阑区24上。P-本体区26形成在N-基极25的顶面和正面，远离场阑区24。P-本体区26承载一个重掺杂N+发射极/源极区27。IGBT的导电栅极29形成在外延层23的顶面或正面上，并通过一个栅极电介质层28，与外延层23绝缘。导电栅极29通常是一个多晶硅层，栅极电介质层28通常是一个薄栅极氧化层。在本例中，导电栅极29位于半导体本体正面的中心位置，N+源极区27和P-本体区26形成在栅极29的一边，或包围着栅极29。这样一来，所形成在IGBT 20在P-本体26和N-基极25之间有一个PN结。场阑区24用作IGBT 20的漂流区，防止形成在P-本体和N-基极结处的空间电荷区延伸到P-型衬底22上。可以为场阑区24选择特定的场阑区掺杂结构，以实现软切换性能。在本发明的实施例中，场阑区的掺杂结构的掺杂水平在场阑区内变化。也就是说，场阑区中的掺杂水平在整个场阑区上是不一样的。
参见图3c，一个单独的沟槽IGBT 30形成在半导体本体中，包括一个P-型衬底32和一个形成在它上面的N-型外延层33。P-型衬底32构成沟槽栅极IGBT 30的背部集电极/漏极。N-型基极区(N-基极)35和场阑区34形成在N-型外延层33中，场阑区34是利用改良掺杂结构制成的，例如延长的分级掺杂结构或多个步进平板掺杂结构或其他结构。场阑区34形成在外延层33的底部，靠近衬底32，N-基极35形成在场阑区34上。P-本体区36形成在N-基极35的顶面和正面，远离场阑区34。P-本体区36承载一个重掺杂N+发射极/源极区37。IGBT30的沟槽栅极39形成在外延层33的顶面或正面上，并通过一个栅极电介质层38，与外延层33绝缘。沟槽栅极39通常是一个多晶硅层，栅极电介质层38通常是一个薄栅极氧化层。在本例中，沟槽栅极39位于半导体本体正面的中心位置，N+源极区37和P-本体区36形成在沟槽栅极39的一边，或包围着沟槽栅极39。这样一来，所形成在沟槽栅极IGBT 30在P-本体36和N-基极35之间有一个PN结。场阑区34用作沟槽栅极IGBT 30的漂流区，防止形成在P-本体和N-基极结处的空间电荷区延伸到P-型衬底32上。可以为场阑区34选择特定的场阑区掺杂结构，以实现软切换性能。在本发明的实施例中，场阑区的掺杂结构的掺杂水平在场阑区内变化。也就是说，场阑区中的掺杂水平在整个场阑区上是不一样的。
图4包括图4a至图4b，表示在本发明的实施例中，半导体本体中引入了一个可以用作制备半导体器件的外延层场阑区的示例剖面图。参见图4a，半导体本体40具有一个N+衬底42和一个N-型外延层43，通过外延工艺，形成在上面。外延层43用于包括一个形成在N+衬底42上的场阑区外延层44，以及一个形成在场阑区外延层44上的N-型基极区(N-基极)45。更确切地说，外延工艺在N+衬底42上生长N-型外延层43。通过调节N-型掺杂浓度，进行外延工艺，为场阑区44制备所需的掺杂结构，然后为N-基极45，形成稳定的掺杂水平。
更确切地说，在外延工艺的第一部分中，调节或改变N-型掺杂浓度，为具有所需掺杂结构的场阑区44制备外延层。掺杂水平在整个场阑区44上不稳定，而是使用一种变化的掺杂水平，产生一种掺杂结构，用于支持要形成的半导体器件中鲁棒的软切换性能。然后，当场阑区外延层44完成时，外延工艺继续进行，利用稳定的N-型掺杂水平，制备基极区外延层45。在一些实施例中，基极区外延层45轻掺杂，N-基极区45的掺杂水平确定了场阑区的最小掺杂水平。场阑区44包括掺杂水平高于N-基极区的区域，选择特定的掺杂结构，以实现要制备的半导体器件所需的软切换性能。另外，场阑区44中的掺杂水平不是稳定的，而是在场阑区内变化的，以实现所需的软切换性能。
在图4a所示的实施例中，半导体本体40包括一个N+衬底42，用于制备PN结二极管器件。在其他实施例中，外延层场阑区可用于含有其他类型衬底的半导体本体，例如N-型或P-型衬底，以及其他掺杂物极性的重掺杂或轻掺杂衬底。在本说明书中使用的特定衬底仅用于解释说明，不用于局限。例如，图4b表示一个含有P-型衬底41的半导体本体48。N-型外延层43形成在P-型衬底41中，与上述图4a所示方式相同，以形成场阑区外延层44和N-基极外延层45。半导体本体48用于制备IGBT器件，包括沟槽栅极IGBT器件。
这样一来，通过N-基极45的晶圆表面进行正面处理，半导体本体40或41可用于制备所需的半导体器件。由于已经形成了场阑区，所以半导体器件不需要进行背部处理。在本发明的实施例中，利用改良掺杂结构制备外延层场阑区，以便在要制备的半导体器件中实现软切换性能。以下说明提供了掺杂结构的示例，可以制备在场阑区中。以下的掺杂结构示例仅用于解释说明，不用于局限。本领域的技术人员应明确通过调节外延工艺过程中的N-型掺杂浓度，可以实现场阑区不同的掺杂结构。
(1)延长的分级掺杂场阑区
图5包括图5a和图5b，表示在本发明的实施例中，半导体衬底中引入了一个外延场阑区和一个可以制备在场阑区中的分级掺杂结构。图5a复制的是图4a，表示含有N+衬底42和形成在它上面的N-型外延层43的半导体本体40。图5b表示在本例中，一个延长的分级掺杂结构50，形成在外延场阑区中。图5b所示的掺杂结构表示从左到右，从N+衬底42到N-基极45的N-型掺杂浓度。
在本例中，衬底42是一个重掺杂的N-型衬底，因此衬底42具有很高的N-型掺杂浓度。外延工艺在衬底42上生长外延层43。场阑区具有延长的分级掺杂结构50。也就是说，场阑区具有一个初始的掺杂水平，低于N+衬底的掺杂水平，场阑区的掺杂水平线性降低到最终的掺杂水平。N-基极区45带有外延层，外延层具有稳定的掺杂水平。N-基极区45通常为轻掺杂，因此N-基极区45具有很低的N-型掺杂水平。场阑区44的最终掺杂水平可以与N-基极区45的掺杂水平相同或者高于它。
在本发明的实施例中，可以调节场阑区的分级掺杂结构，以获得场阑区所需的层厚度以及掺杂水平。另外，可以调节N-基极区45的层厚度，以获得从晶圆表面开始的场阑区深度。因此，利用外延工艺，带有深度延长的分级掺杂结构的场阑区可以形成在从晶圆表面开始的所需深处。场阑区44的厚度和掺杂水平定义了耗尽层深度，决定了要形成的半导体器件的工作电压。通过引入带有分级掺杂水平的场阑区，很大的工作电压变化将不会在耗尽层深度上产生巨大的变化。在这种情况下，电压尖峰和电流振动都会减少，所形成的半导体器件具有改良的软切换性能。
在一个实施例中，用于制备外延层43的外延工艺在外延生长过程中，使用了两种N-型掺杂浓度，以形成场阑区。外延工艺在场阑区初始掺杂浓度下开始外延生长。外延生长速度是固定的，而掺杂气体流动逐渐减少，使得当场阑区达到所需厚度时，外延工艺处于场阑区最终的掺杂浓度。因此，掺杂气体流动速度的减少是所需分级掺杂和场阑区厚度的函数。形成场阑区之后，外延工艺在稳定的N-型掺杂浓度设置点下继续进行，以形成基极区外延层。基极区稳定的N-型掺杂浓度设置点可以与场阑区最终掺杂浓度相同或低于它。
(2)多个步进平板掺杂场阑区
图6包括图6a至图6c，表示在本发明的实施例中，半导体本体中引入了一个外延层场阑区和一个可以形成在场阑区中的步进掺杂结构。图6a复制了图4a，表示含有N+衬底42和形成在上面的N-型外延层43的半导体本体40。图6b和图6c表示步进掺杂结构55、60的示例，在本发明的实施例中，它们可以形成在外延层场阑区中。图6b和图6c所示的掺杂结构表示从左到右，从N+衬底42到N-基极45的N-型掺杂浓度。
在图6b所示的实施例中，衬底42是重掺杂N-型衬底，因此，衬底42具有很高的N-型掺杂浓度。外延工艺在衬底42上生长外延层43。场阑区43具有多步进平板掺杂结构55。也就是说，场阑区具有背景掺杂水平和多平板顶区，带有掺杂水平的步进提高。平板顶区在场阑区中间隔开。然后，形成带有外延层的N-基极区45，具有稳定的掺杂水平。N-基极区45通常轻掺杂，因此N-基极区45具有很低的N-型掺杂水平。场阑区44的背景掺杂水平可以与N-基极区45的掺杂水平相同或高于它。
在图6b所示的示例中，场阑区包括三个平板顶区，具有基本相同的厚度或相同的外延层厚度，以及增高的掺杂水平。也就是说，靠近衬底的平板顶区的掺杂水平比距离衬底最远的平板顶区的掺杂水平更低，掺杂水平从衬底附近的第一平板顶区开始到N-基极区附近最后一个平板顶区逐渐增大。
在其他实施例中，可以调节平板顶区的宽度或厚度、平板顶区的间距以及平板顶区的掺杂水平，以获得场阑区所需的掺杂结构。确切地说，可以根据要制备的半导体器件的应用电压，选择平板顶区的掺杂水平或厚度。例如，在其他实施例中，所有的平板顶区都可以具有相同的掺杂水平。在其他示例中，平板顶区可以具有不同的宽度或外延层厚度，同时具有相同的或不同的掺杂水平。掺杂水平可以朝向N-基极区升高或朝向N-基极区降低。在一个示例中，与靠近衬底的平板顶区相比，靠近N-基极区的平板顶区可以具有更高的掺杂水平，或较大的厚度，以终止耗尽层在特定的应用电压水平下扩散，从而减少电流振铃。
图6c表示步进平板掺杂结构60的一个可选实施例，其中场阑区包括多个步进平板顶区，具有相同的掺杂水平，但是外延层厚度不同。在图6c所示的示例中，平板顶区增大了层厚度，就像图6c中的掺杂结构逐渐增大的宽度一样，从衬底附近的第一平板顶区开始到N-基极区附近的最后一个平板顶区。
所述的多个步进平板掺杂结构可用于场阑区，以提高要形成的半导体器件的软切换性能。可以选择步进掺杂水平和平板顶区的厚度以及平板顶区的数量，以调节电场形状或电场分布，改善要形成的半导体器件的耐用性。另外，可以调节N-基极区45的层厚度，以获得从晶圆表面开始的场阑区所需的深度。因此，利用外延工艺，可以在从晶圆表面开始的所需深处，形成带有多个步进平板掺杂结构的场阑区。
在一个示例中，外延工艺通过设置外延生长掺杂气体流动到背景掺杂水平，然后使用并保持平板顶区的掺杂气体流，制成了多个步进平板掺杂结构，作为外延层43中的场阑区。更确切地说，通过设置掺杂气体流动到背景掺杂浓度，外延工艺开始外延生长。外延生长速度是固定的。当外延生长进行时，增大掺杂气体流动，形成步进平板顶区，为平板顶区的目标厚度，保持住增大的掺杂气体流。形成所需的平板顶区之后，掺杂气体流返回到背景掺杂浓度设置点，外延工艺继续进行直到制成下一个平板顶区为止。形成场阑区之后，外延工艺继续在稳定的N-型掺杂浓度设置点下继续进行，制成基极区外延层。对于基极区来说，稳定的N-型掺杂浓度设置点，可以与场阑区背景掺杂浓度相同或小于场阑区背景掺杂浓度。
(3)多尖峰掺杂场阑区
图7包括图7a-7c，表示在本发明的实施例中，半导体本体引入了一个外延层场阑区和可以形成在场阑区中的尖峰掺杂结构。图7a复制的是图4a，表示半导体本体40含有N+衬底42和形成在上面的N-型外延层43。图7b和7c表示尖峰掺杂结构65、70的示例，在本实施例中，它们可以形成在外延层场阑区中。图7b和7c所示的掺杂结构表示从左到右，从N+衬底42到N-基极45的N-型掺杂浓度。
在图7b所示的实施例中，衬底42是重掺杂N-型衬底，因此衬底42具有很高的N-型掺杂浓度。外延工艺在衬底42上生长外延层43。场阑区43具有多尖峰掺杂结构65。也就是说，场阑区具有背景掺杂水平和多个尖峰掺杂区，在掺杂水平上有峰值升高。尖峰掺杂区在场阑区中被分隔开。所形成的N-基极区45带有外延层，外延层的掺杂水平恒定。N-基极区45通常是轻掺杂的，因此，N-基极区45具有很低的N-型掺杂水平。场阑区44的背景掺杂水平可以与N-基极区45的掺杂水平相同或高于N-基极区45的掺杂水平。
在图7b所示的示例中，场阑区包括两个尖峰掺杂区，它们具有相同的宽度或相同的外延层厚度，并且带有相同的掺杂水平。在其他实施例中，可以调节场阑区内平板顶区的数量、尖峰掺杂区的宽度或厚度、尖峰掺杂区的间距以及尖峰掺杂区的掺杂水平，以获得场阑区所需的掺杂结构。确切地说，可以根据要制备的半导体器件的应用电压，选择尖峰掺杂区的掺杂水平或厚度。例如，在其他实施例中，所有的尖峰掺杂区都可以具有相同的掺杂水平。在其他示例中，尖峰掺杂区可以有不同的宽度或外延层厚度，同时具有相同或不同的掺杂水平。掺杂水平可以朝向N-基极区增大或者朝向N-基极区减小。在一个示例中，与靠近衬底的尖峰掺杂区相比，靠近N-基极区的尖峰掺杂区可以具有较高的掺杂水平或增大的厚度，以终止在特定应用电压水平下耗尽层的扩散，从而减少电流振铃。
图7c表示尖峰掺杂结构70的一个可选实施例，其他场阑区包括三个尖峰掺杂区，带有增大的掺杂水平，从衬底附近的第一个尖峰掺杂区开始到N-基极区附近最后一个尖峰掺杂区。另外，图7d所示的尖峰掺杂区具有增大的厚度，表示图7c中掺杂结构的宽度增大，从衬底附近的第一个尖峰掺杂区开始到N-基极区附近最后一个尖峰掺杂区。
所述的多尖峰掺杂结构可用于场阑区，以改善要制备的半导体器件的软切换性能。可以选择尖峰掺杂区的掺杂水平和厚度以及尖峰掺杂区的数量，以调节电场形状或电场分布，以改善要制成的半导体器件的耐用性。另外，可以调节N-基极区45的层厚度，以获得从晶圆表面开始场阑区所需的深度。因此，通过使用外延工艺，从晶圆表面开始的所需深处，可以形成带有多尖峰掺杂结构的场阑区。
在一个示例中，通过将外延设置掺杂气流设置到背景掺杂水平，然后快速改变掺杂气流，外延工艺制成了多尖峰掺杂结构，作为外延层43中的场阑区，构成尖峰掺杂区。更确切地说，通过将掺杂气流设置到背景掺杂浓度，外延工艺开始外延生长。外延生长速度可以调节或是不稳定的。随着外延生长的进行，掺杂气流快速增大，并快速断开，以构成尖峰掺杂区。制成所需的尖峰掺杂区之后，掺杂气流返回到背景掺杂浓度设置点，外延工艺继续进行到制成下一个尖峰掺杂区为止。制成场阑区之后，外延工艺继续在稳定的N-型掺杂浓度设置点下进行，构成基极区外延层。对于基极区来说，稳定的N-型掺杂浓度设置点可以与场阑背景掺杂浓度相同或低于场阑背景掺杂浓度。
要说明的是，虽然制备场阑区传统的背面注入方法可以在掺杂结构中制备一个或多个尖峰，但是传统的背面注入方法并不能精确的控制位置、宽度或厚度以及尖峰掺杂区的峰值掺杂水平。当使用高能注入方法时，只能实现多掺杂结构粗略的控制。另外，高能注入方法无法制成平板顶部掺杂区。本发明制成的所述的外延层场阑区可以精确地控制场阑区掺杂结构的位置、厚度和峰值掺杂水平，确保优良的软切换性能。
利用所形成的图5-7所示的半导体本体，半导体本体中包括带有改良掺杂结构的外延层场阑区，进行正面处理，制成所需半导体器件的器件区。半导体器件的pn结等器件区，形成在半导体本体的顶面或正面上。例如，通过在半导体本体的正面制备P-本体和P+区，可以在半导体本体中形成PN结二极管，如图3a所示。在另一个示例中，使用了P-型衬底的半导体本体可以用于制备IGBT器件。对半导体本体进行正面处理，包括制备P-本体区、N+源极区、栅极电介质层和导电栅极，如图3b所示。还可以制成沟槽栅极IGBT，如图3c所示。
RC-IGBT(反向传导IGBT)
在本发明的实施例中，RC-IGBT包括半导体本体，具有一个基极区，引入了场阑区，其中基极区和场阑区都是使用外延工艺制成的，参照图4-7如上所述。所形成的外延层场阑区带有改良掺杂结构，实现了半导体器件的改良软切换性能。在一些实施例中，形成在场阑区中的改良掺杂结构包括变化的、不稳定的掺杂水平。在一些实施例中，形成在场阑区中的改良掺杂结构包括延长的分级掺杂结构、多步进平板掺杂结构或多尖峰掺杂结构中的一个，参照图5-7如上所述。
RC-IGBT或反向传导的IGBT是一种带有背面N+区的IGBT器件，使得电流从RC-IGBT器件的背面开始传导。在IGBT中，例如图3b所示的IGBT 20，包括由P-型衬底22、N-漂流/N-基极区24、P-本体区26构成的PNP双极晶体管、由N+源极区27、栅极29和N-漂流区构成的MOS晶体管，作为漏极。IGBT 20不能传导来自背面的电流——也就是说，电流不能通过P-本体传导到N-基极/N-漂流区再到P-衬底。
RC-IGBT器件在同一个器件结构中集成了IGBT和转向二极管，从而允许背面电流衬底。图8包括图8和图8b，表示在本发明的实施例中，利用外延层场阑区可以制成RC-IGBT半导体器件的剖面图。参见图8，RC-IGBT 80除了在背面增加了N+区83、器件的集电极端作为背面接触区之外，其制备方式与图3b的IGBT 20的制备方式相同。这样一来，利用P-本体区86和N+区83，可以制成一个二极管，并且背面电流传导成为可能。参见图8b，沟槽栅极RC-IGBT 90除了在背面增加了N+区93、器件的集电极端作为背面接触区之外，其制备方法都与图3c所示的沟槽栅极IGBT 90相同。这样一来，利用P-本体区96和N+区93可以制成一个二极管，并且背面传导电流成为可能。
在本发明所述的实施例中，图8所示的RC-IGBT 80形成在半导体本体中，包括一个N-型外延层83，其中N-型外延层83引入了一个场阑区84，其制备方式与图4至图7所示的制备方法相同。场阑区84改善了RC-IGBT器件的软切换性能。与之类似，在本发明的实施例中，图8b所示的沟槽栅极RC-IGBT 90形成在半导体本体中，包括一个N-型外延层93，其中N-型外延层93引入了场阑区94，其制备方式与图4至图7所示的制备方法相同。场阑区94改善了沟槽栅极RC-IGBT器件的软切换性能。
RC-IGBT器件要求N+和P接触区都在器件结构的背面。在晶圆的正面和背面都制成掺杂区是非常困难的，尤其是对于薄晶圆来说。在本发明的实施例中，带有表面栅极或沟槽栅极的RC-IGBT，可以利用仅使用正面处理的制备工艺实现，形成背面接触区和正面器件区，引入带有改良掺杂结构的外延层场阑区。制备工艺允许RC-IGBT器件带有背面接触区和外延层场阑区，即使对于薄晶圆厚度来说也是如此。
制备RC-IGBT器件的传统方法，包括进行正面处理，制备器件区(栅极电介质、栅极多晶硅、本体区、源极区、接头和金属)，在晶圆的正面。然后将晶圆翻转过来，研磨到所需厚度。进行背部处理，形成N+和P接触区。场阑区也可以通过背部注入形成。进行激光退火或低温退火，激活场阑区以及N+和P区注入的掺杂物。基于上述原因，不再需要制备RC-IGBT器件传统的背部研磨和背部注入方法，包括必须进行背部处理、无法控制场阑区的结构以及退火温度的限制等等。确切地说，传统的方法要求在薄晶圆上进行背部光致抗蚀方法，需要专用的光致抗蚀设备，在晶圆背面形成N+和P区的图案，专用的薄膜设备，剥去薄晶圆上的光致抗蚀剂，并且改装注入设备，在薄晶圆上进行注入。另外，传统方法还需要专用的激光退火设备，控制薄晶圆进行注入N+和P区的退火。
在本发明的实施例中，制备引入外延层场阑区的RC-IGBT的半导体器件的制备方法仅使用正面处理，就能形成背部N+和P接触区。图9包括图9a至图9h，表示在本发明的实施例中，制备RC-IGBT的半导体器件制备方法。参见图9a，该方法从N-型或P-型的轻掺杂晶圆衬底120开始。然后，利用外延工艺，在衬底120上制备N-型外延层122。首先利用稳定的掺杂水平，进行外延工艺，制备第一部分外延层，以便接下来形成N-基极区。然后，继续使用变化的掺杂水平进行外延工艺，制备第二部分外延层，以便接下来形成场阑区。外延工艺的掺杂水平可以根据上述方式变化，参照图5-7，以形成所需的场阑区掺杂结构。例如，可以制备第二部分外延层，以具有延长的分级掺杂结构、多步进平板掺杂结构或多尖峰掺杂结构，适用于RC-IGBT应用。
要注意的是在本实施例的方法中，用于制备N-基极和场阑区的外延工艺可以参照图4-7进行变换。在上述说明中，为了制备PN结二极管或IGBT，可以通过在指定衬底上生长外延层来制备半导体本体，其中衬底将成为要制备的半导体器件的背面。外延生长从衬底上的场阑区开始，然后在N-基极区上方继续进行。在本发明所述的用于制备RC-IGBT的方法中，轻掺杂衬底120是牺牲衬底，仅利用正面处理，就行制成RC-IGBT背面N+和P接触区。因此，本方法逆序进行就能制备半导体本体——通过先制备N-基极区，再制备场阑区。本领域的技术人员应明确图5-7中的掺杂结构可用于外延工艺，从N-基极到场阑区生长外延层。在这种情况下，可以通过调节场阑区的外延掺杂浓度获得场阑区所需的掺杂结构，当外延工艺从N-基极区末端到场阑区内时，其方式从左到右如图5-7所示，以实现场阑区结构。
参见图9a，该方法生长一个N-型外延层124，作为缓冲层。在一些实施例中，缓冲层的掺杂水平低于N-基极外延层122的掺杂水平，但高于轻掺杂N-型晶圆衬底的掺杂水平。参见图9b，RC-IGBT的背面N+和P区形成在缓冲层124中，通过掩膜和选择性注入N-型和P-型掺杂物。注入的掺杂物将被激活，并将在后续的退火工艺中，扩散到缓冲层124中。在本实施例中，背面N+接触区128，通过掩膜缓冲层124，使区域128裸露出来，在N+接触区128外部形成P接触区130。注入之后，可以在制备工艺的最后进行N+注入和P-型注入的驱动或退火工艺，例如与器件区的注入区一起形成在半导体结构的对边上。
图9c表示在后续的退火工艺之后，形成的背部N+区128和P区130。可以在工艺的后期，进行注入掺杂物的真实退火。图9c中所示的N+区128和P区130仅用于解释说明。在缓冲层124中进行N+区和P区的注入步骤之后，对晶圆进行热氧化工艺，在晶圆裸露的表面上形成热氧化层132。因此，在缓冲层124上以及轻掺杂衬底120上形成热氧化层132。在后续处理过程中，热氧化层132可用作结合层。这时，本方法仅使用了衬底120上制备半导体结构的正面处理。
参见图9d，将图9c中形成的半导体结构翻转过来，贴到载体晶圆134上。在缓冲层124上生长热氧化层132有助于将半导体结构贴到载体晶圆上。半导体结构翻转后，N-型外延层122将具有第二部分，在底部构成场阑区，第一部分在顶部构成N-基极区。带有轻掺杂衬底120的半导体结构的边缘成为晶圆的正面。要注意的是，“顶部”、“底部”、“正面”和“背面”等术语是指半导体结构中层的相对方向或位置，不是＝代表半导体结构的绝对方向或位置。
参见图9e，晶圆的正面进行研磨和抛光，除去牺牲衬底120，将N-型外延层122减薄至所需的N-基极厚度。虽然N-型外延层122进行了减薄，但是载体晶圆134为半导体结构提供厚度，从而不需要特殊的薄晶圆处理工艺或设备。
参见图9f，进行正面处理，形成RC-IGBT半导体器件的器件区140。例如，本体区、发射极/源极区、栅极电介质层、导电栅极层、中间层电介质、接头和金属层等都利用正面处理制成。参见图9g，形成器件区140之后，RC-IGBT器件就完成了。然后，对半导体结构进行背部研磨和湿刻蚀，除去载体晶圆134，使之前制备的背部接触区裸露出来。在背部接触层和载体晶圆之间的热氧化层132作为湿刻蚀工艺的刻蚀终点，除去载体晶圆。热氧化层132也要除去，例如通过湿刻蚀，使背部接触区裸露出来。
参见图9h，背部研磨除去了载体晶圆，终止在热氧化层处。然后，刻蚀热氧化层，例如使用湿刻蚀，使形成在器件背面的N+接触区128和P接触区130裸露出来。带有改良掺杂结构的外延层场阑区形成在缓冲层124上方以及N-基极区下方。要注意的是，图9h中所示的整个RC-IGBT器件150都只使用正面处理制成，无需薄晶圆设备或工艺。也就是说，不需要背部光致抗蚀、背部注入或激光退火等工艺。半导体器件制备方法利用正面工艺，制备RC-IGBT器件150，形成背部接触区，然后利用晶圆结合工艺，将半导体结构翻转到载体晶圆上，从而再次利用正面工艺形成器件区。载体晶圆为半导体结构提供厚度，使得RC-IGBT器件的制备无需特殊的薄晶圆处理设备或工艺。
本发明所述的半导体器件制备方法实现了引入外延层场阑区的RC-IGBT，仅利用正面处理就能制备背部N+和P接触区。本发明所述的半导体器件制备方法简化了制备工艺，降低了成本，提高了制备工艺的效率，同时改善了半导体器件的软切换性能。
在上述实施例中，利用外延工艺，制备缓冲层124。在其他实施例中，通过在N-型外延层122中注入N-型掺杂物，制备缓冲层，用作N-基极和场阑区。
在上述实施例中，通过在轻掺杂N-外延缓冲层中注入，制备P-型接触区130。在其他实施例中，通过外延生长，制备P-型背部接触区130，在P-型外延层中注入N-型掺杂物，形成N+接触区128。
另外，在上述实施例中，提出了一种用于制备表面栅极RC-IGBT的半导体器件制备方法。在其他实施例中，本发明所述的半导体器件制备方法通过在半导体结构的正面制备一个沟槽，并且在沟槽内部制备沟槽栅极电介质和沟槽栅极，可用于制备沟槽栅极RC-IGBT。仅使用正面处理，相同的晶圆结合方法就能用于制备沟槽栅极RC-IGBT。
虽然为了表述清楚，以上内容对实施例进行了详细介绍，但是本发明并不局限于上述细节。实施本发明还有许多可选方案。文中的实施例仅用于解释说明，不用于局限。

Claims (14)

1.一种用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，该方法包括：
提供一个轻掺杂的第一半导体衬底；
通过外延工艺，在第一个半导体衬底上制备一个第一导电类型的第一个外延层，第一个外延层具有稳定的掺杂水平，第一个外延层构成RC-IGBT器件的基极区；
通过外延工艺，在第一个半导体衬底上制备一个第一导电类型的第二个外延层，第二个外延层具有包括不稳定的、变化的掺杂水平，第二个外延层构成RC-IGBT器件的场阑区；
在第二外延层上制备一个缓冲层；
通过离子注入，在缓冲层中制备第一导电类型的第一区域和与第一导电类型相反的第二导电类型的第二区域；
在缓冲层上制备一个结合层；
将载体晶圆贴到缓冲层上的结合层上，构成一个半导体结构，具有第一边是第一个半导体衬底，第二边是载体晶圆的背面；
从第一边研磨半导体结构，除去第一半导体衬底以及至少一部分第一个外延层，使第一个外延层裸露出来，构成半导体结构的正面；
从半导体结构的正面，形成第二导电类型的本体区，在本体区中形成第一导电类型的源极区；
在半导体结构的正面，制备一个栅极电介质层和一个导电栅极；并且
除去载体晶圆和结合层，使缓冲层中第一导电类型的第一区域以及第二导电类型的第二区域裸露出来。
2.如权利要求1所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中通过外延工艺，在第一个外延层上制备第一导电类型的第二个外延层，包括：
制备具有分级掺杂结构的第二个外延层，第二个外延层具有靠近第一个外延层的第一边，以及靠近缓冲层的第二边，分级掺杂结构具有在第二个外延层的第一边上的第一掺杂水平，以及在第二个外延层的第二边上的第二掺杂水平，掺杂水平在第二个外延层的第一边和第二边之间线性变化，从第一掺杂水平到第二掺杂水平。
3.如权利要求2所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中第一掺杂水平低于第二掺杂水平。
4.如权利要求3所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中第一掺杂水平高于或等于第一个外延层稳定的掺杂水平。
5.如权利要求1所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中通过外延工艺，在第一个外延层上制备第一导电类型的第二个外延层，包括：
制备具有多步进平板顶区掺杂结构的第二个外延层，具有第一掺杂水平作为背景掺杂水平，并且具有多平板顶区，掺杂水平从第一掺杂水平开始步进增大，多平板顶区在第二个外延层内间隔开。
6.如权利要求5所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中多个平板顶区具有相同的或不同的掺杂水平。
7.如权利要求6所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中多个平板顶区具有不断增大的掺杂水平，从第二个外延层的第一边附近的第一平板顶区开始，到第二个外延层的第二边附近的最后一个平板顶区。
8.如权利要求5所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中每一个平板顶区都具有厚度，多个平板顶区的厚度是相同的或不同的。
9.如权利要求8所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中多个平板顶区具有递减的厚度，从第二个外延层的第一边附近的第一个平板顶区开始，到第二个外延层第二边附近的最后一个平板顶区。
10.如权利要求5所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中背景掺杂水平高于或等于第一个外延层稳定的掺杂水平。
11.如权利要求1所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中通过外延工艺，在第一个外延层上制备第一导电类型的第二个外延层，包括：
制备具有多尖峰掺杂结构的第二个外延层，具有第一掺杂水平，作为背景掺杂水平，具有多个尖峰掺杂区，在掺杂水平上有尖峰增大，从第一掺杂水平开始，多个尖峰掺杂区在第二个外延层中间隔开。
12.如权利要求1所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中在半导体结构的正面制备一个栅极电介质层和一个导电栅极，包括：
制备一个沟槽栅极电介质层和一个沟槽栅极，沟槽栅极电介质层和沟槽栅极形成在半导体结构正面的沟槽中。
13.如权利要求1所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中在第二个外延层上制备缓冲层，包括制备第三个外延层，作为缓冲层，第三个外延层具有第一导电类型。
14.如权利要求1所述的用于制备含有场阑区的反向传导的绝缘栅双极晶体管器件的制备方法，其特征在于，其中在缓冲层上制备一个结合层，包括在缓冲层上制备一个热氧化层。
CN201810695537.2A 2017-06-29 2018-06-28 引入外延层场阑区的反向传导igbt及其制备方法 Active CN109244125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/637,361 2017-06-29
US15/637,361 US10170559B1 (en) 2017-06-29 2017-06-29 Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method

Publications (2)

Publication Number Publication Date
CN109244125A CN109244125A (zh) 2019-01-18
CN109244125B true CN109244125B (zh) 2021-09-21

Family

ID=64738343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810695537.2A Active CN109244125B (zh) 2017-06-29 2018-06-28 引入外延层场阑区的反向传导igbt及其制备方法

Country Status (3)

Country Link
US (2) US10170559B1 (zh)
CN (1) CN109244125B (zh)
TW (1) TWI690081B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
US10326044B2 (en) * 2017-08-18 2019-06-18 Micron Technology, Inc. Method and apparatus for processing semiconductor device structures
CN111834449B (zh) * 2020-07-27 2024-04-16 重庆邮电大学 一种具有背面双mos结构的快速关断rc-igbt器件
CN112018174A (zh) * 2020-08-19 2020-12-01 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制作方法、家用电器
US11728423B2 (en) 2021-04-22 2023-08-15 Alpha And Omega Semiconductor International Lp Integrated planar-trench gate power MOSFET
US20230049926A1 (en) 2021-08-13 2023-02-16 Semiconductor Components Industries, Llc Epitaxial field stop region for semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999225A (zh) * 2012-01-19 2014-08-20 富士电机株式会社 半导体装置及其制造方法
CN105531825A (zh) * 2013-12-16 2016-04-27 富士电机株式会社 半导体装置及半导体装置的制造方法
CN105529358A (zh) * 2014-10-21 2016-04-27 英飞凌科技奥地利有限公司 包含负温度系数热敏电阻器的绝缘栅双极晶体管
CN105762077A (zh) * 2016-05-12 2016-07-13 中山港科半导体科技有限公司 绝缘栅双极晶体管的制造方法
CN106098553A (zh) * 2015-04-30 2016-11-09 英飞凌科技股份有限公司 通过外延生长制造半导体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102005049506B4 (de) 2005-10-13 2011-06-09 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement
US7538412B2 (en) 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
US7932583B2 (en) * 2008-05-13 2011-04-26 Infineon Technologies Austria Ag Reduced free-charge carrier lifetime device
US7910486B2 (en) 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5817686B2 (ja) 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
CN103839804B (zh) * 2012-11-23 2019-01-11 中国科学院微电子研究所 一种电场阻断型igbt结构的制备方法
CN104425250A (zh) * 2013-08-30 2015-03-18 无锡华润上华半导体有限公司 一种igbt的制造方法
US9240450B2 (en) * 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
US9385222B2 (en) * 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
DE102014106594B4 (de) 2014-05-09 2022-05-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
US9431525B2 (en) * 2014-06-12 2016-08-30 Cree, Inc. IGBT with bidirectional conduction
US9324783B2 (en) * 2014-09-30 2016-04-26 Infineon Technologies Ag Soft switching semiconductor device and method for producing thereof
JP6524666B2 (ja) 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
DE102015104723B4 (de) * 2015-03-27 2017-09-21 Infineon Technologies Ag Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999225A (zh) * 2012-01-19 2014-08-20 富士电机株式会社 半导体装置及其制造方法
CN105531825A (zh) * 2013-12-16 2016-04-27 富士电机株式会社 半导体装置及半导体装置的制造方法
CN105529358A (zh) * 2014-10-21 2016-04-27 英飞凌科技奥地利有限公司 包含负温度系数热敏电阻器的绝缘栅双极晶体管
CN106098553A (zh) * 2015-04-30 2016-11-09 英飞凌科技股份有限公司 通过外延生长制造半导体装置
CN105762077A (zh) * 2016-05-12 2016-07-13 中山港科半导体科技有限公司 绝缘栅双极晶体管的制造方法

Also Published As

Publication number Publication date
US10170559B1 (en) 2019-01-01
US10686038B2 (en) 2020-06-16
CN109244125A (zh) 2019-01-18
TWI690081B (zh) 2020-04-01
US20190088745A1 (en) 2019-03-21
US20190006467A1 (en) 2019-01-03
TW201906168A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN109244125B (zh) 引入外延层场阑区的反向传导igbt及其制备方法
US10707321B2 (en) Power device with multiple field stop layers
US6707111B2 (en) Hydrogen implant for buffer zone of punch-through non EPI IGBT
US6103578A (en) Method for forming high breakdown semiconductor device
US7956419B2 (en) Trench IGBT with depletion stop layer
US11749716B2 (en) Semiconductor device incorporating epitaxial layer field stop zone
US20010041400A1 (en) Angle implant process for cellular deep trench sidewall doping
US11824090B2 (en) Back side dopant activation in field stop IGBT
US5541122A (en) Method of fabricating an insulated-gate bipolar transistor
US9385196B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
CN111490097A (zh) 制造功率半导体器件的方法
CN107004578B (zh) 用于制造包括薄半导体晶圆的半导体器件的方法
KR102070959B1 (ko) 파워 소자 및 그 제조방법
JP2010141339A (ja) 半導体装置を製造するための方法
CN110707151B (zh) 一种静电感应晶闸管及其制作方法
US10608099B2 (en) Methods of manufacturing semiconductor devices with a deep barrier layer
TW201903956A (zh) 具有帶錐形氧化物厚度的多晶矽填充渠溝的功率元件
US9048210B2 (en) Transistors and methods of manufacturing the same
KR102155721B1 (ko) 파워 소자 및 그의 제조 방법
CN115148601A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant