DE102016112139B3 - Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper - Google Patents

Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper Download PDF

Info

Publication number
DE102016112139B3
DE102016112139B3 DE102016112139.8A DE102016112139A DE102016112139B3 DE 102016112139 B3 DE102016112139 B3 DE 102016112139B3 DE 102016112139 A DE102016112139 A DE 102016112139A DE 102016112139 B3 DE102016112139 B3 DE 102016112139B3
Authority
DE
Germany
Prior art keywords
semiconductor body
annealing process
semiconductor
hours
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016112139.8A
Other languages
English (en)
Inventor
Hans-Joachim Schulze
Peter Irsigler
Thomas Wübben
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016112139.8A priority Critical patent/DE102016112139B3/de
Priority to US15/635,358 priority patent/US10607839B2/en
Priority to CN201710519807.XA priority patent/CN107564806B/zh
Application granted granted Critical
Publication of DE102016112139B3 publication Critical patent/DE102016112139B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers

Abstract

Beschrieben wird ein Verfahren. Das Verfahren umfasst das Wegstoßen von Verunreinigungsatomen von substitutionellen Plätzen eines Kristallgitters eines Halbleiterkörpers durch Implantieren von Partikeln über eine erste Oberfläche in den Halbleiterkörper, das Reduzieren einer Dicke des Halbleiterkörpers durch Entfernen von Halbleitermaterial des Halbleiterkörpers; und das Ausheilen des Halbleiterkörpers in einem ersten Ausheilprozess bei einer Temperatur zwischen 300 °C und 450 °C, um Verunreinigungsatome aus dem Halbleiterkörper auszudiffundieren.

Description

  • Diese Beschreibung betrifft allgemein das Prozessieren eines Halbleiterkörpers, um eine Verunreinigungskonzentration in dem Halbleiterkörper zu reduzieren.
  • Ein Halbleiterbauelement kann aus einem monokristallinen Halbleiterkörper unter Verwendung verschiedener Prozessierungstechniken hergestellt werden. Diese Techniken können das Wachsen von Epitaxieschichten, das Einbringen von Dotierstoffatomen oder das Herstellen von Elektroden umfassen, um nur einige wenige zu nennen. Üblicherweise ist der Halbleiterkörper Teil eines Wafers, der von einem Stab (Ingot) abgeschnitten wurde. Der Wafer kann mehrere Halbleiterkörper umfassen, die nach dem Prozessieren von dem Wafer abgeschnitten werden können.
  • Der Stab, und damit der Wafer kann unerwünschte Verunreinigungen enthalten, die in den Stab während des Herstellungsprozesses eingebracht werden. Ein Siliziumstab, der unter Verwendung des MCZ-(Magnetic Czochralski)-Verfahrens hergestellt wurde, umfasst beispielsweise Stickstoff und Kohlenstoff und Sauerstoff als Verunreinigungen. Ein Siliziumstab, der unter Verwendung des FZ-(Float Zone)-Verfahrens hergestellt wurde, kann beispielsweise Stickstoff enthalten. Die Verunreinigungsatome befinden sich an substitutionellen Plätzen in dem Kristallgitter des Stabs bzw. des Wafers.
  • Solche Verunreinigungen können verschiedene negative Effekte haben. (a) Stickstoff kann als Dotierstoff, Rekombinationszentrum oder Generationszentrum wirken und kann daher die elektrischen Eigenschaften des aus dem Wafer hergestellten Halbleiterbauelements beeinflussen. (b) Stickstoff kann ebenso wie Kohlenstoff mit Sauerstoff reagieren, das ebenfalls in einem MCZ-Wafer vorhanden sein kann, um Komplexe zu bilden, die wie Dotierstoffe wirken. Solche dotierstoffartigen Komplexe können ebenfalls die elektrischen Eigenschaften der aus dem Wafer hergestellten Halbleiterbauelemente beeinflussen. (c) Kohlenstoff kann die Diffusion von Dotierstoffatomen, die absichtlich während des Herstellungsprozesses des Halbleiterbauelements eingebracht wurden, beeinflussen, was zu einer variierenden Dotierungskonzentration führt. (d) Kohlenstoff und Silizium können unerwünschte Siliziumkarbid-(SiC)-Präzipitate bilden.
  • Die US 2015 / 0 270 130 A1 beschreibt ein Verfahren zum Entfernen von Defekten in einem Halbleiterkörper. Das Verfahren umfasst das Vergrößern einer Oberfläche des Halbleiterkörpers und einen Temperaturprozess bei einer Temperatur von mindestens 1000 °C, durch den die vergrößerte Oberfläche oxidiert wird. In dem so behandelten Halbleiterkörper können wasserstoffinduzierte Donatoren erzeugt werden durch Implantieren von Protonen und einen Temperaturprozess bei Temperaturen zwischen 300 °C und 520 °C.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein Verfahren zum Reduzieren der Konzentration von unerwünschten Verunreinigungen in einem Halbleiterkörper zur Verfügung zu stellen. Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst.
  • Das Verfahren umfasst das Wegstoßen von Verunreinigungsatomen von substitutionellen Plätzen eines Kristallgitters eines Halbleiterkörpers durch Implantieren von Partikeln über eine erste Oberfläche in den Halbleiterkörper, das Reduzieren einer Dicke des Halbleiterkörpers durch Entfernen von Halbleitermaterial des Halbleiterkörpers, und das Ausheilen des Halbleiterkörpers in einem ersten Ausheilprozess bei Temperaturen zwischen 300 °C und 450 °C, um Verunreinigungsatome aus dem Halbleiterkörper auszudiffundieren.
  • Beispiele sind nachfolgend anhand der Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
  • 1A–1E veranschaulichen ein Beispiel eines Verfahrens zum lokalen Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper;
  • 2 zeigt ein Flussdiagramm eines Beispiels eines Verfahrens zum lokalen Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper;
  • 3 zeigt ein Flussdiagramm eines modifizierten Verfahrens;
  • 4A–4B veranschaulichen ein Beispiel eines Verfahrens zum Herstellen eines Feldstoppgebiets in einem Halbleiterkörper mit einer lokal reduzierten Verunreinigungskonzentration des in 1D gezeigten Typs;
  • 5 veranschaulicht ein Beispiel eines Halbleiterbauelements, das auf einem Halbleiterkörper des in 2A gezeigten Typs basiert; und
  • 6 veranschaulicht ein weiteres Beispiel eines Halbleiterbauelements, das auf einem Halbleiterkörper des in 2A gezeigten Typs basiert.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Diese Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung umgesetzt werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
  • Die 1A–1E veranschaulichen ein Beispiel eines Verfahrens zum wenigstens lokalen Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper. 1A zeigt eine vertikale Schnittansicht des Halbleiterkörpers 100 während einer ersten Prozessierung. Der Halbleiterkörper 100 umfasst eine erste Oberfläche 101 und eine zweite Oberfläche 102', die in einer vertikalen Richtung x zu der ersten Oberfläche 101 beabstandet ist. Die "vertikale Richtung x" ist eine Richtung des Halbleiterkörpers 100 senkrecht zu der ersten Oberfläche 101 beziehungsweise der zweiten Oberfläche 102'.
  • Der Halbleiterkörper 100 umfasst ein monokristallines Halbleitermaterial. Gemäß einem Beispiel ist das Halbleitermaterial Silizium. Gemäß einem Beispiel ist das Silizium Silizium, das gemäß dem MCZ-(Magnetic Czochralski)-, dem CZ-(Czochralski)- oder dem FZ-(Float Zone)-Verfahren hergestellt wurde. Das heißt, ein monokristalliner Halbleiterstab wird gemäß einem dieser Verfahren hergestellt, Wafer werden von diesem Stab abgeschnitten und der in 1A dargestellte Halbleiterkörper 100 wird von einem dieser Wafer abgeschnitten. Es sei erwähnt, dass 1A schematisch einen Abschnitt des Halbleiterkörpers 100 veranschaulicht. Die nachfolgend erläuterten Prozesssequenzen können auf einen Halbleiterwafer angewendet werden, der einen oder mehrere Halbleiterkörper umfasst. Gemäß einem Beispiel werden nach den nachfolgend erläuterten Prozesssequenzen mehrere im Wesentlichen identische Halbleiterkörper von einem Wafer abgeschnitten.
  • Der Halbleiterkörper 100 kann unerwünschte Verunreinigungen enthalten, die während des Herstellungsprozesses in den Stab eingebracht wurden. Diese Verunreinigungen können Stickstoffatome, Kohlenstoffatome oder Sauerstoffatome umfassen. Die Verunreinigungen befinden sich an substitutionellen oder interstitiellen Plätzen in dem Kristallgitter des Halbleiterkörpers 100. Diese Verunreinigungen können in dem Halbleiterkörper 100 homogen verteilt sein.
  • Diese Verunreinigungen können negative Auswirkungen auf den Betrieb eines aus dem verunreinigten Halbleiterkörper hergestellten Halbleiterbauelements haben. Es ist daher wünschenswert, die Konzentration solcher Verunreinigungen in dem Halbleiterkörper 100 wenigstens lokal zu reduzieren.
  • Bezug nehmend auf 1 umfasst das Verfahren, um die Verunreinigungskonzentration in dem Halbleiterkörper 100 wenigstens lokal zu reduzieren, das Wegstoßen von Verunreinigungsatomen, wie beispielsweise insbesondere Kohlenstoff- oder Stickstoffatome, von substitutionellen Plätzen des Kristallgitters des Halbleiterkörpers 100 durch Implantieren von Partikeln über die erste Oberfläche 100 in den Halbleiterkörper 100. Gemäß einem Beispiel umfassen die Partikel wenigstens eines von Protonen (Wasserstoff-(H)-Ionen) und Helium-(He)-Ionen.
  • Das Implantieren der Partikel über die erste Oberfläche 101 umfasst das Implantieren der Partikel in ein Endbereichsgebiet des Halbleiterkörpers 100. Das "Endbereichsgebiet (end-of-range region)" ist ein Gebiet des Halbleiterkörpers 100, das einen Endbereich des Implantationsprozesses umfasst. Der "Endbereich" des Implantationsprozesses ist ein von der ersten Oberfläche 101 beabstandeter Ort in dem Halbleiterkörper 100, an den die Mehrzahl der implantierten Partikel in dem Halbleiterkörper 100 gelangt.
  • Die in den Halbleiterkörper 100 implantierten Partikel stoßen Verunreinigungsatome von substitutionellen Plätzen des Kristallgitters des Halbleiterkörpers 100 weg, so dass die Verunreinigungsatome an interstitielle Plätze des Kristallgitters des Halbleiterkörpers 100 gelangen. Wie vorstehend erwähnt, können die Verunreinigungsatome insbesondere Kohlenstoff- oder Stickstoffatome umfassen. Außer dem Wegstoßen von Verunreinigungsatomen von substitutionellen Plätzen kann das Implantieren der Partikel auch zu einer Dissoziation von elektrisch inaktiven Stickstoffpaaren kommen. Das Implantieren der Partikel kann auch zu einem Wegstoßen von Halbleiteratomen führen, was allerdings nicht kritisch ist.
  • 1B veranschaulicht schematisch eine Konzentration Ni von interstitiellen Verunreinigungsatomen in dem Halbleiterkörper 100 nach dem Implantieren der Partikel über die erste Oberfläche 101. 1B zeigt die Verunreinigungskonzentration in der vertikalen Richtung des Halbleiterkörpers 100. In 1B repräsentiert x101 die vertikale Position der ersten Oberfläche 101 und xEOR repräsentiert die vertikale Position des Endbereichs in dem Halbleiterkörper 100. Wie anhand von 1B ersichtlich ist, nimmt die Konzentration von interstitiellen Verunreinigungsatomen beginnend an der ersten Oberfläche 101 in Richtung des Endbereichs zu, da die Fähigkeit der implantierten Partikel, Energie an die Verunreinigungsatome zu übertragen, um die Verunreinigungsatome weg zu stoßen, in Richtung des Endbereichs zunimmt, so dass ein solcher Energietransfer insbesondere im Endbereich auftritt. Betrachtet von der ersten Oberfläche 101 nimmt jenseits des Endbereichs die Konzentration von interstitiellen Verunreinigungsatomen rapide ab. Eine interstitielle Verunreinigungskonzentration ni0 zwischen dem Endbereich und der zweiten Oberfläche 102' entspricht im Wesentlichen der interstitiellen Verunreinigungskonzentration, die in dem Halbleiterkörper 100 vor dem Implantationsprozess vorherrscht.
  • Ein Anstieg der interstitiellen Verunreinigungskonzentration in solchen Gebieten des Halbleiterkörpers 100, in welche Partikel implantiert wurden, koinzidiert mit einer Abnahme der substitutionellen Verunreinigungskonzentration. Das heißt, die interstitiellen Verunreinigungsatome resultieren aus substitutionellen Verunreinigungsatomen, so dass im gleichen Umfang, in dem die interstitielle Verunreinigungskonzentration zunimmt, die substitutionelle Verunreinigungskonzentration abnimmt. Die gepunktete Linie in 1B veranschaulicht die substitutionelle Verunreinigungskonzentration in dem Halbleiterkörper 100.
  • Bezug nehmend auf 1C, umfasst das Verfahren außerdem das Reduzieren einer Dicke des Halbleiterkörpers 100 durch Entfernen von Halbleitermaterial des Halbleiterkörpers 100. Gemäß einem in 1C gezeigten Beispiel, umfasst das Entfernen des Halbleitermaterials das Entfernen des Halbleitermaterials an der zweiten Oberfläche 102', die der ersten Oberfläche 101, in welche die Partikel implantiert wurden, gegenüber liegt. In 1A bezeichnet das Bezugszeichen 102' die zweite Oberfläche vor dem Entfernungsprozess, und in 1C bezeichnet das Bezugszeichen 102' die zweite Oberfläche nach dem Entfernungsprozess. Der Entfernungsprozess kann einen beliebigen Prozess umfassen, der geeignet ist, Halbleitermaterial an der zweiten Oberfläche 102' zu entfernen. Beispiele eines solchen Prozesses umfassen einen Ätzprozess, einen mechanischen Polierprozess oder einen chemisch-mechanischen Polier-(CMP)-Prozess.
  • Gemäß einem Beispiel umfasst das Entfernen des Halbleitermaterials das Entfernen des Endbereichsgebiets des Halbleiterkörpers 100. Das heißt, eine Dicke d des Halbleiterkörpers 100 nach dem Entfernungsprozess ist geringer als ein Abstand zwischen der ersten Oberfläche 101 und dem Endbereich xEOR. Das heißt, d < │xEOR – x101│ (1), wobei d die Dicke des Halbleiterkörpers 100 nach dem Entfernungsprozess ist, x101 die vertikale Position der ersten Oberfläche 101 ist und xEOR die vertikale Position des Endbereichs des anhand von 1A erläuterten Implantationsprozesses ist.
  • 1D zeigt die interstitielle Verunreinigungskonzentration in dem Halbleiterkörper 100 mit reduzierter Dicke. Das Reduzieren der Dicke des Halbleiterkörpers 100 ändert die interstitielle Verunreinigungskonzentration in dem Halbleiterkörper 100 nicht wesentlich. Durch Entfernen von Halbleitermaterial zwischen der zweiten Oberfläche 102' und dem Endbereich, oder sogar über den Endbereich hinaus, werden solche Gebiete des Halbleiterkörpers 100, die eine hohe substitutionelle Verunreinigungskonzentration haben (weil substitutionelle Verunreinigungsatome in diesen Gebieten nicht weggestoßen wurden) entfernt. Die gepunktete Linie in 1D veranschaulicht die substitutionelle Verunreinigungskonzentration in dem Halbleiterkörper 100.
  • Das Verfahren umfasst außerdem das Ausheilen des Halbleiterkörpers in einem ersten Ausheilprozess bei einer Temperatur zwischen 300 °C und 450 °C, insbesondere zwischen 320 °C und 420 °C, um Verunreinigungsatome aus dem Halbleiterkörper 100 auszudiffundieren. In diesem ersten Ausheilprozess diffundieren hauptsächlich interstitielle Verunreinigungsatome aus dem Halbleiterkörper aus, weil interstitielle Verunreinigungsatome eine wesentlich höhere Diffusionskonstante als substitutionelle Verunreinigungsatome haben.
  • Die Verunreinigungsatome diffundieren aus dem Halbleiterkörper 100 über die zweite Oberfläche 102 aus. Damit resultiert der erste Ausheilprozess in einer Reduktion der interstitiellen Verunreinigungskonzentration insbesondere in solchen Gebieten des Halbleiterkörpers 100, die nahe der zweiten Oberfläche 102 sind. In gewissem Umfang können Verunreinigungsatome auch an der ersten Oberfläche 101 aus dem Halbleiterkörper 100 ausdiffundieren. Da allerdings die Konzentration der interstitiellen Verunreinigungsatome im Bereich der zweiten Oberfläche 102 höher ist als im Bereich der ersten Oberfläche 101, ist die Ausdiffusion über die erste Oberfläche wesentlich geringer. Außerdem kann eine Beschichtung (nicht dargestellt) auf der ersten Oberfläche vor dem Ausdiffusionsprozess abgeschieden werden. Diese Beschichtung kann eine Ausdiffusion über die erste Oberfläche 101 verhindern oder reduzieren. Gemäß einem Beispiel gibt es keine solche Beschichtung auf der zweiten Oberfläche 102 während des Ausdiffusionsprozesses. Da, Bezug nehmend auf 1D, die interstitielle Verunreinigungskonzentration betrachtet von der ersten Oberfläche 101 in Richtung der zweiten Oberfläche 102 zunimmt, ist eine besonders hohe interstitielle Verunreinigungskonzentration im Bereich der zweiten Oberfläche 102 vorhanden. Der erste Ausheilprozess führt daher zu einer besonders starken Reduktion von interstitiellen Verunreinigungsatomen im Bereich der zweiten Oberfläche 102.
  • Dies ist in 1E dargestellt, die die interstitielle Verunreinigungskonzentration (in durchgezogenen Linien) und die substitutionelle Verunreinigungskonzentration (in gepunkteten Linien) in dem Halbleiterkörper 100 nach dem ersten Ausheilprozess zeigt. Bezug nehmend auf 1E führt der erste Ausheilprozess zu einer besonders niedrigen Gesamtverunreinigungskonzentration in dem Halbleiterkörper 100 im Bereich der zweiten Oberfläche 102. Die "Gesamtverunreinigungskonzentration" ist die interstitielle Verunreinigungskonzentration plus die substitutionelle Verunreinigungskonzentration. Die substitutionelle Verunreinigungskonzentration wird in dem anhand der 1A und 1B erläuterten Implantationsprozess bereits reduziert, und die interstitielle Verunreinigungskonzentration wird durch den anhand von 1E erläuterten Ausheilprozess reduziert. Eine mögliche Reduktion der Verunreinigungskonzentration im Bereich der ersten Oberfläche 101 ist in 1E nicht berücksichtigt.
  • Gemäß einem Beispiel ist eine Dauer des ersten Ausheilprozesses zwischen 30 Minuten und 80 Stunden (h), insbesondere zwischen 1 h und 10 h. Gemäß einem Beispiel ist die Temperatur in dem ersten Ausheilprozess zwischen 350 °C und 400 °C und die Dauer ist zwischen 30 Minuten und 10 Stunden. Gemäß einem weiteren Beispiel ist die Temperatur zwischen 300 °C und 350 °C und die Dauer ist zwischen 2 Stunden und 80 Stunden. Grundsätzlich nimmt die Gesamtmenge der interstitiellen Verunreinigungsatome, die aus dem Halbleiterkörper 100 ausdiffundieren, zu, wenn die Dauer des ersten Ausheilprozesses zunimmt und wenn die Temperatur des ersten Ausheilprozesses zunimmt.
  • Ein Flussdiagramm der anhand der 1A–1E erläuterten Prozesssequenz ist in 2 veranschaulicht. Bezug nehmend auf dieses Flussdiagramm umfasst das Verfahren das Wegstoßen von Verunreinigungsatomen von substitutionellen Plätzen des Kristallgitters des Halbleiterkörpers durch Implantieren von Partikeln über die erste Oberfläche in den Halbleiterkörper (1001); das Reduzieren der Dicke des Halbleiterkörpers 100 durch Entfernen von Halbleitermaterial des Halbleiterkörpers 100 (1002); und das Ausheilen des Halbleiterkörpers in dem ersten Ausheilprozess (1003).
  • Gemäß einem Beispiel besitzt der Halbleiterkörper 100 vor dem anhand von 1 erläuterten Implantationsprozess eine Grunddotierung eines Dotierungstyps (Leitfähigkeitstyps). Gemäß einem Beispiel ist der Dotierungstyp ein n-Typ und die Dotierungskonzentration ist zwischen 1E13 cm–3 und 1E16 cm–3.
  • Gemäß einem Beispiel umfassen die in dem Halbleiterkörper 100 in dem Implantationsprozess implantierten Partikel Protonen und das Verfahren umfasst außerdem einen zweiten Ausheilprozess nach dem Implantieren der Protonen vor dem Reduzieren der Dicke des Halbleiterkörpers 100 und vor dem ersten Ausheilprozess. Ein Flussdiagramm dieses Prozesses ist in 3 gezeigt. Das in 3 gezeigte Flussdiagramm basiert auf dem in 2 gezeigten Flussdiagramm und umfasst außerdem den zweiten Ausheilprozess (1004). Gemäß einem Beispiel ist eine Temperatur in dem zweiten Ausheilprozess zwischen 460 °C und 550 °C oder zwischen 470 °C und 510 °C und eine Dauer des zweiten Ausheilprozesses ist zwischen 30 Minuten und 20 Stunden. Gemäß einem Beispiel ist die Dauer des zweiten Ausheilprozesses zwischen 2 Stunden und 10 Stunden. Gemäß einem Beispiel ist die Temperatur in dem zweiten Ausheilprozess zwischen 460 °C und 520 °C. In dem zweiten Ausheilprozess diffundieren die in dem zweiten Implantationsprozess implantierten Protonen von dem Endbereich in Richtung der ersten Oberfläche 101 und bilden induziert durch Defekte, die in dem Kristallgitter durch den Implantationsprozess gebildet wurden, Komplexe, die wie Donatoren wirken. Solche Komplexe werden üblicherweise als wasserstoffinduzierte Donatoren bezeichnet. In diesem Prozess dienen die Protonen nicht nur dazu, substitutionelle Verunreinigungsatome wegzustoßen, sondern erhöhen in dem Gebiet zwischen der ersten Oberfläche 101 und dem Endbereich die n-Dotierungskonzentration des Halbleiterkörpers 100. Gemäß einem Beispiel ist der Halbleiterkörper 100 vor dem Implantationsprozess intrinsisch. In diesem Fall ist eine Grunddotierung des Halbleiterkörpers 100 zwischen der ersten Oberfläche 101 und dem Endbereich im Wesentlichen durch die wasserstoffinduzierten Donatoren gebildet. Gemäß einem weiteren Beispiel besitzt der Halbleiterkörper 100 vor dem Implantationsprozess eine n-Dotierungskonzentration von kleiner als 1E14 cm–3. In diesem Fall erhöhen die wasserstoffinduzierten Donatoren die n-Grunddotierung des Halbleiterkörpers 100.
  • Ein Gebiet des Halbleiterkörpers 100, das an die zweite Oberfläche 102 angrenzt und in dem die Verunreinigungskonzentration durch Diffundieren von interstitiellen Verunreinigungsatomen aus dem Halbleiterkörper 100 reduziert wurde, wird nachfolgend als Gebiet mit reduzierter Verunreinigungskonzentration oder geringer Verunreinigung bezeichnet. Gemäß einem Beispiel umfasst das Verfahren außerdem das Herstellen eines dotierten Gebiets eines Leitfähigkeitstyps in dem Gebiet mit reduzierter Verunreinigung. Gemäß einem Beispiel ist das dotierte Gebiet ein n-Gebiet, das wasserstoffinduzierte Donatoren umfasst. Insbesondere in diesem Fall kann eine niedrige interstitielle Kohlenstoffkonzentration wünschenswert sein, weil interstitielle Kohlenstoffatome mit interstitiellen Sauerstoffatomen und Wasserstoffatomen Komplexe bilden können. Solche Komplexe, die oft als CiOiHn-Komplexe bezeichnet werden, können als Donatoren wirken, und daher das Feldstopp-Dotierungsprofil in einer unkontrollierbaren und unerwünschten Weise ändern.
  • Bezug nehmend auf 4A kann das Herstellen des dotierten Gebiets das Implantieren von Protonen über die zweite Oberfläche 102 in den Halbleiterkörper 100 und das Ausheilen des Halbleiterkörpers 100 in einem weiteren Ausheilprozess umfassen. Gemäß einem Beispiel ist eine Temperatur in diesem Ausheilprozess zwischen 360 °C und 420 °C, insbesondere zwischen 380 °C und 420 °C. Eine Dauer kann zwischen 30 Minuten und 10 Stunden, insbesondere zwischen 1 h und 5 h sein. Gemäß einem Beispiel ist eine Implantationsenergie bei dem in 4A gezeigten Implantationsprozess so gewählt, dass der Endbereich dieses Implantationsprozesses innerhalb des Gebiets mit reduzierter Verunreinigung liegt. Dies ist in 4B veranschaulicht, die die interstitielle Dotierungskonzentration und die Position xEOR2 des Endbereichs dieses zweiten Implantationsprozesses veranschaulicht. Gemäß einem Beispiel ist eine Dauer des Ausheilprozesses, der das dotierte Gebiet 11 basierend auf den in dem zweiten Implantationsprozess implantierten Protonen bildet, derart, dass die Protonen nicht wesentlich in Richtung der zweiten Oberfläche 102 diffundieren, um ein dotiertes Gebiet 11 mit einer vertikalen Abmessung beispielsweise zwischen 1 µm und 40 µm oder zwischen 3 µm und 25 µm zu erhalten.
  • Bei dem oben erläuterten Beispiel wird das dotierte Gebiet 11 in dem Gebiet mit reduzierter Verunreinigungskonzentration hergestellt, das heißt, nachdem die (interstitielle) Verunreinigungskonzentration durch Ausdiffundieren von Verunreinigungsatomen reduziert wurde. Gemäß einem weiteren Beispiel wird das dotierte Gebiet 11 nach Reduzieren der Dicke des Halbleiterkörpers 100, aber vor dem Ausdiffundieren der Verunreinigungsatome aus dem Halbleiterkörper 100 hergestellt. Gemäß einem Beispiel ist eine Temperatur dieses Ausheilprozesses in diesem Fall zwischen 300 °C und 350 °C, und eine Dauer dieses ersten Ausheilprozesses ist zwischen 2 Stunden und 80 Stunden. Bei diesem Beispiel wird die Verunreinigungskonzentration nach dem Herstellen des dotierten Gebiets 11 reduziert, wobei das dotierte Gebiet 11 in einem Gebiet des Halbleiterkörpers 100 hergestellt wird, in dem durch Ausdiffundieren von Verunreinigungsatomen ein Gebiet mit reduzierter Verunreinigungskonzentration hergestellt wird.
  • Basierend auf dem in 4A gezeigten Halbleiterkörper 100, der ein dotiertes Gebiet 11 in einem Gebiet mit niedriger Verunreinigung aufweist, können mehrere unterschiedliche Arten von Halbleiterbauelementen hergestellt werden. Zwei unterschiedliche Arten solcher Halbleiterbauelemente sind in den 5 und 6 dargestellt. Jede dieser Figuren zeigt eine vertikale Schnittansicht eines Abschnitts eines Halbleiterbauelements.
  • Das in 5 gezeigte Halbleiterbauelement ist eine Diode, insbesondere eine p-i-n-Diode. Bei dieser Diode ist das anhand von 4A erläuterte dotierte Gebiet 11 ein Feldstoppgebiet. Außer dem Feldstoffgebiet 11 umfasst die Diode ein Basisgebiet 212, das an das Feldstoppgebiet 11 angrenzt. Das Basisgebiet 212 ist ein n-Gebiet. Eine Dotierungskonzentration des Basisgebiets 212 kann der Dotierungskonzentration der Grunddotierung des Halbleiterkörpers 100 entsprechen. Bezug nehmend auf die obigen Ausführungen kann die Grunddotierung des Halbleiterkörpers 100 die Dotierungskonzentration sein, die der Halbleiterkörper 100 vor dem anhand von 1A erläuterten Implantationsprozess und/oder der durch Implantieren von Protonen über die erste Oberfläche 101 und den zweiten Ausheilprozess erhaltenen Dotierung hat. Außerdem umfasst die Diode einen p-Emitter 214, der an das Basisgebiet 212 angrenzt und einen n-Emitter, der an das Feldstoppgebiet angrenzt. Ein Anodenanschluss A (der in 5 nur schematisch dargestellt ist) ist an den p-Emitter angeschlossen, und ein Kathodenanschluss K (der in 5 nur schematisch dargestellt ist) ist an den n-Emitter angeschlossen. Das Herstellen des n-Emitters 213 und des p-Emitters 214 kann einen Implantationsprozess nach dem Herstellen des Feldstoppgebiets umfassen. Gemäß einem Beispiel ist eine Dotierungskonzentration des n-Emitter 213 und des p-Emitters 214 jeweils beispielsweise ausgewählt zwischen 1E16 cm–3 und 1E19 cm–3, wobei eine Dotierungskonzentration des n-Emitters 213 höher sein kann, als eine Dotierungskonzentration des p-Emitters 214. In Richtung der zweiten Oberfläche 102 kann die Dotierungskonzentration des n-Emitters höher sein als 1E19 cm–3.
  • 6 zeigt ein Halbleiterbauelement eines anderen Typs. Dass in 6 gezeigte Halbleiterbauelement ist als MOS-Transistor realisiert, bei dem das anhand von 4A erläuterte dotierte Gebiet 11 ein Feldstoppgebiet ist. Der MOS-Transistor umfasst außer dem Feldstoppgebiet 11 ein Driftgebiet 312, das an das Feldstoppgebiet 11 angrenzt. Wie das Feldstoppgebiet 11 ist das Driftgebiet 312 ein n-Gebiet. Eine Dotierungskonzentration des Driftgebiets 312 kann der Dotierungskonzentration der Grunddotierung des Halbleiterkörpers 100 entsprechen. Ein Bodygebiet 314 grenzt an das Driftgebiet 312 an und trennt ein Sourcegebiet 315 von dem Driftgebiet 312. Das Bodygebiet 314 ist ein p-Gebiet und das Sourcegebiet 315 ist ein n-Gebiet. Eine Gateelektrode 316 ist benachbart zu dem Bodygebiet 314 und durch ein Gatedielektrikum 317 dielektrisch von dem Bodygebiet 314 isoliert. Der MOS-Transistor kann mehrere Transistorzellen aufweisen, wobei jede dieser Transistorzellen ein Sourcegebiet 315, ein Bodygebiet 314, eine Gateelektrode 316 und ein Gatedielektrikum 317 umfasst. Die einzelnen Transistorzellen können sich das Driftgebiet 312 und das Feldstoppgebiet 11 teilen. Die Gateelektroden 316 der einzelnen Transistorzellen sind an einen gemeinsamen Gateknoten G angeschlossen, und die Sourcegebiete 315 und die Bodygebiete 314 der einzelnen Transistorzellen sind an einen gemeinsamen Sourceknoten S angeschlossen.
  • Außerdem umfasst der MOS-Transistor ein Draingebiet 313, das an das Feldstoppgebiet 11 angrenzt. Der MOS-Transistor kann ein MOSFET sein. In diesem Fall ist das Draingebiet 313 ein n-Gebiet. Gemäß einem weiteren Beispiel ist der MOS-Transistor ein IGBT. In diesem Fall ist das Draingebiet 313 (das auch als Kollektorgebiet bezeichnet werden kann) ein p-Gebiet. Das Draingebiet 313 ist an einen Drainknoten D (der in 6 nur schematisch dargestellt ist) angeschlossen.
  • Ein IGBT kann als rückwärtsleitender (reverse conducting, RC) IGBT realisiert werden. In diesem Fall gibt es wenigstens ein n-Gebiet 318, das zwischen den Drainknoten D und das Feldstoppgebiet 11 geschaltet ist. Ein solches n-Gebiet, das häufig als Emitterkurzschlussgebiet bezeichnet wird, ist in 6 in gestrichelten Linien dargestellt. Diese Bauelementgebiete können nach dem Herstellen des Feldstoppgebiets 11 hergestellt werden. Der in 6 gezeigte MOS-Transistor ist als Grabentransistor gezeichnet. In diesem Fall ist die Gateelektrode 316 in einem Graben des Halbleiterkörpers angeordnet. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Beispiel (nicht dargestellt) ist der MOS-Transistor mit einer planaren Gateelektrode realisiert, die oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet ist.
  • Bei dem in 6 gezeigten MOS-Transistor ist gemäß einem Beispiel eine Dotierungskonzentration des Bodygebiets ausgewählt zwischen 1E16 cm–3 und 1E17 cm–3, und eine Dotierungskonzentration des Sourcegebiets 315 ist ausgewählt zwischen 1E16 cm–3 und 1E19 cm–3. In einem MOSFET ist eine Dotierungskonzentration des Draingebiets 313 beispielsweise ausgewählt zwischen 1E16 cm–3 und 1E19 cm–3, und in einem IGBT ist eine Dotierungskonzentration des Draingebiets 313 beispielsweise ausgewählt zwischen 1E16 cm–3 und 1E17 cm–3.
  • Bei der in 5 gezeigten Diode und dem in 6 gezeigten MOS-Transistor entspricht die Dotierungskonzentration des Driftgebiets 212, 312 der Dotierungskonzentration der Grunddotierung des Halbleiterkörpers. Gemäß einem Beispiel ist eine Dotierungskonzentration des Feldstoppgebiets 11 zwischen dem 5-fachen und 100-fachen der Dotierungskonzentration der Grunddotierung.
  • Gemäß einem Beispiel umfasst das Herstellen des n-Emitters 213 bei der in 5 gezeigten Diode oder des Draingebiets 313 bei dem in 6 gezeigten MOS-Transistor einen Implantationsprozess gefolgt von einem kurzzeitigen Laserausheilprozess. Der Ausheilprozess kann so sein, dass das ausgeheilte Halbleitermaterial schmilzt und rekristallisiert oder nicht schmilzt.

Claims (11)

  1. Verfahren, das aufweist: Wegstoßen von Verunreinigungsatomen von substitutionellen Plätzen eines Kristallgitters eines Halbleiterkörpers (100) durch Implantieren von Partikeln über eine erste Oberfläche (101) in den Halbleiterkörper (100); Reduzieren einer Dicke des Halbleiterkörpers (100) durch Entfernen von Halbleitermaterial des Halbleiterkörpers (100); und Ausheilen des Halbleiterkörpers (100) in einem ersten Ausheilprozess bei einer Temperatur zwischen 300 °C und 450 °C, um Verunreinigungsatome aus dem Halbleiterkörper (100) auszudiffundieren.
  2. Verfahren nach Anspruch 1, bei dem eine Dauer des ersten Ausheilprozesses zwischen 30 Minuten und 80 Stunden ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem eine Temperatur in dem ersten Ausheilprozess zwischen 350 °C und 450 °C ist, und bei dem eine Dauer des ersten Ausheilprozesses zwischen 30 Minuten und 10 Stunden ist.
  4. Verfahren nach Anspruch 3, bei dem die Dauer des ersten Ausheilprozesses zwischen 2 Stunden und 4 Stunden ist.
  5. Verfahren nach Anspruch 2, bei dem eine Temperatur in dem ersten Ausheilprozess zwischen 300 °C und 350 °C ist, und bei dem eine Dauer des ersten Ausheilprozesses zwischen 2 Stunden und 80 Stunden ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Reduzieren der Dicke des Halbleiterkörpers (100) das Entfernen von Halbleitermaterial des Halbleiterkörpers an einer der ersten Oberfläche (101) gegenüberliegenden zweiten Oberfläche (102) aufweist.
  7. Verfahren nach Anspruch 6, bei dem das Implantieren der Partikel in den Halbleiterkörper (100) das Implantieren der Partikel in ein Endbereichsgebiet, das beabstandet zu der ersten Oberfläche (101) ist, aufweist, und bei dem das Reduzieren der Dicke des Halbleiterkörpers (100) das Entfernen des Endbereichsgebiets aufweist.
  8. Verfahren nach Anspruch 7, das weiterhin aufweist: Implantieren von Protonen über die zweite Oberfläche (102) in den Halbleiterkörper (100); und Ausheilen des Halbleiterkörpers (100) in einen zweiten Ausheilprozess, um basierend auf den über die zweite Oberfläche (102) implantierten Protonen wasserstoffinduzierte Donatoren zu bilden.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Partikel wenigstens eines von Protonen und Heliumionen aufweisen.
  10. Verfahren nach Anspruch 9, bei dem die Partikel Protonen aufweisen und bei dem das Verfahren weiterhin aufweist: Ausheilen des Halbleiterkörpers (100) in einem weiteren Ausheilprozess nach Implantieren der Partikel und vor Reduzieren der Dicke des Halbleiterkörpers (100), wobei eine Temperatur in dem weiteren Ausheilprozess zwischen 460 °C und 550 °C ist und eine Dauer des weiteren Ausheilprozesses zwischen 2 Stunden und 10 Stunden ist.
  11. Verfahren nach Anspruch 10, bei dem eine Temperatur in dem weiteren Ausheilprozess zwischen 460 °C und 520 °C ist.
DE102016112139.8A 2016-07-01 2016-07-01 Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper Active DE102016112139B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016112139.8A DE102016112139B3 (de) 2016-07-01 2016-07-01 Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
US15/635,358 US10607839B2 (en) 2016-07-01 2017-06-28 Method of reducing an impurity concentration in a semiconductor body
CN201710519807.XA CN107564806B (zh) 2016-07-01 2017-06-30 降低半导体本体中的杂质浓度

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016112139.8A DE102016112139B3 (de) 2016-07-01 2016-07-01 Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper

Publications (1)

Publication Number Publication Date
DE102016112139B3 true DE102016112139B3 (de) 2018-01-04

Family

ID=60662568

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016112139.8A Active DE102016112139B3 (de) 2016-07-01 2016-07-01 Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper

Country Status (3)

Country Link
US (1) US10607839B2 (de)
CN (1) CN107564806B (de)
DE (1) DE102016112139B3 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE112019000094T5 (de) 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
CN111886682A (zh) 2018-10-18 2020-11-03 富士电机株式会社 半导体装置及制造方法
JP7173312B2 (ja) 2019-05-16 2022-11-16 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012102341A1 (de) * 2011-03-30 2012-10-04 Infineon Technologies Ag Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
US20150270130A1 (en) * 2014-03-18 2015-09-24 Infineon Technologies Ag Method for Removing Crystal Originated Particles from a Crystalline Silicon Body

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660171A (en) * 1968-12-27 1972-05-02 Hitachi Ltd Method for producing semiconductor device utilizing ion implantation
US4047976A (en) * 1976-06-21 1977-09-13 Motorola, Inc. Method for manufacturing a high-speed semiconductor device
GB2038548B (en) * 1978-10-27 1983-03-23 Nippon Telegraph & Telephone Isolating semiconductor device by porous silicon oxide
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
US4539743A (en) * 1983-11-28 1985-09-10 At&T Bell Laboratories Production of semiconductor structures with buried resistive or conductive regions by controlled ion bombardment and heat treatment
DE3839210A1 (de) * 1988-11-19 1990-05-23 Asea Brown Boveri Verfahren zum axialen einstellen der traegerlebensdauer
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6368938B1 (en) * 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
US7037813B2 (en) * 2000-08-11 2006-05-02 Applied Materials, Inc. Plasma immersion ion implantation process using a capacitively coupled plasma source having low dissociation and low minimum plasma voltage
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
DE10207522B4 (de) * 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2004079953A (ja) * 2002-08-22 2004-03-11 Nec Electronics Corp 半導体装置の製造方法
US20050025959A1 (en) * 2003-07-31 2005-02-03 Bellman Robert A. Hard pellicle and fabrication thereof
US20050054182A1 (en) * 2003-09-08 2005-03-10 Macronix International Co., Ltd. Method for suppressing boron penetration by implantation in P+ MOSFETS
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7282449B2 (en) * 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
DE112007000544B4 (de) * 2006-03-30 2018-04-05 Kabushiki Kaisha Kobe Seiko Sho Titanmaterial und Abgasrohr für Motor
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
US7879699B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
EP2105957A3 (de) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats und Verfahren zur Herstellung einer Halbleitervorrichtung
CN105552115B (zh) * 2009-11-02 2019-10-29 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
DK2566673T3 (en) * 2010-07-21 2016-11-21 Siemens Ag Form device and method for closure of a form unit
US20190006240A1 (en) * 2011-06-28 2019-01-03 Monolithic 3D Inc. 3d semiconductor device and system
US20180350688A1 (en) * 2011-06-28 2018-12-06 Monolithic 3D Inc. 3d semiconductor device and system
US20180350689A1 (en) * 2011-06-28 2018-12-06 Monolithic 3D Inc. 3d semiconductor device and system
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
CN103946983B (zh) * 2011-12-15 2017-05-31 富士电机株式会社 半导体装置和半导体装置的制造方法
JP6067585B2 (ja) * 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013141141A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
CN107195544B (zh) * 2012-03-19 2020-07-17 富士电机株式会社 半导体装置的制造方法
US9385211B2 (en) * 2012-03-30 2016-07-05 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
US9466689B2 (en) * 2012-03-30 2016-10-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured thereby
CN102779739B (zh) * 2012-07-12 2015-04-15 清华大学 功率半导体器件背面制造工艺
US9029243B2 (en) * 2012-10-08 2015-05-12 Infineon Technologies Ag Method for producing a semiconductor device and field-effect semiconductor device
US8975136B2 (en) * 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
GB201310471D0 (en) * 2013-06-12 2013-07-24 Dynex Semiconductor Ltd Method of fabricating diodes
CN104517883B (zh) * 2013-09-26 2017-08-15 中国科学院上海微系统与信息技术研究所 一种利用离子注入技术制备绝缘体上半导体材料的方法
CN103730356A (zh) * 2013-12-31 2014-04-16 上海集成电路研发中心有限公司 功率半导体器件背面制造方法
JP6003919B2 (ja) * 2014-02-10 2016-10-05 トヨタ自動車株式会社 半導体装置及びその製造方法
US9312135B2 (en) * 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
US10224233B2 (en) * 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
US10573627B2 (en) * 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
CN107873106B (zh) * 2015-06-01 2022-03-18 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
JP6592534B2 (ja) * 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体及びその製造方法
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN108780776B (zh) * 2015-11-20 2023-09-29 环球晶圆股份有限公司 使半导体表面平整的制造方法
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers
US9589802B1 (en) * 2015-12-22 2017-03-07 Varian Semuconductor Equipment Associates, Inc. Damage free enhancement of dopant diffusion into a substrate
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102016120771B3 (de) * 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
US10170559B1 (en) * 2017-06-29 2019-01-01 Alpha And Omega Semiconductor (Cayman) Ltd. Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012102341A1 (de) * 2011-03-30 2012-10-04 Infineon Technologies Ag Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
US20150270130A1 (en) * 2014-03-18 2015-09-24 Infineon Technologies Ag Method for Removing Crystal Originated Particles from a Crystalline Silicon Body

Also Published As

Publication number Publication date
CN107564806A (zh) 2018-01-09
CN107564806B (zh) 2021-03-23
US20180005831A1 (en) 2018-01-04
US10607839B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE102005009000A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbesserter Inversdiode und Herstellungsverfahren hierfür
DE102015115723A1 (de) Weich schaltendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007010095A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102011052605B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19814115B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102015111213B4 (de) Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102015114361B4 (de) Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102015121890A1 (de) Verfahren zum Prozessieren eines Halbleiterwafers
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102006004627B3 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative