JP2004079953A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004079953A JP2004079953A JP2002241829A JP2002241829A JP2004079953A JP 2004079953 A JP2004079953 A JP 2004079953A JP 2002241829 A JP2002241829 A JP 2002241829A JP 2002241829 A JP2002241829 A JP 2002241829A JP 2004079953 A JP2004079953 A JP 2004079953A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- conductivity type
- implantation
- type impurity
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
Abstract
【課題】イオン注入工程を利用する半導体装置の製造プロセスにおいて、イオン注入に付随する半導体結晶基板材料中での点欠陥の発生を抑制するイオン注入方法を提供する。
【解決手段】半導体装置の製造プロセスにおいて、ポケット拡散層領域の作製に利用される、重イオンのＩｎイオン注入など、チャンネリング現象が生じない条件でイオン注入を行った際、格子間Ｓｉ原子や空格子点の発生頻度が高いイオン注入工程に代えて、例えば、Ｓｉ（１００）基板２のＳｉ（１００）面が露呈する表面に対して、注入角度３が５０°±６°となる条件で、Ｉｎイオン１を注入する工程とし、その後、活性化熱処理工程を設けて、活性化したＩｎ４とすることでポケット拡散層領域とする。
【選択図】 図２
【解決手段】半導体装置の製造プロセスにおいて、ポケット拡散層領域の作製に利用される、重イオンのＩｎイオン注入など、チャンネリング現象が生じない条件でイオン注入を行った際、格子間Ｓｉ原子や空格子点の発生頻度が高いイオン注入工程に代えて、例えば、Ｓｉ（１００）基板２のＳｉ（１００）面が露呈する表面に対して、注入角度３が５０°±６°となる条件で、Ｉｎイオン１を注入する工程とし、その後、活性化熱処理工程を設けて、活性化したＩｎ４とすることでポケット拡散層領域とする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、より具体的には、イオン注入工程を利用するＭＯＳ−ＦＥＴ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
絶縁ゲート型電界効果型トランジスタ（ＭＯＳ−ＦＥＴ）を利用する高密度集積回路装置では、集積密度を向上する上で、トランジスタ面積の低減、そのためのゲート長の微細化が進められている。ゲート長の微細化に付随して、ソース・ドレイン接合深さの浅接合化が必要となる。さらに、ソース・ドレイン接合深さの浅接合化においても、かかるソース・ドレイン拡散層自体の抵抗の上昇を回避するために、表面における不純物濃度を高くし、浅接合化を図った、高濃度ソース・ドレイン浅接合拡散層の形態とされる。その際、ゲート長の微細化とともに、パンチスルーに起因する閾電圧値の急激な低下、所謂短ゲート効果を抑制するため、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層を取り囲む深さを有する、パンチスルー防止用の高濃度Ｐ導電型不純物拡散層、所謂ポケット拡散層領域を設ける構造が提案されている。
【０００３】
前記の構成を有するＮＭＯＳ−ＦＥＴを作製する場合、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層と、高濃度Ｐ導電型不純物拡散層とは、次のイオン打ち込み工程により形成される。ゲート絶縁膜上に、所望のゲート長に対応してパターニングされたゲート電極を形成した後、Ｓｉ基板に対して、このゲート電極を注入阻止用マスクとして、低加速エネルギーイオン注入により、Ｎ導電型不純物、例えば、Ａｓを高濃度注入し、その後、前記打ち込みＡｓの濃度極大深さよりも深くなるように、加速エネルギーを選択するイオン注入により、Ｐ導電型不純物、例えば、Ｉｎを高濃度注入する。加えて、ゲート電極の側壁にゲート側壁絶縁膜を形成した後、セルフアライン工程により、該ゲート電極、ゲート側壁絶縁膜をマスクとして、深い接合のソース拡散層とドレイン拡散層用に、前記高濃度Ｐ導電型不純物拡散層の深さを超える深さに達するように、別途Ｎ導電型不純物、例えば、Ｐを注入する。以上のイオン注入工程後、注入イオンの活性化処理として、アニーリングがなされる。
【０００４】
このアニーリングの方法には、イオン注入により形成された急峻な不純物分布を保持したまま、活性化を達成する、すなわち、アニーリングに伴う、注入不純物の熱拡散を可能な限り抑制することを目的として、例えば、高温、短時間アニール法、所謂、ラピッド・サーマルアニーリングプロセスが利用されている。しかし、ラピッド・サーマル法による高温、短時間アニール条件においても、イオン注入時に発生される格子間Ｓｉ原子、ならびに空格子点の密度が増すと、例えば、９００℃以下の比較的に低い温度でも、拡散が増速される、所謂、過渡的増速拡散現象に由来する、活性化後の不純物分布が深さ方向に裾を引く現象が起こる。
【０００５】
さらには、注入イオン面密度を増す、あるいは、イオン注入に用いる加速エネルギーを増すとともに、イオン注入時に発生される格子間Ｓｉ原子、ならびに空格子点の密度が増加していく。例えば、注入するイオン種がＩｎのように、重イオン種であり、且つ、相対的に深い位置に注入分布のピークを設定する場合、その加速エネルギーは高くなり、その注入分布のピーク近傍に、格子間Ｓｉ原子、空格子点が高密度で存在する領域が形成される。Ｉｎの注入量が極度に高くなると、部分的に非晶質化が生じたり、または、結晶欠陥発生が起こったりする。
【０００６】
一方、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層の形成では、低加速エネルギーイオン注入により、Ｎ導電型不純物、例えば、Ａｓを高濃度注入する際、Ｓｉ基板の（００１）表面に垂直方向に注入方向を選択すると、所謂チャンネリング現象が生じ、注入イオンの加速エネルギーに依存する平均的飛程を遥かに超えて、深くまで浸入する比率が増加する。このチャンネリング現象に起因する不純物濃度分布の拡がりを回避するため、注入方向を、Ｓｉ基板の（００１）表面に垂直な方向より、若干の傾斜角を有する方向に選択する傾角イオン注入法が利用されている。その場合、ゲート電極を注入阻止用マスクとして利用する際、傾角イオン注入に付随して、ゲート絶縁膜下に過度にイオン注入領域の拡大を生じさせないように、傾斜角は、少なくとも３０°以内、一般に、１５°前後に選択されている。同時に、Ｓｉ基板自体は、面内で回転させることで、面内の平均化を行う、基板回転・傾角イオン注入法が汎用されている。
【０００７】
なお、前記Ａｓの低加速エネルギーイオン注入工程のみならず、パンチスルー防止用の高濃度Ｐ導電型不純物拡散層、所謂ポケット拡散層領域の形成に利用する、Ｉｎの高濃度注入工程、ならびに、深い接合のソース拡散層とドレイン拡散層の形成に利用する、Ｐの深い注入工程に対しても、同じく、１５°前後の傾斜角における基板回転・傾角イオン注入法が採用されている。
【０００８】
【発明が解決しようとする課題】
本発明者らは、上述するＮＭＯＳ−ＦＥＴゲート長の更なる微細化を図る上で、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層を、より浅接合で且つ表面における不純物濃度を更に高くすることが必要であり、その際、付随して設けるポケット拡散層領域を形成する際に利用するＩｎの高濃度注入工程に起因する、所謂、過渡的増速拡散現象を更に効果的に抑制することが必要となることを見出した。すなわち、ポケット拡散層領域を形成する際に利用するＩｎの高濃度注入工程において、その深さ方向の注入時不純物濃度分布自体には影響を及ぼさず、一方、Ｉｎのイオン注入により発生される格子間Ｓｉ原子、ならびに空格子点の密度は低減可能な手段の開発が課題となる。
【０００９】
本発明は前記の課題を解決するもので、本発明の目的は、イオン注入工程を利用して半導体装置を作製する際、注入量、具体的には、その深さ方向の注入時不純物濃度分布自体には実質的な影響を及ぼさず、但し、イオン注入に起因して発生する格子間Ｓｉ原子、ならびに空格子点の密度は、従来の１５°前後の傾斜角における基板回転・傾角イオン注入法における密度よりも有意に低減可能な、新規なイオン注入条件を採用する半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明者らは、上記の課題を解決すべく鋭意検討を進めたところ、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層、高濃度Ｐ導電型不純物拡散層、深い接合のソース拡散層とドレイン拡散層、計三種のイオン注入工程が実施されるが、その中で、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層をより浅接合で形成する際に問題となる、過渡的増速拡散現象に関与する格子間Ｓｉ原子、ならびに空格子点は、主として、高濃度Ｐ導電型不純物拡散層部分に存在する、Ｉｎの高濃度注入工程に由来するものであることを見出した。すなわち、この高濃度Ｐ導電型不純物拡散層部分に存在する格子間Ｓｉ原子、ならびに空格子点の密度が高いと、過渡的増速拡散現象に由来する、活性化後の不純物分布が深さ方向に裾を引く現象がより顕著に起こることを見出した。勿論、格子間Ｓｉ原子、ならびに空格子点の発生は、注入されるイオン種による衝撃により、結晶格子上のＳｉ原子が弾き出されることで発生する。その際、注入されるイオン種が、チャンネリング現象を生じる方向より注入すると、その方向に対する侵入飛程は相対的に増すものの、格子間Ｓｉ原子、ならびに空格子点の発生の抑制には有効であることを、本発明者らは見出した。このチャンネリング現象が最も顕著に生じる方向は、（１１１）面、あるいは（１１０）面に沿った方向であり、それらの方向のいずれかを注入方向に選択することで、格子間Ｓｉ原子、ならびに空格子点の発生の抑制に大きな効果を有することが見出された。さらには、チャンネリング現象を生じる方向より注入すると、その方向に対する侵入飛程は相対的に増すものの、例えば、Ｓｉ基板の（００１）表面に対して、５０°前後の傾斜角であり、チャンネリング現象を生じる方向を選択すると、表面に対して垂直方向（深さ方向）の不純物濃度分布は、従来の１５°前後の傾斜角における基板回転・傾角イオン注入法における場合と遜色ない急峻性を達成できることを、本発明者らは確認し、これらの知見に基づき、本発明を完成するに至った。
【００１１】
すなわち、本発明にかかる半導体装置の製造方法は、
絶縁ゲート型電界効果型トランジスタを利用する半導体装置の製造方法であって、
該絶縁ゲート型電界効果型トランジスタは、Ｓｉ基板の（００１）表面上に、
ゲート絶縁膜と、該ゲート絶縁膜上にパターニング形成されたゲート電極と、
Ｓｉ基板中にイオン注入法により形成される第一の導電型のソース・ドレイン領域とを有し、
前記ソース・ドレイン領域は、少なくとも、
表面に第一の導電型高濃度ソース・ドレイン浅接合拡散層と、
前記浅接合拡散層を取り囲む深さを有する、パンチスルー防止用の高濃度の第二導電型不純物拡散層からなるポケット拡散層領域を備える構造であり、
該製造プロセスは、少なくとも、
前記ゲート電極を注入阻止用マスクとして、前記第一の導電型高濃度ソース・ドレイン浅接合拡散層用に第一の導電型不純物を高濃度注入する第一のイオン注入工程と、
前記ゲート電極を注入阻止用マスクとして、前記高濃度の第二導電型不純物拡散層用に第二の導電型不純物を高濃度注入する第二のイオン注入工程と、
前記第一のイオン注入工程ならびに第二のイオン注入工程で注入された二種の注入不純物の活性化処理を行うアニーリング工程とを有し、
前記第一のイオン注入工程後に、前記第二のイオン注入工程を実施し、
前記第二のイオン注入工程において、前記第二の導電型不純物の加速エネルギーは、前記第一のイオン注入工程における前記第一の導電型不純物の加速エネルギーより高くし、
前記第二の導電型不純物の注入方向と、Ｓｉ基板の（００１）表面に垂直方向となす角として定義される注入角度が、５０°±６°となる範囲に選択される傾角イオン注入法を用いることを特徴とする半導体装置の製造方法である。
【００１２】
その際、前記第二のイオン注入工程において、Ｓｉ基板を、前記の注入角度を維持した状態で、注入方向に対して回転を行う回転傾角イオン注入法を用いることが好ましい。
【００１３】
例えば、前記第一の導電型不純物は、Ｎ型導電型不純物であり、前記第二の導電型不純物は、Ｐ型導電型不純物であり、
前記第二のイオン注入工程において、該Ｐ型導電型不純物として、Ｉｎのイオン注入を行う形態とすると、より好ましい。一方、前記第一のイオン注入工程において、前記Ｎ型導電型不純物として、Ａｓのイオン注入を行うことが好ましい。
【００１４】
なお、前記アニーリング工程において、
活性化処理は、ラピッド・サーマル・アニーリング法を用いることがより好ましい。
【００１５】
【発明の実施の形態】
以下に、本発明に関してより詳細に説明する。
【００１６】
本発明にかかる半導体装置の製造方法では、Ｓｉ基板の（００１）表面上に作製されるＭＯＳ−ＦＥＴにおいて、そのゲート長を短くする微細なＭＯＳ−ＦＥＴを作製する工程で、短チャンネル効果の抑制を図るため、例えば、ＮＭＯＳ−ＦＥＴでは、Ｎ型高濃度ソース・ドレイン浅接合拡散層に対して、パンチスルー防止用に設ける高濃度のＰ型不純物拡散層からなるポケット拡散層領域を備える構造を作製する工程を提供する。
【００１７】
すなわち、ＮＭＯＳ−ＦＥＴにおいて、Ｎ型高濃度ソース・ドレイン浅接合拡散層は、予めゲート酸化膜の上に、ゲート電極をパターニング形成した後、このゲート電極を注入阻止用マスクとして、例えば、Ａｓ原子を低加速エネルギーでイオン注入して、基板表面の直下に注入Ａｓ濃度分布のピークが形成されるようにする。引き続き、同じく、ゲート電極を注入阻止用マスクとして、Ｐ型不純物、例えば、Ｉｎのような重イオンをイオン注入し、前記注入Ａｓ濃度分布のピーク位置よりは、若干深い位置に注入Ｉｎ濃度分布のピークが位置するように、イオン注入時の加速エネルギーを選択する。この時、Ｉｎの原子量はＳｉと比較して遥かに大きく、その深さ方向の注入濃度分布は急峻なピークを示すため、ポケット拡散層領域の作製により適している。加えて、基板の面内方向、この場合、ゲート酸化膜下、横方向の拡散速度も大きな原子量のため、さほど大きくなくポケット拡散層領域用のＰ型不純物に適している。
【００１８】
その際、従来の製造方法では、このＩｎを急峻なピークを示す注入濃度分布でイオン注入する際、注入方向を、Ｓｉ基板の（００１）表面に垂直な方向より、若干の傾斜角を有する方向に選択する傾角イオン注入法を利用することにより、深さ方向の急峻性を高くすることがなされている。すなわち、イオン注入の際、チャンネリングが生じることを防止することで、深さ方向の急峻性を高くする工程とされていた。具体的には、Ｓｉ基板の（００１）表面に対して、面に垂直な方向となす角で示される注入角度を７〜１５°程度に設定して、Ｉｎのイオン注入を行うことにより、チャンネリング現象を回避することで、注入直後の深さ方向のＩｎ濃度プロフィールは、Ｉｎの平均飛程にピークを示す急峻な形状としていた。しかし、この従来のイオン注入工程では、Ｓｉ基板内において、Ｉｎの平均飛程近傍での結晶点欠陥、すなわち、格子点Ｓｉ原子ならびに空格子点の発生頻度が高く、その後、活性化熱処理を実施する際、これら高い密度で存在する格子点Ｓｉ原子ならびに空格子点に起因する増速拡散現象が顕著に生じていた。さらには、活性化熱処理後では、前記の高い密度な結晶欠陥に付随して、Ｉｎのパイル・アップが生じ、注入直後の深さ方向のＩｎ濃度プロフィールにおける極大位置を反映しない濃度分布に変異が起こる。
【００１９】
加えて、同時に、Ｎ型高濃度ソース・ドレイン浅接合拡散層用に、Ａｓ原子を低加速エネルギーでイオン注入して、基板表面の直下に注入Ａｓ濃度分布のピークが形成されるようにしている際には、前記Ｉｎのイオン注入に付随して発生する高い密度な結晶欠陥による増速拡散現象は、同時に活性化熱処理を施す、このＡｓ濃度分布にも顕著な影響を及ぼしている。
【００２０】
それに対して、本発明においては、Ｉｎを急峻なピークを示す注入濃度分布でイオン注入する際、注入方向を、Ｓｉ基板の（００１）表面に垂直な方向より、５０°±６°の傾斜角を有する方向に選択する傾角イオン注入法を利用する。
【００２１】
図３に、立方晶系に属するＳｉ結晶に関して、（００１）方向を中心として、他の結晶方位を示す極図形を示す。すなわち、（００１）方向と各結晶方位とのなす角度がθである際、（００１）の中心に対して、その径方向の変化として、ｔａｎ（θ／２）をプロットすることで、他の結晶方位を示すものである。例えば、（００１）方向と垂直な（００１）面内含まれる各結晶方位、（ｋｌ０）方位は何れも、θ＝９０°であり、ｔａｎ（θ／２）は１となり、（０１０）、（１００）、（１１０）などは、何れも、（００１）を中心とする単位円の周上に位置する。その際、（１１１）面ならびに（１１０）面のいずれかに平行な結晶方位は、図３中では、点線で示す菊池線で表される。Ｓｉ結晶では、（１１１）面ならびに（１１０）面のいずれかに平行な結晶方位の方向からイオン注入すると、大きなチャンネリングが生じる。また、（１１１）面ならびに（１１０）面のいずれかと平行ではないものの、交差角が６°以内の結晶方位の方向からイオン注入する範囲であれば、類似する程度のチャンネリング現象が生じる。図３中では、前記菊池線に付随して、この６°以内の範囲に関しても塗つぶし表示をしている。
【００２２】
この５０°±６°の傾斜角を有する方向は、図３中において、表記すれる菊池線の交点のうち、（１１１）方位に相当する交点を結ぶ円は、θ＝５６°となる結晶方位を示し、（０１１）方位に相当する交点を結ぶ円は、θ＝４４°となる結晶方位を示しているが。この二つの同心円に挟まれる領域に対応している。すなわち、５０°±６°の傾斜角を有する方向は、その殆どが塗つぶし表示されている領域となっており、従って、そのほとんどが明確なチャンネリング現象が生じる条件を満足している。
【００２３】
Ｉｎのイオン注入において、前記のチャンネリング現象が生じると、そのイオン注入方向では、結晶内におけるイオン平均飛程は伸び、また、その分布幅も対応して拡がる。注入角度を５０°±６°となる範囲に選択すると、このイオン平均飛程は伸びるものの、基板表面から深さ方向の分布として観ると、注入濃度分布のピークはほぼ同じとなり、またその深さ方向の拡がり（急峻性）もほぼ同じとなる。すなわち、Ｉｎは重イオンであるため、チャンネリング現象が生じない状態と、チャンネリング現象が生じる状態とでは、イオン平均飛程の相違は大きくなるものの、注入角度を５０°±６°となる範囲に選択することで、その相違は、傾斜により相殺されて、深さ方向の分布として観ると、注入濃度分布のピーク、またその深さ方向の拡がり（急峻性）は、注入角度を７〜１５°程度に設定して、Ｉｎのイオン注入を行う際の急峻性と遜色のないものとなる。
【００２４】
一方、チャンネリング現象が生じる条件では、前記するイオン平均飛程を進む間に、格子原子と弾性的な衝突を起こしつつ、加速エネルギーの一部を消費するため、平均飛程の前後で起こる格子原子との衝突による、大きな運動エネルギーを保持するＩｎイオンによって、連鎖的に複数個の格子点Ｓｉ原子の叩き出し、複数の空格子点発生を起こす頻度は、チャンネリング現象が生じない状態と比較すると、大幅に低減される。
【００２５】
本発明では、前述する注入角度を５０°±６°となる範囲に選択することによる、格子間Ｓｉ原子や空格子点の生成を抑制する効果と、それに付随する増速拡散現象の低減効果が得られる。
【００２６】
その際、注入角度が５０°±６°となる条件で、Ｓｉ（１００）基板を連続的に回転しつつ、Ｉｎのイオン注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。あるいは、イオン注入の方向が、θ＝５６°で、（１１１）方位に等価な、（１−１１）、（−１−１１）、（−１１１）方位と一致するように、基板を９０°ずつ回転して、ステップ注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。同じく、イオン注入の方向が、θ＝４４°で、（０１１）方位に等価な、（０−１１）、（１０１）、（−１０１）方位と一致するように、基板を９０°ずつ回転して、ステップ注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。従って、Ｓｉ（１００）面が表面に露出した状態とした上、注入角度が５０°±６°となる条件を保持しつつ、基板を連続的に回転する回転傾角注入、あるいは、一定の角度毎に基板をステップ状に回転する回転傾角ステップ注入などの注入方法でイオン注入を行うことができる。
【００２７】
前記の回転傾角注入や回転傾角ステップ注入を行うことで、回転方向の平均化がなされ、面内方向のイオン注入濃度の均一化が図られる。なお、ゲート電極を注入阻止用マスクとして、注入角度が５０°±６°となる条件で傾角注入を行う際、仮に、基板の回転を実施せず、かつ、注入方向がゲート絶縁膜下に指向する状態とすると、ソース・ドレインのいずれか一方では、ゲート絶縁膜下にＩｎイオンの注入層は延伸するが、他の一方では、かかる延伸が生じない偏りが生じる。基板を回転させることで、前記偏りの平均化がなされ、ソース・ドレインの何れの側部でも、ゲート絶縁膜下に侵入する注入量は平衡化される。
【００２８】
注入角度を７〜１５°程度に設定する従来方法における、Ｉｎのイオン注入におけるゲート絶縁膜下に侵入する注入幅拡がりと比較し、注入角度が５０°±６°となる条件で傾角注入を行うと、その基板面横方向の注入幅拡がりは若干増すものの、ポケット拡散層領域の作製では、かかる基板面横方向の注入幅拡がりは、最終形状に対して、本質的な影響を及ぼさない。すなわち、増速拡散現象の低減効果に伴い、熱拡散による濃度分布の拡がりが抑制される結果、多少の注入幅拡がりの多さは、相殺される結果となる。
【００２９】
以上に説明した通り、本発明にかかる注入角度が５０°±６°となる条件で傾角注入するイオン注入工程は、チャンネリング現象が生じない条件でイオン注入を行った際、格子間Ｓｉ原子や空格子点の発生頻度が高いイオン種に対して、より顕著な効果を発揮できる。しかしながら、チャンネリング現象が生じない条件でイオン注入を行った際、格子間Ｓｉ原子や空格子点の発生頻度が元来高くないイオン種、注入条件であっても、格子間Ｓｉ原子や空格子点の発生頻度をさらに低減する効果が発揮でき、上述のポケット拡散層領域の作製に利用される、重イオンのＩｎイオン注入以外においても、程度の差はあるものの、同様の効果が達成できる。
【００３０】
従って、本発明にかかる注入角度が５０°±６°となる条件で傾角注入するイオン注入工程による効果が最も顕著となる形態は、製造される絶縁ゲート型電界効果型トランジスタの構造が、
ゲート絶縁膜と、該ゲート絶縁膜上にパターニング形成されたゲート電極と、
Ｓｉ基板中にイオン注入法により形成される第一の導電型のソース・ドレイン領域とを有し、
前記ソース・ドレイン領域は、少なくとも、
表面に第一の導電型高濃度ソース・ドレイン浅接合拡散層と、
前記浅接合拡散層を取り囲む深さを有する、パンチスルー防止用の高濃度の第二導電型不純物拡散層からなるポケット拡散層領域を備える構造であり、
その製造プロセスは、少なくとも、
前記ゲート電極を注入阻止用マスクとして、前記第一の導電型高濃度ソース・ドレイン浅接合拡散層用に第一の導電型不純物を高濃度注入する第一のイオン注入工程と、
前記ゲート電極を注入阻止用マスクとして、前記高濃度の第二導電型不純物拡散層用に第二の導電型不純物を高濃度注入する第二のイオン注入工程と、
前記第一のイオン注入工程ならびに第二のイオン注入工程で注入された二種の注入不純物の活性化処理を行うアニーリング工程とを有し、
前記第一のイオン注入工程後に、前記第二のイオン注入工程を実施し、
前記第二のイオン注入工程において、前記第二の導電型不純物の加速エネルギーは、前記第一のイオン注入工程における前記第一の導電型不純物の加速エネルギーより高くし、
前記第二のイオン注入工程として、前記第二の導電型不純物の注入方向と、Ｓｉ基板の（００１）表面に垂直方向となす角として定義される注入角度が、５０°±６°となる範囲に選択される傾角イオン注入法を用いる場合となる。
【００３１】
本発明にかかる半導体装置の製造方法では、上述するポケット拡散層領域の作製用の、高濃度の第二導電型不純物拡散層用に第二の導電型不純物を高濃度注入する第二のイオン注入工程に加えて、ゲート電極の側壁にゲート側壁絶縁膜を形成した後、セルフアライン工程により、該ゲート電極、ゲート側壁絶縁膜をマスクとして、深い接合のソース拡散層とドレイン拡散層用に、前記高濃度の第二の導電型不純物拡散層の深さを超える深さに達するように、別途第二の導電型不純物を注入する第三のイオン注入工程を設けることもできる。その際には、注入不純物の活性化処理を行うアニーリング工程は、前記第三のイオン注入工程を終えた後実施することが望ましい。
【００３２】
製造される絶縁ゲート型電界効果型トランジスタが、例えば、ＮＭＯＳ−ＦＥＴである場合、前記第一のイオン注入工程では、Ｎ型不純物として、Ａｓのイオン注入、前記第二のイオン注入工程では、Ｐ型不純物として、Ｉｎのイオン注入、さらに、前記第三のイオン注入工程では、Ｎ型不純物として、Ｐのイオン注入を行う形態とする。その際、第一のイオン注入工程、ならびに、第三のイオン注入工程では、例えば、注入角度を７〜１５°程度に設定して、チャンネリング現象が生じない条件でイオン注入を行うことができる。
【００３３】
【実施例】
以下に、実施例を挙げて、本発明をより具体的に説明する。なお、かかる実施例は、本発明にかかる最良の実施形態の一例ではあるものの、本発明は、かかる実施例の形態には限定されない。
【００３４】
（実施例）
本実施例は、Ｓｉ（１００）基板の表面上に作製されるＮＭＯＳ−ＦＥＴにおいて、そのゲート長を短くする微細なＭＯＳ−ＦＥＴを作製する工程で、短チャンネル効果の抑制を図るため、例えば、Ｎ型高濃度ソース・ドレイン浅接合拡散層に対して、パンチスルー防止用に設ける高濃度のＰ型不純物拡散層からなるポケット拡散層領域を備える構造を作製する工程に対して、このＰ型不純物をイオン注入する際、基板表面に垂直方向となす角として定義される注入角度が、５０°±６°となる範囲に選択される傾角イオン注入法を用いる事例である。特に、ポケット拡散層領域の形成に利用するＰ型不純物として、Ｉｎを用いる例である。
【００３５】
図３に、立方晶系に属するＳｉ結晶に関して、（００１）方向を中心として、他の結晶方位を示す極図形を示す。すなわち、（００１）方向と各結晶方位とのなす角度がθである際、（００１）の中心に対して、その径方向の変化として、ｔａｎ（θ／２）をプロットすることで、他の結晶方位を示すものである。例えば、（００１）方向と垂直な（００１）面内含まれる各結晶方位、（ｋｌ０）方位は何れも、θ＝９０°であり、ｔａｎ（θ／２）は１となり、（０１０）、（１００）、（１１０）などは、何れも、（００１）を中心とする単位円の周上に位置する。その際、（１１１）面ならびに（１１０）面のいずれかに平行な結晶方位は、図３中では、点線で示す菊池線で表される。Ｓｉ結晶では、（１１１）面ならびに（１１０）面のいずれかに平行な結晶方位の方向からイオン注入すると、大きなチャンネリングが生じる。また、（１１１）面ならびに（１１０）面のいずれかと平行ではないものの、交差角が６°以内の結晶方位の方向からイオン注入する範囲であれば、類似する程度のチャンネリング現象が生じる。図３中では、前記菊池線に付随して、この６°以内の範囲に関しても塗つぶし表示をしている。
【００３６】
重イオンのＩｎをイオン注入する際にも、この塗つぶし表示されている領域の結晶方位の方向から、イオン注入すると、明確なチャンネリング現象が生じる。
【００３７】
この図３中において、表記すれる菊池線の交点のうち、（１１１）方位に相当する交点を結ぶ円は、θ＝５６°となる結晶方位を示し、（０１１）方位に相当する交点を結ぶ円は、θ＝４４°となる結晶方位を示している。この二つの同心円に挟まれる領域は、その殆どが塗つぶし表示されている領域となっており、従って、そのほとんどが明確なチャンネリング現象が生じる条件を満足している。
【００３８】
図１には、前記の二つの同心円に挟まれる領域、従って、Ｓｉ（１００）基板２に対して、その基板面の法線（垂直方向）に対して定義される注入角度３が４４°〜５６°、すなわち、５０°±６°となる範囲に、イオン注入方向を選択する状態を示す。例えば、Ｓｉ（１００）基板２に対して、イオン打ち込みされるＩｎの飛程１が、図１に例示されるように、注入角度３が５０°となる条件、頂角１１０度の円錐の稜に平行となる状態で、Ｓｉ（１００）基板２を連続的に回転しつつ、Ｉｎのイオン注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。あるいは、イオン注入の方向が、θ＝５６°で、（１１１）方位に等価な、（１−１１）、（−１−１１）、（−１１１）方位と一致するように、基板を９０°ずつ回転して、ステップ注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。同じく、イオン注入の方向が、θ＝４４°で、（０１１）方位に等価な、（０−１１）、（１０１）、（−１０１）方位と一致するように、基板を９０°ずつ回転して、ステップ注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。
【００３９】
一般的には、注入角度３が５０°±６°となる範囲で、その注入角度を維持しつつ、Ｓｉ（１００）基板２を連続的に回転する、あるいは、一定の回転角毎に基板をステップワイズに回転する方法で、イオン打ち込みを行うと、その間常時、チャンネリング現象が生じる条件を満足しつつ、面内回転方向に関しては、平均化がなされたイオン注入が行える。
【００４０】
Ｉｎのイオン注入において、前記のチャンネリング現象が生じると、そのイオン注入方向では、結晶内におけるイオン平均飛程は伸び、また、その分布幅も対応して拡がる。注入角度３を５０°±６°となる範囲に選択すると、このイオン平均飛程は伸びるものの、基板表面から深さ方向の分布として観ると、注入濃度分布のピークはほぼ同じとなり、またその深さ方向の拡がり（急峻性）もほぼ同じとなる。すなわち、Ｉｎは重イオンであるため、チャンネリング現象が生じない状態と、チャンネリング現象が生じる状態とでは、イオン平均飛程の相違は大きくなるものの、注入角度３を５０°±６°となる範囲に選択することで、その相違は、傾斜により相殺されて、深さ方向の分布として観ると、注入濃度分布のピーク、またその深さ方向の拡がり（急峻性）には反映されないものとなる。
【００４１】
さらに、前記するイオン平均飛程を進む間に、格子原子と弾性的な衝突を起こしつつ、加速エネルギーの一部を消費するため、平均飛程の前後で起こる格子原子との衝突による、大きな運動エネルギーを保持するＩｎイオンによって、連鎖的に複数個の格子点Ｓｉ原子の叩き出し、複数の空格子点発生を起こす頻度は、チャンネリング現象が生じる状態では相対的に低くなる。
【００４２】
本実施例は、前述する注入角度３を５０°±６°となる範囲に選択することによる、格子間Ｓｉ原子や空格子点の生成を抑制する効果と、それに付随する増速拡散現象の低減効果を以下のようにして、評価した。
【００４３】
図２の（ａ）に示すように、Ｓｉ（１００）基板２に対して、Ｉｎイオン１を注入角度３が５０°±６°となる条件で注入する。注入時の加速電圧は８０ｋＶとし、注入ドーズ量は、５×１０１３ ａｔｏｍ／ｃｍ２ 以下とする。その際、Ｓｉ（１００）基板２の表面は、（１００）面が露呈している状態とする。すなわち、ゲート酸化膜を形成した後、ゲート電極をパターニングし、このゲート電極の両サイドのゲート酸化膜をエッチング除去し、Ｓｉ（１００）面が露呈させた状態で実施される、ポケット拡散層領域の形成用のＩｎイオン注入工程に相当状態である。ここでは、イオン注入は、前記の注入角度を保持して、基板を連続回転する方式で行う。
【００４４】
イオン注入を終了した後、ラピッド・サーマルアニーリング法で、活性化熱処理を行う。この条件では、図２の（ｂ）に示すように、基板表面よりやや深い位置に、活性化されたＩｎ濃度分布は単一の極大を示し、先端は急峻なＥＯＲ（ｅｎｄ ｏｆ ｒａｎｇｅ）を呈している。へき開による基板端面を、ＴＥＭ観察したところ、ＥＯＲの近傍に、Ｉｎのパイル・アップを伴う、結晶欠陥は見い出されない。
【００４５】
イオン注入直後、熱処理後、それぞれ、深さ方向のＩｎ濃度分布を、二次イオン質量分析法により測定した結果の一例を、図４に模式的に示す。熱処理に伴う熱拡散により、表面方向、基板内方向への拡散は存在するものの、注入直後のピーク位置と、熱処理後のピーク位置はほぼ一致しており、急峻な濃度プロフィールが保持されている。
【００４６】
対比のため、従来のイオン注入方法を利用し、より具体的には、図５の（ａ）に示すように、注入角度１０３を１５°と選択して、Ｓｉ（１００）基板１０２に対して、Ｉｎイオン１０１を注入した。なお、注入時の加速電圧は８０ｋＶとし、注入ドーズ量は、５×１０１３ ａｔｏｍ／ｃｍ２ 以下とする。その際、Ｓｉ（１００）基板１０２の表面は、（１００）面が露呈している状態とする。すなわち、ゲート酸化膜を形成した後、ゲート電極をパターニングし、このゲート電極の両サイドのゲート酸化膜をエッチング除去し、Ｓｉ（１００）面が露呈させた状態で実施される、ポケット拡散層領域の形成用のＩｎイオン注入工程に相当状態である。ここでは、イオン注入は、前記の注入角度を保持して、基板を連続回転する方式で行う。
【００４７】
イオン注入を終了した後、ラピッド・サーマルアニーリング法で、活性化熱処理を行う。この条件では、図５の（ｂ）に示すように、基板表面よりやや深い位置に、活性化されたＩｎ濃度分布の中心がある。一方、注入時のＩｎ濃度分布先端であるＥＯＲ（ｅｎｄ ｏｆ ｒａｎｇｅ）の近傍に、前記熱処理後に、結晶欠陥の形成が見出される。また、へき開による基板端面を、ＴＥＭ観察したところ、ＥＯＲの近傍に、結晶欠陥の形成に付随して、Ｉｎのパイル・アップが生じている。
【００４８】
イオン注入直後、熱処理後、それぞれ、深さ方向のＩｎ濃度分布を、二次イオン質量分析法により測定した結果の一例を、図６に模式的に示す。熱処理に伴う熱拡散により、表面方向、基板内方向への拡散が生じており、注入直後のピーク位置と、熱処理後には、二つの極大位置が生成している。加えて、基板内方向への拡散量も多く、格子間Ｓｉ原子や空格子点の生成に起因する、増速拡散現象が顕著に生じている。従って、注入直後の濃度プロフィールは急峻であるものの、チャンネリング現象を生じないイオン注入の際、分布のピーク位置近傍において、格子間Ｓｉ原子や空格子点の発生頻度が高い結果、熱処理の間に、増速拡散現象が顕著に生じ、同時に、Ｉｎのパイル・アップが生じている。最終的に得られる、活性化熱処理後の深さ方向のＩｎ濃度分布は、当初の濃度プロフィール急峻性が大きく損なわれたものとなる。
【００４９】
【発明の効果】
本発明にかかる半導体装置の製造方法では、製造される絶縁ゲート型電界効果型トランジスタの構造が、ゲート絶縁膜と、該ゲート絶縁膜上にパターニング形成されたゲート電極と、Ｓｉ基板中にイオン注入法により形成される第一の導電型のソース・ドレイン領域とを有し、前記ソース・ドレイン領域は、少なくとも、
表面に第一の導電型高濃度ソース・ドレイン浅接合拡散層と、前記浅接合拡散層を取り囲む深さを有する、パンチスルー防止用の高濃度の第二導電型不純物拡散層からなるポケット拡散層領域を備える構造とする際、その製造プロセス中には、少なくとも、前記ゲート電極を注入阻止用マスクとして、前記第一の導電型高濃度ソース・ドレイン浅接合拡散層用に第一の導電型不純物を高濃度注入する第一のイオン注入工程と、前記ゲート電極を注入阻止用マスクとして、前記高濃度の第二導電型不純物拡散層用に第二の導電型不純物を高濃度注入する第二のイオン注入工程と、前記第一のイオン注入工程ならびに第二のイオン注入工程で注入された二種の注入不純物の活性化処理を行うアニーリング工程とを有するものとし、この第二のイオン注入工程として、前記第二の導電型不純物の注入方向と、Ｓｉ基板の（００１）表面に垂直方向となす角として定義される注入角度が、５０°±６°となる範囲に選択される傾角イオン注入法を用いる。その結果、第二のイオン注入工程におけるＥＯＲ領域に発生するイオン注入に起因する結晶欠陥の密度が大幅に低減できる。加えて、この注入損傷に付随する、高い密度の格子点Ｓｉ原子や空格子点に起因する増速拡散現象の効果的な抑制が達成される。また、注入損傷自体が抑制される結果、前記アニーリング工程の低温加熱プロセスにおいて、不要な結晶欠陥の効果的な消滅も達成できる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法における、第二のイオン注入工程の一実施形態を示し、Ｓｉ（１００）基板へのＩｎイオン注入時の注入角度の選択を模式的に示す図である。
【図２】図１に例示する、注入角度５０±６°を有するＳｉ（１００）基板へのＩｎイオン注入工程（ａ）と、その後の、アニール工程において、熱処理活性化後の基板内深さ方向におけるＩｎの高濃度分布層の形成（ｂ）を模式的に示す断面図である。
【図３】Ｓｉの（００１）方向を中心とする極図形表記において、イオン注入におけるチャンネリング現象の高頻度で起こる結晶方位を示し、また、Ｓｉ（００１）基板に対し、注入角度５０±６°を示す方位を、重ねて表示する図である。
【図４】本発明にかかる半導体装置の製造方法中、第二のイオン注入工程の一実施形態における、注入直後の打ち込み不純物の深さ方向濃度分布と、熱処理活性化後における不純物の深さ方向濃度との間での変化を対比させて、模式的に示す図である。
【図５】従来の製造プロセスにおける、注入角度１５°を有するＳｉ（１００）基板へのＩｎイオン注入工程（ａ）と、その後の、アニール工程において、熱処理活性化後の基板内深さ方向におけるＩｎの高濃度分布層の形成、ならびに、そのＩｎパイル・アップ領域に対応する結晶欠陥の発生（ｂ）を模式的に示す断面図である。
【図６】図５に例示する、注入角度１５°を有するＳｉ（１００）基板へのＩｎイオン注入工程と、その後の、アニール工程に伴う、注入直後の打ち込み不純物の深さ方向濃度分布と、熱処理活性化後における不純物の深さ方向濃度との間での変化を対比させて、過渡的増速拡散現象に由来する、不純物分布の深さ方向における大きな裾引き現象と、パイル・アップ現象に由来する濃度極大位置の変異を模式的に示す図である。
【符号の説明】
１ Ｉｎの飛程
２ Ｓｉ（１００）基板
３ 注入角度 ５０°±６°
４ 熱処理により活性化したＩｎ
１０１ Ｉｎの飛程
１０２ Ｓｉ（１００）基板
１０３ 注入角度 １５°
【発明の属する技術分野】
本発明は、半導体装置の製造方法、より具体的には、イオン注入工程を利用するＭＯＳ−ＦＥＴ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
絶縁ゲート型電界効果型トランジスタ（ＭＯＳ−ＦＥＴ）を利用する高密度集積回路装置では、集積密度を向上する上で、トランジスタ面積の低減、そのためのゲート長の微細化が進められている。ゲート長の微細化に付随して、ソース・ドレイン接合深さの浅接合化が必要となる。さらに、ソース・ドレイン接合深さの浅接合化においても、かかるソース・ドレイン拡散層自体の抵抗の上昇を回避するために、表面における不純物濃度を高くし、浅接合化を図った、高濃度ソース・ドレイン浅接合拡散層の形態とされる。その際、ゲート長の微細化とともに、パンチスルーに起因する閾電圧値の急激な低下、所謂短ゲート効果を抑制するため、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層を取り囲む深さを有する、パンチスルー防止用の高濃度Ｐ導電型不純物拡散層、所謂ポケット拡散層領域を設ける構造が提案されている。
【０００３】
前記の構成を有するＮＭＯＳ−ＦＥＴを作製する場合、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層と、高濃度Ｐ導電型不純物拡散層とは、次のイオン打ち込み工程により形成される。ゲート絶縁膜上に、所望のゲート長に対応してパターニングされたゲート電極を形成した後、Ｓｉ基板に対して、このゲート電極を注入阻止用マスクとして、低加速エネルギーイオン注入により、Ｎ導電型不純物、例えば、Ａｓを高濃度注入し、その後、前記打ち込みＡｓの濃度極大深さよりも深くなるように、加速エネルギーを選択するイオン注入により、Ｐ導電型不純物、例えば、Ｉｎを高濃度注入する。加えて、ゲート電極の側壁にゲート側壁絶縁膜を形成した後、セルフアライン工程により、該ゲート電極、ゲート側壁絶縁膜をマスクとして、深い接合のソース拡散層とドレイン拡散層用に、前記高濃度Ｐ導電型不純物拡散層の深さを超える深さに達するように、別途Ｎ導電型不純物、例えば、Ｐを注入する。以上のイオン注入工程後、注入イオンの活性化処理として、アニーリングがなされる。
【０００４】
このアニーリングの方法には、イオン注入により形成された急峻な不純物分布を保持したまま、活性化を達成する、すなわち、アニーリングに伴う、注入不純物の熱拡散を可能な限り抑制することを目的として、例えば、高温、短時間アニール法、所謂、ラピッド・サーマルアニーリングプロセスが利用されている。しかし、ラピッド・サーマル法による高温、短時間アニール条件においても、イオン注入時に発生される格子間Ｓｉ原子、ならびに空格子点の密度が増すと、例えば、９００℃以下の比較的に低い温度でも、拡散が増速される、所謂、過渡的増速拡散現象に由来する、活性化後の不純物分布が深さ方向に裾を引く現象が起こる。
【０００５】
さらには、注入イオン面密度を増す、あるいは、イオン注入に用いる加速エネルギーを増すとともに、イオン注入時に発生される格子間Ｓｉ原子、ならびに空格子点の密度が増加していく。例えば、注入するイオン種がＩｎのように、重イオン種であり、且つ、相対的に深い位置に注入分布のピークを設定する場合、その加速エネルギーは高くなり、その注入分布のピーク近傍に、格子間Ｓｉ原子、空格子点が高密度で存在する領域が形成される。Ｉｎの注入量が極度に高くなると、部分的に非晶質化が生じたり、または、結晶欠陥発生が起こったりする。
【０００６】
一方、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層の形成では、低加速エネルギーイオン注入により、Ｎ導電型不純物、例えば、Ａｓを高濃度注入する際、Ｓｉ基板の（００１）表面に垂直方向に注入方向を選択すると、所謂チャンネリング現象が生じ、注入イオンの加速エネルギーに依存する平均的飛程を遥かに超えて、深くまで浸入する比率が増加する。このチャンネリング現象に起因する不純物濃度分布の拡がりを回避するため、注入方向を、Ｓｉ基板の（００１）表面に垂直な方向より、若干の傾斜角を有する方向に選択する傾角イオン注入法が利用されている。その場合、ゲート電極を注入阻止用マスクとして利用する際、傾角イオン注入に付随して、ゲート絶縁膜下に過度にイオン注入領域の拡大を生じさせないように、傾斜角は、少なくとも３０°以内、一般に、１５°前後に選択されている。同時に、Ｓｉ基板自体は、面内で回転させることで、面内の平均化を行う、基板回転・傾角イオン注入法が汎用されている。
【０００７】
なお、前記Ａｓの低加速エネルギーイオン注入工程のみならず、パンチスルー防止用の高濃度Ｐ導電型不純物拡散層、所謂ポケット拡散層領域の形成に利用する、Ｉｎの高濃度注入工程、ならびに、深い接合のソース拡散層とドレイン拡散層の形成に利用する、Ｐの深い注入工程に対しても、同じく、１５°前後の傾斜角における基板回転・傾角イオン注入法が採用されている。
【０００８】
【発明が解決しようとする課題】
本発明者らは、上述するＮＭＯＳ−ＦＥＴゲート長の更なる微細化を図る上で、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層を、より浅接合で且つ表面における不純物濃度を更に高くすることが必要であり、その際、付随して設けるポケット拡散層領域を形成する際に利用するＩｎの高濃度注入工程に起因する、所謂、過渡的増速拡散現象を更に効果的に抑制することが必要となることを見出した。すなわち、ポケット拡散層領域を形成する際に利用するＩｎの高濃度注入工程において、その深さ方向の注入時不純物濃度分布自体には影響を及ぼさず、一方、Ｉｎのイオン注入により発生される格子間Ｓｉ原子、ならびに空格子点の密度は低減可能な手段の開発が課題となる。
【０００９】
本発明は前記の課題を解決するもので、本発明の目的は、イオン注入工程を利用して半導体装置を作製する際、注入量、具体的には、その深さ方向の注入時不純物濃度分布自体には実質的な影響を及ぼさず、但し、イオン注入に起因して発生する格子間Ｓｉ原子、ならびに空格子点の密度は、従来の１５°前後の傾斜角における基板回転・傾角イオン注入法における密度よりも有意に低減可能な、新規なイオン注入条件を採用する半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明者らは、上記の課題を解決すべく鋭意検討を進めたところ、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層、高濃度Ｐ導電型不純物拡散層、深い接合のソース拡散層とドレイン拡散層、計三種のイオン注入工程が実施されるが、その中で、Ｎ導電型高濃度ソース・ドレイン浅接合拡散層をより浅接合で形成する際に問題となる、過渡的増速拡散現象に関与する格子間Ｓｉ原子、ならびに空格子点は、主として、高濃度Ｐ導電型不純物拡散層部分に存在する、Ｉｎの高濃度注入工程に由来するものであることを見出した。すなわち、この高濃度Ｐ導電型不純物拡散層部分に存在する格子間Ｓｉ原子、ならびに空格子点の密度が高いと、過渡的増速拡散現象に由来する、活性化後の不純物分布が深さ方向に裾を引く現象がより顕著に起こることを見出した。勿論、格子間Ｓｉ原子、ならびに空格子点の発生は、注入されるイオン種による衝撃により、結晶格子上のＳｉ原子が弾き出されることで発生する。その際、注入されるイオン種が、チャンネリング現象を生じる方向より注入すると、その方向に対する侵入飛程は相対的に増すものの、格子間Ｓｉ原子、ならびに空格子点の発生の抑制には有効であることを、本発明者らは見出した。このチャンネリング現象が最も顕著に生じる方向は、（１１１）面、あるいは（１１０）面に沿った方向であり、それらの方向のいずれかを注入方向に選択することで、格子間Ｓｉ原子、ならびに空格子点の発生の抑制に大きな効果を有することが見出された。さらには、チャンネリング現象を生じる方向より注入すると、その方向に対する侵入飛程は相対的に増すものの、例えば、Ｓｉ基板の（００１）表面に対して、５０°前後の傾斜角であり、チャンネリング現象を生じる方向を選択すると、表面に対して垂直方向（深さ方向）の不純物濃度分布は、従来の１５°前後の傾斜角における基板回転・傾角イオン注入法における場合と遜色ない急峻性を達成できることを、本発明者らは確認し、これらの知見に基づき、本発明を完成するに至った。
【００１１】
すなわち、本発明にかかる半導体装置の製造方法は、
絶縁ゲート型電界効果型トランジスタを利用する半導体装置の製造方法であって、
該絶縁ゲート型電界効果型トランジスタは、Ｓｉ基板の（００１）表面上に、
ゲート絶縁膜と、該ゲート絶縁膜上にパターニング形成されたゲート電極と、
Ｓｉ基板中にイオン注入法により形成される第一の導電型のソース・ドレイン領域とを有し、
前記ソース・ドレイン領域は、少なくとも、
表面に第一の導電型高濃度ソース・ドレイン浅接合拡散層と、
前記浅接合拡散層を取り囲む深さを有する、パンチスルー防止用の高濃度の第二導電型不純物拡散層からなるポケット拡散層領域を備える構造であり、
該製造プロセスは、少なくとも、
前記ゲート電極を注入阻止用マスクとして、前記第一の導電型高濃度ソース・ドレイン浅接合拡散層用に第一の導電型不純物を高濃度注入する第一のイオン注入工程と、
前記ゲート電極を注入阻止用マスクとして、前記高濃度の第二導電型不純物拡散層用に第二の導電型不純物を高濃度注入する第二のイオン注入工程と、
前記第一のイオン注入工程ならびに第二のイオン注入工程で注入された二種の注入不純物の活性化処理を行うアニーリング工程とを有し、
前記第一のイオン注入工程後に、前記第二のイオン注入工程を実施し、
前記第二のイオン注入工程において、前記第二の導電型不純物の加速エネルギーは、前記第一のイオン注入工程における前記第一の導電型不純物の加速エネルギーより高くし、
前記第二の導電型不純物の注入方向と、Ｓｉ基板の（００１）表面に垂直方向となす角として定義される注入角度が、５０°±６°となる範囲に選択される傾角イオン注入法を用いることを特徴とする半導体装置の製造方法である。
【００１２】
その際、前記第二のイオン注入工程において、Ｓｉ基板を、前記の注入角度を維持した状態で、注入方向に対して回転を行う回転傾角イオン注入法を用いることが好ましい。
【００１３】
例えば、前記第一の導電型不純物は、Ｎ型導電型不純物であり、前記第二の導電型不純物は、Ｐ型導電型不純物であり、
前記第二のイオン注入工程において、該Ｐ型導電型不純物として、Ｉｎのイオン注入を行う形態とすると、より好ましい。一方、前記第一のイオン注入工程において、前記Ｎ型導電型不純物として、Ａｓのイオン注入を行うことが好ましい。
【００１４】
なお、前記アニーリング工程において、
活性化処理は、ラピッド・サーマル・アニーリング法を用いることがより好ましい。
【００１５】
【発明の実施の形態】
以下に、本発明に関してより詳細に説明する。
【００１６】
本発明にかかる半導体装置の製造方法では、Ｓｉ基板の（００１）表面上に作製されるＭＯＳ−ＦＥＴにおいて、そのゲート長を短くする微細なＭＯＳ−ＦＥＴを作製する工程で、短チャンネル効果の抑制を図るため、例えば、ＮＭＯＳ−ＦＥＴでは、Ｎ型高濃度ソース・ドレイン浅接合拡散層に対して、パンチスルー防止用に設ける高濃度のＰ型不純物拡散層からなるポケット拡散層領域を備える構造を作製する工程を提供する。
【００１７】
すなわち、ＮＭＯＳ−ＦＥＴにおいて、Ｎ型高濃度ソース・ドレイン浅接合拡散層は、予めゲート酸化膜の上に、ゲート電極をパターニング形成した後、このゲート電極を注入阻止用マスクとして、例えば、Ａｓ原子を低加速エネルギーでイオン注入して、基板表面の直下に注入Ａｓ濃度分布のピークが形成されるようにする。引き続き、同じく、ゲート電極を注入阻止用マスクとして、Ｐ型不純物、例えば、Ｉｎのような重イオンをイオン注入し、前記注入Ａｓ濃度分布のピーク位置よりは、若干深い位置に注入Ｉｎ濃度分布のピークが位置するように、イオン注入時の加速エネルギーを選択する。この時、Ｉｎの原子量はＳｉと比較して遥かに大きく、その深さ方向の注入濃度分布は急峻なピークを示すため、ポケット拡散層領域の作製により適している。加えて、基板の面内方向、この場合、ゲート酸化膜下、横方向の拡散速度も大きな原子量のため、さほど大きくなくポケット拡散層領域用のＰ型不純物に適している。
【００１８】
その際、従来の製造方法では、このＩｎを急峻なピークを示す注入濃度分布でイオン注入する際、注入方向を、Ｓｉ基板の（００１）表面に垂直な方向より、若干の傾斜角を有する方向に選択する傾角イオン注入法を利用することにより、深さ方向の急峻性を高くすることがなされている。すなわち、イオン注入の際、チャンネリングが生じることを防止することで、深さ方向の急峻性を高くする工程とされていた。具体的には、Ｓｉ基板の（００１）表面に対して、面に垂直な方向となす角で示される注入角度を７〜１５°程度に設定して、Ｉｎのイオン注入を行うことにより、チャンネリング現象を回避することで、注入直後の深さ方向のＩｎ濃度プロフィールは、Ｉｎの平均飛程にピークを示す急峻な形状としていた。しかし、この従来のイオン注入工程では、Ｓｉ基板内において、Ｉｎの平均飛程近傍での結晶点欠陥、すなわち、格子点Ｓｉ原子ならびに空格子点の発生頻度が高く、その後、活性化熱処理を実施する際、これら高い密度で存在する格子点Ｓｉ原子ならびに空格子点に起因する増速拡散現象が顕著に生じていた。さらには、活性化熱処理後では、前記の高い密度な結晶欠陥に付随して、Ｉｎのパイル・アップが生じ、注入直後の深さ方向のＩｎ濃度プロフィールにおける極大位置を反映しない濃度分布に変異が起こる。
【００１９】
加えて、同時に、Ｎ型高濃度ソース・ドレイン浅接合拡散層用に、Ａｓ原子を低加速エネルギーでイオン注入して、基板表面の直下に注入Ａｓ濃度分布のピークが形成されるようにしている際には、前記Ｉｎのイオン注入に付随して発生する高い密度な結晶欠陥による増速拡散現象は、同時に活性化熱処理を施す、このＡｓ濃度分布にも顕著な影響を及ぼしている。
【００２０】
それに対して、本発明においては、Ｉｎを急峻なピークを示す注入濃度分布でイオン注入する際、注入方向を、Ｓｉ基板の（００１）表面に垂直な方向より、５０°±６°の傾斜角を有する方向に選択する傾角イオン注入法を利用する。
【００２１】
図３に、立方晶系に属するＳｉ結晶に関して、（００１）方向を中心として、他の結晶方位を示す極図形を示す。すなわち、（００１）方向と各結晶方位とのなす角度がθである際、（００１）の中心に対して、その径方向の変化として、ｔａｎ（θ／２）をプロットすることで、他の結晶方位を示すものである。例えば、（００１）方向と垂直な（００１）面内含まれる各結晶方位、（ｋｌ０）方位は何れも、θ＝９０°であり、ｔａｎ（θ／２）は１となり、（０１０）、（１００）、（１１０）などは、何れも、（００１）を中心とする単位円の周上に位置する。その際、（１１１）面ならびに（１１０）面のいずれかに平行な結晶方位は、図３中では、点線で示す菊池線で表される。Ｓｉ結晶では、（１１１）面ならびに（１１０）面のいずれかに平行な結晶方位の方向からイオン注入すると、大きなチャンネリングが生じる。また、（１１１）面ならびに（１１０）面のいずれかと平行ではないものの、交差角が６°以内の結晶方位の方向からイオン注入する範囲であれば、類似する程度のチャンネリング現象が生じる。図３中では、前記菊池線に付随して、この６°以内の範囲に関しても塗つぶし表示をしている。
【００２２】
この５０°±６°の傾斜角を有する方向は、図３中において、表記すれる菊池線の交点のうち、（１１１）方位に相当する交点を結ぶ円は、θ＝５６°となる結晶方位を示し、（０１１）方位に相当する交点を結ぶ円は、θ＝４４°となる結晶方位を示しているが。この二つの同心円に挟まれる領域に対応している。すなわち、５０°±６°の傾斜角を有する方向は、その殆どが塗つぶし表示されている領域となっており、従って、そのほとんどが明確なチャンネリング現象が生じる条件を満足している。
【００２３】
Ｉｎのイオン注入において、前記のチャンネリング現象が生じると、そのイオン注入方向では、結晶内におけるイオン平均飛程は伸び、また、その分布幅も対応して拡がる。注入角度を５０°±６°となる範囲に選択すると、このイオン平均飛程は伸びるものの、基板表面から深さ方向の分布として観ると、注入濃度分布のピークはほぼ同じとなり、またその深さ方向の拡がり（急峻性）もほぼ同じとなる。すなわち、Ｉｎは重イオンであるため、チャンネリング現象が生じない状態と、チャンネリング現象が生じる状態とでは、イオン平均飛程の相違は大きくなるものの、注入角度を５０°±６°となる範囲に選択することで、その相違は、傾斜により相殺されて、深さ方向の分布として観ると、注入濃度分布のピーク、またその深さ方向の拡がり（急峻性）は、注入角度を７〜１５°程度に設定して、Ｉｎのイオン注入を行う際の急峻性と遜色のないものとなる。
【００２４】
一方、チャンネリング現象が生じる条件では、前記するイオン平均飛程を進む間に、格子原子と弾性的な衝突を起こしつつ、加速エネルギーの一部を消費するため、平均飛程の前後で起こる格子原子との衝突による、大きな運動エネルギーを保持するＩｎイオンによって、連鎖的に複数個の格子点Ｓｉ原子の叩き出し、複数の空格子点発生を起こす頻度は、チャンネリング現象が生じない状態と比較すると、大幅に低減される。
【００２５】
本発明では、前述する注入角度を５０°±６°となる範囲に選択することによる、格子間Ｓｉ原子や空格子点の生成を抑制する効果と、それに付随する増速拡散現象の低減効果が得られる。
【００２６】
その際、注入角度が５０°±６°となる条件で、Ｓｉ（１００）基板を連続的に回転しつつ、Ｉｎのイオン注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。あるいは、イオン注入の方向が、θ＝５６°で、（１１１）方位に等価な、（１−１１）、（−１−１１）、（−１１１）方位と一致するように、基板を９０°ずつ回転して、ステップ注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。同じく、イオン注入の方向が、θ＝４４°で、（０１１）方位に等価な、（０−１１）、（１０１）、（−１０１）方位と一致するように、基板を９０°ずつ回転して、ステップ注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。従って、Ｓｉ（１００）面が表面に露出した状態とした上、注入角度が５０°±６°となる条件を保持しつつ、基板を連続的に回転する回転傾角注入、あるいは、一定の角度毎に基板をステップ状に回転する回転傾角ステップ注入などの注入方法でイオン注入を行うことができる。
【００２７】
前記の回転傾角注入や回転傾角ステップ注入を行うことで、回転方向の平均化がなされ、面内方向のイオン注入濃度の均一化が図られる。なお、ゲート電極を注入阻止用マスクとして、注入角度が５０°±６°となる条件で傾角注入を行う際、仮に、基板の回転を実施せず、かつ、注入方向がゲート絶縁膜下に指向する状態とすると、ソース・ドレインのいずれか一方では、ゲート絶縁膜下にＩｎイオンの注入層は延伸するが、他の一方では、かかる延伸が生じない偏りが生じる。基板を回転させることで、前記偏りの平均化がなされ、ソース・ドレインの何れの側部でも、ゲート絶縁膜下に侵入する注入量は平衡化される。
【００２８】
注入角度を７〜１５°程度に設定する従来方法における、Ｉｎのイオン注入におけるゲート絶縁膜下に侵入する注入幅拡がりと比較し、注入角度が５０°±６°となる条件で傾角注入を行うと、その基板面横方向の注入幅拡がりは若干増すものの、ポケット拡散層領域の作製では、かかる基板面横方向の注入幅拡がりは、最終形状に対して、本質的な影響を及ぼさない。すなわち、増速拡散現象の低減効果に伴い、熱拡散による濃度分布の拡がりが抑制される結果、多少の注入幅拡がりの多さは、相殺される結果となる。
【００２９】
以上に説明した通り、本発明にかかる注入角度が５０°±６°となる条件で傾角注入するイオン注入工程は、チャンネリング現象が生じない条件でイオン注入を行った際、格子間Ｓｉ原子や空格子点の発生頻度が高いイオン種に対して、より顕著な効果を発揮できる。しかしながら、チャンネリング現象が生じない条件でイオン注入を行った際、格子間Ｓｉ原子や空格子点の発生頻度が元来高くないイオン種、注入条件であっても、格子間Ｓｉ原子や空格子点の発生頻度をさらに低減する効果が発揮でき、上述のポケット拡散層領域の作製に利用される、重イオンのＩｎイオン注入以外においても、程度の差はあるものの、同様の効果が達成できる。
【００３０】
従って、本発明にかかる注入角度が５０°±６°となる条件で傾角注入するイオン注入工程による効果が最も顕著となる形態は、製造される絶縁ゲート型電界効果型トランジスタの構造が、
ゲート絶縁膜と、該ゲート絶縁膜上にパターニング形成されたゲート電極と、
Ｓｉ基板中にイオン注入法により形成される第一の導電型のソース・ドレイン領域とを有し、
前記ソース・ドレイン領域は、少なくとも、
表面に第一の導電型高濃度ソース・ドレイン浅接合拡散層と、
前記浅接合拡散層を取り囲む深さを有する、パンチスルー防止用の高濃度の第二導電型不純物拡散層からなるポケット拡散層領域を備える構造であり、
その製造プロセスは、少なくとも、
前記ゲート電極を注入阻止用マスクとして、前記第一の導電型高濃度ソース・ドレイン浅接合拡散層用に第一の導電型不純物を高濃度注入する第一のイオン注入工程と、
前記ゲート電極を注入阻止用マスクとして、前記高濃度の第二導電型不純物拡散層用に第二の導電型不純物を高濃度注入する第二のイオン注入工程と、
前記第一のイオン注入工程ならびに第二のイオン注入工程で注入された二種の注入不純物の活性化処理を行うアニーリング工程とを有し、
前記第一のイオン注入工程後に、前記第二のイオン注入工程を実施し、
前記第二のイオン注入工程において、前記第二の導電型不純物の加速エネルギーは、前記第一のイオン注入工程における前記第一の導電型不純物の加速エネルギーより高くし、
前記第二のイオン注入工程として、前記第二の導電型不純物の注入方向と、Ｓｉ基板の（００１）表面に垂直方向となす角として定義される注入角度が、５０°±６°となる範囲に選択される傾角イオン注入法を用いる場合となる。
【００３１】
本発明にかかる半導体装置の製造方法では、上述するポケット拡散層領域の作製用の、高濃度の第二導電型不純物拡散層用に第二の導電型不純物を高濃度注入する第二のイオン注入工程に加えて、ゲート電極の側壁にゲート側壁絶縁膜を形成した後、セルフアライン工程により、該ゲート電極、ゲート側壁絶縁膜をマスクとして、深い接合のソース拡散層とドレイン拡散層用に、前記高濃度の第二の導電型不純物拡散層の深さを超える深さに達するように、別途第二の導電型不純物を注入する第三のイオン注入工程を設けることもできる。その際には、注入不純物の活性化処理を行うアニーリング工程は、前記第三のイオン注入工程を終えた後実施することが望ましい。
【００３２】
製造される絶縁ゲート型電界効果型トランジスタが、例えば、ＮＭＯＳ−ＦＥＴである場合、前記第一のイオン注入工程では、Ｎ型不純物として、Ａｓのイオン注入、前記第二のイオン注入工程では、Ｐ型不純物として、Ｉｎのイオン注入、さらに、前記第三のイオン注入工程では、Ｎ型不純物として、Ｐのイオン注入を行う形態とする。その際、第一のイオン注入工程、ならびに、第三のイオン注入工程では、例えば、注入角度を７〜１５°程度に設定して、チャンネリング現象が生じない条件でイオン注入を行うことができる。
【００３３】
【実施例】
以下に、実施例を挙げて、本発明をより具体的に説明する。なお、かかる実施例は、本発明にかかる最良の実施形態の一例ではあるものの、本発明は、かかる実施例の形態には限定されない。
【００３４】
（実施例）
本実施例は、Ｓｉ（１００）基板の表面上に作製されるＮＭＯＳ−ＦＥＴにおいて、そのゲート長を短くする微細なＭＯＳ−ＦＥＴを作製する工程で、短チャンネル効果の抑制を図るため、例えば、Ｎ型高濃度ソース・ドレイン浅接合拡散層に対して、パンチスルー防止用に設ける高濃度のＰ型不純物拡散層からなるポケット拡散層領域を備える構造を作製する工程に対して、このＰ型不純物をイオン注入する際、基板表面に垂直方向となす角として定義される注入角度が、５０°±６°となる範囲に選択される傾角イオン注入法を用いる事例である。特に、ポケット拡散層領域の形成に利用するＰ型不純物として、Ｉｎを用いる例である。
【００３５】
図３に、立方晶系に属するＳｉ結晶に関して、（００１）方向を中心として、他の結晶方位を示す極図形を示す。すなわち、（００１）方向と各結晶方位とのなす角度がθである際、（００１）の中心に対して、その径方向の変化として、ｔａｎ（θ／２）をプロットすることで、他の結晶方位を示すものである。例えば、（００１）方向と垂直な（００１）面内含まれる各結晶方位、（ｋｌ０）方位は何れも、θ＝９０°であり、ｔａｎ（θ／２）は１となり、（０１０）、（１００）、（１１０）などは、何れも、（００１）を中心とする単位円の周上に位置する。その際、（１１１）面ならびに（１１０）面のいずれかに平行な結晶方位は、図３中では、点線で示す菊池線で表される。Ｓｉ結晶では、（１１１）面ならびに（１１０）面のいずれかに平行な結晶方位の方向からイオン注入すると、大きなチャンネリングが生じる。また、（１１１）面ならびに（１１０）面のいずれかと平行ではないものの、交差角が６°以内の結晶方位の方向からイオン注入する範囲であれば、類似する程度のチャンネリング現象が生じる。図３中では、前記菊池線に付随して、この６°以内の範囲に関しても塗つぶし表示をしている。
【００３６】
重イオンのＩｎをイオン注入する際にも、この塗つぶし表示されている領域の結晶方位の方向から、イオン注入すると、明確なチャンネリング現象が生じる。
【００３７】
この図３中において、表記すれる菊池線の交点のうち、（１１１）方位に相当する交点を結ぶ円は、θ＝５６°となる結晶方位を示し、（０１１）方位に相当する交点を結ぶ円は、θ＝４４°となる結晶方位を示している。この二つの同心円に挟まれる領域は、その殆どが塗つぶし表示されている領域となっており、従って、そのほとんどが明確なチャンネリング現象が生じる条件を満足している。
【００３８】
図１には、前記の二つの同心円に挟まれる領域、従って、Ｓｉ（１００）基板２に対して、その基板面の法線（垂直方向）に対して定義される注入角度３が４４°〜５６°、すなわち、５０°±６°となる範囲に、イオン注入方向を選択する状態を示す。例えば、Ｓｉ（１００）基板２に対して、イオン打ち込みされるＩｎの飛程１が、図１に例示されるように、注入角度３が５０°となる条件、頂角１１０度の円錐の稜に平行となる状態で、Ｓｉ（１００）基板２を連続的に回転しつつ、Ｉｎのイオン注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。あるいは、イオン注入の方向が、θ＝５６°で、（１１１）方位に等価な、（１−１１）、（−１−１１）、（−１１１）方位と一致するように、基板を９０°ずつ回転して、ステップ注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。同じく、イオン注入の方向が、θ＝４４°で、（０１１）方位に等価な、（０−１１）、（１０１）、（−１０１）方位と一致するように、基板を９０°ずつ回転して、ステップ注入を行うと、その間常時、チャンネリング現象が生じる条件が満足されている。
【００３９】
一般的には、注入角度３が５０°±６°となる範囲で、その注入角度を維持しつつ、Ｓｉ（１００）基板２を連続的に回転する、あるいは、一定の回転角毎に基板をステップワイズに回転する方法で、イオン打ち込みを行うと、その間常時、チャンネリング現象が生じる条件を満足しつつ、面内回転方向に関しては、平均化がなされたイオン注入が行える。
【００４０】
Ｉｎのイオン注入において、前記のチャンネリング現象が生じると、そのイオン注入方向では、結晶内におけるイオン平均飛程は伸び、また、その分布幅も対応して拡がる。注入角度３を５０°±６°となる範囲に選択すると、このイオン平均飛程は伸びるものの、基板表面から深さ方向の分布として観ると、注入濃度分布のピークはほぼ同じとなり、またその深さ方向の拡がり（急峻性）もほぼ同じとなる。すなわち、Ｉｎは重イオンであるため、チャンネリング現象が生じない状態と、チャンネリング現象が生じる状態とでは、イオン平均飛程の相違は大きくなるものの、注入角度３を５０°±６°となる範囲に選択することで、その相違は、傾斜により相殺されて、深さ方向の分布として観ると、注入濃度分布のピーク、またその深さ方向の拡がり（急峻性）には反映されないものとなる。
【００４１】
さらに、前記するイオン平均飛程を進む間に、格子原子と弾性的な衝突を起こしつつ、加速エネルギーの一部を消費するため、平均飛程の前後で起こる格子原子との衝突による、大きな運動エネルギーを保持するＩｎイオンによって、連鎖的に複数個の格子点Ｓｉ原子の叩き出し、複数の空格子点発生を起こす頻度は、チャンネリング現象が生じる状態では相対的に低くなる。
【００４２】
本実施例は、前述する注入角度３を５０°±６°となる範囲に選択することによる、格子間Ｓｉ原子や空格子点の生成を抑制する効果と、それに付随する増速拡散現象の低減効果を以下のようにして、評価した。
【００４３】
図２の（ａ）に示すように、Ｓｉ（１００）基板２に対して、Ｉｎイオン１を注入角度３が５０°±６°となる条件で注入する。注入時の加速電圧は８０ｋＶとし、注入ドーズ量は、５×１０１３ ａｔｏｍ／ｃｍ２ 以下とする。その際、Ｓｉ（１００）基板２の表面は、（１００）面が露呈している状態とする。すなわち、ゲート酸化膜を形成した後、ゲート電極をパターニングし、このゲート電極の両サイドのゲート酸化膜をエッチング除去し、Ｓｉ（１００）面が露呈させた状態で実施される、ポケット拡散層領域の形成用のＩｎイオン注入工程に相当状態である。ここでは、イオン注入は、前記の注入角度を保持して、基板を連続回転する方式で行う。
【００４４】
イオン注入を終了した後、ラピッド・サーマルアニーリング法で、活性化熱処理を行う。この条件では、図２の（ｂ）に示すように、基板表面よりやや深い位置に、活性化されたＩｎ濃度分布は単一の極大を示し、先端は急峻なＥＯＲ（ｅｎｄ ｏｆ ｒａｎｇｅ）を呈している。へき開による基板端面を、ＴＥＭ観察したところ、ＥＯＲの近傍に、Ｉｎのパイル・アップを伴う、結晶欠陥は見い出されない。
【００４５】
イオン注入直後、熱処理後、それぞれ、深さ方向のＩｎ濃度分布を、二次イオン質量分析法により測定した結果の一例を、図４に模式的に示す。熱処理に伴う熱拡散により、表面方向、基板内方向への拡散は存在するものの、注入直後のピーク位置と、熱処理後のピーク位置はほぼ一致しており、急峻な濃度プロフィールが保持されている。
【００４６】
対比のため、従来のイオン注入方法を利用し、より具体的には、図５の（ａ）に示すように、注入角度１０３を１５°と選択して、Ｓｉ（１００）基板１０２に対して、Ｉｎイオン１０１を注入した。なお、注入時の加速電圧は８０ｋＶとし、注入ドーズ量は、５×１０１３ ａｔｏｍ／ｃｍ２ 以下とする。その際、Ｓｉ（１００）基板１０２の表面は、（１００）面が露呈している状態とする。すなわち、ゲート酸化膜を形成した後、ゲート電極をパターニングし、このゲート電極の両サイドのゲート酸化膜をエッチング除去し、Ｓｉ（１００）面が露呈させた状態で実施される、ポケット拡散層領域の形成用のＩｎイオン注入工程に相当状態である。ここでは、イオン注入は、前記の注入角度を保持して、基板を連続回転する方式で行う。
【００４７】
イオン注入を終了した後、ラピッド・サーマルアニーリング法で、活性化熱処理を行う。この条件では、図５の（ｂ）に示すように、基板表面よりやや深い位置に、活性化されたＩｎ濃度分布の中心がある。一方、注入時のＩｎ濃度分布先端であるＥＯＲ（ｅｎｄ ｏｆ ｒａｎｇｅ）の近傍に、前記熱処理後に、結晶欠陥の形成が見出される。また、へき開による基板端面を、ＴＥＭ観察したところ、ＥＯＲの近傍に、結晶欠陥の形成に付随して、Ｉｎのパイル・アップが生じている。
【００４８】
イオン注入直後、熱処理後、それぞれ、深さ方向のＩｎ濃度分布を、二次イオン質量分析法により測定した結果の一例を、図６に模式的に示す。熱処理に伴う熱拡散により、表面方向、基板内方向への拡散が生じており、注入直後のピーク位置と、熱処理後には、二つの極大位置が生成している。加えて、基板内方向への拡散量も多く、格子間Ｓｉ原子や空格子点の生成に起因する、増速拡散現象が顕著に生じている。従って、注入直後の濃度プロフィールは急峻であるものの、チャンネリング現象を生じないイオン注入の際、分布のピーク位置近傍において、格子間Ｓｉ原子や空格子点の発生頻度が高い結果、熱処理の間に、増速拡散現象が顕著に生じ、同時に、Ｉｎのパイル・アップが生じている。最終的に得られる、活性化熱処理後の深さ方向のＩｎ濃度分布は、当初の濃度プロフィール急峻性が大きく損なわれたものとなる。
【００４９】
【発明の効果】
本発明にかかる半導体装置の製造方法では、製造される絶縁ゲート型電界効果型トランジスタの構造が、ゲート絶縁膜と、該ゲート絶縁膜上にパターニング形成されたゲート電極と、Ｓｉ基板中にイオン注入法により形成される第一の導電型のソース・ドレイン領域とを有し、前記ソース・ドレイン領域は、少なくとも、
表面に第一の導電型高濃度ソース・ドレイン浅接合拡散層と、前記浅接合拡散層を取り囲む深さを有する、パンチスルー防止用の高濃度の第二導電型不純物拡散層からなるポケット拡散層領域を備える構造とする際、その製造プロセス中には、少なくとも、前記ゲート電極を注入阻止用マスクとして、前記第一の導電型高濃度ソース・ドレイン浅接合拡散層用に第一の導電型不純物を高濃度注入する第一のイオン注入工程と、前記ゲート電極を注入阻止用マスクとして、前記高濃度の第二導電型不純物拡散層用に第二の導電型不純物を高濃度注入する第二のイオン注入工程と、前記第一のイオン注入工程ならびに第二のイオン注入工程で注入された二種の注入不純物の活性化処理を行うアニーリング工程とを有するものとし、この第二のイオン注入工程として、前記第二の導電型不純物の注入方向と、Ｓｉ基板の（００１）表面に垂直方向となす角として定義される注入角度が、５０°±６°となる範囲に選択される傾角イオン注入法を用いる。その結果、第二のイオン注入工程におけるＥＯＲ領域に発生するイオン注入に起因する結晶欠陥の密度が大幅に低減できる。加えて、この注入損傷に付随する、高い密度の格子点Ｓｉ原子や空格子点に起因する増速拡散現象の効果的な抑制が達成される。また、注入損傷自体が抑制される結果、前記アニーリング工程の低温加熱プロセスにおいて、不要な結晶欠陥の効果的な消滅も達成できる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法における、第二のイオン注入工程の一実施形態を示し、Ｓｉ（１００）基板へのＩｎイオン注入時の注入角度の選択を模式的に示す図である。
【図２】図１に例示する、注入角度５０±６°を有するＳｉ（１００）基板へのＩｎイオン注入工程（ａ）と、その後の、アニール工程において、熱処理活性化後の基板内深さ方向におけるＩｎの高濃度分布層の形成（ｂ）を模式的に示す断面図である。
【図３】Ｓｉの（００１）方向を中心とする極図形表記において、イオン注入におけるチャンネリング現象の高頻度で起こる結晶方位を示し、また、Ｓｉ（００１）基板に対し、注入角度５０±６°を示す方位を、重ねて表示する図である。
【図４】本発明にかかる半導体装置の製造方法中、第二のイオン注入工程の一実施形態における、注入直後の打ち込み不純物の深さ方向濃度分布と、熱処理活性化後における不純物の深さ方向濃度との間での変化を対比させて、模式的に示す図である。
【図５】従来の製造プロセスにおける、注入角度１５°を有するＳｉ（１００）基板へのＩｎイオン注入工程（ａ）と、その後の、アニール工程において、熱処理活性化後の基板内深さ方向におけるＩｎの高濃度分布層の形成、ならびに、そのＩｎパイル・アップ領域に対応する結晶欠陥の発生（ｂ）を模式的に示す断面図である。
【図６】図５に例示する、注入角度１５°を有するＳｉ（１００）基板へのＩｎイオン注入工程と、その後の、アニール工程に伴う、注入直後の打ち込み不純物の深さ方向濃度分布と、熱処理活性化後における不純物の深さ方向濃度との間での変化を対比させて、過渡的増速拡散現象に由来する、不純物分布の深さ方向における大きな裾引き現象と、パイル・アップ現象に由来する濃度極大位置の変異を模式的に示す図である。
【符号の説明】
１ Ｉｎの飛程
２ Ｓｉ（１００）基板
３ 注入角度 ５０°±６°
４ 熱処理により活性化したＩｎ
１０１ Ｉｎの飛程
１０２ Ｓｉ（１００）基板
１０３ 注入角度 １５°
Claims (5)
- 絶縁ゲート型電界効果型トランジスタを利用する半導体装置の製造方法であって、
該絶縁ゲート型電界効果型トランジスタは、Ｓｉ基板の（００１）表面上に、
ゲート絶縁膜と、該ゲート絶縁膜上にパターニング形成されたゲート電極と、
Ｓｉ基板中にイオン注入法により形成される第一の導電型のソース・ドレイン領域とを有し、
前記ソース・ドレイン領域は、少なくとも、
表面に第一の導電型高濃度ソース・ドレイン浅接合拡散層と、
前記浅接合拡散層を取り囲む深さを有する、パンチスルー防止用の高濃度の第二導電型不純物拡散層からなるポケット拡散層領域を備える構造であり、
該製造プロセスは、少なくとも、
前記ゲート電極を注入阻止用マスクとして、前記第一の導電型高濃度ソース・ドレイン浅接合拡散層用に第一の導電型不純物を高濃度注入する第一のイオン注入工程と、
前記ゲート電極を注入阻止用マスクとして、前記高濃度の第二導電型不純物拡散層用に第二の導電型不純物を高濃度注入する第二のイオン注入工程と、
前記第一のイオン注入工程ならびに第二のイオン注入工程で注入された二種の注入不純物の活性化処理を行うアニーリング工程とを有し、
前記第一のイオン注入工程後に、前記第二のイオン注入工程を実施し、
前記第二のイオン注入工程において、前記第二の導電型不純物の加速エネルギーは、前記第一のイオン注入工程における前記第一の導電型不純物の加速エネルギーより高くし、
前記第二の導電型不純物の注入方向と、Ｓｉ基板の（００１）表面に垂直方向となす角として定義される注入角度が、５０°±６°となる範囲に選択される傾角イオン注入法を用いることを特徴とする半導体装置の製造方法。 - 前記第二のイオン注入工程において、Ｓｉ基板を、前記の注入角度を維持した状態で、注入方向に対して回転を行う回転傾角イオン注入法を用いることを特徴とする請求項１に記載の方法。
- 前記第一の導電型不純物は、Ｎ型導電型不純物であり、前記第二の導電型不純物は、Ｐ型導電型不純物であり、
前記第二のイオン注入工程において、該Ｐ型導電型不純物として、Ｉｎのイオン注入を行うことを特徴とする請求項１または２に記載の方法。 - 前記第一のイオン注入工程において、前記Ｎ型導電型不純物として、Ａｓのイオン注入を行うことを特徴とする請求項３に記載の方法。
- 前記アニーリング工程において、
活性化処理は、ラピッド・サーマル・アニーリング法を用いることを特徴とする請求項１に記載の方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241829A JP2004079953A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置の製造方法 |
| US10/644,247 US20040043572A1 (en) | 2002-08-22 | 2003-08-20 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241829A JP2004079953A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004079953A true JP2004079953A (ja) | 2004-03-11 |
Family
ID=31972393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241829A Pending JP2004079953A (ja) | 2002-08-22 | 2002-08-22 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040043572A1 (ja) |
| JP (1) | JP2004079953A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097509B (zh) * | 2014-05-06 | 2017-10-03 | 稳懋半导体股份有限公司 | 高电子迁移率电晶体植入硼隔离结构的制作方法 |
| WO2016203545A1 (ja) * | 2015-06-16 | 2016-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| DE102016112139B3 (de) * | 2016-07-01 | 2018-01-04 | Infineon Technologies Ag | Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69133446T2 (de) * | 1990-11-14 | 2006-02-09 | Samsung Semiconductor, Inc., San Jose | BiCMOS-Verfahren mit Bipolartransistor mit geringem Basis-Rekombinationsstrom |
| JP3104271B2 (ja) * | 1991-03-27 | 2000-10-30 | 松下電器産業株式会社 | イオン注入を用いた半導体装置の製造方法 |
| US5376566A (en) * | 1993-11-12 | 1994-12-27 | Micron Semiconductor, Inc. | N-channel field effect transistor having an oblique arsenic implant for lowered series resistance |
| JP2787908B2 (ja) * | 1995-12-25 | 1998-08-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6306712B1 (en) * | 1997-12-05 | 2001-10-23 | Texas Instruments Incorporated | Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing |
| JP4446509B2 (ja) * | 1999-04-26 | 2010-04-07 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6218250B1 (en) * | 1999-06-02 | 2001-04-17 | Advanced Micro Devices, Inc. | Method and apparatus for minimizing parasitic resistance of semiconductor devices |
-
2002
- 2002-08-22 JP JP2002241829A patent/JP2004079953A/ja active Pending
-
2003
- 2003-08-20 US US10/644,247 patent/US20040043572A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040043572A1 (en) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5571744A (en) | Defect free CMOS process | |
| US7972947B2 (en) | Method for fabricating a semiconductor element, and semiconductor element | |
| JP3545526B2 (ja) | 半導体装置の製造方法 | |
| JP2006060208A (ja) | 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造 | |
| US20060264013A1 (en) | Method for implanting ions to a wafer for manufacturing of semiconductor device and method of fabricating graded junction using the same | |
| US5453389A (en) | Defect-free bipolar process | |
| US6720632B2 (en) | Semiconductor device having diffusion layer formed using dopant of large mass number | |
| JP2006245338A (ja) | 電界効果型トランジスタの製造方法 | |
| JP5183835B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004079953A (ja) | 半導体装置の製造方法 | |
| US5898007A (en) | Method for forming wells of a semiconductor device | |
| CN107919387A (zh) | 一种半导体器件及其制造方法 | |
| JP2007019518A (ja) | フィールドストップを有する半導体部品 | |
| JP2562688B2 (ja) | 半導体装置の製造方法 | |
| FR3078197A1 (fr) | Dispositif de transistor bipolaire et procede de fabrication correspondant | |
| JP3919462B2 (ja) | 半導体装置及びその製造方法 | |
| JP3221413B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2834712B2 (ja) | 半導体装置の不純物接合領域形成方法 | |
| JP2008305876A (ja) | 半導体装置の製造方法 | |
| JPH06291074A (ja) | 半導体装置の製造方法 | |
| US7479438B2 (en) | Method to improve performance of a bipolar device using an amorphizing implant | |
| JPH1041240A (ja) | 半導体装置およびその製造方法 | |
| JP2003163220A (ja) | 半導体装置の製造方法 | |
| JPH0541387A (ja) | 半導体装置及びその製造方法 | |
| KR100293184B1 (ko) | 누설전류가저감되는실리콘기판에의얕은접합층형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041215 |