JPH06291074A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06291074A JPH06291074A JP7984493A JP7984493A JPH06291074A JP H06291074 A JPH06291074 A JP H06291074A JP 7984493 A JP7984493 A JP 7984493A JP 7984493 A JP7984493 A JP 7984493A JP H06291074 A JPH06291074 A JP H06291074A
- Authority
- JP
- Japan
- Prior art keywords
- degrees
- angle
- axis
- angles
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 イオン注入深さをできる限り浅くし、且つ良
好な２次元不純物分布の対称性を実現するためのイオン
注入の角度条件を明確化し、その手法に基づいた対称性
の優れた半導体装置の製造方法を提供することを目的と
する。 【構成】 イオン注入法を用いて半導体基板中に不純物
を導入する工程を含む半導体装置の製造方法において、
チャネリング現象を生じる結晶軸に対しほぼ平行に設定
された不純物を導入すべき領域に対して該導入領域に対
しイオン注入角度を該チャネリング軸に対し対称になる
ように設定した。その結果、導入不純物領域が良好な分
布対称性を有することとなる。例えば、（１００）シリ
コン基板において目標対称軸が＜１１０＞軸のとき、チ
ルト角度は７度以上、ツイスト角度は２５±５度、１５
５±５度、２０５±５度、３３５±５度の４つの角度に
設定し、それぞれの設定角度における照射量は各々全目
標照射量の１／４で行う。
好な２次元不純物分布の対称性を実現するためのイオン
注入の角度条件を明確化し、その手法に基づいた対称性
の優れた半導体装置の製造方法を提供することを目的と
する。 【構成】 イオン注入法を用いて半導体基板中に不純物
を導入する工程を含む半導体装置の製造方法において、
チャネリング現象を生じる結晶軸に対しほぼ平行に設定
された不純物を導入すべき領域に対して該導入領域に対
しイオン注入角度を該チャネリング軸に対し対称になる
ように設定した。その結果、導入不純物領域が良好な分
布対称性を有することとなる。例えば、（１００）シリ
コン基板において目標対称軸が＜１１０＞軸のとき、チ
ルト角度は７度以上、ツイスト角度は２５±５度、１５
５±５度、２０５±５度、３３５±５度の４つの角度に
設定し、それぞれの設定角度における照射量は各々全目
標照射量の１／４で行う。
Description
【０００１】
【産業上の利用分野】この発明は良好なイオン注入不純
物分布の対称性を有する微細半導体装置の製造方法に関
するものである。
物分布の対称性を有する微細半導体装置の製造方法に関
するものである。
【０００２】
【従来の技術】従来、半導体装置、例えば、ＭＯＳトラ
ンジスタの不純物導入時のイオン注入設定角度としては
シリコン基板の垂線に対してチルト角７度またはそれ以
上、また＜１１０＞オリフラ方向に対してツイスト角２
０〜３０度を始状態としている（例えば「イオン注入技
術」工業調査会出版ｐ．４７）。そして、（１）シリコ
ン基板を３６０／ｎ度（ｎ：自然数）ごとに回転する
（例えば、ｎ＝４の場合；９０度、ｎ＝５の場合；７２
度になる）。もしくは、（２）連続的にシリコン基板を
回転してイオン注入する方法がとられてきた（例えば、
特開平３ー１３８９５１号公報）。
ンジスタの不純物導入時のイオン注入設定角度としては
シリコン基板の垂線に対してチルト角７度またはそれ以
上、また＜１１０＞オリフラ方向に対してツイスト角２
０〜３０度を始状態としている（例えば「イオン注入技
術」工業調査会出版ｐ．４７）。そして、（１）シリコ
ン基板を３６０／ｎ度（ｎ：自然数）ごとに回転する
（例えば、ｎ＝４の場合；９０度、ｎ＝５の場合；７２
度になる）。もしくは、（２）連続的にシリコン基板を
回転してイオン注入する方法がとられてきた（例えば、
特開平３ー１３８９５１号公報）。
【０００３】尚、チルト角度、ツイスト角度について
は、図３４で定義している。
は、図３４で定義している。
【０００４】
【発明が解決しようとする課題】しかしながら、これら
の従来技術では以下に述べるような問題点が考えられ
る。
の従来技術では以下に述べるような問題点が考えられ
る。
【０００５】前記（１）の方法では、例えばゲート電極
をマスクとしたソース／ドレインや電界緩和層の形成で
は２次元注入分布のゲート電極に対する対称性が悪くな
る。又、注入角度によっては注入深さがチャネリング現
象により深くなり、半導体装置を微細化した場合ショー
トチャネル効果やパンチスルー耐性の低下が生じ易くな
る。特に、注入イオン種がボロンのような軽原子質量の
イオンの場合は問題であり、Ｐチャネルトランジスタの
特性が上がらないことになる。又、埋め込みチャネル型
ＭＯＳトランジスタのしきい値電圧の調整のためのイオ
ン注入の場合、その注入深さが深くなるとショートチャ
ネル効果が生じ易くなり、しきい値電圧の低下、サブス
レッショールド特性の劣化等が問題となる。
をマスクとしたソース／ドレインや電界緩和層の形成で
は２次元注入分布のゲート電極に対する対称性が悪くな
る。又、注入角度によっては注入深さがチャネリング現
象により深くなり、半導体装置を微細化した場合ショー
トチャネル効果やパンチスルー耐性の低下が生じ易くな
る。特に、注入イオン種がボロンのような軽原子質量の
イオンの場合は問題であり、Ｐチャネルトランジスタの
特性が上がらないことになる。又、埋め込みチャネル型
ＭＯＳトランジスタのしきい値電圧の調整のためのイオ
ン注入の場合、その注入深さが深くなるとショートチャ
ネル効果が生じ易くなり、しきい値電圧の低下、サブス
レッショールド特性の劣化等が問題となる。
【０００６】一方、前記（２）の方法では必然的にチャ
ネリング現象が生じ得るツイスト角度条件が注入途中で
含まれることになる（例えば、チルト角度＝３５度、ツ
イスト角度＝４５＋９０×ｎ度の場合＜１１１＞軸をチ
ャネリング軸とするチャネリングが生じる）。その結
果、注入深さがやはり深くなってしまい半導体装置の微
細化において不可欠な浅い接合を形成できず、前記
（１）の方法と同様の不都合が生じることになる。
ネリング現象が生じ得るツイスト角度条件が注入途中で
含まれることになる（例えば、チルト角度＝３５度、ツ
イスト角度＝４５＋９０×ｎ度の場合＜１１１＞軸をチ
ャネリング軸とするチャネリングが生じる）。その結
果、注入深さがやはり深くなってしまい半導体装置の微
細化において不可欠な浅い接合を形成できず、前記
（１）の方法と同様の不都合が生じることになる。
【０００７】この発明はこれらの問題に鑑み、イオン注
入深さをできる限り浅くし、且つ良好な２次元不純物分
布の対称性を実現するためのイオン注入の角度条件を明
確化し、その手法に基づいた対称性の優れた半導体装置
の製造方法を提供することを目的とする。
入深さをできる限り浅くし、且つ良好な２次元不純物分
布の対称性を実現するためのイオン注入の角度条件を明
確化し、その手法に基づいた対称性の優れた半導体装置
の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明は、イオン注入
法を用いて半導体基板中に不純物を導入する工程を含む
半導体装置の製造方法において、チャネリング現象を生
じる結晶軸に対しほぼ平行に設定された不純物を導入す
べき領域に対して、導入不純物領域が良好な分布対称性
を有するために該導入領域に対しイオン注入角度を該チ
ャネリング軸に対し対称になるように設定した半導体装
置の製造方法をその要旨とする。
法を用いて半導体基板中に不純物を導入する工程を含む
半導体装置の製造方法において、チャネリング現象を生
じる結晶軸に対しほぼ平行に設定された不純物を導入す
べき領域に対して、導入不純物領域が良好な分布対称性
を有するために該導入領域に対しイオン注入角度を該チ
ャネリング軸に対し対称になるように設定した半導体装
置の製造方法をその要旨とする。
【０００９】より具体的には、（１００）シリコン基板
において目標対称軸が＜１１０＞軸のとき、チルト角度
は７度以上、ツイスト角度は２５±５度、１５５±５
度、２０５±５度、３３５±５度の４つの角度に設定
し、それぞれの設定角度における照射量は各々全目標照
射量の１／４で行う。
において目標対称軸が＜１１０＞軸のとき、チルト角度
は７度以上、ツイスト角度は２５±５度、１５５±５
度、２０５±５度、３３５±５度の４つの角度に設定
し、それぞれの設定角度における照射量は各々全目標照
射量の１／４で行う。
【００１０】又、（１００）シリコン基板において目標
対称軸が＜１１０＞軸のとき、チルト角度は７度以上、
ツイスト角度は６５±５度、１１５±５度、２４５±５
度、２９５±５度の４つの角度に設定し、それぞれの設
定角度における照射量は各々全目標照射量の１／４で行
う。
対称軸が＜１１０＞軸のとき、チルト角度は７度以上、
ツイスト角度は６５±５度、１１５±５度、２４５±５
度、２９５±５度の４つの角度に設定し、それぞれの設
定角度における照射量は各々全目標照射量の１／４で行
う。
【００１１】又、（１００）シリコン基板において目標
対称軸が＜０１０＞軸のとき、チルト角度は７度以上、
ツイスト角度は２５±５度、６５±５度、２０５±５
度、２４５±５度の４つの角度に設定し、それぞれの設
定角度における照射量は各々全目標照射量の１／４で行
う。
対称軸が＜０１０＞軸のとき、チルト角度は７度以上、
ツイスト角度は２５±５度、６５±５度、２０５±５
度、２４５±５度の４つの角度に設定し、それぞれの設
定角度における照射量は各々全目標照射量の１／４で行
う。
【００１２】又、（１１１）シリコン基板において目標
対称軸が＜１１０＞軸のとき、チルト角度は７度以上、
ツイスト角度は０±５度、１８０±５度の２つの角度に
設定し、それぞれの設定角度における照射量は各々全照
射量の１／２で行う。
対称軸が＜１１０＞軸のとき、チルト角度は７度以上、
ツイスト角度は０±５度、１８０±５度の２つの角度に
設定し、それぞれの設定角度における照射量は各々全照
射量の１／２で行う。
【００１３】又、（１１１）シリコン基板において目標
対称軸が＜１１０＞軸の場合、チルト角度は７度以上、
ツイスト角度は０±５度、６０±５度、１２０±５度、
１８０±５度、２４０±５度、３００±５度の６つの角
度に設定し、それぞれの設定角度における照射量は各々
全照射量の１／６で行う。
対称軸が＜１１０＞軸の場合、チルト角度は７度以上、
ツイスト角度は０±５度、６０±５度、１２０±５度、
１８０±５度、２４０±５度、３００±５度の６つの角
度に設定し、それぞれの設定角度における照射量は各々
全照射量の１／６で行う。
【００１４】又、（１１１）シリコン基板において目標
対称軸が＜１１２バー＞軸のとき（ただし、２バーにお
けるバーとは負の方向を示すものである）、チルト角度
は７度以上、ツイスト角度は０±５度、６０±５度、１
８０±５度、２４０±５度の４つの角度に設定し、それ
ぞれの設定角度における照射量は各々全照射量の１／４
で行う。
対称軸が＜１１２バー＞軸のとき（ただし、２バーにお
けるバーとは負の方向を示すものである）、チルト角度
は７度以上、ツイスト角度は０±５度、６０±５度、１
８０±５度、２４０±５度の４つの角度に設定し、それ
ぞれの設定角度における照射量は各々全照射量の１／４
で行う。
【００１５】又、（１１１）シリコン基板において目標
対称軸が＜１１２バー＞軸のとき（ただし、２バーにお
けるバーとは負の方向を示すものである）、チルト角度
は７度以上、ツイスト角度は０±５度、６０±５度、１
２０±５度、１８０±５度、２４０±５度、３００±５
度の６つの角度に設定し、それぞれの設定角度における
照射量は各々全照射量の１／６で行う。
対称軸が＜１１２バー＞軸のとき（ただし、２バーにお
けるバーとは負の方向を示すものである）、チルト角度
は７度以上、ツイスト角度は０±５度、６０±５度、１
２０±５度、１８０±５度、２４０±５度、３００±５
度の６つの角度に設定し、それぞれの設定角度における
照射量は各々全照射量の１／６で行う。
【００１６】
【作用】特に、ＰチャネルＭＯＳトランジスタのソース
／ドレイン形成に不純物原子として用いられるボロンは
同一の注入エネルギーにおいてＮチャネルトランジスタ
のソース／ドレイン形成に不純物原子として用いられる
リンや砒素と比較して深くまで到達するのでソース／ド
レインの接合深さがリンや砒素と比べ大きくなる。従っ
て、素子サイズが微細化されるに伴いショートチャネル
効果やパンチスルー耐性の低下が一層顕著となるが、上
記角度条件を用いてイオン注入を実施することにより注
入深さを最も浅くすることができ、且つマスク等に対し
良好な不純物分布対称性を実現することができる。
／ドレイン形成に不純物原子として用いられるボロンは
同一の注入エネルギーにおいてＮチャネルトランジスタ
のソース／ドレイン形成に不純物原子として用いられる
リンや砒素と比較して深くまで到達するのでソース／ド
レインの接合深さがリンや砒素と比べ大きくなる。従っ
て、素子サイズが微細化されるに伴いショートチャネル
効果やパンチスルー耐性の低下が一層顕著となるが、上
記角度条件を用いてイオン注入を実施することにより注
入深さを最も浅くすることができ、且つマスク等に対し
良好な不純物分布対称性を実現することができる。
【００１７】
（第１実施例）以下、この発明を具体化した一実施例を
図面に従って説明する。
図面に従って説明する。
【００１８】図１〜図９は、本実施例におけるＰ−ＭＯ
Ｓトランジスタの各製造工程途中における断面図を示す
ものである。まず、図１に示すように、一般の製造工程
に従い、Ｎ型シリコン基板１を熱酸化で酸化膜２、また
ＬＰＣＶＤ法などにより窒化膜３を形成する。その後、
図２に示すように、レジスト等のマスク層４をパターニ
ングし、ドライエッチング法により上記酸化膜２および
窒化膜３をエッチングしパターニングする。
Ｓトランジスタの各製造工程途中における断面図を示す
ものである。まず、図１に示すように、一般の製造工程
に従い、Ｎ型シリコン基板１を熱酸化で酸化膜２、また
ＬＰＣＶＤ法などにより窒化膜３を形成する。その後、
図２に示すように、レジスト等のマスク層４をパターニ
ングし、ドライエッチング法により上記酸化膜２および
窒化膜３をエッチングしパターニングする。
【００１９】そして、イオン注入（例えば、Ｐ+ ）を
し、チャネルストッパ５用の不純物を導入する。この場
合、重要なのは設定イオン注入角度（チルト角度および
ツイスト角度）である。具体的な条件は後述する図４や
図６の場合と同様であるため、図６を説明する時に述べ
る。
し、チャネルストッパ５用の不純物を導入する。この場
合、重要なのは設定イオン注入角度（チルト角度および
ツイスト角度）である。具体的な条件は後述する図４や
図６の場合と同様であるため、図６を説明する時に述べ
る。
【００２０】次に、図３に示すように、マスク層４を除
去し、そしてフィールド酸化を行ないＬＯＣＯＳ領域６
を形成する。そして、上記窒化膜３を除去後、酸化膜２
を希弗酸水溶液でゲート領域からエッチング除去する。
引き続き、ゲート酸化膜７を熱酸化法で形成する。
去し、そしてフィールド酸化を行ないＬＯＣＯＳ領域６
を形成する。そして、上記窒化膜３を除去後、酸化膜２
を希弗酸水溶液でゲート領域からエッチング除去する。
引き続き、ゲート酸化膜７を熱酸化法で形成する。
【００２１】さらに、図４に示すように、しきい値電圧
調整用のイオン注入（例えば、Ａｓ + 等）を行なう。次
に、図５に示すように、多結晶シリコン膜を形成し、所
定の寸法にドライエッチング法によりパターニングして
ゲート電極８を形成する。
調整用のイオン注入（例えば、Ａｓ + 等）を行なう。次
に、図５に示すように、多結晶シリコン膜を形成し、所
定の寸法にドライエッチング法によりパターニングして
ゲート電極８を形成する。
【００２２】次に、図６に示すように、ソース／ドレイ
ン領域９を形成するためにイオン注入（例えば、ＢＦ2
+ やＢ+ 等）を行なう。この場合、重要なのは設定イオ
ン注入角度（チルト角度およびツイスト角度）である。
本実施例では、チャネリング現象を生じる結晶軸に対し
ほぼ平行に設定された不純物を導入すべき領域に対し
て、導入不純物領域が良好な分布対称性を有するために
該導入領域に対しイオン注入角度を該チャネリング軸に
対し対称になるように設定している。具体的な角度の組
み合わせを以下に示す。
ン領域９を形成するためにイオン注入（例えば、ＢＦ2
+ やＢ+ 等）を行なう。この場合、重要なのは設定イオ
ン注入角度（チルト角度およびツイスト角度）である。
本実施例では、チャネリング現象を生じる結晶軸に対し
ほぼ平行に設定された不純物を導入すべき領域に対し
て、導入不純物領域が良好な分布対称性を有するために
該導入領域に対しイオン注入角度を該チャネリング軸に
対し対称になるように設定している。具体的な角度の組
み合わせを以下に示す。
【００２３】具体例１；（１００）シリコン基板におい
て目標対称軸が＜１１０＞軸のとき、チルト角度は７度
以上、ツイスト角度は２５±５度、１５５±５度、２０
５±５度、３３５±５度の４つの角度に設定し、それぞ
れの設定角度における照射量は各々全目標照射量の１／
４で行う。つまり、その角度の組み合わせ例を分かりや
すく示したのが図１０，１１，１２，１３である。これ
らの図は（１００）シリコン基板を用いた場合であり、
不純物の２次元分布の対称軸を＜１１０＞軸に設定した
場合に相当し、基板を垂直上方より眺め、イオンビーム
の投影軌道を矢印で示してある。
て目標対称軸が＜１１０＞軸のとき、チルト角度は７度
以上、ツイスト角度は２５±５度、１５５±５度、２０
５±５度、３３５±５度の４つの角度に設定し、それぞ
れの設定角度における照射量は各々全目標照射量の１／
４で行う。つまり、その角度の組み合わせ例を分かりや
すく示したのが図１０，１１，１２，１３である。これ
らの図は（１００）シリコン基板を用いた場合であり、
不純物の２次元分布の対称軸を＜１１０＞軸に設定した
場合に相当し、基板を垂直上方より眺め、イオンビーム
の投影軌道を矢印で示してある。
【００２４】順不同であるが、例えば、まずツイスト角
度＝２５±５度でイオン注入後（図１０参照）、順次ツ
イスト角度を１５５±５度（図１１参照）、２０５±５
度（図１２参照）、３３５±５度（図１３参照）で設定
照射量をそれぞれ４分割してイオン注入を行う。
度＝２５±５度でイオン注入後（図１０参照）、順次ツ
イスト角度を１５５±５度（図１１参照）、２０５±５
度（図１２参照）、３３５±５度（図１３参照）で設定
照射量をそれぞれ４分割してイオン注入を行う。
【００２５】具体例２；（１１１）シリコン基板を用い
た場合の設定角度の組み合わせ例を分かりやすく示した
のが図１４〜図１９である。
た場合の設定角度の組み合わせ例を分かりやすく示した
のが図１４〜図１９である。
【００２６】この図は注入不純物分布の対称軸を＜１１
０＞軸に設定した場合に相当し、基板を垂直上方より眺
め、イオンビームの投影軌道を矢印で示してある。順不
同であるが、例えば、まずツイスト角度＝０±５度でイ
オン注入後（図１４参照）、ツイスト角度を１８０±５
度（図１５参照）で設定照射量をそれぞれ２分割してイ
オン注入を行う。さらに、必要があるならば次の角度、
即ち、６０±５（図１６参照）、１２０±５度（図１７
参照）、２４０±５度（図１８参照）、３００±５度
（図１９参照）を追加してもよい。例えば、これら６つ
の角度を全て使用した場合には設定照射量をそれぞれ６
分割してイオン注入を行う。
０＞軸に設定した場合に相当し、基板を垂直上方より眺
め、イオンビームの投影軌道を矢印で示してある。順不
同であるが、例えば、まずツイスト角度＝０±５度でイ
オン注入後（図１４参照）、ツイスト角度を１８０±５
度（図１５参照）で設定照射量をそれぞれ２分割してイ
オン注入を行う。さらに、必要があるならば次の角度、
即ち、６０±５（図１６参照）、１２０±５度（図１７
参照）、２４０±５度（図１８参照）、３００±５度
（図１９参照）を追加してもよい。例えば、これら６つ
の角度を全て使用した場合には設定照射量をそれぞれ６
分割してイオン注入を行う。
【００２７】具体例３；（１００）シリコン基板におい
て目標対称軸が＜１１０＞軸のとき、チルト角度は７度
以上、ツイスト角度は６５±５度、１１５±５度、２４
５±５度、２９５±５度の４つの角度に設定し、それぞ
れの設定角度における照射量は各々全目標照射量の１／
４で行ってもよい。
て目標対称軸が＜１１０＞軸のとき、チルト角度は７度
以上、ツイスト角度は６５±５度、１１５±５度、２４
５±５度、２９５±５度の４つの角度に設定し、それぞ
れの設定角度における照射量は各々全目標照射量の１／
４で行ってもよい。
【００２８】具体例４；（１００）シリコン基板におい
て目標対称軸が＜０１０＞軸のとき、チルト角度は７度
以上、ツイスト角度は２５±５度、６５±５度、２０５
±５度、２４５±５度の４つの角度に設定し、それぞれ
の設定角度における照射量は各々全目標照射量の１／４
で行ってもよい。
て目標対称軸が＜０１０＞軸のとき、チルト角度は７度
以上、ツイスト角度は２５±５度、６５±５度、２０５
±５度、２４５±５度の４つの角度に設定し、それぞれ
の設定角度における照射量は各々全目標照射量の１／４
で行ってもよい。
【００２９】具体例５；（１１１）シリコン基板におい
て目標対称軸が＜１１２バー＞軸のとき（ただし、２バ
ーにおけるバーとは負の方向を示すものである）、チル
ト角度は７度以上、ツイスト角度は０±５度、６０±５
度、１８０±５度、２４０±５度の４つの角度に設定
し、それぞれの設定角度における照射量は各々全照射量
の１／４で行ってもよい。
て目標対称軸が＜１１２バー＞軸のとき（ただし、２バ
ーにおけるバーとは負の方向を示すものである）、チル
ト角度は７度以上、ツイスト角度は０±５度、６０±５
度、１８０±５度、２４０±５度の４つの角度に設定
し、それぞれの設定角度における照射量は各々全照射量
の１／４で行ってもよい。
【００３０】具体例６；（１１１）シリコン基板におい
て目標対称軸が＜１１２バー＞軸のとき（ただし、２バ
ーにおけるバーとは負の方向を示すものである）、チル
ト角度は７度以上、ツイスト角度は０±５度、６０±５
度、１２０±５度、１８０±５度、２４０±５度、３０
０±５度の６つの角度に設定し、それぞれの設定角度に
おける照射量は各々全照射量の１／６で行ってもよい。
て目標対称軸が＜１１２バー＞軸のとき（ただし、２バ
ーにおけるバーとは負の方向を示すものである）、チル
ト角度は７度以上、ツイスト角度は０±５度、６０±５
度、１２０±５度、１８０±５度、２４０±５度、３０
０±５度の６つの角度に設定し、それぞれの設定角度に
おける照射量は各々全照射量の１／６で行ってもよい。
【００３１】次に、図７に示すように、ＢＰＳＧ等の絶
縁膜層１０をプラズマＣＶＤ法などで形成した後、高温
でリフローする。次に、図８に示すように、ドライエッ
チング法によりコンタクトホール１１を形成する。
縁膜層１０をプラズマＣＶＤ法などで形成した後、高温
でリフローする。次に、図８に示すように、ドライエッ
チング法によりコンタクトホール１１を形成する。
【００３２】次に、図９に示すように、アルミ基合金膜
を形成した後、パターニングして配線１２を形成する。
この後、保護用のパッシベーション膜を形成して完成で
ある。尚、第１実施例においてはしきい値電圧調整用の
イオン注入を実施したが、これは必ずしも実施しなくて
もよい。
を形成した後、パターニングして配線１２を形成する。
この後、保護用のパッシベーション膜を形成して完成で
ある。尚、第１実施例においてはしきい値電圧調整用の
イオン注入を実施したが、これは必ずしも実施しなくて
もよい。
【００３３】このように本実施例では、チャネリング現
象を生じる結晶軸に対しほぼ平行に設定された不純物を
導入すべき領域に対して、導入不純物領域が良好な分布
対称性を有するために該導入領域に対しイオン注入角度
を該チャネリング軸に対し対称になるように設定した。
よって、注入深さを最も浅くすることができ、且つマス
ク等に対し良好な不純物分布対称性を実現することがで
きることとなる。 （第２実施例）次に、第２実施例について説明する。
象を生じる結晶軸に対しほぼ平行に設定された不純物を
導入すべき領域に対して、導入不純物領域が良好な分布
対称性を有するために該導入領域に対しイオン注入角度
を該チャネリング軸に対し対称になるように設定した。
よって、注入深さを最も浅くすることができ、且つマス
ク等に対し良好な不純物分布対称性を実現することがで
きることとなる。 （第２実施例）次に、第２実施例について説明する。
【００３４】第１実施例においてはイオン注入法により
ソース／ドレイン領域をそれぞれ１つずつ形成したが、
第２実施例においては同法により電界緩和層を追加形成
している。
ソース／ドレイン領域をそれぞれ１つずつ形成したが、
第２実施例においては同法により電界緩和層を追加形成
している。
【００３５】図２０〜図２６は第２実施例における電界
緩和層を有するＰ−ＭＯＳトランジスタの各製造工程途
中における断面図を示すものである。図２０に示すよう
に、一般の製造工程に従い、Ｎ型シリコン基板１３を熱
酸化で酸化膜１４を形成する。そして、図２１に示すよ
うに、酸化膜１４上に多結晶シリコン等の材質でゲート
電極１５を形成する。
緩和層を有するＰ−ＭＯＳトランジスタの各製造工程途
中における断面図を示すものである。図２０に示すよう
に、一般の製造工程に従い、Ｎ型シリコン基板１３を熱
酸化で酸化膜１４を形成する。そして、図２１に示すよ
うに、酸化膜１４上に多結晶シリコン等の材質でゲート
電極１５を形成する。
【００３６】次に、図２２に示すように、ゲート電極１
５をマスクとして用いてセルフアラインでＢ+ またはＢ
Ｆ2 + イオン注入し電界緩和層１６を形成する。この場
合、ドレイン境界領域の電界をより有効に緩和するため
に電界緩和層１６をゲート電極１５領域と重なるよう
に、いわゆるゲートオーバーラップ構造を実現するため
には注入チルト角度を１５度程度以上に設定するのがよ
い。
５をマスクとして用いてセルフアラインでＢ+ またはＢ
Ｆ2 + イオン注入し電界緩和層１６を形成する。この場
合、ドレイン境界領域の電界をより有効に緩和するため
に電界緩和層１６をゲート電極１５領域と重なるよう
に、いわゆるゲートオーバーラップ構造を実現するため
には注入チルト角度を１５度程度以上に設定するのがよ
い。
【００３７】尚、図２２に示すように、設定ツイスト角
度は、前記第１実施例の具体例１〜６で示した条件を用
いればよい。次に、全面に酸化膜もしくは多結晶シリコ
ンをプラズマＣＶＤ法やＬＰＣＶＤ法で堆積させ、その
後、図２３に示すように、異方性エッチングによりゲー
ト電極側壁に酸化膜層もしくは多結晶シリコン層１７を
形成する。
度は、前記第１実施例の具体例１〜６で示した条件を用
いればよい。次に、全面に酸化膜もしくは多結晶シリコ
ンをプラズマＣＶＤ法やＬＰＣＶＤ法で堆積させ、その
後、図２３に示すように、異方性エッチングによりゲー
ト電極側壁に酸化膜層もしくは多結晶シリコン層１７を
形成する。
【００３８】次に、図２４に示すように、ソース／ドレ
イン１８を形成するためにＢ+ またはＢＦ2 + イオンを
チルト角度７度程度で、ツイスト角度は上記電界緩和層
１６を形成する場合と同様の条件で注入する。この場
合、入射イオンのエネルギーを上記電界緩和層形成時の
場合に比べ下げるほうが好ましい。
イン１８を形成するためにＢ+ またはＢＦ2 + イオンを
チルト角度７度程度で、ツイスト角度は上記電界緩和層
１６を形成する場合と同様の条件で注入する。この場
合、入射イオンのエネルギーを上記電界緩和層形成時の
場合に比べ下げるほうが好ましい。
【００３９】次に、図２５に示すように、ＢＰＳＧ膜等
の絶縁膜層１９をプラズマＣＶＤ法などで形成した後、
高温でリフローする。そして、図２６に示すように、コ
ンタクトホールを形成後、ソース／ドレイン等の配線１
０を形成する。 （第３実施例）次に、第３実施例を説明する。
の絶縁膜層１９をプラズマＣＶＤ法などで形成した後、
高温でリフローする。そして、図２６に示すように、コ
ンタクトホールを形成後、ソース／ドレイン等の配線１
０を形成する。 （第３実施例）次に、第３実施例を説明する。
【００４０】図２７〜図３３は、第３実施例における電
界緩和層を有するＮ−ＭＯＳトランジスタの各製造工程
途中における断面図を示すものである。まず、図２７に
示すように、一般の製造工程に従い、Ｐ型シリコン基板
２１を熱酸化で酸化膜２２を形成する。そして、図２８
に示すように、酸化膜２２上に多結晶シリコン等の材質
でゲート電極２３を形成する。
界緩和層を有するＮ−ＭＯＳトランジスタの各製造工程
途中における断面図を示すものである。まず、図２７に
示すように、一般の製造工程に従い、Ｐ型シリコン基板
２１を熱酸化で酸化膜２２を形成する。そして、図２８
に示すように、酸化膜２２上に多結晶シリコン等の材質
でゲート電極２３を形成する。
【００４１】次に、図２９に示すように、上記ゲート電
極２３を用いてセルフアラインでＰ + イオンをチルト角
度１５度程度以上で注入しゲートオーバーラップ構造を
形成する。尚、設定ツイスト角度は、前記第１実施例の
具体例１〜６で示した条件を用いればよい。
極２３を用いてセルフアラインでＰ + イオンをチルト角
度１５度程度以上で注入しゲートオーバーラップ構造を
形成する。尚、設定ツイスト角度は、前記第１実施例の
具体例１〜６で示した条件を用いればよい。
【００４２】次に、酸化膜層もしくは多結晶シリコン層
をプラズマＣＶＤ法やＬＰＣＶＤ法で全面に堆積した
後、図３０に示すように、異方性エッチング法でゲート
電極側壁に酸化膜層もしくは多結晶シリコン層２４を形
成する。
をプラズマＣＶＤ法やＬＰＣＶＤ法で全面に堆積した
後、図３０に示すように、異方性エッチング法でゲート
電極側壁に酸化膜層もしくは多結晶シリコン層２４を形
成する。
【００４３】次に、図３１に示すように、ソース／ドレ
イン２５を形成するためにＡｓ+ イオンをチルト角度７
度程度で、ツイスト角度は上記電界緩和層を形成した場
合と同様の条件で注入する。この場合、Ａｓ+ イオンの
投影飛程は上記電界緩和層を形成する際に用いたＰ+ イ
オンの投影飛程に比べ小さくなるように設定するのが好
ましい。
イン２５を形成するためにＡｓ+ イオンをチルト角度７
度程度で、ツイスト角度は上記電界緩和層を形成した場
合と同様の条件で注入する。この場合、Ａｓ+ イオンの
投影飛程は上記電界緩和層を形成する際に用いたＰ+ イ
オンの投影飛程に比べ小さくなるように設定するのが好
ましい。
【００４４】次に、図３２に示すように、ＢＰＳＧ膜等
の絶縁膜層２６をプラズマＣＶＤ法などで形成した後、
高温でリフローする。そして、図３３に示すように、コ
ンタクトホールを形成後、ソース／ドレイン等の配線２
７を形成する。
の絶縁膜層２６をプラズマＣＶＤ法などで形成した後、
高温でリフローする。そして、図３３に示すように、コ
ンタクトホールを形成後、ソース／ドレイン等の配線２
７を形成する。
【００４５】以上のように、上記製造工程に従って半導
体装置を形成すれば以下のような効果が期待される。タ
ーゲットのシリコン基板に対するイオンビームの入射角
度を最適化することにより不純物導入層の深さを最も浅
くすることができ、また特定の対称軸に対する不純物分
布対称性を従来に比べ向上させることが可能となる。
体装置を形成すれば以下のような効果が期待される。タ
ーゲットのシリコン基板に対するイオンビームの入射角
度を最適化することにより不純物導入層の深さを最も浅
くすることができ、また特定の対称軸に対する不純物分
布対称性を従来に比べ向上させることが可能となる。
【００４６】イオン注入後の導入不純物分布の対称性が
良好であることから活性化アニール後の不純物分布対称
性の改善が期待される。さらに、浅い接合を実現できる
ため半導体装置の微細化に伴う諸問題（ショートチャネ
ル効果、パンチスルー耐性低下、接合容量の増大）を解
決することが可能となる。
良好であることから活性化アニール後の不純物分布対称
性の改善が期待される。さらに、浅い接合を実現できる
ため半導体装置の微細化に伴う諸問題（ショートチャネ
ル効果、パンチスルー耐性低下、接合容量の増大）を解
決することが可能となる。
【００４７】尚、参考のため本発明者らが作成したシリ
コンに結晶性を取り入れたイオン注入シミュレータを用
いて計算した接合深さの入射角度依存性の計算例（２０
ｋｅＶＢ+ がシリコン（１００）面に入射した場合）を
図３５に示す。この図からもツイスト角φ＝２０°が最
もイオン深さが浅いことが判明した。
コンに結晶性を取り入れたイオン注入シミュレータを用
いて計算した接合深さの入射角度依存性の計算例（２０
ｋｅＶＢ+ がシリコン（１００）面に入射した場合）を
図３５に示す。この図からもツイスト角φ＝２０°が最
もイオン深さが浅いことが判明した。
【００４８】
【発明の効果】以上詳述したようにこのように本実施例
では、微細化に伴って生ずる問題をイオン注入条件より
低減化することができる。即ち、基板に対し適切なチル
ト角度及びツイスト角度のそれぞれの種々の組み合わせ
を選択することにより接合深さを一層浅くでき、しかも
２次元不純物分布対称性の優れた不純物導入層を形成す
ることができることにより、半導体装置の微細化に伴う
諸問題を解決することが可能となる。
では、微細化に伴って生ずる問題をイオン注入条件より
低減化することができる。即ち、基板に対し適切なチル
ト角度及びツイスト角度のそれぞれの種々の組み合わせ
を選択することにより接合深さを一層浅くでき、しかも
２次元不純物分布対称性の優れた不純物導入層を形成す
ることができることにより、半導体装置の微細化に伴う
諸問題を解決することが可能となる。
【図１】第１実施例のＰ−ＭＯＳトランジスタの製造工
程を説明するための断面図である。
程を説明するための断面図である。
【図２】第１実施例のＰ−ＭＯＳトランジスタの製造工
程を説明するための断面図である。
程を説明するための断面図である。
【図３】第１実施例のＰ−ＭＯＳトランジスタの製造工
程を説明するための断面図である。
程を説明するための断面図である。
【図４】第１実施例のＰ−ＭＯＳトランジスタの製造工
程を説明するための断面図である。
程を説明するための断面図である。
【図５】第１実施例のＰ−ＭＯＳトランジスタの製造工
程を説明するための断面図である。
程を説明するための断面図である。
【図６】第１実施例のＰ−ＭＯＳトランジスタの製造工
程を説明するための断面図である。
程を説明するための断面図である。
【図７】第１実施例のＰ−ＭＯＳトランジスタの製造工
程を説明するための断面図である。
程を説明するための断面図である。
【図８】第１実施例のＰ−ＭＯＳトランジスタの製造工
程を説明するための断面図である。
程を説明するための断面図である。
【図９】第１実施例のＰ−ＭＯＳトランジスタの製造工
程を説明するための断面図である。
程を説明するための断面図である。
【図１０】ツイスト角度を分かりやすくするためのイオ
ンビーム軌道の（１００）シリコン基板への投影図であ
る。
ンビーム軌道の（１００）シリコン基板への投影図であ
る。
【図１１】ツイスト角度を分かりやすくするためのイオ
ンビーム軌道の（１００）シリコン基板への投影図であ
る。
ンビーム軌道の（１００）シリコン基板への投影図であ
る。
【図１２】ツイスト角度を分かりやすくするためのイオ
ンビーム軌道の（１００）シリコン基板への投影図であ
る。
ンビーム軌道の（１００）シリコン基板への投影図であ
る。
【図１３】ツイスト角度を分かりやすくするためのイオ
ンビーム軌道の（１００）シリコン基板への投影図であ
る。
ンビーム軌道の（１００）シリコン基板への投影図であ
る。
【図１４】イオン注入条件を説明するための、特にツイ
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
【図１５】イオン注入条件を説明するための、特にツイ
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
【図１６】イオン注入条件を説明するための、特にツイ
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
【図１７】イオン注入条件を説明するための、特にツイ
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
【図１８】イオン注入条件を説明するための、特にツイ
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
【図１９】イオン注入条件を説明するための、特にツイ
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
スト角度を分かりやすくするためのイオンビーム軌道の
（１１１）シリコン基板への投影図である。
【図２０】第２実施例のＰ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図２１】第２実施例のＰ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図２２】第２実施例のＰ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図２３】第２実施例のＰ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図２４】第２実施例のＰ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図２５】第２実施例のＰ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図２６】第２実施例のＰ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図２７】第３実施例のＮ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図２８】第３実施例のＮ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図２９】第３実施例のＮ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図３０】第３実施例のＮ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図３１】第３実施例のＮ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図３２】第３実施例のＮ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図３３】第３実施例のＮ−ＭＯＳトランジスタの製造
工程を説明するための断面図である。
工程を説明するための断面図である。
【図３４】入射イオンの設定角度、すなわちチルト角度
およびツイスト角度をシリコン基板に対して定義するた
めの説明図である。
およびツイスト角度をシリコン基板に対して定義するた
めの説明図である。
【図３５】２０ｋｅＶ Ｂ+ をシリコン（１００）面に
注入した場合の接合深さの入射角度依存性の計算結果を
示す特性図である。
注入した場合の接合深さの入射角度依存性の計算結果を
示す特性図である。
１ シリコン基板
Claims (8)
- 【請求項１】 イオン注入法を用いて半導体基板中に不
純物を導入する工程を含む半導体装置の製造方法におい
て、 チャネリング現象を生じる結晶軸に対しほぼ平行に設定
された不純物を導入すべき領域に対して、導入不純物領
域が良好な分布対称性を有するために該導入領域に対し
イオン注入角度を該チャネリング軸に対し対称になるよ
うに設定したことを特徴とする半導体装置の製造方法。 - 【請求項２】 （１００）シリコン基板において目標対
称軸が＜１１０＞軸のとき、チルト角度は７度以上、ツ
イスト角度は２５±５度、１５５±５度、２０５±５
度、３３５±５度の４つの角度に設定し、それぞれの設
定角度における照射量は各々全目標照射量の１／４で行
うものである請求項１に記載の半導体装置の製造方法。 - 【請求項３】 （１００）シリコン基板において目標対
称軸が＜１１０＞軸のとき、チルト角度は７度以上、ツ
イスト角度は６５±５度、１１５±５度、２４５±５
度、２９５±５度の４つの角度に設定し、それぞれの設
定角度における照射量は各々全目標照射量の１／４で行
うものである請求項１に記載の半導体装置の製造方法。 - 【請求項４】 （１００）シリコン基板において目標対
称軸が＜０１０＞軸のとき、チルト角度は７度以上、ツ
イスト角度は２５±５度、６５±５度、２０５±５度、
２４５±５度の４つの角度に設定し、それぞれの設定角
度における照射量は各々全目標照射量の１／４で行うも
のである請求項１に記載の半導体装置の製造方法。 - 【請求項５】 （１１１）シリコン基板において目標対
称軸が＜１１０＞軸のとき、チルト角度は７度以上、ツ
イスト角度は０±５度、１８０±５度の２つの角度に設
定し、それぞれの設定角度における照射量は各々全照射
量の１／２で行うものである請求項１に記載の半導体装
置の製造方法。 - 【請求項６】 （１１１）シリコン基板において目標対
称軸が＜１１０＞軸の場合、チルト角度は７度以上、ツ
イスト角度は０±５度、６０±５度、１２０±５度、１
８０±５度、２４０±５度、３００±５度の６つの角度
に設定し、それぞれの設定角度における照射量は各々全
照射量の１／６で行うものである請求項１に記載の半導
体装置の製造方法。 - 【請求項７】 （１１１）シリコン基板において目標対
称軸が＜１１２バー＞軸のとき（ただし、２バーにおけ
るバーとは負の方向を示すものである）、チルト角度は
７度以上、ツイスト角度は０±５度、６０±５度、１８
０±５度、２４０±５度の４つの角度に設定し、それぞ
れの設定角度における照射量は各々全照射量の１／４で
行うものである請求項１に記載の半導体装置の製造方
法。 - 【請求項８】 （１１１）シリコン基板において目標対
称軸が＜１１２バー＞軸のとき（ただし、２バーにおけ
るバーとは負の方向を示すものである）、チルト角度は
７度以上、ツイスト角度は０±５度、６０±５度、１２
０±５度、１８０±５度、２４０±５度、３００±５度
の６つの角度に設定し、それぞれの設定角度における照
射量は各々全照射量の１／６で行うものである請求項１
に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7984493A JPH06291074A (ja) | 1993-04-06 | 1993-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7984493A JPH06291074A (ja) | 1993-04-06 | 1993-04-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291074A true JPH06291074A (ja) | 1994-10-18 |
Family
ID=13701518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7984493A Pending JPH06291074A (ja) | 1993-04-06 | 1993-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291074A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
| JP2003511845A (ja) * | 1999-10-13 | 2003-03-25 | アプライド マテリアルズ インコーポレイテッド | ラザフォード後方散乱を用いたイオン注入におけるビームアライメント測定 |
| JP2006173374A (ja) * | 2004-12-16 | 2006-06-29 | Sharp Corp | 半導体装置の製造方法 |
| WO2009041741A1 (ja) * | 2007-09-28 | 2009-04-02 | Sanyo Electric Co., Ltd. | Ｄｍｏｓトランジスタ及びその製造方法 |
-
1993
- 1993-04-06 JP JP7984493A patent/JPH06291074A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
| JP2003511845A (ja) * | 1999-10-13 | 2003-03-25 | アプライド マテリアルズ インコーポレイテッド | ラザフォード後方散乱を用いたイオン注入におけるビームアライメント測定 |
| JP4838470B2 (ja) * | 1999-10-13 | 2011-12-14 | アプライド マテリアルズ インコーポレイテッド | ラザフォード後方散乱を用いたイオン注入におけるビームアライメント測定 |
| JP2006173374A (ja) * | 2004-12-16 | 2006-06-29 | Sharp Corp | 半導体装置の製造方法 |
| JP4741225B2 (ja) * | 2004-12-16 | 2011-08-03 | シャープ株式会社 | 半導体装置の製造方法 |
| WO2009041741A1 (ja) * | 2007-09-28 | 2009-04-02 | Sanyo Electric Co., Ltd. | Ｄｍｏｓトランジスタ及びその製造方法 |
| JP2009088189A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | Ｄｍｏｓトランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5320974A (en) | Method for making semiconductor transistor device by implanting punch through stoppers | |
| US5532176A (en) | Process for fabricating a complementary MIS transistor | |
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| KR100223846B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2787908B2 (ja) | 半導体装置の製造方法 | |
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| JPH05102185A (ja) | 改良型電界効果トランジスタ構成体及び製造方法 | |
| JPH0770727B2 (ja) | Ｍｉｓトランジスタ及び相補形ｍｉｓトランジスタの製造方法 | |
| JP2004508717A (ja) | 薄いゲート酸化物ＭＯＳＦＥＴｓでのゲート誘起ドレイン漏洩（ＧＩＤＬ）電流を減らす方法およびデバイス | |
| JPH08264789A (ja) | 絶縁ゲート半導体装置および製造方法 | |
| JP2677987B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06291074A (ja) | 半導体装置の製造方法 | |
| JPH0147016B2 (ja) | ||
| JPS62293773A (ja) | 半導体装置の製造方法 | |
| JPH0661482A (ja) | Ｍｏｓ型トランジスタおよびその製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
| JPS63215075A (ja) | 半導体装置の製造方法 | |
| JP2948892B2 (ja) | Ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| JPH04346476A (ja) | Ｍｏｓ型ｆｅｔの製造方法 | |
| JPH0590574A (ja) | 半導体装置 | |
| JP2000196068A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JP2001257343A (ja) | 半導体集積回路装置 | |
| KR100386623B1 (ko) | 반도체 소자의 제조방법 |