JPH08264789A - 絶縁ゲート半導体装置および製造方法 - Google Patents
絶縁ゲート半導体装置および製造方法Info
- Publication number
- JPH08264789A JPH08264789A JP8087464A JP8746496A JPH08264789A JP H08264789 A JPH08264789 A JP H08264789A JP 8087464 A JP8087464 A JP 8087464A JP 8746496 A JP8746496 A JP 8746496A JP H08264789 A JPH08264789 A JP H08264789A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- gate structure
- approximately
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000002019 doping agent Substances 0.000 claims abstract description 92
- 239000000463 material Substances 0.000 claims description 47
- 239000003989 dielectric material Substances 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 25
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 abstract description 47
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000002238 attenuated effect Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000007943 implant Substances 0.000 description 59
- 229920002120 photoresistant polymer Polymers 0.000 description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 34
- 229910021332 silicide Inorganic materials 0.000 description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 30
- 239000004020 conductor Substances 0.000 description 29
- 125000006850 spacer group Chemical group 0.000 description 29
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- 238000005530 etching Methods 0.000 description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 16
- 229910052796 boron Inorganic materials 0.000 description 16
- 238000002513 implantation Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005755 formation reaction Methods 0.000 description 11
- 230000000295 complement effect Effects 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical group [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- CUPFNGOKRMWUOO-UHFFFAOYSA-N hydron;difluoride Chemical compound F.F CUPFNGOKRMWUOO-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
- H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 低減されたゲート−ドレイン容量を有する絶
縁ゲート電界効果トランジスタ１０および該電界効果ト
ランジスタ１０の製造方法を実現する。 【解決手段】 ドーパントのウェルが半導体基板１１に
形成されかつドレイン延長領域２５がドーパントウェル
１３に形成される。酸化物層２６がドーパントウェル１
３上に形成され、該酸化物層２６は少なくとも４００オ
ングストロームの厚さを有する。ゲート構造６１は酸化
膜２６の薄い部分の上にゲートシャント部分３２をかつ
酸化膜２６の薄くない部分の上にゲート延長部５８を有
する。酸化物層２６の薄い部分は電界効果トランジスタ
１０のゲート酸化膜を形成し、かつ薄くない部分は電界
効果トランジスタ１０のゲートシャント部分３２の容量
を低下させる。
縁ゲート電界効果トランジスタ１０および該電界効果ト
ランジスタ１０の製造方法を実現する。 【解決手段】 ドーパントのウェルが半導体基板１１に
形成されかつドレイン延長領域２５がドーパントウェル
１３に形成される。酸化物層２６がドーパントウェル１
３上に形成され、該酸化物層２６は少なくとも４００オ
ングストロームの厚さを有する。ゲート構造６１は酸化
膜２６の薄い部分の上にゲートシャント部分３２をかつ
酸化膜２６の薄くない部分の上にゲート延長部５８を有
する。酸化物層２６の薄い部分は電界効果トランジスタ
１０のゲート酸化膜を形成し、かつ薄くない部分は電界
効果トランジスタ１０のゲートシャント部分３２の容量
を低下させる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には、絶縁
ゲート半導体装置（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ）に関し、か
つより特定的には、絶縁ゲート半導体装置のしきい値電
圧、ＶＴ、を制御しかつトランスコンダクタンス、
ｇｍ、を増大することに関する。
ゲート半導体装置（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ）に関し、か
つより特定的には、絶縁ゲート半導体装置のしきい値電
圧、ＶＴ、を制御しかつトランスコンダクタンス、
ｇｍ、を増大することに関する。
【０００２】
【従来の技術】当業者には明らかなように、ＶＴは絶縁
ゲート半導体装置がターンオンする電圧に関連しており
かつチャネル領域のキャリア濃度に従って変化する。例
えば、Ｎチャネル絶縁ゲート半導体装置のゲート−ソー
ス電圧ＶＧＳは絶縁ゲート半導体装置においてチャネル
を形成するためにはＶＴを超えなければならない。ゲー
トの電圧は典型的には絶縁ゲート半導体装置の入力電圧
であるから、導電チャネルが形成されるためにはソース
電圧に対する該入力電圧がＶＴを超えなければならい。
言い換えれば、ＶＧＳがＶＴより大きくなければ大きな
ドレイン電流（ＩＤ）は絶縁ゲート半導体装置のチャネ
ル領域を通って流れない。さらに、ＶＴは絶縁ゲート半
導体装置の飽和電流を決定する上で重要であり、これは
次に装置の電力帯域幅（ｐｏｗｅｒ ｂａｎｄｗｉｄｔ
ｈ）の決定を助ける。
ゲート半導体装置がターンオンする電圧に関連しており
かつチャネル領域のキャリア濃度に従って変化する。例
えば、Ｎチャネル絶縁ゲート半導体装置のゲート−ソー
ス電圧ＶＧＳは絶縁ゲート半導体装置においてチャネル
を形成するためにはＶＴを超えなければならない。ゲー
トの電圧は典型的には絶縁ゲート半導体装置の入力電圧
であるから、導電チャネルが形成されるためにはソース
電圧に対する該入力電圧がＶＴを超えなければならい。
言い換えれば、ＶＧＳがＶＴより大きくなければ大きな
ドレイン電流（ＩＤ）は絶縁ゲート半導体装置のチャネ
ル領域を通って流れない。さらに、ＶＴは絶縁ゲート半
導体装置の飽和電流を決定する上で重要であり、これは
次に装置の電力帯域幅（ｐｏｗｅｒ ｂａｎｄｗｉｄｔ
ｈ）の決定を助ける。
【０００３】前記ＶＴの正確な制御はすべての絶縁ゲー
ト半導体装置の用途において極めて望ましいが、低電圧
の用途において特に重要である。標準的な電源レベルを
使用する絶縁ゲート半導体装置については、高電圧側電
源レール（５ボルト）および低電圧側電源レール（０ボ
ルト）の間の差は十分に大きく、すなわち、ほぼ５ボル
トあり、ＶＴの変動は装置の性能に対し無視できるほど
の影響しか持たない。しかしながら、電源レール間の差
が１．５ボルトより小さな低電圧の用途においては、Ｖ
Ｔは合計の電源電圧のかなりの部分を占める。その結
果、ＶＴの変動は絶縁ゲート半導体装置の電流ドライブ
能力の大きな変動を生じる結果となる。
ト半導体装置の用途において極めて望ましいが、低電圧
の用途において特に重要である。標準的な電源レベルを
使用する絶縁ゲート半導体装置については、高電圧側電
源レール（５ボルト）および低電圧側電源レール（０ボ
ルト）の間の差は十分に大きく、すなわち、ほぼ５ボル
トあり、ＶＴの変動は装置の性能に対し無視できるほど
の影響しか持たない。しかしながら、電源レール間の差
が１．５ボルトより小さな低電圧の用途においては、Ｖ
Ｔは合計の電源電圧のかなりの部分を占める。その結
果、ＶＴの変動は絶縁ゲート半導体装置の電流ドライブ
能力の大きな変動を生じる結果となる。
【０００４】
【発明が解決しようとする課題】さらに、絶縁ゲート電
界効果トランジスタのトランスコンダクタンス、ｇｍ、
はそれらのＶＧＳ，ＩＤおよびＶＴによって影響され
る。該トランスコンダクタンスはＩＤが増大するに応じ
て増大するから、ＩＤを最大にし、それによってトラン
スコンダクタンスを増大するのが望ましい。さらに、絶
縁ゲート電界効果トランジスタの高周波スイッチング速
度は、集合的にゲート容量と称される、ゲート−ドレイ
ン容量およびゲート−ソース容量の組合わせによって低
減される。従って、大きなゲート容量は帯域幅を減少さ
せあるいは絶縁ゲート電界効果トランジスタの周波数応
答を低下させる。
界効果トランジスタのトランスコンダクタンス、ｇｍ、
はそれらのＶＧＳ，ＩＤおよびＶＴによって影響され
る。該トランスコンダクタンスはＩＤが増大するに応じ
て増大するから、ＩＤを最大にし、それによってトラン
スコンダクタンスを増大するのが望ましい。さらに、絶
縁ゲート電界効果トランジスタの高周波スイッチング速
度は、集合的にゲート容量と称される、ゲート−ドレイ
ン容量およびゲート−ソース容量の組合わせによって低
減される。従って、大きなゲート容量は帯域幅を減少さ
せあるいは絶縁ゲート電界効果トランジスタの周波数応
答を低下させる。
【０００５】従って、しきい値電圧の制御を可能にしか
つ低電圧、高帯域幅の用途においてゲート容量を最小に
する絶縁ゲート電界効果トランジスタおよび該絶縁ゲー
ト電界効果トランジスタの製造方法を持つことが好都合
である。
つ低電圧、高帯域幅の用途においてゲート容量を最小に
する絶縁ゲート電界効果トランジスタおよび該絶縁ゲー
ト電界効果トランジスタの製造方法を持つことが好都合
である。
【０００６】
【課題を解決するための手段】一般に、本発明は絶縁ゲ
ート半導体装置および該絶縁ゲート半導体装置の製造ま
たは形成方法を提供する。絶縁ゲート半導体装置はまた
絶縁ゲート電界効果装置および絶縁ゲート電界効果トラ
ンジスタとも称される。本発明に従って製造された絶縁
ゲート半導体装置は他の方法によって製造された絶縁ゲ
ート半導体装置と比較して低減されたゲート容量を有
し、従ってより高い周波数応答または帯域幅を有する。
より詳細には、本発明の絶縁ゲート半導体装置は該装置
のドレイン領域に低濃度ドープドレイン（ＬＤＤ）延長
部を有し、これはドレイン領域に隣接するゲート構造の
部分と前記低濃度ドープドレイン延長部領域との間によ
り厚いゲート誘電体材料の形成を可能にする。従って、
前記ゲート構造は２つの導電部分、すなわち、シャント
電極として作用する装置のドレイン領域近くの導電部
分、および能動（ａｃｔｉｖｅ）ゲート構造として作用
する装置のソース領域に隣接する延長部、すなわち、第
２の導電部分を有する。
ート半導体装置および該絶縁ゲート半導体装置の製造ま
たは形成方法を提供する。絶縁ゲート半導体装置はまた
絶縁ゲート電界効果装置および絶縁ゲート電界効果トラ
ンジスタとも称される。本発明に従って製造された絶縁
ゲート半導体装置は他の方法によって製造された絶縁ゲ
ート半導体装置と比較して低減されたゲート容量を有
し、従ってより高い周波数応答または帯域幅を有する。
より詳細には、本発明の絶縁ゲート半導体装置は該装置
のドレイン領域に低濃度ドープドレイン（ＬＤＤ）延長
部を有し、これはドレイン領域に隣接するゲート構造の
部分と前記低濃度ドープドレイン延長部領域との間によ
り厚いゲート誘電体材料の形成を可能にする。従って、
前記ゲート構造は２つの導電部分、すなわち、シャント
電極として作用する装置のドレイン領域近くの導電部
分、および能動（ａｃｔｉｖｅ）ゲート構造として作用
する装置のソース領域に隣接する延長部、すなわち、第
２の導電部分を有する。
【０００７】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態につき説明する。図面において同じ参照数字は同
じ要素を示すために使用されていることを理解すべきで
ある。また、本発明の説明中に与えられる材料、濃度、
および厚さは単に例として示したものでありかつ本発明
を限定するものでないことを理解すべきである。
施形態につき説明する。図面において同じ参照数字は同
じ要素を示すために使用されていることを理解すべきで
ある。また、本発明の説明中に与えられる材料、濃度、
および厚さは単に例として示したものでありかつ本発明
を限定するものでないことを理解すべきである。
【０００８】図１は、本発明の第１の実施形態に係わる
処理の間における部分的に完成した相補絶縁ゲート電界
効果トランジスタ１０の一部の拡大した断面図を示す。
相補絶縁ゲート電界効果トランジスタ１０はＰ型エピタ
キシャル層１３の一部に制作されたＮチャネルトランジ
スタ１５およびＮウエル１４の一部に制作されたＰチャ
ネルトランジスタ１６を含む。図１に示されているもの
はエピタキシャル層１３がその上に配置されたＰ導電型
の基板１１である。例として、エピタキシャル層１３は
Ｐ導電型のものであり、主面１２を有し、かつ厚さがほ
ぼ２ミクロン（μｍ）および５μｍの間の範囲にあるも
のである。技術的に知られた方法を使用して、Ｎ導電型
の不純物ウエル１４がＰ型エピタキシャル層１３の一部
に形成される。基板１１は、例えば、ほぼ０．０１オー
ム−センチメートル（Ω−ｃｍ）からほぼ０．１Ω−ｃ
ｍにおよぶ抵抗率を有し、かつＰ型エピタキシャル層１
３はほぼ６Ω−ｃｍおよびほぼ８Ω−ｃｍの間の抵抗率
を有する。Ｐ型エピタキシャル層１３およびＮウエル１
４は毎立方センチメートルあたり５×１０１５アトム
（アトム／ｃｍ３）のオーダの表面濃度を有する。本発
明の説明ではラッチアップを防止するために基板１１お
よびＰ型エピタキシャル層１３の組合わせを含むが、本
発明の絶縁ゲート電界効果トランジスタは基板１１のよ
うな半導体材料に製造することもできることを理解すべ
きである。さらに、フィールド注入領域２２がＰ型エピ
タキシャル層１３に形成され、フィールド注入領域２３
がＮウエル１４に形成され、かつフィールド酸化膜領域
２４がフィールド注入領域２２および２３の上に形成さ
れる。エピタキシャル層、ドーパントウエル、フィール
ド注入領域、およびフィールド酸化膜領域の形成は当業
者によく知られている。
処理の間における部分的に完成した相補絶縁ゲート電界
効果トランジスタ１０の一部の拡大した断面図を示す。
相補絶縁ゲート電界効果トランジスタ１０はＰ型エピタ
キシャル層１３の一部に制作されたＮチャネルトランジ
スタ１５およびＮウエル１４の一部に制作されたＰチャ
ネルトランジスタ１６を含む。図１に示されているもの
はエピタキシャル層１３がその上に配置されたＰ導電型
の基板１１である。例として、エピタキシャル層１３は
Ｐ導電型のものであり、主面１２を有し、かつ厚さがほ
ぼ２ミクロン（μｍ）および５μｍの間の範囲にあるも
のである。技術的に知られた方法を使用して、Ｎ導電型
の不純物ウエル１４がＰ型エピタキシャル層１３の一部
に形成される。基板１１は、例えば、ほぼ０．０１オー
ム−センチメートル（Ω−ｃｍ）からほぼ０．１Ω−ｃ
ｍにおよぶ抵抗率を有し、かつＰ型エピタキシャル層１
３はほぼ６Ω−ｃｍおよびほぼ８Ω−ｃｍの間の抵抗率
を有する。Ｐ型エピタキシャル層１３およびＮウエル１
４は毎立方センチメートルあたり５×１０１５アトム
（アトム／ｃｍ３）のオーダの表面濃度を有する。本発
明の説明ではラッチアップを防止するために基板１１お
よびＰ型エピタキシャル層１３の組合わせを含むが、本
発明の絶縁ゲート電界効果トランジスタは基板１１のよ
うな半導体材料に製造することもできることを理解すべ
きである。さらに、フィールド注入領域２２がＰ型エピ
タキシャル層１３に形成され、フィールド注入領域２３
がＮウエル１４に形成され、かつフィールド酸化膜領域
２４がフィールド注入領域２２および２３の上に形成さ
れる。エピタキシャル層、ドーパントウエル、フィール
ド注入領域、およびフィールド酸化膜領域の形成は当業
者によく知られている。
【０００９】例えば、フォトレジストのような注入阻止
マスク（図示せず）がＮウエル１４の上に形成されかつ
Ｎ導電型の不純物材料がＰ型エピタキシャル層１３の一
部に注入されて２つの隣接するフィールド酸化膜領域２
４の間にドーパント層２５を形成する。ドーパント層２
５は隣接するフィールド酸化膜領域２４の間のＰ型エピ
タキシャル層１３の部分全体にわたり延在するように示
されているが、ドーパント層２５は隣接フィールド酸化
膜領域２４の間にあるＰ型エピタキシャル層１３の一部
にわたって延在するよう形成できることを理解すべであ
る。前記注入阻止マスクが除去されかつ注入阻止マスク
がＰ型エピタキシャル層１３の上に形成される。Ｐ導電
型の不純物材料がＮウエル１４の一部に注入されて２つ
の隣接するフィールド酸化膜領域２４の間にドーパント
層３０を形成する。ドーパント層２５と同様に、ドーパ
ント層３０はＮウエル１４の一部にわたって延在するよ
う形成できる。ドーパント層２５および３０は、それぞ
れ、Ｐ型エピタキシャル層１３およびＮウエル１４に制
作される電界効果トランジスタのためのドレイン延長領
域として作用する。さらに、ドーパント層２５および３
０はゲート容量を低減するためにゲート酸化物層の一部
を十分に厚く形成できるようにし、それによって電界効
果トランジスタの周波数応答を改善する。
マスク（図示せず）がＮウエル１４の上に形成されかつ
Ｎ導電型の不純物材料がＰ型エピタキシャル層１３の一
部に注入されて２つの隣接するフィールド酸化膜領域２
４の間にドーパント層２５を形成する。ドーパント層２
５は隣接するフィールド酸化膜領域２４の間のＰ型エピ
タキシャル層１３の部分全体にわたり延在するように示
されているが、ドーパント層２５は隣接フィールド酸化
膜領域２４の間にあるＰ型エピタキシャル層１３の一部
にわたって延在するよう形成できることを理解すべであ
る。前記注入阻止マスクが除去されかつ注入阻止マスク
がＰ型エピタキシャル層１３の上に形成される。Ｐ導電
型の不純物材料がＮウエル１４の一部に注入されて２つ
の隣接するフィールド酸化膜領域２４の間にドーパント
層３０を形成する。ドーパント層２５と同様に、ドーパ
ント層３０はＮウエル１４の一部にわたって延在するよ
う形成できる。ドーパント層２５および３０は、それぞ
れ、Ｐ型エピタキシャル層１３およびＮウエル１４に制
作される電界効果トランジスタのためのドレイン延長領
域として作用する。さらに、ドーパント層２５および３
０はゲート容量を低減するためにゲート酸化物層の一部
を十分に厚く形成できるようにし、それによって電界効
果トランジスタの周波数応答を改善する。
【００１０】一例として、層２５および３０はほぼ７×
１０１６アトム／ｃｍ３からほぼ２×１０１７アトム／
ｃｍ３におよぶ表面濃度を有する。上記表面濃度を得る
ための適切な一組の注入条件は、層２５および３０の双
方に対してほぼ毎平方センチメートルあたり１×１０
１２アトム（アトム／ｃｍ２）からほぼ３×１０１２ア
トム／ｃｍ２におよび、ドーパント層２５を形成するた
めの注入エネルギはほぼ５０キロエレクトロンボルト
（ＫｅＶ）からほぼ２００ＫｅＶにおよび、かつドーパ
ント層３０を形成するための注入エネルギはほぼ２５Ｋ
ｅＶからほぼ１００ＫｅＶの範囲である。
１０１６アトム／ｃｍ３からほぼ２×１０１７アトム／
ｃｍ３におよぶ表面濃度を有する。上記表面濃度を得る
ための適切な一組の注入条件は、層２５および３０の双
方に対してほぼ毎平方センチメートルあたり１×１０
１２アトム（アトム／ｃｍ２）からほぼ３×１０１２ア
トム／ｃｍ２におよび、ドーパント層２５を形成するた
めの注入エネルギはほぼ５０キロエレクトロンボルト
（ＫｅＶ）からほぼ２００ＫｅＶにおよび、かつドーパ
ント層３０を形成するための注入エネルギはほぼ２５Ｋ
ｅＶからほぼ１００ＫｅＶの範囲である。
【００１１】誘電体材料の層２６は主面１２上に形成さ
れる。酸化物層２６の形成の間にいくつかの参加手順を
行うことによりフィールド酸化膜領域２４の厚さを増大
させることができるが、本発明の説明を簡単にするため
および厚さの増大はフィールド酸化膜領域２４の総合的
な厚さに関しては小さいから、フィールド酸化膜領域２
４の厚さの増大は示されていない。酸化物層２６を形成
するための適切な技術は熱酸化である。酸化物層２６は
少なくとも４００オングストロームの厚さを有すること
が好ましい。本発明の第１の実施形態によれば、酸化物
層２６はほぼ６００オングストロームからほぼ１，８０
０オングストロームの範囲の厚さを有する。酸化物層２
６の典型的な厚さはほぼ１，２００オングストロームで
ある。酸化物層２６の部分はトランジスタ１５および１
６のためのゲート酸化膜の部分として作用することに注
目すべきである。
れる。酸化物層２６の形成の間にいくつかの参加手順を
行うことによりフィールド酸化膜領域２４の厚さを増大
させることができるが、本発明の説明を簡単にするため
および厚さの増大はフィールド酸化膜領域２４の総合的
な厚さに関しては小さいから、フィールド酸化膜領域２
４の厚さの増大は示されていない。酸化物層２６を形成
するための適切な技術は熱酸化である。酸化物層２６は
少なくとも４００オングストロームの厚さを有すること
が好ましい。本発明の第１の実施形態によれば、酸化物
層２６はほぼ６００オングストロームからほぼ１，８０
０オングストロームの範囲の厚さを有する。酸化物層２
６の典型的な厚さはほぼ１，２００オングストロームで
ある。酸化物層２６の部分はトランジスタ１５および１
６のためのゲート酸化膜の部分として作用することに注
目すべきである。
【００１２】多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏ
ｎ）の層２７は、例えば、化学蒸着技術を使用して酸化
物層２６の上に形成される。多結晶シリコン層２７の適
切な厚さの範囲はほぼ２，５００オングストロームから
ほぼ４，０００オングストロームである。多結晶シリコ
ン層２７の典型的な厚さはほぼ３，３００オングストロ
ームである。誘電体材料の層２８が多結晶シリコン層２
７の上に形成される。例えば、誘電体材料の層２８はテ
トラエチル・オルソシリケート（ｔｅｔｒａｅｔｈｙｌ
ｏｒｔｈｏｓｉｌｉｃａｔｅ：ＴＥＯＳ）の分解によ
って形成される酸化物の層である。テトラエチル・オル
ソシリケートの分解によって形成される酸化物層は一般
にＴＥＯＳ層といわれている。例として、酸化物層２８
はほぼ５０オングストロームからほぼ４００オングスト
ロームの範囲におよぶ厚さを有しかつ通常の厚さはほぼ
１５０オングストロームである。窒化シリコン層２９
が、例えば、低圧力化学蒸着（ＬＰＣＶＤ）技術を使用
して誘電体材料層２８の上に形成される。窒化シリコン
層２９の厚さの適切な範囲はほぼ１５０オングストロー
ムとほぼ３５０オングストロームの間であり、かつ窒化
シリコン層２９の通常の厚さはほぼ２５０オングスロト
ームである。
ｎ）の層２７は、例えば、化学蒸着技術を使用して酸化
物層２６の上に形成される。多結晶シリコン層２７の適
切な厚さの範囲はほぼ２，５００オングストロームから
ほぼ４，０００オングストロームである。多結晶シリコ
ン層２７の典型的な厚さはほぼ３，３００オングストロ
ームである。誘電体材料の層２８が多結晶シリコン層２
７の上に形成される。例えば、誘電体材料の層２８はテ
トラエチル・オルソシリケート（ｔｅｔｒａｅｔｈｙｌ
ｏｒｔｈｏｓｉｌｉｃａｔｅ：ＴＥＯＳ）の分解によ
って形成される酸化物の層である。テトラエチル・オル
ソシリケートの分解によって形成される酸化物層は一般
にＴＥＯＳ層といわれている。例として、酸化物層２８
はほぼ５０オングストロームからほぼ４００オングスト
ロームの範囲におよぶ厚さを有しかつ通常の厚さはほぼ
１５０オングストロームである。窒化シリコン層２９
が、例えば、低圧力化学蒸着（ＬＰＣＶＤ）技術を使用
して誘電体材料層２８の上に形成される。窒化シリコン
層２９の厚さの適切な範囲はほぼ１５０オングストロー
ムとほぼ３５０オングストロームの間であり、かつ窒化
シリコン層２９の通常の厚さはほぼ２５０オングスロト
ームである。
【００１３】次に図２を参照すると、ゲート構造の部分
３２および３３がＰ型エピタキシャル層１３の一部の上
におよびＮウエル１４の一部の上に形成されている。ゲ
ートシャント部分３２および３３は、それぞれ、ゲート
構造６１および６２の部分を形成しかつ図８において示
されかつさらに説明される。部分３２および３３は多結
晶シリコン層２７から形成されかつ部分３２は側部３６
および３７および頭部面４５を有し、そして部分３３は
側部３８および３９、および頭部面５０を有することに
注目すべきである。部分３２および３３はゲート構造の
ゲートシャント部分（ｇａｔｅ ｓｈｕｎｔ ｐｏｒｔ
ｉｏｎｓ）として作用しかつ窒化物層２９、酸化物層２
８、および多結晶シリコン層２７を異方性エッチングす
ることにより形成される。ゲートシャント部分３２およ
び３３は、例えば、窒化シリコン層２９をフォトレジス
トの層（図示せず）によってコーティングし、除去され
るべき窒化シリコン層２９の部分を露出し（例えば、フ
ォトリソグラフ技術を使用して）、および窒化シリコン
層２９の露出された部分を異方性エッチングすることに
より形成できる。さらに、窒化シリコン層２９の露出部
分の下の酸化物層２８および多結晶シリコン層２７の部
分もエッチングされ、それによって酸化物層２６および
フィールド酸化膜領域２４の部分をも露出する。
３２および３３がＰ型エピタキシャル層１３の一部の上
におよびＮウエル１４の一部の上に形成されている。ゲ
ートシャント部分３２および３３は、それぞれ、ゲート
構造６１および６２の部分を形成しかつ図８において示
されかつさらに説明される。部分３２および３３は多結
晶シリコン層２７から形成されかつ部分３２は側部３６
および３７および頭部面４５を有し、そして部分３３は
側部３８および３９、および頭部面５０を有することに
注目すべきである。部分３２および３３はゲート構造の
ゲートシャント部分（ｇａｔｅ ｓｈｕｎｔ ｐｏｒｔ
ｉｏｎｓ）として作用しかつ窒化物層２９、酸化物層２
８、および多結晶シリコン層２７を異方性エッチングす
ることにより形成される。ゲートシャント部分３２およ
び３３は、例えば、窒化シリコン層２９をフォトレジス
トの層（図示せず）によってコーティングし、除去され
るべき窒化シリコン層２９の部分を露出し（例えば、フ
ォトリソグラフ技術を使用して）、および窒化シリコン
層２９の露出された部分を異方性エッチングすることに
より形成できる。さらに、窒化シリコン層２９の露出部
分の下の酸化物層２８および多結晶シリコン層２７の部
分もエッチングされ、それによって酸化物層２６および
フィールド酸化膜領域２４の部分をも露出する。
【００１４】次に図３を参照すると、酸化物の層４１が
それぞれのゲートシャント部分３２および３３の露出さ
れた側部３６，３７，３８および３９の上に形成され
る。一例として、酸化物層４１は側部３６，３７，３８
および３９を熱酸化することによって形成される。酸化
物層４１の適切な厚さの範囲はほぼ５０オングストロー
ムとほぼ２５０オングストロームの間にあり、かつ酸化
物層４１の公称厚さはほぼ１００オングスロートムであ
る。熱酸化による酸化物層４１の形成はフィールド酸化
物領域２４および酸化物層２６の厚さを増大させるが、
層２４および２６の増大した厚さは本発明の説明を簡単
にするため示されていない。
それぞれのゲートシャント部分３２および３３の露出さ
れた側部３６，３７，３８および３９の上に形成され
る。一例として、酸化物層４１は側部３６，３７，３８
および３９を熱酸化することによって形成される。酸化
物層４１の適切な厚さの範囲はほぼ５０オングストロー
ムとほぼ２５０オングストロームの間にあり、かつ酸化
物層４１の公称厚さはほぼ１００オングスロートムであ
る。熱酸化による酸化物層４１の形成はフィールド酸化
物領域２４および酸化物層２６の厚さを増大させるが、
層２４および２６の増大した厚さは本発明の説明を簡単
にするため示されていない。
【００１５】誘電体材料の順応層（ｃｏｎｆｏｒｍａｌ
ｌａｙｅｒ）４３がゲートシャント部分３２および３
３の上に、ならびに酸化物層２６およびフィールド酸化
物領域２４の上に形成される。一例として、誘電体材料
層４３は窒化シリコン（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄ
ｅ）層であり、該窒化シリコン層はほぼ２５０オングス
ロトームからほぼ７５０オングストロームの範囲の厚さ
を有し、かつほぼ４００オングスロトームの公称厚さを
有する。ドーパント層２５および３０の不純物材料は前
に述べた処理ステップによって、それぞれ、Ｐ型エピタ
キシャル層１３およびＮウエル１４内に活性化されまた
はドライブされる。
ｌａｙｅｒ）４３がゲートシャント部分３２および３
３の上に、ならびに酸化物層２６およびフィールド酸化
物領域２４の上に形成される。一例として、誘電体材料
層４３は窒化シリコン（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄ
ｅ）層であり、該窒化シリコン層はほぼ２５０オングス
ロトームからほぼ７５０オングストロームの範囲の厚さ
を有し、かつほぼ４００オングスロトームの公称厚さを
有する。ドーパント層２５および３０の不純物材料は前
に述べた処理ステップによって、それぞれ、Ｐ型エピタ
キシャル層１３およびＮウエル１４内に活性化されまた
はドライブされる。
【００１６】次に図４を参照すると、窒化シリコン層４
３が異方性エッチングされて酸化物層４１に隣接するス
ペーサ４６，４６′，４７および４７′を形成する。窒
化シリコン層４３をエッチングするための適切な技術は
ＣＦ４，ＮＦ３その他のようなエッチング剤を使用した
反応性イオンエッチング（ＲＩＥ）を含む。さらに、前
記異方性エッチングステップは酸化物層２６の一部を除
去することができる。例えば、酸化物層２６はスペーサ
４６，４６′，４７および４７′の形成の後にほぼ４０
０オングストロームまで薄くされる。スペーサ４６およ
び４７は酸化物層２６の部分を保護しかつスペーサ４
６′および４７′は酸化物層２６を形成して反復可能な
または再現可能なアンダカットされたエッチングプロフ
ィール（図５に示されている）を作成することに注目す
べきである。
３が異方性エッチングされて酸化物層４１に隣接するス
ペーサ４６，４６′，４７および４７′を形成する。窒
化シリコン層４３をエッチングするための適切な技術は
ＣＦ４，ＮＦ３その他のようなエッチング剤を使用した
反応性イオンエッチング（ＲＩＥ）を含む。さらに、前
記異方性エッチングステップは酸化物層２６の一部を除
去することができる。例えば、酸化物層２６はスペーサ
４６，４６′，４７および４７′の形成の後にほぼ４０
０オングストロームまで薄くされる。スペーサ４６およ
び４７は酸化物層２６の部分を保護しかつスペーサ４
６′および４７′は酸化物層２６を形成して反復可能な
または再現可能なアンダカットされたエッチングプロフ
ィール（図５に示されている）を作成することに注目す
べきである。
【００１７】次に図５を参照すると、フォトレジストの
層（図示せず）がゲートシャント部分３２および３３の
一部の上にかつスペーサ４６および４７の上に形成され
る。スペーサ４６′および４７′およびフォトレジスト
層によって覆われていない酸化物層２６および２８の部
分は一連の等方性エッチングによって除去される。すな
わち、第１のエッチング段階はスペーサ４６′および４
７′を除去し、かつ第２のエッチング段階はゲートシャ
ント部分３２と主面１２の第１の部分の間の酸化物層２
６の部分ならびにゲートシャント部分３３と主面１２の
第２の部分の間の酸化物層２６の部分を除去する。言い
換えれば、ゲートシャント部分３２および３３は一方の
側でアンダカットされてゲートシャント部分３２の下、
すなわち、ゲートシャント部分３２と主面１２の前記第
１の部分との間に空洞３５を形成し、かつゲートシャン
ト部分３３の下、すなわち、ゲートシャント部分３３と
主面１２の前記第２の部分の間に空洞３５′を形成す
る。フォトレジスト層が除去される。
層（図示せず）がゲートシャント部分３２および３３の
一部の上にかつスペーサ４６および４７の上に形成され
る。スペーサ４６′および４７′およびフォトレジスト
層によって覆われていない酸化物層２６および２８の部
分は一連の等方性エッチングによって除去される。すな
わち、第１のエッチング段階はスペーサ４６′および４
７′を除去し、かつ第２のエッチング段階はゲートシャ
ント部分３２と主面１２の第１の部分の間の酸化物層２
６の部分ならびにゲートシャント部分３３と主面１２の
第２の部分の間の酸化物層２６の部分を除去する。言い
換えれば、ゲートシャント部分３２および３３は一方の
側でアンダカットされてゲートシャント部分３２の下、
すなわち、ゲートシャント部分３２と主面１２の前記第
１の部分との間に空洞３５を形成し、かつゲートシャン
ト部分３３の下、すなわち、ゲートシャント部分３３と
主面１２の前記第２の部分の間に空洞３５′を形成す
る。フォトレジスト層が除去される。
【００１８】さらに図５を参照すると、スクリーン酸化
物４０が、それぞれ、ゲートシャント部分３２および３
３の露出部分上にかつ主面１２の露出部分上に形成され
る。一例として、酸化物層４０はほぼ１００オングスト
ロームからほぼ２００オングストロームの範囲の厚さを
有し、公称厚さはほぼ１５０オングストロームである。
酸化物層４０もまたフィールド酸化物領域２４および酸
化物層２６の上に形成されるが、本発明の説明を簡単に
するためにこれらの酸化物層４０の部分は図示されてい
ないことに注目すべきである。フォトレジスト層（図示
せず）がゲートシャント部分３２および３３の上に配置
された酸化物４０の部分、側部３７および３９に隣接す
る酸化物層４０の部分、およびフィールド酸化物領域２
４の部分の上に形成される。このフォトレジスト層は注
入阻止マスクとして作用する。
物４０が、それぞれ、ゲートシャント部分３２および３
３の露出部分上にかつ主面１２の露出部分上に形成され
る。一例として、酸化物層４０はほぼ１００オングスト
ロームからほぼ２００オングストロームの範囲の厚さを
有し、公称厚さはほぼ１５０オングストロームである。
酸化物層４０もまたフィールド酸化物領域２４および酸
化物層２６の上に形成されるが、本発明の説明を簡単に
するためにこれらの酸化物層４０の部分は図示されてい
ないことに注目すべきである。フォトレジスト層（図示
せず）がゲートシャント部分３２および３３の上に配置
された酸化物４０の部分、側部３７および３９に隣接す
る酸化物層４０の部分、およびフィールド酸化物領域２
４の部分の上に形成される。このフォトレジスト層は注
入阻止マスクとして作用する。
【００１９】強化ドーパント領域５１がＰ型エピタキシ
ャル層１３の一部を、例えば、ホウ素（ｂｏｒｏｎ）の
ようなＰ導電型の不純物材料によってドーピングするこ
とによって形成される。より詳細には、ホウ素はＰ型エ
ピタキシャル層１３の一部に注入されてドーパント領域
５１を形成する。ドーパント領域５１はＮチャネルトラ
ンジスタ１５のフィールド酸化膜領域２４およびゲート
シャント部分３２の側部３６上に配置された酸化物層４
０に横方向に整列される。ドーパント領域５１は主面１
２から間隔をあけて配置されていることに注目すべきで
ある。適切な一組の注入パラメータはＰ型不純物材料を
ほぼ２×１０１２アトム／ｃｍ２からほぼ２×１０１３
アトム／ｃｍ２の範囲のドーズ量で、ほぼ４０ＫｅＶか
らほぼ１００ＫｅＶの範囲の注入エネルギで注入するこ
とを含む。従って、ドーパント領域５１を形成するホウ
素はＰ型エピタキシャル層１３内にほぼ１，５００とほ
ぼ３，０００オングストロームの間の範囲の深さまたは
距離まで注入される。ドーパント領域５１を形成する不
純物材料またはドーパントはＮチャネルトランジスタ１
５のためのパンチスルー（ｐｕｎｃｈ−ｔｈｒｏｕｇ
ｈ）保護を提供する働きをなす。
ャル層１３の一部を、例えば、ホウ素（ｂｏｒｏｎ）の
ようなＰ導電型の不純物材料によってドーピングするこ
とによって形成される。より詳細には、ホウ素はＰ型エ
ピタキシャル層１３の一部に注入されてドーパント領域
５１を形成する。ドーパント領域５１はＮチャネルトラ
ンジスタ１５のフィールド酸化膜領域２４およびゲート
シャント部分３２の側部３６上に配置された酸化物層４
０に横方向に整列される。ドーパント領域５１は主面１
２から間隔をあけて配置されていることに注目すべきで
ある。適切な一組の注入パラメータはＰ型不純物材料を
ほぼ２×１０１２アトム／ｃｍ２からほぼ２×１０１３
アトム／ｃｍ２の範囲のドーズ量で、ほぼ４０ＫｅＶか
らほぼ１００ＫｅＶの範囲の注入エネルギで注入するこ
とを含む。従って、ドーパント領域５１を形成するホウ
素はＰ型エピタキシャル層１３内にほぼ１，５００とほ
ぼ３，０００オングストロームの間の範囲の深さまたは
距離まで注入される。ドーパント領域５１を形成する不
純物材料またはドーパントはＮチャネルトランジスタ１
５のためのパンチスルー（ｐｕｎｃｈ−ｔｈｒｏｕｇ
ｈ）保護を提供する働きをなす。
【００２０】強化ドーパント領域５２がＰ型エピタキシ
ャル層１３の他の部分をホウ素でドーピングすることに
よって形成される。一例として、ドーパント領域５２の
形成のための注入パラメータはほぼ５×１０１１アトム
／ｃｍ２からほぼ１×１０１３アトム／ｃｍ２の範囲に
およぶドーズ量およびほぼ１０ＫｅＶからほぼ２０Ｋｅ
Ｖの範囲の適切な注入エネルギを含む。従って、ドーパ
ント領域５２を形成するホウ素はＰ型エピタキシャル層
１３の一部内にほぼ２００からほぼ１，２００オングス
トロームの範囲の深さまたは距離まで注入される。ドー
パント領域５２を形成する不純物材料はＮチャネルトラ
ンジスタ１５のしきい値電圧を調整する働きをなす。前
記フォトレジスト層が除去されかつ別のフォトレジスト
層（図示せず）がゲートシャント部分３２および３３の
上に配置されたスクリーン酸化物４０の部分、スペーサ
４７、スペーサ４７に隣接する酸化物層２６の部分、Ｐ
型エピタキシャル層１３の上の酸化物層２６の部分、お
よびフィールド酸化膜領域２４の部分の上に形成され
る。このフォトレジスト層もまた注入阻止マスクとして
作用する。
ャル層１３の他の部分をホウ素でドーピングすることに
よって形成される。一例として、ドーパント領域５２の
形成のための注入パラメータはほぼ５×１０１１アトム
／ｃｍ２からほぼ１×１０１３アトム／ｃｍ２の範囲に
およぶドーズ量およびほぼ１０ＫｅＶからほぼ２０Ｋｅ
Ｖの範囲の適切な注入エネルギを含む。従って、ドーパ
ント領域５２を形成するホウ素はＰ型エピタキシャル層
１３の一部内にほぼ２００からほぼ１，２００オングス
トロームの範囲の深さまたは距離まで注入される。ドー
パント領域５２を形成する不純物材料はＮチャネルトラ
ンジスタ１５のしきい値電圧を調整する働きをなす。前
記フォトレジスト層が除去されかつ別のフォトレジスト
層（図示せず）がゲートシャント部分３２および３３の
上に配置されたスクリーン酸化物４０の部分、スペーサ
４７、スペーサ４７に隣接する酸化物層２６の部分、Ｐ
型エピタキシャル層１３の上の酸化物層２６の部分、お
よびフィールド酸化膜領域２４の部分の上に形成され
る。このフォトレジスト層もまた注入阻止マスクとして
作用する。
【００２１】強化ドーパント領域５３がＮウエル１４の
一部に、例えば、リン（ｐｈｏｓｐｈｏｒｕｓ）のよう
なＮ導電型の不純物材料をドーピングすることによって
形成される。より詳細には、リンがＮウエル１４内に注
入されてドーパント領域５３を形成する。ドーパント領
域５３は表面１２から離れていることに注目すべきであ
る。適切な一組の注入パラメータはＮ型不純物材料をほ
ぼ２×１０１２アトム／ｃｍ２からほぼ２×１０１３／
ｃｍ２の範囲のドーズ量で、ほぼ８０ＫｅＶからほぼ２
０ＫｅＶの範囲の注入エネルギで注入することを含む。
従って、ドーパント領域５３を形成する前記注入ステッ
プのＮ型不純物材料はＮウエル１４内にほぼ１，５００
からほぼ３，０００オングストロームに至る範囲の深さ
または距離まで注入される。ドーパント領域５３を形成
する不純物材料はＰチャネルトランジスタ１６のための
パンチスルー保護を提供する。
一部に、例えば、リン（ｐｈｏｓｐｈｏｒｕｓ）のよう
なＮ導電型の不純物材料をドーピングすることによって
形成される。より詳細には、リンがＮウエル１４内に注
入されてドーパント領域５３を形成する。ドーパント領
域５３は表面１２から離れていることに注目すべきであ
る。適切な一組の注入パラメータはＮ型不純物材料をほ
ぼ２×１０１２アトム／ｃｍ２からほぼ２×１０１３／
ｃｍ２の範囲のドーズ量で、ほぼ８０ＫｅＶからほぼ２
０ＫｅＶの範囲の注入エネルギで注入することを含む。
従って、ドーパント領域５３を形成する前記注入ステッ
プのＮ型不純物材料はＮウエル１４内にほぼ１，５００
からほぼ３，０００オングストロームに至る範囲の深さ
または距離まで注入される。ドーパント領域５３を形成
する不純物材料はＰチャネルトランジスタ１６のための
パンチスルー保護を提供する。
【００２２】強化ドーパント領域５４がＮウエル１４の
他の部分にリンをドーピングすることによって形成され
る。一例として、リンはドーパント領域５４を形成する
ためにＮウエル１４に注入される。ドーパント領域５４
を形成するための適切な注入パラメータはほぼ５×１０
１１アトム／ｃｍ２からほぼ１×１０１３／ｃｍ２の範
囲のドーズ量、およびほぼ２０ＫｅＶからほぼ４０Ｋｅ
Ｖの範囲の適切な注入エネルギを含む。従って、ドーパ
ント領域５４を形成する注入ステップのＮ型不純物材料
はＮウエル１４内にほぼ２００から１，２００オングス
トロームの範囲の深さまたは距離まで注入される。ドー
パント領域５４を形成する不純物材料はＰチャネルトラ
ンジスタ１６のしきい値電圧を調整する働きをなす。フ
ォトレジスト層が除去される。
他の部分にリンをドーピングすることによって形成され
る。一例として、リンはドーパント領域５４を形成する
ためにＮウエル１４に注入される。ドーパント領域５４
を形成するための適切な注入パラメータはほぼ５×１０
１１アトム／ｃｍ２からほぼ１×１０１３／ｃｍ２の範
囲のドーズ量、およびほぼ２０ＫｅＶからほぼ４０Ｋｅ
Ｖの範囲の適切な注入エネルギを含む。従って、ドーパ
ント領域５４を形成する注入ステップのＮ型不純物材料
はＮウエル１４内にほぼ２００から１，２００オングス
トロームの範囲の深さまたは距離まで注入される。ドー
パント領域５４を形成する不純物材料はＰチャネルトラ
ンジスタ１６のしきい値電圧を調整する働きをなす。フ
ォトレジスト層が除去される。
【００２３】次に図６を参照すると、スクリーン酸化膜
４０が、それぞれ、ゲートシャント部分３２および３３
および主面１２の部分から除去され、それによってゲー
トシャント部分３２および３３の一部および主面１２の
部分を露出しかつ酸化物延長部（ｏｘｉｄｅ ｅｘｔｅ
ｎｓｉｏｎｓ）５５を形成する。酸化物層２６′が主面
１２の露出部分およびゲートシャント部分３２および３
３の露出部分の上に形成される。
４０が、それぞれ、ゲートシャント部分３２および３３
および主面１２の部分から除去され、それによってゲー
トシャント部分３２および３３の一部および主面１２の
部分を露出しかつ酸化物延長部（ｏｘｉｄｅ ｅｘｔｅ
ｎｓｉｏｎｓ）５５を形成する。酸化物層２６′が主面
１２の露出部分およびゲートシャント部分３２および３
３の露出部分の上に形成される。
【００２４】例えば、アモルファスシリコン、単結晶シ
リコン、多結晶シリコン、タングステン、その他を含む
半導体材料または導体材料の１つの層５７が酸化物層２
４，２６′、酸化物層４１の残りの部分、およびスペー
サ４６および４７の上に形成される。一例として、ほぼ
１，０００オングストロームとほぼ２，５００オングス
トロームの間の範囲の厚さを有する多結晶シリコンの順
応層（ｃｏｎｆｏｒｍａｌ ｌａｙｅｒ）が酸化物層２
４，２６′，４１上にかつスペーサ４６および４７上に
被着される。多結晶シリコン層５７は公称でほぼ１，７
５０オングストロームの厚さを有する。ドーパント領域
５１および５２は始めは離れているが、それらは互いに
向かって拡散しかつ単一のドーパント領域５１′を形成
することに注目すべきである。同様に、ドーパント領域
５３および５４は互いの方向に拡散しかつ単一のドーパ
ント領域５３′を形成する。
リコン、多結晶シリコン、タングステン、その他を含む
半導体材料または導体材料の１つの層５７が酸化物層２
４，２６′、酸化物層４１の残りの部分、およびスペー
サ４６および４７の上に形成される。一例として、ほぼ
１，０００オングストロームとほぼ２，５００オングス
トロームの間の範囲の厚さを有する多結晶シリコンの順
応層（ｃｏｎｆｏｒｍａｌ ｌａｙｅｒ）が酸化物層２
４，２６′，４１上にかつスペーサ４６および４７上に
被着される。多結晶シリコン層５７は公称でほぼ１，７
５０オングストロームの厚さを有する。ドーパント領域
５１および５２は始めは離れているが、それらは互いに
向かって拡散しかつ単一のドーパント領域５１′を形成
することに注目すべきである。同様に、ドーパント領域
５３および５４は互いの方向に拡散しかつ単一のドーパ
ント領域５３′を形成する。
【００２５】次に図７を参照すると、多結晶シリコン層
５７が異方性エッチングされて側部３６および３８に隣
接する、それぞれ、ゲート延長部５８および５９を形成
する。ゲート延長部５８および５９は酸化物層２６′の
部分によってそれぞれの側部３６および３８から離され
ていることに注目すべきである。さらに、延長部５８′
および５９′が、それぞれ、スペーサ４６および４７に
隣接して形成される。ゲート延長部５８，５８′，５９
および５９′を形成する異方性エッチング工程は酸化物
層２６′上でまたは酸化物層２６′内で停止する。従っ
て、ゲート構造６１は第１の幅の酸化物層２６上の第１
の多結晶シリコン部分から形成されたゲートシャント部
分３２、および第２の幅の酸化物層２６′の一部の上の
第２の多結晶シリコン部分から形成されたゲート延長部
５８を備え、この場合第２の幅は第１の幅より小さい。
同様に、ゲート構造６２は第１の幅の酸化物層２６上の
多結晶シリコン部分から形成されたゲートシャント部分
３３、および第２の幅の酸化物層２６′の一部上の他の
多結晶シリコン部分から形成されたゲート延長部分５９
を具備する。
５７が異方性エッチングされて側部３６および３８に隣
接する、それぞれ、ゲート延長部５８および５９を形成
する。ゲート延長部５８および５９は酸化物層２６′の
部分によってそれぞれの側部３６および３８から離され
ていることに注目すべきである。さらに、延長部５８′
および５９′が、それぞれ、スペーサ４６および４７に
隣接して形成される。ゲート延長部５８，５８′，５９
および５９′を形成する異方性エッチング工程は酸化物
層２６′上でまたは酸化物層２６′内で停止する。従っ
て、ゲート構造６１は第１の幅の酸化物層２６上の第１
の多結晶シリコン部分から形成されたゲートシャント部
分３２、および第２の幅の酸化物層２６′の一部の上の
第２の多結晶シリコン部分から形成されたゲート延長部
５８を備え、この場合第２の幅は第１の幅より小さい。
同様に、ゲート構造６２は第１の幅の酸化物層２６上の
多結晶シリコン部分から形成されたゲートシャント部分
３３、および第２の幅の酸化物層２６′の一部上の他の
多結晶シリコン部分から形成されたゲート延長部分５９
を具備する。
【００２６】次に図８を参照すると、フォトレジスト層
（図示せず）がゲートシャント部分３２および３３、ゲ
ート延長部５８および５９、そしてゲート延長部５８お
よび５９に隣接する酸化物層２６′の部分の上に形成さ
れる。言い換えれば、ゲート延長部５８′および５
９′、およびゲート延長部５８′および５９′に隣接す
る酸化物層２６′の部分はフォトレジストによって覆わ
れない、すなわち、それらは露出される。該フォトレジ
スト層はエッチング保護マスクとして作用する。ゲート
延長部５８′および５９′およびスペーサ４６および４
７は、例えば、等方性プラズマエッチングを使用して除
去される。スペーサ４６および４７は完全に除去された
ものとして示されているが、それらは寸法を低減しても
よいことに注目すべきである。さらに、酸化物層２６′
の露出部分もまた除去される。前記フォトレジスト層が
除去される。
（図示せず）がゲートシャント部分３２および３３、ゲ
ート延長部５８および５９、そしてゲート延長部５８お
よび５９に隣接する酸化物層２６′の部分の上に形成さ
れる。言い換えれば、ゲート延長部５８′および５
９′、およびゲート延長部５８′および５９′に隣接す
る酸化物層２６′の部分はフォトレジストによって覆わ
れない、すなわち、それらは露出される。該フォトレジ
スト層はエッチング保護マスクとして作用する。ゲート
延長部５８′および５９′およびスペーサ４６および４
７は、例えば、等方性プラズマエッチングを使用して除
去される。スペーサ４６および４７は完全に除去された
ものとして示されているが、それらは寸法を低減しても
よいことに注目すべきである。さらに、酸化物層２６′
の露出部分もまた除去される。前記フォトレジスト層が
除去される。
【００２７】ゲート延長部５８はゲートシャント部分３
２およびＰ型エピタキシャル層１３の上の酸化物層２
６′の部分と協働してゲート構造６１を形成することが
理解されるべきである。同様に、ゲート延長部５９はゲ
ートシャント部分３３およびＮウエル１４の上の酸化物
層２６′の一部と協働してゲート構造６２を形成するこ
とが理解されるべきである。ゲート延長部５８および主
面１２の間、およびゲート延長部５９と主面１２の間の
酸化物層２６′の部分は能動または活性（ａｃｔｉｖ
ｅ）ゲート酸化物として作用する。
２およびＰ型エピタキシャル層１３の上の酸化物層２
６′の部分と協働してゲート構造６１を形成することが
理解されるべきである。同様に、ゲート延長部５９はゲ
ートシャント部分３３およびＮウエル１４の上の酸化物
層２６′の一部と協働してゲート構造６２を形成するこ
とが理解されるべきである。ゲート延長部５８および主
面１２の間、およびゲート延長部５９と主面１２の間の
酸化物層２６′の部分は能動または活性（ａｃｔｉｖ
ｅ）ゲート酸化物として作用する。
【００２８】酸化物層６０がフィールド酸化膜領域２
４、および酸化物層２６′、酸化物層４１、スペーサ４
６および４７、そしてゲート延長部５８および５９の残
りの部分の上に順応的に被着される。一例として、酸化
物層６０はほぼ１００オングストロームからほぼ３００
オングストロームの範囲の厚さを有し、酸化物層６０の
公称厚さはほぼ１５０オングストロームである。
４、および酸化物層２６′、酸化物層４１、スペーサ４
６および４７、そしてゲート延長部５８および５９の残
りの部分の上に順応的に被着される。一例として、酸化
物層６０はほぼ１００オングストロームからほぼ３００
オングストロームの範囲の厚さを有し、酸化物層６０の
公称厚さはほぼ１５０オングストロームである。
【００２９】フォトレジストの層（図示せず）がゲート
構造６１および６２の上の誘電体材料層の部分およびゲ
ート構造６２に隣接するＮウェル１４の上の酸化物層６
０の部分上に形成される。言い換えれば、前記フォトレ
ジスト層はＰチャネルトランジスタ１６がＮチャネルト
ランジスタ１５のためのソース／ドレイン注入によって
ドーピングされることを防止する注入保護マスクとして
作用する。ソース／ドレイン注入はソース領域６３およ
びドレイン領域６４を形成するために行なわれる。さら
に、前記ソース／ドレイン注入はさらにゲート構造６１
をドーピングする。ソース／ドレイン注入のための適切
な１組の注入パラメータはひ素のようなＮ型不純物材料
をほぼ１×１０１５アトム／ｃｍ２からほぼ１×１０
１６アトム／ｃｍ２の範囲のドーズ量で注入することを
含み、かつ適切な注入エネルギはほぼ６０ＫｅＶからほ
ぼ１２０ＫｅＶの範囲である。
構造６１および６２の上の誘電体材料層の部分およびゲ
ート構造６２に隣接するＮウェル１４の上の酸化物層６
０の部分上に形成される。言い換えれば、前記フォトレ
ジスト層はＰチャネルトランジスタ１６がＮチャネルト
ランジスタ１５のためのソース／ドレイン注入によって
ドーピングされることを防止する注入保護マスクとして
作用する。ソース／ドレイン注入はソース領域６３およ
びドレイン領域６４を形成するために行なわれる。さら
に、前記ソース／ドレイン注入はさらにゲート構造６１
をドーピングする。ソース／ドレイン注入のための適切
な１組の注入パラメータはひ素のようなＮ型不純物材料
をほぼ１×１０１５アトム／ｃｍ２からほぼ１×１０
１６アトム／ｃｍ２の範囲のドーズ量で注入することを
含み、かつ適切な注入エネルギはほぼ６０ＫｅＶからほ
ぼ１２０ＫｅＶの範囲である。
【００３０】前記フォトレジスト層が除去されかつ他の
フォトレジスト層（図示せず）がゲート構造６１および
６２の上の誘電体材料層６０の部分およびゲート構造６
１に隣接するＰ型エピタキシャル層１３の上の酸化物層
６０の部分の上に形成される。言い換えれば、前記フォ
トレジスト層はＮチャネルトランジスタ１５がＰチャネ
ルトランジスタ１６のソース／ドレイン注入によってド
ーピングされるのを防止する注入保護マスクとして作用
する。例えば、ホウ素のソース／ドレイン注入が行なわ
れてソース領域６６およびドレイン領域６７を形成す
る。さらに、ソース／ドレイン注入はさらにゲート構造
６２をドーピングする。前記ソース／ドレイン注入のた
めの適切な１組のパラメータはホウ素のようなＰ型不純
物材料を、ほぼ１×１０１５アトム／ｃｍ２からほぼ５
×１０１５アトム／ｃｍ２の範囲のドーズ量で注入する
ことを含み、かつ適切な注入エネルギはほぼ５ＫｅＶか
らほぼ１５ＫｅＶの範囲にある。前記フォトレジスト層
が除去される。
フォトレジスト層（図示せず）がゲート構造６１および
６２の上の誘電体材料層６０の部分およびゲート構造６
１に隣接するＰ型エピタキシャル層１３の上の酸化物層
６０の部分の上に形成される。言い換えれば、前記フォ
トレジスト層はＮチャネルトランジスタ１５がＰチャネ
ルトランジスタ１６のソース／ドレイン注入によってド
ーピングされるのを防止する注入保護マスクとして作用
する。例えば、ホウ素のソース／ドレイン注入が行なわ
れてソース領域６６およびドレイン領域６７を形成す
る。さらに、ソース／ドレイン注入はさらにゲート構造
６２をドーピングする。前記ソース／ドレイン注入のた
めの適切な１組のパラメータはホウ素のようなＰ型不純
物材料を、ほぼ１×１０１５アトム／ｃｍ２からほぼ５
×１０１５アトム／ｃｍ２の範囲のドーズ量で注入する
ことを含み、かつ適切な注入エネルギはほぼ５ＫｅＶか
らほぼ１５ＫｅＶの範囲にある。前記フォトレジスト層
が除去される。
【００３１】さらに図８を参照すると、誘電体材料の順
応層（ｃｏｎｆｏｒｍａｌ ｌａｙｅｒ）６９が誘電体
材料６０の層の上に形成される。一例として、誘電体材
料層６９はほぼ１，０００オングストロームからほぼ
２，２５０オングストロームの範囲の厚さを有する窒化
シリコンである。窒化シリコン層６９の公称厚さは２，
０００オングストロームである。
応層（ｃｏｎｆｏｒｍａｌ ｌａｙｅｒ）６９が誘電体
材料６０の層の上に形成される。一例として、誘電体材
料層６９はほぼ１，０００オングストロームからほぼ
２，２５０オングストロームの範囲の厚さを有する窒化
シリコンである。窒化シリコン層６９の公称厚さは２，
０００オングストロームである。
【００３２】次に図９を参照すると、窒化シリコン層６
９および酸化物層６０が異方性エッチングされて側部３
６および３７に隣接する酸化物スペーサ７０および窒化
物スペーサ７１を形成する。さらに、酸化物スペーサ７
０′および窒化物スペーサ７１′がスペーサ４６および
４７の残りの部分に隣接して形成される。さらに、異方
性エッチング工程によりゲート構造６１および６２の、
それぞれ、ゲートシャント部分３２および３３およびゲ
ート延長部５８および５９、ならびにスペーサ７１およ
び７１′に隣接する主面１２の部分が露出される。技術
的によく知られた方法を使用して、シリサイド（ｓｉｌ
ｉｃｉｄｅ）７６がドーパント領域６３の上に形成さ
れ、シリサイド７７がドーパント領域６４の上に形成さ
れ、シリサイド７８がゲート構造６１の部分の上に形成
され、シリサイド７９がドーパント領域６６の上に形成
され、シリサイド８１がドーパント領域６７の上に形成
され、そしてシリサイド８２がゲート構造６２の部分の
上に形成される。シリサイド７８はゲートシャント部分
３２をゲート延長部５８に結合する導電性ストラップと
して作用し、かつシリサイド８２はゲートシャント部分
３３をゲート延長部５９に結合する導電性ストラップと
して作用することに注目すべきである。
９および酸化物層６０が異方性エッチングされて側部３
６および３７に隣接する酸化物スペーサ７０および窒化
物スペーサ７１を形成する。さらに、酸化物スペーサ７
０′および窒化物スペーサ７１′がスペーサ４６および
４７の残りの部分に隣接して形成される。さらに、異方
性エッチング工程によりゲート構造６１および６２の、
それぞれ、ゲートシャント部分３２および３３およびゲ
ート延長部５８および５９、ならびにスペーサ７１およ
び７１′に隣接する主面１２の部分が露出される。技術
的によく知られた方法を使用して、シリサイド（ｓｉｌ
ｉｃｉｄｅ）７６がドーパント領域６３の上に形成さ
れ、シリサイド７７がドーパント領域６４の上に形成さ
れ、シリサイド７８がゲート構造６１の部分の上に形成
され、シリサイド７９がドーパント領域６６の上に形成
され、シリサイド８１がドーパント領域６７の上に形成
され、そしてシリサイド８２がゲート構造６２の部分の
上に形成される。シリサイド７８はゲートシャント部分
３２をゲート延長部５８に結合する導電性ストラップと
して作用し、かつシリサイド８２はゲートシャント部分
３３をゲート延長部５９に結合する導電性ストラップと
して作用することに注目すべきである。
【００３３】例えば酸化物のような、誘電体材料層８４
がフィールド酸化膜領域２４、スペーサ７１および７
１′、およびシリサイド７６，７７，７８，７９，８１
および８２の上に形成される。開口が酸化物層８４に形
成されてシリサイド７６，７７，７８，７９，８１およ
び８２の部分を露出する。技術的によく知られた方法を
使用して、シリサイド７６，７７，７８，７９，８１お
よび８２の露出部分と接触する電気的導体または電極が
形成される。より詳細には、ソース導体８６はシリサイ
ド７６にコンタクトし、ドレイン導体８７はシリサイド
７７にコンタクトし、かつゲート導体８８はシリサイド
７８にコンタクトする。したがって、ソース、ドレイ
ン、およびゲート導体、それぞれ、８６，８７および８
８はＮチャネルトランジスタ１５のための導体を形成す
る。同様に、ソース導体８９はシリサイド７９とコンタ
クトし、ドレイン導体９１はシリサイド８１にコンタク
トし、かつゲート導体９２はシリサイド８２にコンタク
トする。したがって、ソース、ドレインおよびゲート導
体、それぞれ、８９，９１および９２はＰチャネルトラ
ンジスタ１６のための導体を形成する。ゲート導体８８
および９２はゲート構造に電気的に結合されたゲート導
体を示すために高度に単純化されて図示されていること
を理解すべきである。
がフィールド酸化膜領域２４、スペーサ７１および７
１′、およびシリサイド７６，７７，７８，７９，８１
および８２の上に形成される。開口が酸化物層８４に形
成されてシリサイド７６，７７，７８，７９，８１およ
び８２の部分を露出する。技術的によく知られた方法を
使用して、シリサイド７６，７７，７８，７９，８１お
よび８２の露出部分と接触する電気的導体または電極が
形成される。より詳細には、ソース導体８６はシリサイ
ド７６にコンタクトし、ドレイン導体８７はシリサイド
７７にコンタクトし、かつゲート導体８８はシリサイド
７８にコンタクトする。したがって、ソース、ドレイ
ン、およびゲート導体、それぞれ、８６，８７および８
８はＮチャネルトランジスタ１５のための導体を形成す
る。同様に、ソース導体８９はシリサイド７９とコンタ
クトし、ドレイン導体９１はシリサイド８１にコンタク
トし、かつゲート導体９２はシリサイド８２にコンタク
トする。したがって、ソース、ドレインおよびゲート導
体、それぞれ、８９，９１および９２はＰチャネルトラ
ンジスタ１６のための導体を形成する。ゲート導体８８
および９２はゲート構造に電気的に結合されたゲート導
体を示すために高度に単純化されて図示されていること
を理解すべきである。
【００３４】図１０〜図１８は、本発明の第２の実施形
態に係わる処理の間における相補型絶縁ゲート電界効果
トランジスタ１００の一部の非常に拡大された断面図を
示す。相補型絶縁ゲート電界効果トランジスタ１００は
Ｐ型エピタキシャル層１３の一部に製作されたＮチャネ
ルトランジスタ１１５、およびＮウェル１４の一部に製
作されたＰチャネルトランジスタ１１６を含む。図１０
は酸化物層２６および多結晶シリコン層２７の形成後の
部分的に完成した絶縁ゲート電界効果トランジスタ１０
０を示す。エピタキシャル層１３、Ｎウェル１４、フィ
ールド注入領域２２および２３、フィールド酸化膜領域
２４、ドーパント領域２５および３０、酸化物層２６お
よび多結晶シリコン層２７の形成については図１を参照
して説明したことに注意を要する。図１０〜図１８にお
けるＮチャネルトランジスタ１１５およびＰチャネルト
ランジスタ１１６の配置はこれらの構造の配置を示すた
めに、したがって本発明をより明瞭に説明するために含
められていることを理解すべきである。
態に係わる処理の間における相補型絶縁ゲート電界効果
トランジスタ１００の一部の非常に拡大された断面図を
示す。相補型絶縁ゲート電界効果トランジスタ１００は
Ｐ型エピタキシャル層１３の一部に製作されたＮチャネ
ルトランジスタ１１５、およびＮウェル１４の一部に製
作されたＰチャネルトランジスタ１１６を含む。図１０
は酸化物層２６および多結晶シリコン層２７の形成後の
部分的に完成した絶縁ゲート電界効果トランジスタ１０
０を示す。エピタキシャル層１３、Ｎウェル１４、フィ
ールド注入領域２２および２３、フィールド酸化膜領域
２４、ドーパント領域２５および３０、酸化物層２６お
よび多結晶シリコン層２７の形成については図１を参照
して説明したことに注意を要する。図１０〜図１８にお
けるＮチャネルトランジスタ１１５およびＰチャネルト
ランジスタ１１６の配置はこれらの構造の配置を示すた
めに、したがって本発明をより明瞭に説明するために含
められていることを理解すべきである。
【００３５】次に図１１を参照すると、前記ゲート構造
のゲートシャント部分１３２および１３３が、それぞ
れ、Ｐ型エピタキシャル層１３およびＮウェル１４の上
に形成されている。側部１３６および１３７を有するゲ
ートシャント部分１３２および側部１３８および１３９
を有するゲートシャント部分１３３は多結晶シリコン層
２７を異方性エッチングすることにより形成できる。一
例として、ゲートシャント部分１３２および１３３は多
結晶シリコン層２７をフォトレジスト層（図示せず）に
よってコーティングし、除去されるべき多結晶シリコン
層２７の部分を露出し（フォトリソグラフ技術を使用し
て）、かつ多結晶シリコン層２７の露出部分を異方性エ
ッチングすることによって形成される。したがって、ゲ
ートシャント部分１３２および１３３は多結晶シリコン
層２７の部分から形成される。ゲートシャント部分１３
２および１３３は、それぞれ、ゲート構造１６１および
１６２の部分を形成し、これらについてはさらに図１６
の説明において述べる。
のゲートシャント部分１３２および１３３が、それぞ
れ、Ｐ型エピタキシャル層１３およびＮウェル１４の上
に形成されている。側部１３６および１３７を有するゲ
ートシャント部分１３２および側部１３８および１３９
を有するゲートシャント部分１３３は多結晶シリコン層
２７を異方性エッチングすることにより形成できる。一
例として、ゲートシャント部分１３２および１３３は多
結晶シリコン層２７をフォトレジスト層（図示せず）に
よってコーティングし、除去されるべき多結晶シリコン
層２７の部分を露出し（フォトリソグラフ技術を使用し
て）、かつ多結晶シリコン層２７の露出部分を異方性エ
ッチングすることによって形成される。したがって、ゲ
ートシャント部分１３２および１３３は多結晶シリコン
層２７の部分から形成される。ゲートシャント部分１３
２および１３３は、それぞれ、ゲート構造１６１および
１６２の部分を形成し、これらについてはさらに図１６
の説明において述べる。
【００３６】さらに図１１を参照すると、酸化物層１４
１がゲートシャント部分１３２および１３３の上に形成
される。一例として、酸化物層１４１はゲートシャント
部分１３２および１３３を熱酸化することによって形成
される。酸化物層１４１に対する適切な厚さの範囲はほ
ぼ５０オングストロームとほぼ２５０オングストローム
の間であり、かつ酸化物層１４１の公称厚さはほぼ１０
０オングストロームである。熱酸化による酸化物層１４
１の形成はフィールド酸化膜領域２４および酸化物層２
６の厚さを増大するが、本発明の説明を簡略化するため
に増大した厚さは示されていない。
１がゲートシャント部分１３２および１３３の上に形成
される。一例として、酸化物層１４１はゲートシャント
部分１３２および１３３を熱酸化することによって形成
される。酸化物層１４１に対する適切な厚さの範囲はほ
ぼ５０オングストロームとほぼ２５０オングストローム
の間であり、かつ酸化物層１４１の公称厚さはほぼ１０
０オングストロームである。熱酸化による酸化物層１４
１の形成はフィールド酸化膜領域２４および酸化物層２
６の厚さを増大するが、本発明の説明を簡略化するため
に増大した厚さは示されていない。
【００３７】開口１４３を有する、フォトレジスト層１
４２が酸化物層１４１、フィールド酸化膜領域２４およ
び酸化物層２６の上に形成される。開口１４３はゲート
シャント部分１３２の一部（ｓｕｂ−ｐｏｒｔｉｏｎ）
およびゲートシャント部分１３２の側部１３６に隣接す
る酸化物層２６の一部を露出する。フォトレジスト層１
４２は注入阻止マスクとして作用する。第２の実施形態
によれば、Ｐ型エピタキシャル層１３の一部に、例え
ば、ホウ素のようなＰ導電型の不純物材料をドーピング
することによって強化ドーパント領域１５１が形成され
る。より詳細には、ホウ素はＰ型エピタキシャル層１３
に注入されてドーパント領域１５１を形成する。ドーパ
ント領域１５１は面１２から離れていることに注目すべ
きである。ドーパント領域１５１を形成するための適切
な１組の注入パラメータはホウ素をほぼ２×１０１２ア
トム／ｃｍ２およびほぼ２×１０１３アトム／ｃｍ２の
範囲のドーズ量で注入することを含み、かつ注入エネル
ギはほぼ４０ＫｅＶおよびほぼ１００ＫｅＶの間の範囲
である。したがって、ドーパント領域１５１を形成する
ホウ素はほぼ１，５００〜３，０００オングストローム
の範囲の深さまたは距離でＰ型エピタキシャル層１３に
注入される。ドーパント領域１５１を形成する不純物材
料はＮチャネルトランジスタ１１５のためのパンチスル
ー保護を提供する働きを成す。
４２が酸化物層１４１、フィールド酸化膜領域２４およ
び酸化物層２６の上に形成される。開口１４３はゲート
シャント部分１３２の一部（ｓｕｂ−ｐｏｒｔｉｏｎ）
およびゲートシャント部分１３２の側部１３６に隣接す
る酸化物層２６の一部を露出する。フォトレジスト層１
４２は注入阻止マスクとして作用する。第２の実施形態
によれば、Ｐ型エピタキシャル層１３の一部に、例え
ば、ホウ素のようなＰ導電型の不純物材料をドーピング
することによって強化ドーパント領域１５１が形成され
る。より詳細には、ホウ素はＰ型エピタキシャル層１３
に注入されてドーパント領域１５１を形成する。ドーパ
ント領域１５１は面１２から離れていることに注目すべ
きである。ドーパント領域１５１を形成するための適切
な１組の注入パラメータはホウ素をほぼ２×１０１２ア
トム／ｃｍ２およびほぼ２×１０１３アトム／ｃｍ２の
範囲のドーズ量で注入することを含み、かつ注入エネル
ギはほぼ４０ＫｅＶおよびほぼ１００ＫｅＶの間の範囲
である。したがって、ドーパント領域１５１を形成する
ホウ素はほぼ１，５００〜３，０００オングストローム
の範囲の深さまたは距離でＰ型エピタキシャル層１３に
注入される。ドーパント領域１５１を形成する不純物材
料はＮチャネルトランジスタ１１５のためのパンチスル
ー保護を提供する働きを成す。
【００３８】強化されたドーパント領域１５２がＰ型エ
ピタキシャル層１３の他の部分をホウ素でドーピングす
ることによって形成される。一例として、他の注入が行
なわれ、ホウ素がＰ型エピタキシャル層１３に注入され
てドーパント領域１５２を形成する。ドーパント領域１
５２の形成のための適切な注入パラメータはホウ素をほ
ぼ５×１０１１アトム／ｃｍ２およびほぼ１×１０１３
アトム／ｃｍ２の範囲のドーズ量で注入することを含
み、かつ適切な注入エネルギはほぼ１０ＫｅＶとほぼ２
０ＫｅＶの間の範囲にある。したがって、ドーパント領
域１５２を形成するホウ素はＰ型エピタキシャル層１３
内にほぼ２００からほぼ１，２００オングストロームの
範囲の深さまたは距離まで注入されかつＮチャネルトラ
ンジスタ１１５のしきい値電圧を調整する働きをなす。
ピタキシャル層１３の他の部分をホウ素でドーピングす
ることによって形成される。一例として、他の注入が行
なわれ、ホウ素がＰ型エピタキシャル層１３に注入され
てドーパント領域１５２を形成する。ドーパント領域１
５２の形成のための適切な注入パラメータはホウ素をほ
ぼ５×１０１１アトム／ｃｍ２およびほぼ１×１０１３
アトム／ｃｍ２の範囲のドーズ量で注入することを含
み、かつ適切な注入エネルギはほぼ１０ＫｅＶとほぼ２
０ＫｅＶの間の範囲にある。したがって、ドーパント領
域１５２を形成するホウ素はＰ型エピタキシャル層１３
内にほぼ２００からほぼ１，２００オングストロームの
範囲の深さまたは距離まで注入されかつＮチャネルトラ
ンジスタ１１５のしきい値電圧を調整する働きをなす。
【００３９】次に、図１２を参照すると、前記フォトレ
ジストの層が除去されかつ、開口１４５を有する、別の
フォトレジスト層１４４が酸化物層１４１、フィールド
酸化膜領域２４、および酸化物層２６の部分の上に形成
される。開口１４５はゲートシャント部分１３３の一部
およびゲートシャント部分１３３の側部１３８に隣接す
る酸化物層２６の一部を露出する。フォトレジストの層
１４４は注入阻止マスクとして作用する。
ジストの層が除去されかつ、開口１４５を有する、別の
フォトレジスト層１４４が酸化物層１４１、フィールド
酸化膜領域２４、および酸化物層２６の部分の上に形成
される。開口１４５はゲートシャント部分１３３の一部
およびゲートシャント部分１３３の側部１３８に隣接す
る酸化物層２６の一部を露出する。フォトレジストの層
１４４は注入阻止マスクとして作用する。
【００４０】本発明の第２の実施形態によれば、強化ド
ーパント領域（ｅｎｈａｎｃｅｄｄｏｐａｎｔ ｒｅｇ
ｉｏｎ）１５３がＮウェル１４の一部を、例えば、リン
のようなＮ導電型の不純物材料でドーピングすることに
よって形成される。より詳細には、リンはドーパント領
域１５３を形成するためにＮウェル１４内に注入され
る。ドーパント領域１５３は面１２から離れていること
に注目すべきである。適切な１組の注入パラメータはＰ
型不純物材料をほぼ２×１０１２アトム／ｃｍ２および
ほぼ２×１０１３アトム／ｃｍ２の範囲のドーズ量で注
入することを含み、かつ注入エネルギはほぼ４０ＫｅＶ
とほぼ１００ＫｅＶの間の範囲にある。したがって、ド
ーパント領域１５３を形成する注入工程のＮ型不純物材
料はほぼ１，５００〜３，０００オングストロームの範
囲の深さまたは距離までＮウェル１４内に注入される。
ドーパント領域１５３を形成する注入はＰチャネルトラ
ンジスタ１１６のためのパンチスルー保護を提供する。
強化ドーパント領域１５４がＮウェル１４の他の部分
をリンでドーピングすることによって形成される。一例
として、他の注入が行なわれ、Ｎ導電型の不純物材料が
Ｎウェル１４内に注入されてドーパント領域１５４を形
成する。ドーパント領域１５４を形成するための適切な
注入パラメータはほぼ５×１０１１アトム／ｃｍ２およ
びほぼ１×１０１３アトム／ｃｍ２の間の範囲のドーズ
量を含み、かつ適切な注入エネルギはほぼ２０ＫｅＶと
ほぼ４０ＫｅＶの範囲である。したがって、ドーパント
領域１５４を形成する注入工程のＮ型不純物材料はＮウ
ェル１４内にほぼ２００からほぼ１，２００オングスト
ロームの範囲の深さまたは距離まで注入される。ドーパ
ント領域１５４を形成する注入はＰチャネルトランジス
タ１１６のしきい値電圧を調整する働きをなす。フォト
レジスト１４４の層が除去される。
ーパント領域（ｅｎｈａｎｃｅｄｄｏｐａｎｔ ｒｅｇ
ｉｏｎ）１５３がＮウェル１４の一部を、例えば、リン
のようなＮ導電型の不純物材料でドーピングすることに
よって形成される。より詳細には、リンはドーパント領
域１５３を形成するためにＮウェル１４内に注入され
る。ドーパント領域１５３は面１２から離れていること
に注目すべきである。適切な１組の注入パラメータはＰ
型不純物材料をほぼ２×１０１２アトム／ｃｍ２および
ほぼ２×１０１３アトム／ｃｍ２の範囲のドーズ量で注
入することを含み、かつ注入エネルギはほぼ４０ＫｅＶ
とほぼ１００ＫｅＶの間の範囲にある。したがって、ド
ーパント領域１５３を形成する注入工程のＮ型不純物材
料はほぼ１，５００〜３，０００オングストロームの範
囲の深さまたは距離までＮウェル１４内に注入される。
ドーパント領域１５３を形成する注入はＰチャネルトラ
ンジスタ１１６のためのパンチスルー保護を提供する。
強化ドーパント領域１５４がＮウェル１４の他の部分
をリンでドーピングすることによって形成される。一例
として、他の注入が行なわれ、Ｎ導電型の不純物材料が
Ｎウェル１４内に注入されてドーパント領域１５４を形
成する。ドーパント領域１５４を形成するための適切な
注入パラメータはほぼ５×１０１１アトム／ｃｍ２およ
びほぼ１×１０１３アトム／ｃｍ２の間の範囲のドーズ
量を含み、かつ適切な注入エネルギはほぼ２０ＫｅＶと
ほぼ４０ＫｅＶの範囲である。したがって、ドーパント
領域１５４を形成する注入工程のＮ型不純物材料はＮウ
ェル１４内にほぼ２００からほぼ１，２００オングスト
ロームの範囲の深さまたは距離まで注入される。ドーパ
ント領域１５４を形成する注入はＰチャネルトランジス
タ１１６のしきい値電圧を調整する働きをなす。フォト
レジスト１４４の層が除去される。
【００４１】次に図１３を参照すると、開口１４９を有
するフォトレジスト層１４８が酸化物層１４１の上に形
成されている。開口１４９はゲートシャント部分１３２
の一部、ゲートシャント部分１３２の側部１３６に隣接
する酸化物層２６の一部、ゲートシャント部分１３３の
一部、およびゲートシャント部分１３３の側部１３８に
隣接する酸化物層２６の一部を露出する。フォトレジス
ト層１４８はエッチング保護マスクとして作用する。
するフォトレジスト層１４８が酸化物層１４１の上に形
成されている。開口１４９はゲートシャント部分１３２
の一部、ゲートシャント部分１３２の側部１３６に隣接
する酸化物層２６の一部、ゲートシャント部分１３３の
一部、およびゲートシャント部分１３３の側部１３８に
隣接する酸化物層２６の一部を露出する。フォトレジス
ト層１４８はエッチング保護マスクとして作用する。
【００４２】酸化物層２６および酸化物層１４４の露出
部分は、例えば、フッ化水素酸（ｈｙｄｒｏｆｌｕｏｒ
ｉｃ ａｃｉｄ）のウェットエッチングを使用して等方
性エッチングされる。第２の実施形態によれば、この等
方性エッチングは酸化物層２６の露出部分およびゲート
シャント部分１３２および１３３の下の酸化物層２６の
部分、すなわち、ゲートシャント部分１３２および１３
３の間の主面１２の部分をほぼ１，０００オングストロ
ーム除去する。言い換えれば、前記等方性エッチングは
主面１２とゲートシャント部分１３２および１３３の間
の酸化物層２６の部分をアンダカットしかつ、それぞ
れ、ゲートシャント部分１３２と主面１２の第１の部分
との間およびゲートシャント部分１３３と主面１２の第
２の部分の間に空洞１３５および１３５′を形成する。
さらに、前記等方性エッチングはゲートシャント部分１
３２および１３３から酸化物層１４１の露出部分を除去
する。フォトレジスト層１４８が除去される。
部分は、例えば、フッ化水素酸（ｈｙｄｒｏｆｌｕｏｒ
ｉｃ ａｃｉｄ）のウェットエッチングを使用して等方
性エッチングされる。第２の実施形態によれば、この等
方性エッチングは酸化物層２６の露出部分およびゲート
シャント部分１３２および１３３の下の酸化物層２６の
部分、すなわち、ゲートシャント部分１３２および１３
３の間の主面１２の部分をほぼ１，０００オングストロ
ーム除去する。言い換えれば、前記等方性エッチングは
主面１２とゲートシャント部分１３２および１３３の間
の酸化物層２６の部分をアンダカットしかつ、それぞ
れ、ゲートシャント部分１３２と主面１２の第１の部分
との間およびゲートシャント部分１３３と主面１２の第
２の部分の間に空洞１３５および１３５′を形成する。
さらに、前記等方性エッチングはゲートシャント部分１
３２および１３３から酸化物層１４１の露出部分を除去
する。フォトレジスト層１４８が除去される。
【００４３】次に図１４を参照すると、酸化物層１５６
がゲートシャント部分１３２および１３３の上に形成さ
れている。酸化物層１５６はほぼ５０オングストローム
とほぼ１５０オングストロームの間の範囲の厚さを有す
る薄い酸化物層であることに注目すべきである。酸化物
層１５６の公称厚さはほぼ９０オングストロームであ
る。酸化物層１５６はまたフィールド酸化膜領域２４お
よび酸化物層２６の上にも形成されるが、酸化物層１５
６は単にフィールド酸化膜領域２４および酸化物層２６
の厚さを厚くしあるいは増大するのみであることに注目
すべきである。したがって、本発明の説明を簡単にする
ため、フィールド酸化膜領域２４および酸化物層２６の
上に形成される酸化物層１５６の部分は示されていな
い。酸化物層１５６はまた酸化物層１４１の上にも形成
されるが、第２の実施形態の説明をさらに簡単にするた
め、層１４１および１５６は参照数字１５６で示される
単一の酸化物層として示されている。
がゲートシャント部分１３２および１３３の上に形成さ
れている。酸化物層１５６はほぼ５０オングストローム
とほぼ１５０オングストロームの間の範囲の厚さを有す
る薄い酸化物層であることに注目すべきである。酸化物
層１５６の公称厚さはほぼ９０オングストロームであ
る。酸化物層１５６はまたフィールド酸化膜領域２４お
よび酸化物層２６の上にも形成されるが、酸化物層１５
６は単にフィールド酸化膜領域２４および酸化物層２６
の厚さを厚くしあるいは増大するのみであることに注目
すべきである。したがって、本発明の説明を簡単にする
ため、フィールド酸化膜領域２４および酸化物層２６の
上に形成される酸化物層１５６の部分は示されていな
い。酸化物層１５６はまた酸化物層１４１の上にも形成
されるが、第２の実施形態の説明をさらに簡単にするた
め、層１４１および１５６は参照数字１５６で示される
単一の酸化物層として示されている。
【００４４】例えば、アモルファスシリコン、単結晶シ
リコン、多結晶シリコン、タングステン、その他を含む
半導体材料または導体材料の層の１つ１５７が酸化物層
２４，２６′、酸化物層４１の残りの部分、およびスペ
ーサ４６および４７の上に形成される。一例として、ほ
ぼ１，０００オングストロームとほぼ２，５００オング
ストロームの間の範囲の厚さを有する多結晶シリコンの
順応層１５７が酸化物層２４，２６′，４１の上にかつ
スペーサ４６および４７の上に被着される。多結晶シリ
コン層１５７は公称ではほぼ１，７５０オングストロー
ムの厚さを有する。ドーパント領域１５１および１５２
は始めは離れているが、それらは互いの方向に拡散しか
つ単一のドーパント領域１５１′を形成することに注目
すべきである。同様に、ドーパント領域１５３および１
５４は互いの方向に拡散しかつ単一のドーパント領域１
５３′を形成する。
リコン、多結晶シリコン、タングステン、その他を含む
半導体材料または導体材料の層の１つ１５７が酸化物層
２４，２６′、酸化物層４１の残りの部分、およびスペ
ーサ４６および４７の上に形成される。一例として、ほ
ぼ１，０００オングストロームとほぼ２，５００オング
ストロームの間の範囲の厚さを有する多結晶シリコンの
順応層１５７が酸化物層２４，２６′，４１の上にかつ
スペーサ４６および４７の上に被着される。多結晶シリ
コン層１５７は公称ではほぼ１，７５０オングストロー
ムの厚さを有する。ドーパント領域１５１および１５２
は始めは離れているが、それらは互いの方向に拡散しか
つ単一のドーパント領域１５１′を形成することに注目
すべきである。同様に、ドーパント領域１５３および１
５４は互いの方向に拡散しかつ単一のドーパント領域１
５３′を形成する。
【００４５】次に図１５を参照すると、多結晶シリコン
層１５７が異方性エッチングされて側部１３６および１
３８に隣接して、それぞれ、ゲート延長部１５８および
１５９を形成する。さらに、延長部１５８′および１５
９′が、それぞれ、側部１３７および１３８に隣接しか
つこれらから離れて形成される。したがって、ゲート構
造１６１は第１の幅の酸化物層２６上の第１の多結晶シ
リコン部分から形成されたゲートシャント部分１３２、
および第２の幅の酸化物層２６′の一部の上に第２の多
結晶シリコン部分から形成されたゲート延長部１５８を
備え、第２の幅は第１の幅より小さい。同様に、ゲート
構造１６２は前記第１の幅の酸化物層２６上に多結晶シ
リコン部分から形成されたゲートシャント部分１３３、
および前記第２の幅の酸化物層２６′の一部の上に他の
多結晶シリコン部分から形成されたゲート延長部１５９
を備えている
層１５７が異方性エッチングされて側部１３６および１
３８に隣接して、それぞれ、ゲート延長部１５８および
１５９を形成する。さらに、延長部１５８′および１５
９′が、それぞれ、側部１３７および１３８に隣接しか
つこれらから離れて形成される。したがって、ゲート構
造１６１は第１の幅の酸化物層２６上の第１の多結晶シ
リコン部分から形成されたゲートシャント部分１３２、
および第２の幅の酸化物層２６′の一部の上に第２の多
結晶シリコン部分から形成されたゲート延長部１５８を
備え、第２の幅は第１の幅より小さい。同様に、ゲート
構造１６２は前記第１の幅の酸化物層２６上に多結晶シ
リコン部分から形成されたゲートシャント部分１３３、
および前記第２の幅の酸化物層２６′の一部の上に他の
多結晶シリコン部分から形成されたゲート延長部１５９
を備えている
【００４６】次に図１６を参照すると、フォトレジスト
層１６０が部分１３２および１３３、ゲート延長部１５
８および１５９およびゲート延長部１５８および１５９
に隣接する酸化物層２６の部分の上に形成されている。
言い換えれば、ゲート延長部１５８′および１５９′お
よび該ゲート延長部１５８′および１５９′に隣接する
酸化物層２６の部分が露出されている。フォトレジスト
層１６０はエッチング保護マスクとして作用する。ゲー
ト延長部１５８′および１５９′は、例えば、等方性プ
ラズマエッチングを使用して除去され、該等方性エッチ
ングは酸化物層２６の露出部分上で停止しまたは終点と
なる。フォトレジスト層１６０が除去される。
層１６０が部分１３２および１３３、ゲート延長部１５
８および１５９およびゲート延長部１５８および１５９
に隣接する酸化物層２６の部分の上に形成されている。
言い換えれば、ゲート延長部１５８′および１５９′お
よび該ゲート延長部１５８′および１５９′に隣接する
酸化物層２６の部分が露出されている。フォトレジスト
層１６０はエッチング保護マスクとして作用する。ゲー
ト延長部１５８′および１５９′は、例えば、等方性プ
ラズマエッチングを使用して除去され、該等方性エッチ
ングは酸化物層２６の露出部分上で停止しまたは終点と
なる。フォトレジスト層１６０が除去される。
【００４７】次に図１７を参照すると、誘電体材料の順
応層１６５がゲートシャント部分１３２および１３３、
ゲート延長部１５８および１５９、および酸化物層２６
の露出された部分の上に形成される。一例として、誘電
体層１６５は被着されたＴＥＯＳ酸化物であり、ほぼ１
００オングストロームからほぼ３００オングストローム
の範囲の厚さを有し、かつ公称厚さは１５０オングスト
ロームである。フォトレジストの層（図示せず）がゲー
トシャント部分１３３、ゲート延長部１５９およびＮウ
ェル１４の主面１２の部分の上の誘電体材料の層１６５
の前記部分上に形成される。言い換えれば、該フォトレ
ジスト層はＰチャネルトランジスタ１１６がＮチャネル
トランジスタ１１５のためのソース／ドレイン注入によ
ってドーピングされることを防止する注入保護マスクと
して作用する。ソース／ドレイン注入が行なわれてソー
ス領域１６３およびドレイン領域１６４を形成する。さ
らに、該ソース／ドレイン注入はゲート構造１６１をド
ーピングする。ソース／ドレイン注入のための適切な１
組の注入パラメータはひ素のようなＮ型不純物材料を、
ほぼ１×１０１５アトム／ｃｍ２およびほぼ１×１０
１６アトム／ｃｍ２の範囲のドーズ量で注入することを
含み、かつ注入エネルギはほぼ６０ＫｅＶとほぼ１６０
ＫｅＶの範囲である。
応層１６５がゲートシャント部分１３２および１３３、
ゲート延長部１５８および１５９、および酸化物層２６
の露出された部分の上に形成される。一例として、誘電
体層１６５は被着されたＴＥＯＳ酸化物であり、ほぼ１
００オングストロームからほぼ３００オングストローム
の範囲の厚さを有し、かつ公称厚さは１５０オングスト
ロームである。フォトレジストの層（図示せず）がゲー
トシャント部分１３３、ゲート延長部１５９およびＮウ
ェル１４の主面１２の部分の上の誘電体材料の層１６５
の前記部分上に形成される。言い換えれば、該フォトレ
ジスト層はＰチャネルトランジスタ１１６がＮチャネル
トランジスタ１１５のためのソース／ドレイン注入によ
ってドーピングされることを防止する注入保護マスクと
して作用する。ソース／ドレイン注入が行なわれてソー
ス領域１６３およびドレイン領域１６４を形成する。さ
らに、該ソース／ドレイン注入はゲート構造１６１をド
ーピングする。ソース／ドレイン注入のための適切な１
組の注入パラメータはひ素のようなＮ型不純物材料を、
ほぼ１×１０１５アトム／ｃｍ２およびほぼ１×１０
１６アトム／ｃｍ２の範囲のドーズ量で注入することを
含み、かつ注入エネルギはほぼ６０ＫｅＶとほぼ１６０
ＫｅＶの範囲である。
【００４８】前記フォトレジスト層が除去されかつ他の
フォトレジスト層（図示せず）がゲートシャント部分１
３２上の誘電体材料層１６５の部分、延長部１５８、お
よびＰウェル１３の主面１２の部分の上に形成される。
言い換えれば、前記フォトレジスト層はＮチャネルトラ
ンジスタ１１５がＰチャネルトランジスタ１１６のため
のソース／ドレイン注入によってドーピングされるのを
防止する注入保護マスクとして作用する。ソース／ドレ
イン注入が行なわれてソース領域１６６およびドレイン
領域１６７を形成する。さらに、前記ソース／ドレイン
注入はさらにゲート構造１６２をドーピングする。前記
ソース／ドレイン注入のための適切な１組の注入パラメ
ータは、ホウ素のような、Ｐ型不純物材料をほぼ１×１
０１５アトム／ｃｍ２とほぼ５×１０１５アトム／ｃｍ
２の範囲のドーズ量で注入することを含み、かつ注入エ
ネルギはほぼ５ＫｅＶからほぼ１５ＫｅＶの範囲であ
る。前記フォトレジスト層が除去される。例えば、短時
間アニール（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａ
ｌ）のようなアニールが行なわれて注入によって引き起
こされる何らかの損傷をアニーリングしかつ不純物材料
をソース、ドレインおよびゲート領域に再分布させる。
フォトレジスト層（図示せず）がゲートシャント部分１
３２上の誘電体材料層１６５の部分、延長部１５８、お
よびＰウェル１３の主面１２の部分の上に形成される。
言い換えれば、前記フォトレジスト層はＮチャネルトラ
ンジスタ１１５がＰチャネルトランジスタ１１６のため
のソース／ドレイン注入によってドーピングされるのを
防止する注入保護マスクとして作用する。ソース／ドレ
イン注入が行なわれてソース領域１６６およびドレイン
領域１６７を形成する。さらに、前記ソース／ドレイン
注入はさらにゲート構造１６２をドーピングする。前記
ソース／ドレイン注入のための適切な１組の注入パラメ
ータは、ホウ素のような、Ｐ型不純物材料をほぼ１×１
０１５アトム／ｃｍ２とほぼ５×１０１５アトム／ｃｍ
２の範囲のドーズ量で注入することを含み、かつ注入エ
ネルギはほぼ５ＫｅＶからほぼ１５ＫｅＶの範囲であ
る。前記フォトレジスト層が除去される。例えば、短時
間アニール（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａ
ｌ）のようなアニールが行なわれて注入によって引き起
こされる何らかの損傷をアニーリングしかつ不純物材料
をソース、ドレインおよびゲート領域に再分布させる。
【００４９】さらに図１７を参照すると、誘電体材料の
順応層が酸化物層１６５の上に形成されている。一例と
して、誘電体材料層１６９はほぼ１，０００オングスト
ロームとほぼ２，２５０オングストロームの間の範囲の
厚さを有する窒化シリコンである。窒化シリコン層１６
９の公称厚さは２，０００オングストロームである。
順応層が酸化物層１６５の上に形成されている。一例と
して、誘電体材料層１６９はほぼ１，０００オングスト
ロームとほぼ２，２５０オングストロームの間の範囲の
厚さを有する窒化シリコンである。窒化シリコン層１６
９の公称厚さは２，０００オングストロームである。
【００５０】次に図１８を参照すると、窒化シリコン層
１６９および酸化物層１６５をエッチングするために一
連の異方性エッチングが使用される。例えば、窒化シリ
コン層１６９が異方性エッチングされて窒化物スペーサ
１７１を形成し、この場合窒化シリコン層１６９のエッ
チングは酸化物層１６５上で停止する。次に、酸化物層
１６５が異方性エッチングされて酸化物スペーサ１７０
を形成する。したがって、スペーサ１７１および１７０
が側部１３６および１３８に隣接して形成される。さら
に、酸化物スペーサ１７０′および窒化物スペーサ１７
１′が側部１３７および１３９に隣接する酸化物層１５
６の部分と接触して形成される。さらに、前記異方性エ
ッチング工程はスペーサ１７１および１７１′に隣接す
る主面１２の部分、ならびにゲート構造１６１および１
６２の、それぞれ、ゲートシャント部分１３２および１
３３およびゲート延長部１５８および１５９を露出させ
る。技術的によく知られた方法を使用して、シリサイド
１７６がドーパント領域１６３上に形成され、シリサイ
ド１７７がドーパント領域１６４上に形成され、シリサ
イド１７８がゲート構造１６１の部分上に形成され、シ
リサイド１７９がドーパント領域１６６上に形成され、
シリサイド１８１がドーパント領域１６７上に形成さ
れ、かつシリサイド１８２がゲート構造１６２の部分上
に形成される。
１６９および酸化物層１６５をエッチングするために一
連の異方性エッチングが使用される。例えば、窒化シリ
コン層１６９が異方性エッチングされて窒化物スペーサ
１７１を形成し、この場合窒化シリコン層１６９のエッ
チングは酸化物層１６５上で停止する。次に、酸化物層
１６５が異方性エッチングされて酸化物スペーサ１７０
を形成する。したがって、スペーサ１７１および１７０
が側部１３６および１３８に隣接して形成される。さら
に、酸化物スペーサ１７０′および窒化物スペーサ１７
１′が側部１３７および１３９に隣接する酸化物層１５
６の部分と接触して形成される。さらに、前記異方性エ
ッチング工程はスペーサ１７１および１７１′に隣接す
る主面１２の部分、ならびにゲート構造１６１および１
６２の、それぞれ、ゲートシャント部分１３２および１
３３およびゲート延長部１５８および１５９を露出させ
る。技術的によく知られた方法を使用して、シリサイド
１７６がドーパント領域１６３上に形成され、シリサイ
ド１７７がドーパント領域１６４上に形成され、シリサ
イド１７８がゲート構造１６１の部分上に形成され、シ
リサイド１７９がドーパント領域１６６上に形成され、
シリサイド１８１がドーパント領域１６７上に形成さ
れ、かつシリサイド１８２がゲート構造１６２の部分上
に形成される。
【００５１】例えば、酸化物のような、誘電体材料層１
８４がフィールド酸化膜領域２４、スペーサ１７１およ
び１７１′、およびシリサイド１７６，１７７，１７
８，１７９，１８１および１８２上に形成される。開口
が酸化物層１８４に形成されてシリサイド１７６，１７
７，１７８，１７９，１８１および１８２の部分を露出
する。技術的によく知られた方法を使用して、前記露出
したシリサイドと接触する電気的導体が形成される。よ
り詳細には、ソース導体１８６はシリサイド１７６とコ
ンタクトし、ドレイン導体１８７はシリサイド１７７と
コンタクトしかつゲート導体１８８はシリサイド１７８
とコンタクトする。したがって、ソース、ドレイン、お
よびゲート導体、それぞれ、１８６，１８７，および１
８８、はＮチャネルトランジスタ１１５のための導体を
形成する。同様に、ソース導体１８９はシリサイド１７
９にコンタクトし、ドレイン導体１９１はシリサイド１
８１にコンタクトし、かつゲート導体１９２はシリサイ
ド１８２にコンタクトする。したがって、ソース、ドレ
イン、およびゲート導体、それぞれ、１８９，１９１，
および１９２、はＰチャネルトランジスタ１１６のため
の導体を形成する。
８４がフィールド酸化膜領域２４、スペーサ１７１およ
び１７１′、およびシリサイド１７６，１７７，１７
８，１７９，１８１および１８２上に形成される。開口
が酸化物層１８４に形成されてシリサイド１７６，１７
７，１７８，１７９，１８１および１８２の部分を露出
する。技術的によく知られた方法を使用して、前記露出
したシリサイドと接触する電気的導体が形成される。よ
り詳細には、ソース導体１８６はシリサイド１７６とコ
ンタクトし、ドレイン導体１８７はシリサイド１７７と
コンタクトしかつゲート導体１８８はシリサイド１７８
とコンタクトする。したがって、ソース、ドレイン、お
よびゲート導体、それぞれ、１８６，１８７，および１
８８、はＮチャネルトランジスタ１１５のための導体を
形成する。同様に、ソース導体１８９はシリサイド１７
９にコンタクトし、ドレイン導体１９１はシリサイド１
８１にコンタクトし、かつゲート導体１９２はシリサイ
ド１８２にコンタクトする。したがって、ソース、ドレ
イン、およびゲート導体、それぞれ、１８９，１９１，
および１９２、はＰチャネルトランジスタ１１６のため
の導体を形成する。
【００５２】図１９は、本発明の第３の実施形態に係わ
る処理の間における相補型絶縁ゲート電界効果トランジ
スタ２００の一部の高度に拡大された断面図を示す。相
補型絶縁ゲート電界効果トランジスタ２００はＰ型エピ
タキシャル層１３の一部に製作されたＮチャネルトラン
ジスタ２１５およびＮウェル１４の一部に製作された埋
込みＰチャネルトランジスタ２１６を含む。前記相補型
絶縁ゲート電界効果トランジスタ２００を形成するため
の処理工程は前記相補型絶縁ゲート電界効果トランジス
タ１０および１００を製造するための上に説明した工程
に従う。しかしながら、埋込みＰチャネルトランジスタ
２１６を形成するため、絶縁ゲート電界効果トランジス
タ１０および１００を形成するための前記プロセスに対
し２つの修正が行なわれている。第１の修正では、ドー
パント層３０はＰ導電型のものでありかつほぼ７×１０
１６アトム／ｃｍ３からほぼ２×１０１７アトム／ｃｍ
３の範囲の表面濃度を有する。上に述べた表面濃度を得
るための適切な１組の注入条件はほぼ１×１０１２アト
ム／ｃｍ２からほぼ３×１０１２アトム／ｃｍ２の範囲
の注入ドーズ量、およびほぼ５０キロエレクトロンボル
ト（ＫｅＶ）からほぼ２００ＫｅＶの範囲の注入エネル
ギを含む。
る処理の間における相補型絶縁ゲート電界効果トランジ
スタ２００の一部の高度に拡大された断面図を示す。相
補型絶縁ゲート電界効果トランジスタ２００はＰ型エピ
タキシャル層１３の一部に製作されたＮチャネルトラン
ジスタ２１５およびＮウェル１４の一部に製作された埋
込みＰチャネルトランジスタ２１６を含む。前記相補型
絶縁ゲート電界効果トランジスタ２００を形成するため
の処理工程は前記相補型絶縁ゲート電界効果トランジス
タ１０および１００を製造するための上に説明した工程
に従う。しかしながら、埋込みＰチャネルトランジスタ
２１６を形成するため、絶縁ゲート電界効果トランジス
タ１０および１００を形成するための前記プロセスに対
し２つの修正が行なわれている。第１の修正では、ドー
パント層３０はＰ導電型のものでありかつほぼ７×１０
１６アトム／ｃｍ３からほぼ２×１０１７アトム／ｃｍ
３の範囲の表面濃度を有する。上に述べた表面濃度を得
るための適切な１組の注入条件はほぼ１×１０１２アト
ム／ｃｍ２からほぼ３×１０１２アトム／ｃｍ２の範囲
の注入ドーズ量、およびほぼ５０キロエレクトロンボル
ト（ＫｅＶ）からほぼ２００ＫｅＶの範囲の注入エネル
ギを含む。
【００５３】第２の修正においては（かつ絶縁ゲート電
界効果トランジスタ１０を製造するための処理工程を参
照すると）、ゲート構造６２のゲートシャント部分３３
およびゲート延長部５９がＮ導電型の不純物材料でドー
ピングされる。より詳細には、ゲート構造６２はソース
およびドレイン領域、それぞれ、６３および６４、の形
成の間にドーピングされる。したがって、ドーパント領
域３０はドーパント領域２５と同時に形成されかつゲー
トシャント部分３３およびゲート延長部５９は好ましく
はゲートシャント部分３２およびゲート延長部５８と同
時にドーピングされ、すなわち、ゲート構造６１および
６２は好ましくは同時にドーピングされる。埋込みＰチ
ャネルトランジスタは絶縁ゲート電界効果トランジスタ
１０のための処理工程と同様の修正を絶縁ゲート電界効
果トランジスタ１００を形成するための処理工程に含め
ることによって製造できることが理解されるべきであ
る。
界効果トランジスタ１０を製造するための処理工程を参
照すると）、ゲート構造６２のゲートシャント部分３３
およびゲート延長部５９がＮ導電型の不純物材料でドー
ピングされる。より詳細には、ゲート構造６２はソース
およびドレイン領域、それぞれ、６３および６４、の形
成の間にドーピングされる。したがって、ドーパント領
域３０はドーパント領域２５と同時に形成されかつゲー
トシャント部分３３およびゲート延長部５９は好ましく
はゲートシャント部分３２およびゲート延長部５８と同
時にドーピングされ、すなわち、ゲート構造６１および
６２は好ましくは同時にドーピングされる。埋込みＰチ
ャネルトランジスタは絶縁ゲート電界効果トランジスタ
１０のための処理工程と同様の修正を絶縁ゲート電界効
果トランジスタ１００を形成するための処理工程に含め
ることによって製造できることが理解されるべきであ
る。
【００５４】
【発明の効果】以上から、絶縁ゲート半導体装置および
該絶縁ゲート半導体装置を製造する方法が提供されたこ
とが理解されるべきである。本発明によれば、製造の開
始段階で低濃度ドープドレイン延長注入が行なわれて、
厚い部分および薄い部分を有するゲート酸化膜の形成を
可能にする。さらに、ゲート酸化膜の前記厚い部分の上
にゲート構造のゲートシャント部分が作成されかつゲー
ト酸化膜の薄い部分の上にゲート延長部が形成される。
前記ゲートシャント部分はゲート容量、すなわち、ゲー
ト−ドレインおよびゲート−基板容量、を大幅に増大す
ることなくゲート抵抗を低減する。さらに、前記ゲート
酸化膜の厚い部分はまた装置のゲート容量を低減する。
ゲート容量のゲート−ドレイン部分の減少は「ミラー増
倍（Ｍｉｌｌｅｒ ｍｕｌｔｉｐｌｉｅｄ）」容量を減
少させ、それによって本発明の装置の周波数応答を向上
させる。本発明にしたがって製造される絶縁ゲート半導
体装置は少なくとも従来技術の絶縁ゲート半導体装置よ
りも５０％高速であることが判定された。さらに、ゲー
トシャント部分を使用することは被着（ｄｅｐｏｓｉｔ
ｉｏｎ）およびエッチング技術によってゲート延長部を
フォトリソグラフを使用することなく形成できるように
する。したがって、０．５μｍのゲート長を有する装置
に対して設計された製造設備を使用して０．２μｍより
小さなチャネル長を有する絶縁ゲート電界効果トランジ
スタが製造できる。
該絶縁ゲート半導体装置を製造する方法が提供されたこ
とが理解されるべきである。本発明によれば、製造の開
始段階で低濃度ドープドレイン延長注入が行なわれて、
厚い部分および薄い部分を有するゲート酸化膜の形成を
可能にする。さらに、ゲート酸化膜の前記厚い部分の上
にゲート構造のゲートシャント部分が作成されかつゲー
ト酸化膜の薄い部分の上にゲート延長部が形成される。
前記ゲートシャント部分はゲート容量、すなわち、ゲー
ト−ドレインおよびゲート−基板容量、を大幅に増大す
ることなくゲート抵抗を低減する。さらに、前記ゲート
酸化膜の厚い部分はまた装置のゲート容量を低減する。
ゲート容量のゲート−ドレイン部分の減少は「ミラー増
倍（Ｍｉｌｌｅｒ ｍｕｌｔｉｐｌｉｅｄ）」容量を減
少させ、それによって本発明の装置の周波数応答を向上
させる。本発明にしたがって製造される絶縁ゲート半導
体装置は少なくとも従来技術の絶縁ゲート半導体装置よ
りも５０％高速であることが判定された。さらに、ゲー
トシャント部分を使用することは被着（ｄｅｐｏｓｉｔ
ｉｏｎ）およびエッチング技術によってゲート延長部を
フォトリソグラフを使用することなく形成できるように
する。したがって、０．５μｍのゲート長を有する装置
に対して設計された製造設備を使用して０．２μｍより
小さなチャネル長を有する絶縁ゲート電界効果トランジ
スタが製造できる。
【図１】本発明の第１の実施形態に係わる処理の間の絶
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
【図２】本発明の第１の実施形態に係わる処理の間の絶
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
【図３】本発明の第１の実施形態に係わる処理の間の絶
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
【図４】本発明の第１の実施形態に係わる処理の間の絶
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
【図５】本発明の第１の実施形態に係わる処理の間の絶
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
【図６】本発明の第１の実施形態に係わる処理の間の絶
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
【図７】本発明の第１の実施形態に係わる処理の間の絶
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
【図８】本発明の第１の実施形態に係わる処理の間の絶
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
【図９】本発明の第１の実施形態に係わる処理の間の絶
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
縁ゲート電界効果トランジスタの一部を示す高度に拡大
した断面図である。
【図１０】本発明の第２の実施形態に係わる処理の間に
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
【図１１】本発明の第２の実施形態に係わる処理の間に
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
【図１２】本発明の第２の実施形態に係わる処理の間に
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
【図１３】本発明の第２の実施形態に係わる処理の間に
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
【図１４】本発明の第２の実施形態に係わる処理の間に
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
【図１５】本発明の第２の実施形態に係わる処理の間に
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
【図１６】本発明の第２の実施形態に係わる処理の間に
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
【図１７】本発明の第２の実施形態に係わる処理の間に
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
【図１８】本発明の第２の実施形態に係わる処理の間に
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
おける絶縁ゲート電界効果トランジスタの一部を示す高
度に拡大した断面図である。
【図１９】本発明の第３の実施形態に係わる絶縁ゲート
電界効果トランジスタを示す高度に拡大した断面図であ
る。
電界効果トランジスタを示す高度に拡大した断面図であ
る。
１０ 相補型絶縁ゲート電界効果トランジスタ １１ 基板 １２ 主面 １３ Ｐ型エピタキシャル層 １４ Ｎウェル １５ Ｎチャネルトランジスタ １６ Ｐチャネルトランジスタ ２２，２３ フィールド注入領域 ２４ フィールド酸化膜領域 ２５ ドーパント層 ２６ 酸化物層 ２７ 多結晶シリコン層 ２８ 誘電体材料層 ２９ 窒化シリコン層 ３０ ドーパント層 ３２，３３ ゲートシャント部分 ３６，３７，３８，３９ 側部 ４０ スクリーン酸化物 ４１ 酸化物層 ４３ 誘電体材料層 ４６，４６′，４７，４７′ スペーサ ５０ 頭部面 ５１，５２，５３，５４ 強化ドーパント領域 ５７ 多結晶シリコン層 ５８，５９，５８′，５９′ ゲート延長部 ６０ 酸化物層 ６１，６２ ゲート構造 ６３ ソース領域 ６４ ドレイン領域 ６６ ソース領域 ６７ ドレイン領域 ６９ 誘電体層 ６９ 誘電体材料層 ７０，７０′ 酸化物スペーサ ７１，７１′ 窒化物スペーサ ７６，７７，７８，７９，８１，８２ シリサイド ８６，８９ ソース導体 ８７，９１ ドレイン導体 ８８，９２ ゲート導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャンドラセカラ・サダマ アメリカ合衆国アリゾナ州85250、スコッ ツデイル、イースト・リンカーン・ドライ ブ 8025 (72)発明者 フランク・ケイ・ベイカー アメリカ合衆国テキサス州78731、オース チン、シャドー・レーン 4706
Claims (3)
- 【請求項１】 絶縁ゲート半導体装置を製造する方法で
あって、 第１の導電型のかつ主面（１２）を有する半導体材料
（１３）を提供する段階、 前記主面（１２）から前記半導体材料（１３）内に延在
する第１のドーパント層（２５）を形成する段階、 第１のゲート構造（６１）の第１の部分（３２）を誘電
体材料の第１の層（２６）の第１の部分上に形成する段
階であって、前記第１のゲート構造（６１）の第１の部
分（３２）は第１（３６）および第２（３７）の側部を
有しかつ前記主面（１２）から前記誘電体材料の第１の
層（２６）の前記第１の部分だけ離れているもの、 前記第１のゲート構造（６１）の前記第１の部分（３
２）の第１の側部（３６）に隣接して前記半導体材料
（１３）の少なくとも１つの部分に第１の導電型の不純
物をドーピングする段階、 前記誘電体材料の第１の層（２６）の第１の部分の一部
を横方向に除去して第１の空洞（３５）を形成する段階
であって、該第１の空洞（３５）は前記第１の側部（３
６）から前記第１のゲート構造（６１）の第１の部分
（３２）と前記主面（１２）の間に延在するもの、 前記第１のゲート構造（６１）の少なくとも前記第１の
部分（３２）に隣接して誘電体材料の第２の層（２
６′）を形成する段階、 前記第１のゲート構造（６１）の第２の部分（５８）を
形成する段階であって、前記第１のゲート構造（６１）
の第２の部分（５８）は前記第１のゲート構造（６１）
の前記第１の側部（３６）から前記第１の空洞（３５）
の一部を満たす誘電体材料の第２の層（２６′）によっ
て離れているもの、 前記第１のゲート構造（６１）の第１の部分（３２）の
前記第２の側部（３７）に隣接して前記半導体材料（１
３）の一部（６４）、および前記第１のゲート構造（６
１）の前記第２の部分（５８）の前記第２の側部に隣接
して前記半導体材料（１３）の一部（６３）をドーピン
グする段階、そして前記第１のゲート構造（６１）の一
部をドーピングする段階、 を具備することを特徴とする絶縁ゲート半導体装置を製
造する方法。 - 【請求項２】 絶縁ゲート半導体装置を形成する方法で
あって、 第１の導電型のかつ主面（１２）を有する半導体材料
（１３）を提供する段階、 前記主面（１２）から前記半導体材料（１３）内へ延在
する第２の導電型の第１のドーパント層（２５）を形成
する段階、 前記主面（１２）上に誘電体材料の第１の層（２６）を
形成する段階、 前記誘電体材料の第１の層（２６）の第１の部分上に第
１のゲート構造（６１）の第１の部分（３２）を形成す
る段階であって、該第１のゲート構造（６１）の第１の
部分（３２）は第１（３６）および第２（３７）の側部
および頭部面（４５）を有するもの、 前記第１の側部（３６）から前記第１のゲート構造（６
１）の第１の部分（３２）の下に延在しかつ前記主面
（１２）の一部を露出する第１の空洞（３５）を形成す
る段階、 前記半導体材料（１３）に第１の導電型の少なくとも１
つの強化ドーパント領域（５１）を形成する段階であっ
て、該少なくとも１つの強化ドーパント領域（５１）は
前記第１のゲート構造（６１）の第１の部分（３２）の
前記第１の側部（３６）に整列しているもの、 前記第１のゲート構造（６１）および露出している前記
主面（１２）の部分の上に誘電体材料の第２の層（２
６′）を形成する段階、 前記誘電体材料の第２の層（２６′）上に第１のゲート
構造（６１）の第２の部分（５８）を形成する段階であ
って、前記第１のゲート構造（６１）の第２の部分（５
８）は第１および第２の側部を有しかつ前記第１のゲー
ト構造（６１）の第２の部分（５８）の第２の側部は前
記第１のゲート構造（６１）の前記第１の部分（３２）
の第１の側部（３６）に隣接しているもの、 第２の導電型の第１（６３）および第２（６４）のドー
パント領域を形成する段階であって、該第１のドーパン
ト領域（６３）は前記第１のゲート構造（６１）の第２
の部分（５８）の第１の側部に整列され、かつ前記第２
のドーパント領域（６４）は前記第１のゲート構造（６
１）の第１の部分（３２）の第２の側部（３７）に整列
しているもの、 前記第１のゲート構造（６１）の前記第１（３２）およ
び第２（５８）の部分を第２の導電型の不純物でドーピ
ングする段階、そして前記第１のゲート構造（６１）の
前記第１（３２）および第２（５８）の部分を結合する
第１の導電性ストラップ（７８）を形成する段階、 を具備することを特徴とする絶縁ゲート半導体装置を形
成する方法。 - 【請求項３】 絶縁ゲート半導体装置であって、 第１の導電型のかつ主面（１２）を有する半導体材料
（１３）、 前記半導体材料（１３）上の誘電体材料の第１の層（２
６）、 前記主面（１２）から前記半導体材料（１３）の第１の
部分内に延在する第２の導電型のドーパント層（２
５）、 第１（３２）および第２（５８）の導電部分を有する第
１のゲート構造（６１）であって、該第１のゲート構造
（６１）の第１の導電部分（３２）は前記誘電体材料を
第１の層（２６）の第１の部分上にありかつ第１（３
６）および第２（３７）の側部を有し、前記第１のゲー
ト構造（６１）の第２の導電部分（５８）は第１および
第２の側部を有し、前記第１のゲート構造（６１）の第
２の導電部分（５８）の第２の側部は前記第１のゲート
構造（６１）の第１の導電部分（３２）の第１の側部
（３６）から誘電体材料の第２の層（２６′）および前
記第１のゲート構造（６１）の第１の部分（３２）と前
記主面（１２）の一部の間の前記第１のゲート構造（６
１）の前記第２の導電部分（５８）の一部によって離れ
ているもの、 第１の導電型の少なくとも１つの強化ドーパント領域
（５１）であって、該少なくとも１つの強化ドーパント
領域（５１）は前記第１のゲート構造（６１）の第２の
導電部分（５８）の下の前記半導体材料（１３）の少な
くとも一部にあるもの、そして第２の導電型の第１（６
４）および第２（６３）のドーパント領域であって、前
記第１のドーパント領域（６４）は前記第１のゲート構
造（６１）の第１の部分（３２）の前記第２の側部（３
７）に隣接して前記半導体材料（１３）の一部にあり、
前記第２のドーパント領域（６３）は前記第１のゲート
構造（６１）の第２の導電部分（５８）の第１の側部に
隣接する前記半導体材料（１３）の一部にあるもの、 を具備することを特徴とする絶縁ゲート半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/408,654 US5661048A (en) | 1995-03-21 | 1995-03-21 | Method of making an insulated gate semiconductor device |
| US08/408,654 | 1995-03-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264789A true JPH08264789A (ja) | 1996-10-11 |
Family
ID=23617169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8087464A Pending JPH08264789A (ja) | 1995-03-21 | 1996-03-15 | 絶縁ゲート半導体装置および製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5661048A (ja) |
| EP (1) | EP0734072A3 (ja) |
| JP (1) | JPH08264789A (ja) |
| KR (1) | KR100368847B1 (ja) |
| CN (1) | CN1094654C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007524984A (ja) * | 2003-01-15 | 2007-08-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 低ｇｉｄｌｍｏｓｆｅｔ構造および製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818098A (en) * | 1996-02-29 | 1998-10-06 | Motorola, Inc. | Semiconductor device having a pedestal |
| US6096610A (en) * | 1996-03-29 | 2000-08-01 | Intel Corporation | Transistor suitable for high voltage circuit |
| US5705439A (en) * | 1996-04-22 | 1998-01-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Method to make an asymmetrical LDD structure for deep sub-micron MOSFETS |
| US5879999A (en) * | 1996-09-30 | 1999-03-09 | Motorola, Inc. | Method of manufacturing an insulated gate semiconductor device having a spacer extension |
| US6051456A (en) * | 1998-12-21 | 2000-04-18 | Motorola, Inc. | Semiconductor component and method of manufacture |
| US6492695B2 (en) | 1999-02-16 | 2002-12-10 | Koninklijke Philips Electronics N.V. | Semiconductor arrangement with transistor gate insulator |
| US6117717A (en) * | 1999-06-07 | 2000-09-12 | Fairchild Semiconductor Corporation | Method for after gate implant of threshold adjust with low impact on gate oxide integrity |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| FR2801421B1 (fr) * | 1999-11-18 | 2003-10-24 | St Microelectronics Sa | Transistor mos a drain etendu |
| US6645806B2 (en) | 2001-08-07 | 2003-11-11 | Micron Technology, Inc. | Methods of forming DRAMS, methods of forming access transistors for DRAM devices, and methods of forming transistor source/drain regions |
| EP1717850A1 (en) * | 2005-04-29 | 2006-11-02 | STMicroelectronics S.r.l. | Method of manufacturing a lateral power MOS transistor |
| KR100596802B1 (ko) * | 2005-05-27 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US9306013B2 (en) * | 2014-05-23 | 2016-04-05 | Texas Instruments Incorporated | Method of forming a gate shield in an ED-CMOS transistor and a base of a bipolar transistor using BICMOS technologies |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE140818C (ja) * | ||||
| US4319395A (en) * | 1979-06-28 | 1982-03-16 | Motorola, Inc. | Method of making self-aligned device |
| JPS5633881A (en) * | 1979-08-29 | 1981-04-04 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5662367A (en) * | 1979-10-26 | 1981-05-28 | Hitachi Ltd | Manufacturing of semiconductor device |
| JPS6151875A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| US4619038A (en) * | 1985-08-15 | 1986-10-28 | Motorola, Inc. | Selective titanium silicide formation |
| JPS6344769A (ja) * | 1986-08-12 | 1988-02-25 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| IT1223571B (it) * | 1987-12-21 | 1990-09-19 | Sgs Thomson Microelectronics | Procedimento per la fabbricazione di dispositivi integrati cmos con lunghezze di porta ridotte |
| JPH01189964A (ja) * | 1988-01-26 | 1989-07-31 | Ricoh Co Ltd | Ｌｄｄ構造を有する絶縁ゲート型電界効果トランジスタの製造方法 |
| JPH01212474A (ja) * | 1988-02-19 | 1989-08-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US4949136A (en) * | 1988-06-09 | 1990-08-14 | University Of Connecticut | Submicron lightly doped field effect transistors |
| JPH0734475B2 (ja) * | 1989-03-10 | 1995-04-12 | 株式会社東芝 | 半導体装置 |
| US5170232A (en) * | 1989-08-24 | 1992-12-08 | Nec Corporation | MOS field-effect transistor with sidewall spacers |
| US5019879A (en) * | 1990-03-15 | 1991-05-28 | Chiu Te Long | Electrically-flash-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area |
| JPH0412534A (ja) * | 1990-05-02 | 1992-01-17 | Sharp Corp | 電界効果トランジスタの製造方法 |
| JP2744126B2 (ja) * | 1990-10-17 | 1998-04-28 | 株式会社東芝 | 半導体装置 |
| JPH04199517A (ja) * | 1990-11-29 | 1992-07-20 | Nikko Kyodo Co Ltd | 電界効果トランジスタの製造方法 |
| US5162884A (en) * | 1991-03-27 | 1992-11-10 | Sgs-Thomson Microelectronics, Inc. | Insulated gate field-effect transistor with gate-drain overlap and method of making the same |
| JPH0574806A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
| KR960012587B1 (ko) * | 1991-10-01 | 1996-09-23 | 니뽄 덴끼 가부시끼가이샤 | 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd-mosfet) 제조 방법 |
| US5196357A (en) * | 1991-11-18 | 1993-03-23 | Vlsi Technology, Inc. | Method of making extended polysilicon self-aligned gate overlapped lightly doped drain structure for submicron transistor |
| US5342798A (en) * | 1993-11-23 | 1994-08-30 | Vlsi Technology, Inc. | Method for selective salicidation of source/drain regions of a transistor |
| US5372960A (en) * | 1994-01-04 | 1994-12-13 | Motorola, Inc. | Method of fabricating an insulated gate semiconductor device |
| KR0130376B1 (ko) * | 1994-02-01 | 1998-04-06 | 문정환 | 반도체소자 제조방법 |
| US5482878A (en) * | 1994-04-04 | 1996-01-09 | Motorola, Inc. | Method for fabricating insulated gate field effect transistor having subthreshold swing |
-
1995
- 1995-03-21 US US08/408,654 patent/US5661048A/en not_active Expired - Fee Related
-
1996
- 1996-02-27 KR KR1019960004724A patent/KR100368847B1/ko not_active IP Right Cessation
- 1996-03-04 EP EP96103289A patent/EP0734072A3/en not_active Withdrawn
- 1996-03-15 JP JP8087464A patent/JPH08264789A/ja active Pending
- 1996-03-18 CN CN96103622A patent/CN1094654C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007524984A (ja) * | 2003-01-15 | 2007-08-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 低ｇｉｄｌｍｏｓｆｅｔ構造および製造方法 |
| JP4678875B2 (ja) * | 2003-01-15 | 2011-04-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 低ゲート誘導ドレイン漏れ（ｇｉｄｌ）電流を有するｍｏｓｆｅｔデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100368847B1 (ko) | 2003-06-19 |
| EP0734072A2 (en) | 1996-09-25 |
| EP0734072A3 (en) | 1997-12-29 |
| CN1094654C (zh) | 2002-11-20 |
| KR960036124A (ko) | 1996-10-28 |
| CN1139296A (zh) | 1997-01-01 |
| US5661048A (en) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5358879A (en) | Method of making gate overlapped lightly doped drain for buried channel devices | |
| US6153455A (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| US5714393A (en) | Diode-connected semiconductor device and method of manufacture | |
| JP3468294B2 (ja) | シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造 | |
| JP3462301B2 (ja) | 半導体装置及びその製造方法 | |
| US4503601A (en) | Oxide trench structure for polysilicon gates and interconnects | |
| US6255152B1 (en) | Method of fabricating CMOS using Si-B layer to form source/drain extension junction | |
| US7557393B2 (en) | JFET with built in back gate in either SOI or bulk silicon | |
| US5656518A (en) | Method for fabrication of a non-symmetrical transistor | |
| JPH08250728A (ja) | 電界効果型半導体装置及びその製造方法 | |
| US5541132A (en) | Insulated gate semiconductor device and method of manufacture | |
| US5654215A (en) | Method for fabrication of a non-symmetrical transistor | |
| US5661048A (en) | Method of making an insulated gate semiconductor device | |
| KR100393139B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP2001156290A (ja) | 半導体装置 | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| JP3200231B2 (ja) | 半導体装置の製造方法 | |
| US6087238A (en) | Semiconductor device having reduced-width polysilicon gate and non-oxidizing barrier layer and method of manufacture thereof | |
| US5612244A (en) | Insulated gate semiconductor device having a cavity under a portion of a gate structure and method of manufacture | |
| KR100265526B1 (ko) | 반도체 장치의 제조방법 | |
| US6566696B1 (en) | Self-aligned VT implant | |
| JPH09135029A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH0147016B2 (ja) | ||
| JPH04212467A (ja) | 半導体装置およびその製造方法 | |
| US6110786A (en) | Semiconductor device having elevated gate electrode and elevated active regions and method of manufacture thereof |