JPH01189964A - Ｌｄｄ構造を有する絶縁ゲート型電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、低濃度ドレイン領域を有する絶縁ゲート型電
界効果トランジスタ（以下、ＬＤＤ構造を有するＭＯＳ
）ランジスタという）の製造方法に関し、特に、そのチ
ャネル長のす、ブミクロン化を容易に達成することがで
きるようにしたものである。

［従来の技術］ 従来、ＬＤＤ構造を有するＭＯＳ）ランジスタとして、
第２図Ｇにその概略的断面図を示すようなものが提案さ
れている。

この第２図Ｇにおいて、１は基体をなすＰ型シリコン基
板、２はドレイン領域を示し、このトレイン領域２は、
Ｎ型不純物を比較的高濃度に拡散してなる高濃度ドレイ
ン領域２Ａと、Ｎ型不純物を比較的低濃度に拡散してな
る低濃度ドレイン領域２Ｂとを設けて構成されている。

また、３はソース領域を示し、このソース領域３も、Ｎ
型不純物を比較的高濃度に拡散してなる高濃度ソース領
域３Ａと、Ｎ型不純物を比較的低濃度に拡散してなる低
濃度ソース領域３Ｂとを設けて構成されている。尚、４
は５ｉ０２からなるゲート酸化膜、５は多結晶シリコン
からなるゲート電極、６はＳｉＯ□からなる絶縁膜、７
はアルミニウムからなるドレイン電極、８は同じくアル
ミニウムからなるソース電極、９．９は素子分離領域を
なすフィールド酸化膜である。

かかるＭｏ３）ランジスタは、高濃度ドレイン領域２Ａ
とチャネル領域との間に低濃度ドレイン領域２Ｂを設け
ることによって、高濃度ドレイン領域２Ａ近傍の電界を
緩和し、チャネル領域内の電子がゲート酸化膜４中に飛
び込み、界面の質を悪ブヒさせる、いわゆるホット・キ
ャリヤ効果を効果的に抑制することができるようにした
ものであり、一般に、Ｌ　Ｄ　Ｄ　［ｌｉｇｈｔｌｙ　
ｄｏｐｅｄ　ｄｒａｉｎｌ構造を有するＭｏ３）ランジ
スタと称されている。

ところで、従来、かかるＬＤＤｌ’ｌ造を有するＭＯＳ
トランジスタは、第２図Ａないし第２図Ｇに示す工程を
経て製造されていた。

即ち、先ず、第２図Ａに示すように、Ｐ型シリコン基板
１の表面側にフィールド酸化膜９．９を逼択酸化によっ
て形成した後、表面全域にゲート酸化膜４を形成するた
めの５ｉ０２層１ｏ、ゲート電極５を形成するためのポ
リシリコン層１１及びホトレジスト層１２を順次に形成
し、その後、所要のマスクを用い、紫外線露光及び現像
を順次に行い、フィールド酸化Ｊｌｉ９．９によって挟
まれた素子形成領域の略中央部上方に所要パターンのホ
トレジスト層１３を形成する。

次に、第２図Ｂに示すように、所要パターンに形成した
ホトレジスト層１３をマスクにして、ポリシリコン層１
１及び５ＩＯＪｉｉ　１０に対し、反応性イオンエツチ
ング（ＲＩＥ）による異方性エツチングを施して、ホト
レジスト層１３のパターンと略同形のゲート電極５及び
ゲート酸化ｐＡ４を順次形成する。

次に、第２図Ｃに示すように、ゲート酸化膜４及びゲー
ト電極５によって構成されるゲート電極部１４をマスク
にしてＰ型シリコン基板１に、Ｎ型不純物、例えばヒ素
Ａｓを比較的低濃度にイオン注入して、ドレイン領域２
及びソース領域３となすべき部分にそれぞれＮ−領域１
５及び１６を形成する。

次に、第２図りに示すように、化学的気相成長法（ＣＶ
Ｄ）によって表面全域に５ｉ０２膜１７を形成した後、
続いて、第２図Ｅに示すように、この５ｉＯ２ｒｔＡ１
７に反応性イオンエツチングによる異方性エツチングを
施して、ゲート電極部１４の両側壁部にそれぞれサイド
ウオール状の５ｉ０２膜１８及び１９を形成する。

次に、第２図Ｆに示すように、ゲート電極部１４及びサ
イドウオール状の５ｉ０２膜１８．１９をマースフとし
て、Ｐ型シリコン基板１にＮ型不純物、例えばヒ素Ａｓ
を比較的高濃度にイオン注入して、高濃度ドレイン領域
２Ａと、高濃度ソース領域３Ａとを形成する。このよう
にすると、Ｎ−領域１５及び１６中、ＳｉＯ□膜１８及
び１９の下方の部分がそのままＮ−領域として残存し、
これらＮ−領域の部分がそのまま低濃度ドレイン領域２
Ｂ及び低濃度ソース領域３Ｂとなり、ここに、高濃度ド
レイン領域２Ａ及び低濃度ドレイン領域２Ｂからなるド
レイン領域２と、高濃度ソース領域３Ａ及び低濃度ソー
ス領域３Ｂからなるソース領域３とが形成される。

そこで、次に、サイドウオール状の５ｉ０２膜１８及び
１９をウェットエツチングにより除去した後、第２図Ｇ
に示すように、表面全域に絶縁膜をなす５ｉｎ２ＦＩ！
ｉ６を形成し、この５ｉ０２膜６に窓２０及び２１を形
成した後、これら窓２０及び２１を介してアルミニウム
からなるドレイン電極７及びソース電極８をそれぞれ高
濃度ドレイン領域２Ａ及び高濃度ソース領域３Ａにオー
ミックに接続する。

ここに、ＬＤＤＩＷ造を有するＭｏＳトランジスタを得
ることができる。

尚、この第２図例は、ＬＤＤ構造を有するＮチャネルの
Ｍｏ３）ランジスタの例であるが、基板としてＮ型シリ
コン基板を用い、また、不純物としてＰ型不純物、例え
ばボロンＢを用いることによってＬＤＤｍ造を有するＰ
チャネルのＭｏ３）ランジスタを得ることもできる。

［発明が解決しようとする課題］ ところで、かかるＬＤＤｌｉ造を有するＭｏ３）ランジ
スタは、短チヤネル化に伴い発生するホット・キャリア
効果を有効に抑制することができることから、ＭＯＳ　
−ＬＳ　Ｉの高集積化、高密度化に適したＭｏＳトラン
ジスタであり、このため、近年においては、そのチャネ
ル長のサブミクロン化、即ち、そのチャネル長を１μｍ
以下とするための研究、開発が行われている。

ここに、第２図に示した従来の製造方法において、ＬＤ
Ｄ構造を有するＭＯＳ）ランジスタのチャネル長を１μ
ｍ以下とするためには、先ず、ホト、レジスト層１３を
その幅Ｌｔｉが１μｍ以下となるようにパターン化しな
ければならず、このためには、紫外線露光に代わって、
Ｘ線露光や電子ビーム露光を採用する必要がある。しか
しながら、Ｘ線露光においては、マスク作成の困難性と
共にスループットが低いという問題点があり、また、電
子ビーム露光においては、緒特性、とくに耐ドライエツ
チング性を満足する適当なホトレジストがなく、また、
スループットの低さと共に電子の散乱によるパターンシ
ョートが発生するという問題点があった。

また、第２図に示した従来の製造方法においては、ゲー
ト電極部１４及びサイドウ、オール状の５ｉ０２膜１８
．１９をマスクとして、Ｎ−領域１５及び１６に、それ
ぞれ重ねてＮ型不純物を高濃度にイオン注入して、高濃
度ドレイン領域２Ａ及び高濃度ソース領域３Ａを形成す
るようにしているので（第２図Ｆ）、低濃度ドレイン領
域２Ｂ及び低濃度ソース領域３Ｂの幅は、サイドウオー
ル状の５ｉ０２膜１８及び１９の幅によって決定されて
しまい、このため、これら５ｉ０２膜１８及び１９につ
いては、その幅Ｌｔａ及びＬｉ２が均一になるように精
度良く形成する必要がある。しかしながら、これらサイ
ドウオール状のＳｉＯ□膜１８及び１９を、その幅Ｌｔ
８及びＬｉ２が均一になるように、精度良く形成するこ
とは、事実上、きわめて困難であり、このため、低濃度
トレイン領域２Ｂ及び低濃度ソース領域３Ｂの幅にバラ
ツキが生じてしまうという問題点があった。

以上のように、第２図に示す従来の製造方法においては
、ホトレジスト層１３を形成するに際し、マスク作成の
困難性、スループットの低さ等、種々の問題点があると
共に、低濃度ドレイン領域２Ｂ及び低濃度ソース領域３
Ｂもまた、その幅を均一に形成することができないとい
う問題点があることから、かかる製造方法では、特性に
バラツキのない、且つ、チャネル長をサブミクロン化し
たＬＤＤ構造を有するＭＯＳトランジスタを得ることは
難しいということが確認された。尚、低濃度ドレイン領
域２Ｂ及び低濃度ソース領域３Ｂを形成する方法として
、いわゆるマスク法と称される方法があり、これによれ
ば、第２図例よりは低濃度ドレイン領域２Ｂ及び低濃度
ソース領域３Ｂを精度良く形成することが可能であるが
、この方法においては、マスクが一枚多く必要であり、
このため、製造効率を低下させてしまうといった不都合
があった。

本発明は、かかる点に鑑み、特性にバラツキのない、且
つ、そのチャネル長をサブミクロン化したＬＤＤ構造を
有するＭＯＳ）ランジスタを極めて容易に製造すること
ができるようにしたＬＤＤ構造を有するＭＯＳトランジ
スタの製造方法を提供することを目的とする。

［課題を解決するための手段］ 上記目的を達成するため、本発明においては、ＬＤＤ構
造を有するＭＯＳトランジスタ（第１図Ｅ）を製造する
に際し、半導体基板２２上にゲート絶縁膜形成材料層２
３、ゲート電極形成材料層２４及び所要パターンのホト
レジスト層２５を順次に形成した後（第１図Ａ）、この
ホトレジストＷ！Ｉ２５をマスクとしてゲート電極形成
材料層２４に等方性エツチングを施して、断面形状が略
台形を有するゲート電極２６を形成しく第１図Ｂ）、そ
の後、このゲート電極２６をマスクにして、半導体基板
２２に所要の不純物をイオン注入して、ドレイン領域２
７及びソース領域２８を形成する工程（第１図Ｄ）を含
ませるようにしな。

［作用］ かかる本発明においては、ゲート電極２６をマスクにし
て、半導体基板２２に対して所要の不純物をイオン注入
することによって、ドレイン領域２７及びソース領域２
８を形成するようにしているが、この場合、半導体基板
２２のうち露出している部分の表面領域に高濃度ドレイ
ン領域２７Ａ及び高濃度ソース領域２８Ａが形成され、
また、ゲート電極２２の側壁部２９及び３０の下方の表
面領域部分にそれぞれ低濃度ドレイン領域２７Ｂ及び低
濃度ソース領域２８Ｂが形成される（第１図Ｄ）。

［実施例コ 以下、第１図Ａないし第１図Ｅを参照して、本発明によ
るＬＤＤ構造を有するＭＯＳトランジスタの製造方法の
一実施例につき説明する。

本実施例は、第２図従来例と同様にＬＤＤ楕遺を有する
ＮチャネルのＭＯＳ）ランジスタを製造する場合であっ
て、本実施例においては、先ず、第１図Ａに示すように
、Ｐ型シリコン基板２２の表面側に膜厚１０，０ＯＯＡ
のフィールド酸化膜３１．３１を選択酸化により形成し
た後、表面全域上にゲート絶縁膜形成材料層をなす膜厚
２５０Ａの５ｉ０２Ｊ１２３、ゲート電極形成材料層を
なす膜厚３，０ＯＯＡのポリシリコン層２４及び膜厚的
１μｍのホトレジスト層３２を順次に形成し、その後、
所要のホトマスクを用い、ステッパーを使用した紫外線
露光、現像を順次に行い、素子形成領域の略中央部上方
にその幅Ｌ２５を約Ｌ５ｔｔｍとするホトレジスト層２
５を形成する。

次に、第１図Ｂに示すように、ホトレジスト層２５をマ
スクにし、硝酸とフッ酸の混合液（硝酸：フッ酸＝１０
０：ｌ）を使用してポリシリコン層２４にエツチングを
施し、ホトレジスト層２５の下方にゲート電ｉ２６を形
成する。この場合、エツチングは、等友釣に進行するの
で、ホトレジスト層２５の下方の部分では、ゲート電極
２６は、その両側壁部２９及び３０をテーパ状にエツチ
ングされ、その断面形状を略台形に形成されるが、本実
施例においては、エツチング時間を制御して、かかるゲ
ート電極２６の上部の幅Ｌ２６が約０．５μｍとなるよ
うにする。

次に、第１図Ｃに示すように、所定の灰化装置（０２プ
ラズマアツシヤ）を使用してホトレジスト層２５を除去
した後、続いて、バッファ・フッ酸、即ち、フッ酸とフ
ッ化アンモニウム溶液との混合液（フッ酸：フッ化アン
モニウム溶液＝１：１５）を使用し、１分間にわたり５
ｉＯ２Ｊ！　２３をエツチングして、ゲート電ｆｉ２６
の下方にゲート酸化膜３３を形成する。

次に、第１図りに示すように、ゲート電極２６をマスク
として、Ｐ型シリコン基板２２の露出部分に８０ＫｅＶ
のエネルギー条件で５Ｘ１０”個／Ｃｍ２のヒ素イオン
Ａｓ“を打ち込むようにする。このようにすると、Ｐ型
シリコン基板２２が露出している部分の表面領域に高濃
度ドレイン領域２７Ａ及び高濃度ソース領域２８Ａが形
成される。また、この場合、Ｐ型シリコン基板２２に向
かって加速されたし素イオンＡｓ＋のうちその一部はゲ
ート電極２６に衝突するが、ここに、ゲート電極２６の
中央部はその膜厚を例えば３００ＯＡと比較的厚く形成
されているので、ゲート電極２６に衝突するヒ素イオン
Ａｓ“のうち、その中央部に衝突するヒ素イオンＡｓ”
は、ゲート電極２６に吸収されてしまう、しかしながら
、このゲート電極２６は、その断面形状を略台形に形成
され、側壁部２９及び３０においては、その膜厚が外側
に向かって徐々に薄くなるようにされているので、ゲー
ト電極２６に衝突するヒ素イオンＡｓ＋のうち、その側
壁部２９及び３０に衝突するヒ素イオンＡｓ＋は、その
膜厚に反比例して、その一部が側壁部２９及び３０を通
過してＰ型シリコン基板２２に打ち込まれ、低濃度ドレ
イン領域２７Ｂ及び低濃度ソース領域２８Ｂが形成され
る。

このように、本実施例においては、−回のイオン注入工
程で高濃度ドレイン領域２７Ａ及び低濃度トレイン領域
２７Ｂからなるドレイン領域２７と、高濃度ソース領域
２８Ａ及び低濃度ソース領域２８Ｂからなるソース領域
２８とが形成される。

また、この場合、ゲート電極２６の上部の幅は、約０．
５μｍに形成されているので、低濃度ドレイン領域２７
Ｂと低濃度ソース領域２８Ｂとの間隔、即ち、チャネル
長も約０．５μｍに形成される。

そこで、次に、第１図Ｅに示すように、表面全域に絶縁
膜として５ｉｎ２膜３４を形成し、このＳｉｎ。

膜３４に窓３５及び３６を形成した後、これら窓３５及
び３６を介してアルミニウムからなるドレイン電極３７
及びソース電極３８をそれぞれ高濃度ドレイン領域２７
Ａ及び高濃度ソース領域２８Ａにオーミックに接続する
。ここに、ＬＤＤ構造を有するＮチャネルのＭＯＳトラ
ンジスタを得ることができる。

かかる本実施例においては、ＬＤＤ構造を有する。Ｎチ
ャネルのＭＯＳ）ランジスタ（第１図Ｅ）を製造するに
際し、ゲート電極２６を断面形状略台形に形成しく第１
図Ａ〜Ｂ）、その後、このゲート電極２６をマスクとし
てイオン注入を行い、ゲート電極２６の側壁部２９及び
３０の下方の半導体基板２２の表面領域にそれぞれ低濃
度ドレイン領域２７Ｂ及び低濃度ソース領域２８Ｂを形
成するようにしているが（第１図Ｃ−Ｄ）、この場合、
ゲート電極２６の側壁部２９及び３０の水平方向の幅は
、上部面の幅Ｌ２６で決定され、この上部面の幅Ｌ２６
は、硝酸とフッ酸の混合液による等方性エツチングの時
間を制御することで、容易に所望の値にすることができ
るので、第２図従来例のように、ゲート電極部１４の両
側壁部にサイドウオール状のｓｉｏ２Ｍ１８及び１９を
形成する場合に比し、その幅にバラツキのない、幅精度
の良好な低濃度ドレイン領域２７Ｂ及び低濃度ソース領
域２８Ｂを形成することができる。

また、本実施例においては、ポリシリコン層２４に等方
性エツチングを施して、上部面の幅Ｌ２６を約０．５μ
ｍとする断面形状略台形のゲート電極２６を形成し、こ
れによって、チャネル長のサブミクロン化を達成してい
るため、ゲート電極２６を形成するためのホトレジスト
１２５は、その幅Ｌ２５を例えば約１．５μｍと大きく
形成できるので、マスク作成が容易であり、且つ、スル
ーブツトが高いという利点を有している紫外線露光を採
用することができ、敢えて、マスク作成に困難性がある
と共にスルーブツトが低いという欠点を有しているＸ線
露光や、耐ドライエツチング性を満足する適当なホトレ
ジストがなく、また、スループットの低さと共に電子の
散乱によるパターンショートが発生するという欠点を有
している電子ビーム露光を行って、サブミクロン化した
ホトレジスト層を形成する必要がない。

したがって、本実施例によれば、特性にバラツキのない
、且つ、そのチャネル長をサブミクロン化したＬＤＤ構
造を有するＮチャネルのＭＯＳ）−ランジスタを極めて
容易に製造することができるという優れた効果がある。

また、本実施例によれば、高濃度ドレイン領域２７Ａ及
び低濃度トレイン領域２７Ｂからなるドレイン領域２７
と、高濃度ソース領域２８Ａ及び低濃度ソース領域２８
Ｂからなるソース領域２８を形成するのに、第２図従来
例のように二回にわたるイオン注入工程を必要とせず、
−回のイオン注入工程で足りるようにされているので、
その分、その製造工程を簡略化できるという効果もある
。

尚、上述の実施例においては、ホトレジスト層２５を形
成した後、続いて、このホトレジスト層２５をマスクと
してポリシリコン層２４に等方性エツチングを施して、
断面形状略台形のゲート電極２６を形成するようにして
いるが、この代わりに、ホトレジスト層２５を形成した
後、このホトレジスト層２５をマスクとしてポリシリコ
ン層２４に、先ず、異方性エツチングを施して、ホトレ
ジストＮＪ２５と同一幅のポリシリコン層を形成し、そ
の後において、このポリシリコン層に等方性エツチング
を施し、これによって、断面形状略台形のゲート電極２
６を形成するようにしても良い。

また、上述の実施例においては、ホトレジスト層２５を
除去した後、ヒ素イオンＡ、＋をイオン注入してドレイ
ン領域２７及びソース領域２８を形成するようにしてい
るが、この代わりに、ホトレジスト層２５を除去する前
に、ヒ素イオンＡ、＋をイオン注入してドレイン領域２
７及びソース領域２８を形成するようにしても良い。

また、上述の実施例においては、Ｌ　Ｄ　Ｄ　ｒｓ造を
有するＮチャネルのＭＯＳ）ランジスタを製造する場合
について述べたが、本発明は、ＬＤＤ構造を有するＰチ
ャネルのＭＯＳ）−ランジスタを製造する場合にも適用
することができ、この場合にも、上述同様の作用効果を
得ることができる。

［発明の効果］ 以上のように、本発明によれば、ＬＤＤ構造を有するＭ
ＯＳトランジスタを製造するに際し、等方性エツチング
によってゲート電極を断面形状略台形に形成し、このゲ
ート電極をマスクとして半導体基板に対して所要不純物
のイオン注入を行い、もって、高濃度ドレイン領域及び
低濃度ドレイン領域からなるドレイン領域と、高濃度ソ
ース領域及び低濃度ソース領域からなるソース領域とを
形成するようにしたことにより、ゲート電極を形成する
ためのホトレジスト層を形成するのに、Ｘ線露光や電子
ビーム露光を行って、かかるホトレジスト層のサブミク
ロン化を図る必要がなく、紫外線露光を行えば足りるに
も拘らず、第２図従来例のように、ゲート電極部の両側
壁部にサイドウオール状の５ｉ０２膜を形成する場合に
比して、その幅にバラツキのない低濃度ドレイン領域及
び低濃度ソース領域を１μｍ以下の間隔をもって形成す
ることができるので、特性にバラツ、キのない、且つ、
そのチャネル長をサブミクロン化したＬＤＤ構造を有す
るＭＯＳトランジスタを極めて容易に製造することがで
きるという優れた効果がある。

また、本発明によれば、高濃度ドレイン領域及び低濃度
トレイン領域からなるドレイン領域と、高濃度ソース領
域及び低濃度ソース領域からなるソース領域を形成する
のに、第２図従来例のように二回にわたるイオン注入工
程を必要とせず、−回のイオン注入工程で足りるように
されているので、その分、その製造工程を簡略化するこ
とができるという効果もある。

【図面の簡単な説明】

第１図Ａないし第１図Ｅは本発明の一実施例であるＬＤ
Ｄ構造を有するＮチャネルＭＯＳ）ランジスタの製造工
程を示す図、第２図Ａないし第２図ＧはＬＤＤｉ造を有
するＮチャネルＭＯＳ）ランジスタの従来の製造工程を
示す図である。 ２２・・・・・・Ｐ型シリコン基板 ２３・・・・・・ＳｉＯ□層 ２４・・・・・・ポリシリコン層 ２５・・・・・・ホトレジスト層 ２６・・・・・・ゲート電極 ２７・・・・・・ドレイン領域 ２７Ａ・・・高濃度ドレイン領域 ２７Ｂ・・・低濃度ドレイン領域 ２８・・・・・・ソース領域 ２８Ａ・・・高濃度ソース領域 ２８Ｂ・・・低濃度ソース領域

Claims (1)

1. 【特許請求の範囲】 　半導体基板上にゲート絶縁膜形成材料層、ゲート電極
   形成材料層及び所要パターンのホトレジスト層を順次に
   形成する工程と、 該ホトレジスト層をマスクとして上記ゲート電極形成材
   料層に等方性エッチングを施して、断面形状略台形を有
   するゲート電極を形成する工程と、該ゲート電極をマス
   クにして、上記半導体基板に所要の不純物をイオン注入
   して、ドレイン領域及びソース領域を形成する工程とを 含むＬＤＤ構造を有する絶縁ゲート型電界効果トランジ
   スタの製造方法。