JPS6072274A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6072274A JPS6072274A JP18002183A JP18002183A JPS6072274A JP S6072274 A JPS6072274 A JP S6072274A JP 18002183 A JP18002183 A JP 18002183A JP 18002183 A JP18002183 A JP 18002183A JP S6072274 A JPS6072274 A JP S6072274A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- mask
- impurity
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 3
- 238000005468 ion implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関し、特に自己整合
（セルファライン）によってトランジスｉ、、、。
（セルファライン）によってトランジスｉ、、、。
夕のソースやドレイン等の不純物領域を形成する方法に
関する。
関する。
ＭＯＳトランジスタの製造方法の１つにいわゆるセルフ
ァラインによるものがある。これは、シリコンゲート電
極をマスクとして不純物をイオン注入によって選択的に
半導体基板へ導入し、熱処理を行なって不純物を活性化
せしめてソース、トレイン領域を形成するものである。
ァラインによるものがある。これは、シリコンゲート電
極をマスクとして不純物をイオン注入によって選択的に
半導体基板へ導入し、熱処理を行なって不純物を活性化
せしめてソース、トレイン領域を形成するものである。
上記方法によって微細寸法のＭＯＳ ｔ−ランジスタを
製造する一例を第１図に示す。半導体基板１上にゲート
絶縁膜２を設けその上にシリコンゲート電極３を選択的
に形成する。このゲー１へ電極３の上に更に絶縁膜４を
形成して（Ａ）、これ等ゲート電極３、絶縁膜４をマス
クとして高濃度の不純物をイオン注入により基板１へ打
込む（１１３）、。
製造する一例を第１図に示す。半導体基板１上にゲート
絶縁膜２を設けその上にシリコンゲート電極３を選択的
に形成する。このゲー１へ電極３の上に更に絶縁膜４を
形成して（Ａ）、これ等ゲート電極３、絶縁膜４をマス
クとして高濃度の不純物をイオン注入により基板１へ打
込む（１１３）、。
しかる後に、ゲート電極３をオーバエツヂングしくＣ）
、その上の絶縁膜４を除去してグー１〜′ｉｒｉ極３の
みをマスクとして低濃度の不純物をイオン注入によって
基板１へ導入する（Ｄ）。その接、熱処理を行なってソ
ース、ドレイン領域５．６を形成する（Ｅ）。
、その上の絶縁膜４を除去してグー１〜′ｉｒｉ極３の
みをマスクとして低濃度の不純物をイオン注入によって
基板１へ導入する（Ｄ）。その接、熱処理を行なってソ
ース、ドレイン領域５．６を形成する（Ｅ）。
このように、二重拡散法によって得られたトランジスタ
は、そのソース、ドレイン領域５．６が低濃度と高８１
度の２つの部分の二重構造であるため、不純物拡散層を
低抵抗としたまま拡散層端部における電界集中を軽減し
、ドレイン耐圧の低下やいわゆるボッ（・エレク１〜ロ
ン等に起因する微細ゲート構造のトランジスタの欠点を
軽減するようにしているのである。
は、そのソース、ドレイン領域５．６が低濃度と高８１
度の２つの部分の二重構造であるため、不純物拡散層を
低抵抗としたまま拡散層端部における電界集中を軽減し
、ドレイン耐圧の低下やいわゆるボッ（・エレク１〜ロ
ン等に起因する微細ゲート構造のトランジスタの欠点を
軽減するようにしているのである。
かかる従来の方法では、ゲート電極をオーバエツチング
によって過大に二Ｕツチングする必要があり、ゲート電
極の用法制御が困難である。
によって過大に二Ｕツチングする必要があり、ゲート電
極の用法制御が困難である。
この発明の目的はゲート電極寸法を一定に維持したまま
二重拡散構造の微細ゲートＭＯ８Ｉ−ランジスタを製造
し得る製造方法を提供することであこの発明による半導
体装置の製造方法は３．半導体基板上に所定電極層を形
成しこの電極層をマスクとして選択的に不純物を基板へ
導入して不純物領域を形成する半導体装置の製造方法で
あっ、て、電７３５、。
二重拡散構造の微細ゲートＭＯ８Ｉ−ランジスタを製造
し得る製造方法を提供することであこの発明による半導
体装置の製造方法は３．半導体基板上に所定電極層を形
成しこの電極層をマスクとして選択的に不純物を基板へ
導入して不純物領域を形成する半導体装置の製造方法で
あっ、て、電７３５、。
極層を含む基板上に絶縁膜を形成し、しかる後に異方性
エツチングを施して電極層の両側縁部を残し残余の絶縁
膜を除去し、その後電極層と絶縁膜とをマスクとして高
ａ度の不純物を基板へ導入し、そして、絶縁膜を除去し
て電極層をマスクとしより低濃度の不純物を基板へ導入
４るようにしたことを特徴とする。
エツチングを施して電極層の両側縁部を残し残余の絶縁
膜を除去し、その後電極層と絶縁膜とをマスクとして高
ａ度の不純物を基板へ導入し、そして、絶縁膜を除去し
て電極層をマスクとしより低濃度の不純物を基板へ導入
４るようにしたことを特徴とする。
以下に本発明の実施例につぎ第２図を用いて説明する。
半導体基板１上に設けられているグー１〜絶縁膜２上に
ゲート電極３を形成しくＡ）、このグー１〜電極を含む
基板全面に酸化８！７を厚く堆積させ（Ｂ）、これをイ
オンエツチングやプラズマエツチングににり異方性エツ
チングを行いグー１〜電極３の両側縁部のみに酸化膜の
一部７ａ、７ｂを残し他の酸化１１Ｗ７をすべて除去す
る（Ｃ）。このとき、異方性エツチングによって縦方向
のみのエツチングが行われ、横方向に対してはほとんど
エツチングされない。そして、ゲート電極３と酸化膜７
ａ 、７ｂとをマスクとして高温度の不純物をイオン注
入法により基板１へ打込む（Ｄ）。その後、酸化膜７ａ
、７ｂを除去してゲート電極３のみをマスクとして低濃
度の不純物をイオン注入により基板へ導入する（Ｅ）、
最後に、熱処理を行なってソース、ドレイン拡散領域５
．６を形成するのである。
ゲート電極３を形成しくＡ）、このグー１〜電極を含む
基板全面に酸化８！７を厚く堆積させ（Ｂ）、これをイ
オンエツチングやプラズマエツチングににり異方性エツ
チングを行いグー１〜電極３の両側縁部のみに酸化膜の
一部７ａ、７ｂを残し他の酸化１１Ｗ７をすべて除去す
る（Ｃ）。このとき、異方性エツチングによって縦方向
のみのエツチングが行われ、横方向に対してはほとんど
エツチングされない。そして、ゲート電極３と酸化膜７
ａ 、７ｂとをマスクとして高温度の不純物をイオン注
入法により基板１へ打込む（Ｄ）。その後、酸化膜７ａ
、７ｂを除去してゲート電極３のみをマスクとして低濃
度の不純物をイオン注入により基板へ導入する（Ｅ）、
最後に、熱処理を行なってソース、ドレイン拡散領域５
．６を形成するのである。
こうすることにより、グー１〜電極はその寸法が常に一
定に維持されつつ二重拡散をなすことができるのでゲー
ト電極の寸法は最初に設定したものとなって正確なもの
となる。
定に維持されつつ二重拡散をなすことができるのでゲー
ト電極の寸法は最初に設定したものとなって正確なもの
となる。
叙上の如く、この発明によればゲート電極寸法を一定に
持しつつ微細ゲート構造のＭＱＳトランジスタ装置を製
造することが可能となって好都合である。
持しつつ微細ゲート構造のＭＱＳトランジスタ装置を製
造することが可能となって好都合である。
尚、絶縁膜として酸化膜７を用いているが他の絶縁膜を
用いることができる。また、ゲート電極としてはポリシ
リコンやＭ ＯＳｉ ｚ Ｗ等を７使用し得る。
用いることができる。また、ゲート電極としてはポリシ
リコンやＭ ＯＳｉ ｚ Ｗ等を７使用し得る。
第１図は従来のＭＯＳ ｔ−ランジスタの訃、遣方法の
一例の製造工程順の各断面図、第２図は本発明の実施例
の製造工程順の各断面図で、ある。 主要部分の符号の説明 １・・・・・・半導体基板、 ３・・・・・・ゲート電
極、５．６・・・・・・ソース、ドレイン領域、７・・
・・・・絶縁膜 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 （外１名） ′＃、／ 閏 Ｌ２図
一例の製造工程順の各断面図、第２図は本発明の実施例
の製造工程順の各断面図で、ある。 主要部分の符号の説明 １・・・・・・半導体基板、 ３・・・・・・ゲート電
極、５．６・・・・・・ソース、ドレイン領域、７・・
・・・・絶縁膜 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 （外１名） ′＃、／ 閏 Ｌ２図
Claims (1)
- 半導体基板上に所定電極層を形成しこの電極層をマスク
として選択的に不純物を前記基板へ導入して不純物領域
を形成する半導体装置の製造方法であって、前記電極層
を含む前記基板上に絶縁膜を形成し、しかる後に異方性
エツチングを施して前記電極層の両側縁部を残し残余の
絶縁膜を除去し、その後前記電極層と前記絶縁膜とをマ
スクとして高ｍ度の不純物を前記基板へ導入し、そして
、前記絶縁膜を除去して前記電極層をマスクとしより低
濃度の不純物を前記基板へ導入するようにしたことを特
徴とする半導体装置の製造方法。 −
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18002183A JPS6072274A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18002183A JPS6072274A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072274A true JPS6072274A (ja) | 1985-04-24 |
Family
ID=16076071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18002183A Pending JPS6072274A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072274A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173366A (ja) * | 1987-01-12 | 1988-07-16 | Sharp Corp | 半導体装置の製造方法 |
| JPS641283A (en) * | 1987-06-23 | 1989-01-05 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH01202869A (ja) * | 1988-02-08 | 1989-08-15 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
-
1983
- 1983-09-28 JP JP18002183A patent/JPS6072274A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173366A (ja) * | 1987-01-12 | 1988-07-16 | Sharp Corp | 半導体装置の製造方法 |
| JPS641283A (en) * | 1987-06-23 | 1989-01-05 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH01202869A (ja) * | 1988-02-08 | 1989-08-15 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521246B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH01225164A (ja) | 絶縁ゲートｍｏｓｆｅｔの製造方法 | |
| JPH0320046A (ja) | 半導体装置の製造方法 | |
| JPS63219152A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS63205944A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JPS61241974A (ja) | 半導体装置の製造方法 | |
| JPS5917865B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JP2711187B2 (ja) | 半導体装置の製造方法 | |
| JPS63185064A (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS6211516B2 (ja) | ||
| JPH0457095B2 (ja) | ||
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPS6072273A (ja) | 半導体装置の製造方法 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| JPS5815278A (ja) | 半導体装置の製造方法 | |
| JPS61214472A (ja) | 半導体素子の製造方法 | |
| JPS5816567A (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS61220472A (ja) | 半導体装置の製造方法 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPH021941A (ja) | 半導体装置の製造方法 |