JPS6149469A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6149469A JPS6149469A JP17185984A JP17185984A JPS6149469A JP S6149469 A JPS6149469 A JP S6149469A JP 17185984 A JP17185984 A JP 17185984A JP 17185984 A JP17185984 A JP 17185984A JP S6149469 A JPS6149469 A JP S6149469A
- Authority
- JP
- Japan
- Prior art keywords
- region
- opening
- resist film
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000007493 shaping process Methods 0.000 abstract 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明・は、異なる導電形の２領域が近接配置される半
導体装置の製造方法、特にグラフトベース構造をもつト
ランジスタの製造に好適な半導体装置の製造方法に関す
るものである。
導体装置の製造方法、特にグラフトベース構造をもつト
ランジスタの製造に好適な半導体装置の製造方法に関す
るものである。
従来例の構成とその問題点
半導体装置では、異なる導電形の２領域が近接配置され
る場合が一々あり、また、これらの領域の離間間隔を一
定に保つことが特性面から要求される場合が多い。
る場合が一々あり、また、これらの領域の離間間隔を一
定に保つことが特性面から要求される場合が多い。
たとえば、バイポーラトランジスタの低雑音化、高周波
化を図るために、ペースひろがり抵抗を下げることが提
唱されている。このことを実現するトランジスタ構造の
一つとして、活性ベース領域を低不純物濃度すして注入
効率を高め、一方、ベースコンタクト領域を高不純物濃
度にしてベースひろがり抵抗を低下させたいわゆるグラ
フトベース構造が提案されている。
化を図るために、ペースひろがり抵抗を下げることが提
唱されている。このことを実現するトランジスタ構造の
一つとして、活性ベース領域を低不純物濃度すして注入
効率を高め、一方、ベースコンタクト領域を高不純物濃
度にしてベースひろがり抵抗を低下させたいわゆるグラ
フトベース構造が提案されている。
第１図は、グラフトベース構造をもつトランジスタの断
面構造を示す図である。この構造のトランジスタは、高
不純物濃度のｎ形シリコン基板１の１−にイ庄ズ柿給浦
廖箇ｎ来エビｔわン鼾ル層つか成長させ、このｎ形エピ
タキシャル層２の中に高不純物濃度でＰ形のベースコン
タクト領域３と低不純物濃度でＰ形の活性ベース領域４
を順次選択的に形成し、さらに、Ｐ形の活性ベース領域
４の中にｎ形のエミッタ領域６を作り込み、最後に、ベ
ースコンタクト領域３とエミッタ領域６に電極６を形成
する過程を経ることによって形成される。
面構造を示す図である。この構造のトランジスタは、高
不純物濃度のｎ形シリコン基板１の１−にイ庄ズ柿給浦
廖箇ｎ来エビｔわン鼾ル層つか成長させ、このｎ形エピ
タキシャル層２の中に高不純物濃度でＰ形のベースコン
タクト領域３と低不純物濃度でＰ形の活性ベース領域４
を順次選択的に形成し、さらに、Ｐ形の活性ベース領域
４の中にｎ形のエミッタ領域６を作り込み、最後に、ベ
ースコンタクト領域３とエミッタ領域６に電極６を形成
する過程を経ることによって形成される。
なお、７は酸化シリコン膜である。
ところで、上記の製造方法ではベースコンタクト領域３
とエミッタ領域６の形成が別々のマスクを用いた選択拡
散処理でなされるため、マスク合わせのずれの発生が不
可避となる。したがって、ベースコンタクト領域３とエ
ミッタ領域５との相対位置を常に一定とすることが困難
となり特性のばらつきが発生する。さらに、マスク合わ
せのずれが大きく、ベースコンタクト領域３とエミッタ
′ 領域５が重なった場合には、耐圧の
劣化や電流増幅率ｈＦＥの電流依存性の劣化等の不都合
が生じる。
とエミッタ領域６の形成が別々のマスクを用いた選択拡
散処理でなされるため、マスク合わせのずれの発生が不
可避となる。したがって、ベースコンタクト領域３とエ
ミッタ領域５との相対位置を常に一定とすることが困難
となり特性のばらつきが発生する。さらに、マスク合わ
せのずれが大きく、ベースコンタクト領域３とエミッタ
′ 領域５が重なった場合には、耐圧の
劣化や電流増幅率ｈＦＥの電流依存性の劣化等の不都合
が生じる。
また、ベースコンタクト領域およびエミッタ領域と電極
とを接続するために酸化シリコン膜７に形成するコンタ
クト窓がそれぞれベースコンタクト領域およびエミッタ
領域の内部に形成され、しかも両領域の面積をコンタク
ト窓の面積よりも十分に広くしていたためトランジスタ
そのものが大きくなる。さらに、コンタクト窓あけのフ
ォトエツチング工程が不可避となる。
とを接続するために酸化シリコン膜７に形成するコンタ
クト窓がそれぞれベースコンタクト領域およびエミッタ
領域の内部に形成され、しかも両領域の面積をコンタク
ト窓の面積よりも十分に広くしていたためトランジスタ
そのものが大きくなる。さらに、コンタクト窓あけのフ
ォトエツチング工程が不可避となる。
発明の目的
本発明の目的は、−導電形の第１の領域と逆導電形の第
２の領域を選択的に形成するための不純物導入用の窓を
同時に形成するとともに、この窓をコンタクト窓として
併用するようにして第１の領域と第２の領域の間隔を固
定するようにした半導体装置の製造方法を提供すること
にある。
２の領域を選択的に形成するための不純物導入用の窓を
同時に形成するとともに、この窓をコンタクト窓として
併用するようにして第１の領域と第２の領域の間隔を固
定するようにした半導体装置の製造方法を提供すること
にある。
発明の構成
本発明の半導体装置の製造方法は、半導体層を覆う絶縁
膜に一導電形の第１の領域および逆導電形の第２の領域
形成用の不純物を導入する第１および第２の窓を形成す
る工程、表面全域に前記絶縁膜よりもエツチング速度が
大きな被膜を形成する工程、同被膜の前記第１および第
２の窓と対応する部分に除去処理を施し、開口端縁が第
１および第２の窓のそれより大きな第３および第４の窓
を形成するとともに第３および第４の窓の底部に位置す
る半導体層部分に一導電形の不純物および逆導電形の不
純物を各別にイオン注入し、第１の領域および第２の領
域を形成する工程を経て半導体装置を作り込むものであ
る。
膜に一導電形の第１の領域および逆導電形の第２の領域
形成用の不純物を導入する第１および第２の窓を形成す
る工程、表面全域に前記絶縁膜よりもエツチング速度が
大きな被膜を形成する工程、同被膜の前記第１および第
２の窓と対応する部分に除去処理を施し、開口端縁が第
１および第２の窓のそれより大きな第３および第４の窓
を形成するとともに第３および第４の窓の底部に位置す
る半導体層部分に一導電形の不純物および逆導電形の不
純物を各別にイオン注入し、第１の領域および第２の領
域を形成する工程を経て半導体装置を作り込むものであ
る。
この方法によれば、第１の領域と第２の領域の相対位置
を固定にすることができる。
を固定にすることができる。
実施例の説明
本発明の半導体装置の製造方法の一実施例をグラフトベ
ース構造のトランジスタについて第２図ａ −ｅの断面
図を参照にして説明する。実施例において第１の領域は
エミッタ領域、第２の領域はベースコンタクト領域に対
応している。
ース構造のトランジスタについて第２図ａ −ｅの断面
図を参照にして説明する。実施例において第１の領域は
エミッタ領域、第２の領域はベースコンタクト領域に対
応している。
まず、高不純物濃度のｎ形シリコン基板１の上に低不純
物濃度のｎ形エピタキシャル層２を１〜２０μｍの厚さ
に成長させる。この後、表面に酸化シリコン膜７を２０
０Ａ〜２０００への厚さに耳ｔ にけ−１−７／ →
−七、 縦イレ・・ノ １１１ ソ日言０１誦σ）
＋、Ｖ＞伐Ｖ化シリコン膜１００八〜１００〇八を酸化
シリコン膜の上に形成してもよい。）第１のマスクを使
い周知の写真食刻法によりベースコンタクト領域および
エミッタ領域を形成するべき部分の酸化シ＋）コンＭＴ
を除去して、ベースコンタクト領域形成用の開口８とエ
ミッタ領域形成用の開口９を形成する（第１図ａ）。
物濃度のｎ形エピタキシャル層２を１〜２０μｍの厚さ
に成長させる。この後、表面に酸化シリコン膜７を２０
０Ａ〜２０００への厚さに耳ｔ にけ−１−７／ →
−七、 縦イレ・・ノ １１１ ソ日言０１誦σ）
＋、Ｖ＞伐Ｖ化シリコン膜１００八〜１００〇八を酸化
シリコン膜の上に形成してもよい。）第１のマスクを使
い周知の写真食刻法によりベースコンタクト領域および
エミッタ領域を形成するべき部分の酸化シ＋）コンＭＴ
を除去して、ベースコンタクト領域形成用の開口８とエ
ミッタ領域形成用の開口９を形成する（第１図ａ）。
こののち、表面全域にレジスト膜１ｏを形成し、このレ
ジスト膜を第２のマスクを用いて選択的に除去すること
により前記の開口に合致し、しかも、この開口よりもや
や大きな開口部をもつ開口９１を形成する。すなわち、
エミッタ領域上に位置する第２のマスクパターンを第１
のマスクツくターンよりも少し大きくすることにより多
少のマスク合わせずれが生じても、レジスト膜１０の除
去より形成される開口９１の端縁を開口９の端縁よりも
外側に位置させることができる。なお、レジスト膜のエ
ツチング液では酸化シリコン膜７はエツチングされない
ため、開口９と合致する開口９１力；鴛→−＞シフ 伶
７ｆ 卯害イナン（Ａ、＋）＆レジスト膜１ｏと酸化
シリコン膜７とは貫通しない条件（例えば、加速エネル
ギー４０ Ｋｅ Ｖ、不純物ドーズ量ａ ｘ １ｏ ”
ａｔｏｍｓ／ｃＪ ）で注入し、その後レジスト膜
１ｏをすべて除去し、窒素雰囲気中で熱処理してエミッ
タ領域５を形成する。なお、開口の底面はシリコン基板
が露出したままの状態になっている（第２図ｂ）。
ジスト膜を第２のマスクを用いて選択的に除去すること
により前記の開口に合致し、しかも、この開口よりもや
や大きな開口部をもつ開口９１を形成する。すなわち、
エミッタ領域上に位置する第２のマスクパターンを第１
のマスクツくターンよりも少し大きくすることにより多
少のマスク合わせずれが生じても、レジスト膜１０の除
去より形成される開口９１の端縁を開口９の端縁よりも
外側に位置させることができる。なお、レジスト膜のエ
ツチング液では酸化シリコン膜７はエツチングされない
ため、開口９と合致する開口９１力；鴛→−＞シフ 伶
７ｆ 卯害イナン（Ａ、＋）＆レジスト膜１ｏと酸化
シリコン膜７とは貫通しない条件（例えば、加速エネル
ギー４０ Ｋｅ Ｖ、不純物ドーズ量ａ ｘ １ｏ ”
ａｔｏｍｓ／ｃＪ ）で注入し、その後レジスト膜
１ｏをすべて除去し、窒素雰囲気中で熱処理してエミッ
タ領域５を形成する。なお、開口の底面はシリコン基板
が露出したままの状態になっている（第２図ｂ）。
同様にして表面全域にレジスト膜１１を形成し、ベース
コンタクト領域上に位置する第３のマスクパターンを第
１のマスクパターンより少し大きくすることにより開口
の端縁が開口８の端縁よりも外側に位置する開口８１を
形成する。次に、ボロンイオン（Ｂ＋）をレジスト膜１
１と酸化シリコン膜７とは貫通しない条件（例えば、加
速エネルギー ４０ ＫｅＶ、不純物ドーズ量２ Ｘ
１０ ” Ｂ、ｔｏｎｓ／ｃ４ ）で注入した後、レジ
スト膜１１をすべて除去し、窒素雰囲気中で熱処理して
ベースコンタクト領域３を形成する（第２図Ｃ）。
コンタクト領域上に位置する第３のマスクパターンを第
１のマスクパターンより少し大きくすることにより開口
の端縁が開口８の端縁よりも外側に位置する開口８１を
形成する。次に、ボロンイオン（Ｂ＋）をレジスト膜１
１と酸化シリコン膜７とは貫通しない条件（例えば、加
速エネルギー ４０ ＫｅＶ、不純物ドーズ量２ Ｘ
１０ ” Ｂ、ｔｏｎｓ／ｃ４ ）で注入した後、レジ
スト膜１１をすべて除去し、窒素雰囲気中で熱処理して
ベースコンタクト領域３を形成する（第２図Ｃ）。
こののち、表面全域にレジスト膜１２を形成し、写真食
刻法によりベース領域（活性ベース領域とペー、スコン
タクト領域を含む）を形成するべき部分上にあるレジス
ト膜１２を選択的に除去し、ボロンイオノ（Ｂ ）を
レジスト膜１２は貫通しないが酸化シリコン膜７は貫通
する条件（例えば、加速エネルギー５６ Ｋｅｙ１不純
物ドーズ量２Ｘ１０”ａｔｏｍｓ／ｉ ）で注入し、レ
ジスト膜１２をすべて除去した後、窒素雰囲気中で熱処
理を施して活性ベース領域４を形成する。以上の過程を
経てベースコンタクト領域３は高濃度で深く活性ベース
領域４は低濃度で浅いグラフトベース構造が形成される
（第２図ｄ）。
刻法によりベース領域（活性ベース領域とペー、スコン
タクト領域を含む）を形成するべき部分上にあるレジス
ト膜１２を選択的に除去し、ボロンイオノ（Ｂ ）を
レジスト膜１２は貫通しないが酸化シリコン膜７は貫通
する条件（例えば、加速エネルギー５６ Ｋｅｙ１不純
物ドーズ量２Ｘ１０”ａｔｏｍｓ／ｉ ）で注入し、レ
ジスト膜１２をすべて除去した後、窒素雰囲気中で熱処
理を施して活性ベース領域４を形成する。以上の過程を
経てベースコンタクト領域３は高濃度で深く活性ベース
領域４は低濃度で浅いグラフトベース構造が形成される
（第２図ｄ）。
最後に、エミッタ領域６とべ一２コンタクト領域３上の
酸化シリコン膜７は、第１のマスクにより除去されたま
まの状態になっているため、これらのコンタクト窓に重
量比で１％のシリコン（Ｓｌ）を含んだアルミニウムを
用いて電極６を形成することによりトランジスタが完成
する（第２図６）。
酸化シリコン膜７は、第１のマスクにより除去されたま
まの状態になっているため、これらのコンタクト窓に重
量比で１％のシリコン（Ｓｌ）を含んだアルミニウムを
用いて電極６を形成することによりトランジスタが完成
する（第２図６）。
このようにして形成されたトランジスタでは、エミッタ
領域とベースコンタクト領域の相対位置が第１のマスク
により形成された開口により一義的に決定される。また
、第１のマスクにより形成された開口をコンタクト窓に
も利用することができる。
領域とベースコンタクト領域の相対位置が第１のマスク
により形成された開口により一義的に決定される。また
、第１のマスクにより形成された開口をコンタクト窓に
も利用することができる。
なお、エミッタ領域、ベースコンタクト領域、ペース領
域の順に形成したが、これに限られたわけでなく、どの
ような順序で形成してもよい。
域の順に形成したが、これに限られたわけでなく、どの
ような順序で形成してもよい。
また、イオン注入する際、レジスト膜を使ってイオン注
入し々い領域をカバーしたが、レジスト膜に限られたこ
とではなく、熱酸化シリコン膜７とはエツチングレート
の異なる窒化シリコン膜やＰＳＧ膜等を用いることもで
きる。
入し々い領域をカバーしたが、レジスト膜に限られたこ
とではなく、熱酸化シリコン膜７とはエツチングレート
の異なる窒化シリコン膜やＰＳＧ膜等を用いることもで
きる。
発明の詳細
な説明したように、本発明のトランジスタの製造方法に
よればエミッタ領域とベースコンタクト領域の相対位置
の決定が１枚のマスクでなされるため、２枚のマスクに
よるマスク合わせによるずれが生じることがなくなり、
特性のばらつきがなくなる。また、エミｙり領域とベー
スコンタクト領域の重なりが皆無となり耐圧の劣化や電
流増幅率ｈＦＫの電流依存性の劣化等の不都合をなくす
効果も奏される。
よればエミッタ領域とベースコンタクト領域の相対位置
の決定が１枚のマスクでなされるため、２枚のマスクに
よるマスク合わせによるずれが生じることがなくなり、
特性のばらつきがなくなる。また、エミｙり領域とベー
スコンタクト領域の重なりが皆無となり耐圧の劣化や電
流増幅率ｈＦＫの電流依存性の劣化等の不都合をなくす
効果も奏される。
さらに、エミッタ領域およびベースコンタクト領域形成
用の開口が、そのままコンタクト窓となるためトランジ
スタを小形化にすることができ高密度化、高周波化の向
上がはかれる。
用の開口が、そのままコンタクト窓となるためトランジ
スタを小形化にすることができ高密度化、高周波化の向
上がはかれる。
また、コンタクト窓あけのフォトエノチング工程が省略
でき工程が簡素化できる効果も奏される。
でき工程が簡素化できる効果も奏される。
第１図は従来のグラフトベース構造のトランジスタの断
面構造図、第２図ａ 、 ｅは本発明にかかるトランジ
スタの製造方法の一実施例の断面図である。 １・・・・・・ｎ形シリコン基板、２・・・・ｎ形エピ
タキシャル層、３−・ペースコンタク）領ｔ４・・・・
活性ベース領域、５−・エミッタ領域、６・・・・・電
極、７・・・・・・酸化シリコン膜、８．８１ ・・
・ベースコンタクト領域形成用開口、９，９１ ・・・
エミッタ領域形成用開口、１０，１１．１２ ・・・
・レジスト膜。
面構造図、第２図ａ 、 ｅは本発明にかかるトランジ
スタの製造方法の一実施例の断面図である。 １・・・・・・ｎ形シリコン基板、２・・・・ｎ形エピ
タキシャル層、３−・ペースコンタク）領ｔ４・・・・
活性ベース領域、５−・エミッタ領域、６・・・・・電
極、７・・・・・・酸化シリコン膜、８．８１ ・・
・ベースコンタクト領域形成用開口、９，９１ ・・・
エミッタ領域形成用開口、１０，１１．１２ ・・・
・レジスト膜。
Claims (1)
- 半導体層を覆う絶縁膜に一導電形の第１の領域および逆
導電形の第２の領域形成用の不純物を導入する第１およ
び第２の窓を形成する工程、表面全域に前記絶縁膜より
もエッチング速度が大きな被膜を形成する工程、同被膜
の前記第１および第２の窓と対応する部分に除去処理を
施し、開口端縁が第１および第２の窓のそれより大きな
第３および第４の窓を形成するとともに第３および第４
の窓の底部に位置する半導体層部分に一導電形の不純物
および逆導電形の不純物を各別にイオン注入し、第１の
領域および第２の領域を形成する工程を具備することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17185984A JPS6149469A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17185984A JPS6149469A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149469A true JPS6149469A (ja) | 1986-03-11 |
Family
ID=15931104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17185984A Pending JPS6149469A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149469A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275439A (ja) * | 1992-01-31 | 1993-10-22 | Internatl Business Mach Corp <Ibm> | 外部ベース抵抗および雑音の低いバイポーラ・トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54102979A (en) * | 1978-01-31 | 1979-08-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56135966A (en) * | 1980-03-28 | 1981-10-23 | Nec Corp | Manufacture of semiconductor device |
-
1984
- 1984-08-17 JP JP17185984A patent/JPS6149469A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54102979A (en) * | 1978-01-31 | 1979-08-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS56135966A (en) * | 1980-03-28 | 1981-10-23 | Nec Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275439A (ja) * | 1992-01-31 | 1993-10-22 | Internatl Business Mach Corp <Ibm> | 外部ベース抵抗および雑音の低いバイポーラ・トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6038877B2 (ja) | 半導体装置の製法 | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JP2921859B2 (ja) | 半導体集積回路 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPH1140573A (ja) | 半導体装置の製造方法 | |
| JP3532494B2 (ja) | 半導体装置の製造方法 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPS6141150B2 (ja) | ||
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JPH0736441B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS6350062A (ja) | 半導体装置 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6148974A (ja) | トランジスタの製造方法 | |
| JPH01246871A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61201465A (ja) | トランジスタの製造方法 | |
| JPH02148851A (ja) | 半導体装置の製造方法 | |
| JPS61220472A (ja) | 半導体装置の製造方法 | |
| JPH0260130A (ja) | 半導体装置の製造方法 | |
| JPS60113468A (ja) | 半導体装置の製法 | |
| JPH0550856B2 (ja) | ||
| JPH02240934A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63111667A (ja) | 半導体装置の製造方法 |