JPS6148974A - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPS6148974A JPS6148974A JP17070284A JP17070284A JPS6148974A JP S6148974 A JPS6148974 A JP S6148974A JP 17070284 A JP17070284 A JP 17070284A JP 17070284 A JP17070284 A JP 17070284A JP S6148974 A JPS6148974 A JP S6148974A
- Authority
- JP
- Japan
- Prior art keywords
- region
- opening
- conductivity type
- base contact
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はグラフトベース構造のトランジスタの製造方法
に関するものである。
に関するものである。
従来例の構成とその問題点
パイポーラトランジヌタの低雑音化、高周波化を図るた
めに例えば、ベースひろがり抵抗を下げることが提唱さ
れている。このことを実現するトランジスタ構造の１つ
として、活性ベース領域を注入効率を向上させるため低
不純物濃度にし、一方、ベースコンタクト領域を高不純
物濃度にしてベースひろがり抵抗を下げるいわゆるグラ
フトベース構造が提案されている。
めに例えば、ベースひろがり抵抗を下げることが提唱さ
れている。このことを実現するトランジスタ構造の１つ
として、活性ベース領域を注入効率を向上させるため低
不純物濃度にし、一方、ベースコンタクト領域を高不純
物濃度にしてベースひろがり抵抗を下げるいわゆるグラ
フトベース構造が提案されている。
第１図は、グラフトベース構造ヲモつトランジスタの断
面構造を示す図である。この構造のトランジスタは、高
不純物濃度のｎ形シリコン基板１の上に低不純物濃度の
ｎ形エピタギシャル層２を成長させ、このｎ形エピタキ
シャル層２の中に高不純物濃度でＰ形のベースコンタク
ト領域３と低不純物濃度でＰ形の活性ベース領域４を順
次選択的に形成し、さらに、Ｐ形の活性ベース領域４の
中にｎ形のエミッタ領域５を作９込み、最後に、ベース
コンタクト領域３とエミッタ領域５に電極６を形成する
過程を経ることによって形成される。
面構造を示す図である。この構造のトランジスタは、高
不純物濃度のｎ形シリコン基板１の上に低不純物濃度の
ｎ形エピタギシャル層２を成長させ、このｎ形エピタキ
シャル層２の中に高不純物濃度でＰ形のベースコンタク
ト領域３と低不純物濃度でＰ形の活性ベース領域４を順
次選択的に形成し、さらに、Ｐ形の活性ベース領域４の
中にｎ形のエミッタ領域５を作９込み、最後に、ベース
コンタクト領域３とエミッタ領域５に電極６を形成する
過程を経ることによって形成される。
なお、７は酸化シリコン膜である。
ところで、上記の製造方法では、ベースコンタクト領域
３とエミッタ領域５の形成が別々のマスクを用いた選択
拡散処理でなされるため、マスク合わせのずれの発生が
不可避となる。したがってエミッタ領域５とベースコン
タクト領域３の相対位置を常に一定とすることが困難と
なり、特性のばらつきが発生する。さらに、マスク合わ
せのずれが大キく、エミッタ領域５とベースコンタクト
領域３が重なった場合には、耐圧の劣化やｈＦＥの電流
依存性の劣化等の不都合が生じる。
３とエミッタ領域５の形成が別々のマスクを用いた選択
拡散処理でなされるため、マスク合わせのずれの発生が
不可避となる。したがってエミッタ領域５とベースコン
タクト領域３の相対位置を常に一定とすることが困難と
なり、特性のばらつきが発生する。さらに、マスク合わ
せのずれが大キく、エミッタ領域５とベースコンタクト
領域３が重なった場合には、耐圧の劣化やｈＦＥの電流
依存性の劣化等の不都合が生じる。
また、マスク合わせずれによるエミッタ領域６とベース
コンタクト領域３との重なシを避けるために両者の間隔
を大きくするとベースひろがり抵抗が大きくなる不都合
が生じる。
コンタクト領域３との重なシを避けるために両者の間隔
を大きくするとベースひろがり抵抗が大きくなる不都合
が生じる。
発明の目的
本発明は、上記の不都合を排除することができるトラン
ジスタの製造方法、すなわち、エミッタ領域とベースコ
ンタクト領域を選択的に形成するための開口を同時に形
成し、エミッタ領域とベースコンタクト領域の間隔を固
定し、マスク合わせ・ずれによる間隔のばらつきをなく
したトランジスタの製造方法を提供するものである。
ジスタの製造方法、すなわち、エミッタ領域とベースコ
ンタクト領域を選択的に形成するための開口を同時に形
成し、エミッタ領域とベースコンタクト領域の間隔を固
定し、マスク合わせ・ずれによる間隔のばらつきをなく
したトランジスタの製造方法を提供するものである。
発明の構成
本発明のトランジスタの製造方法は、コレゲタ領域とな
る一導電形の半導体層上を覆う絶縁膜を選択的に除去し
、ベースコンタクト領域およびエミッタ領域を形成する
べき部分上に第１の開口を形成する工程、同第１．の開
口を通して逆導電形の不純物をイオン注入する工程、表
面全域に前記絶縁膜とはエツチングレートが異なる被膜
を形成し、さらに同被膜を選択的に除去してエミッタ領
域を形成するべき部分上に開口端縁が前記第１の開口の
それよシも大きい第２の開口を形成する工程、同第２の
開口底部に露出する前記半導体色部分を前記逆導電形の
不純物イオン注入層が除去されるまでエツチングし、続
いて同半導体層部分に一導電形の不純物をイオン注入あ
るいは蒸着する工程、前記一導電形の不純物と前記逆導
電形の不純物を拡散させ、エミッタ領域とベースコンタ
クト領域を形成する工程、ベース領域を形成するべき部
分の前記絶縁膜を選択的に除去し、逆導電形の不純物を
拡散させベース領域を形成する工程を経てバイポーラト
ランジスタを作り込むものである。
る一導電形の半導体層上を覆う絶縁膜を選択的に除去し
、ベースコンタクト領域およびエミッタ領域を形成する
べき部分上に第１の開口を形成する工程、同第１．の開
口を通して逆導電形の不純物をイオン注入する工程、表
面全域に前記絶縁膜とはエツチングレートが異なる被膜
を形成し、さらに同被膜を選択的に除去してエミッタ領
域を形成するべき部分上に開口端縁が前記第１の開口の
それよシも大きい第２の開口を形成する工程、同第２の
開口底部に露出する前記半導体色部分を前記逆導電形の
不純物イオン注入層が除去されるまでエツチングし、続
いて同半導体層部分に一導電形の不純物をイオン注入あ
るいは蒸着する工程、前記一導電形の不純物と前記逆導
電形の不純物を拡散させ、エミッタ領域とベースコンタ
クト領域を形成する工程、ベース領域を形成するべき部
分の前記絶縁膜を選択的に除去し、逆導電形の不純物を
拡散させベース領域を形成する工程を経てバイポーラト
ランジスタを作り込むものである。
この方法によれば、エミッタ領域とベースコンタクト領
域の相対位置を一定にすることができる。
域の相対位置を一定にすることができる。
実施例の説明
本発明のトランジスタの製造方法の一実施例を第２図ａ
−ｆの断面図を参照して説明する。
−ｆの断面図を参照して説明する。
まず、高不純物濃度のｎ形シリコン基板１の上に低不純
物濃度のｎ形エピタキシャルＦＪ！Ｊ２を１〜ｂ○μｍ
の厚さに成長させる。この後、表面に酸化シリコン膜γ
を形成し、第１のマスクを使い周知の写真食刻法によシ
ペースコンタクト領域とエミッタ領域を形成するべき部
分の酸化シリコン膜７を除去してベースコンタクト領域
形成用の開口８とエミッタ領域形成用の開口９を形成す
る。次いで、例えば加速エネルギー４０ＫａＶ、不純物
ドーズ曾１×１０ ＆ｔｏｍｓ／（−ｉの条件でボロン
イオン（Ｂ ）を注入してｎ形エピタキシャ／Ｖ層２中
にポロン注入層１０を形成する（第１図ａ）。
物濃度のｎ形エピタキシャルＦＪ！Ｊ２を１〜ｂ○μｍ
の厚さに成長させる。この後、表面に酸化シリコン膜γ
を形成し、第１のマスクを使い周知の写真食刻法によシ
ペースコンタクト領域とエミッタ領域を形成するべき部
分の酸化シリコン膜７を除去してベースコンタクト領域
形成用の開口８とエミッタ領域形成用の開口９を形成す
る。次いで、例えば加速エネルギー４０ＫａＶ、不純物
ドーズ曾１×１０ ＆ｔｏｍｓ／（−ｉの条件でボロン
イオン（Ｂ ）を注入してｎ形エピタキシャ／Ｖ層２中
にポロン注入層１０を形成する（第１図ａ）。
こののち、表面全域にレジスト膜１１を形成し、このレ
ジスト膜を第２のマスクを用いて選択的に除去すること
によシ前記の開口に合致し、しかもこの開口よシもやや
大きな開口部をもつ開口９１を形成する。すなわち、エ
ミッタ領域上に位置する第２のマスクパターンを第１の
マスクパターンよシも少し大きくすることによシ、多少
のマスク合わせずれが生じてもレジスト膜１１の除去に
より形成される開口９１の端縁を開口９の端縁よりも外
側に位置させることができる。なお、レジスト膜のエツ
チング液では酸化シリコン膜７はエッチングされないた
め、開口９と合致する開口９１が形成される。この間口
９１の底部に露呈するシリコン基板表面をエツチングし
、ボロン注入ｐｌ １０を除去する（第２図ｂ）。
ジスト膜を第２のマスクを用いて選択的に除去すること
によシ前記の開口に合致し、しかもこの開口よシもやや
大きな開口部をもつ開口９１を形成する。すなわち、エ
ミッタ領域上に位置する第２のマスクパターンを第１の
マスクパターンよシも少し大きくすることによシ、多少
のマスク合わせずれが生じてもレジスト膜１１の除去に
より形成される開口９１の端縁を開口９の端縁よりも外
側に位置させることができる。なお、レジスト膜のエツ
チング液では酸化シリコン膜７はエッチングされないた
め、開口９と合致する開口９１が形成される。この間口
９１の底部に露呈するシリコン基板表面をエツチングし
、ボロン注入ｐｌ １０を除去する（第２図ｂ）。
次に、例えば加速エネルギー４０ＫｅＶ、不純物ドーズ
量５ Ｘ １０１５ａｔｏｍｓ／ｃＩＡの条件で弛素イ
オン（Ａｓ”）を注入して砒素注入層１２を形成する（
第２図Ｃ）。
量５ Ｘ １０１５ａｔｏｍｓ／ｃＩＡの条件で弛素イ
オン（Ａｓ”）を注入して砒素注入層１２を形成する（
第２図Ｃ）。
以上の処理ののち、レジスト膜１１をすべて除去し、酸
化性雰囲気中で熱処理してボロン注入層１０と砒素注入
層１２の中の不純物イオンを活性化させベースコンタク
ト領域３とエミッタ領域５を形成する。この場合、砒素
は拡散係数が小さいため浅い拡散層を形成し、一方、ボ
ロンは拡散係数が大きいため不純物のドーズ量が砒素よ
りも少なくても深い拡散層を形成する（第２図ｄ）。
化性雰囲気中で熱処理してボロン注入層１０と砒素注入
層１２の中の不純物イオンを活性化させベースコンタク
ト領域３とエミッタ領域５を形成する。この場合、砒素
は拡散係数が小さいため浅い拡散層を形成し、一方、ボ
ロンは拡散係数が大きいため不純物のドーズ量が砒素よ
りも少なくても深い拡散層を形成する（第２図ｄ）。
こののち、写真食刻法によシベース領域（活性ベース領
域とベースコンタクト領域）を形成するべき部分上にあ
る酸化シリコン膜を選択的に除去し・ボロンイオン（Ｂ
＋）を例えば加速エネルギー４ｏｘｅｙ、不純物ドーズ
量２Ｘ １０” ａｔｏｍｓ／（−）（の条件で注入し
、つづいて酸化性雰囲気中で熱処理を施して活性ベース
領域４を形成する。以上の過程を経てベースコンタクト
領域３は高濃度で深く、活性ベース領域４は低濃度で浅
いグラフトベース構造が形成される（第２図ｅ）。
域とベースコンタクト領域）を形成するべき部分上にあ
る酸化シリコン膜を選択的に除去し・ボロンイオン（Ｂ
＋）を例えば加速エネルギー４ｏｘｅｙ、不純物ドーズ
量２Ｘ １０” ａｔｏｍｓ／（−）（の条件で注入し
、つづいて酸化性雰囲気中で熱処理を施して活性ベース
領域４を形成する。以上の過程を経てベースコンタクト
領域３は高濃度で深く、活性ベース領域４は低濃度で浅
いグラフトベース構造が形成される（第２図ｅ）。
最後に、エミッタ領域５とベースコンタクト領域３の上
の酸化シリコン膜７を選択的に除去してコンタクト形成
部分を露出させ、これらの部分に高純度のアルミニウム
（人ｌ）あるいは重量比で１憾のシリコン（Ｓｉ）を含
んだアルミニウムを用いて電極６を形成することによシ
トランジスタが完成する（第２図ｆ）。
の酸化シリコン膜７を選択的に除去してコンタクト形成
部分を露出させ、これらの部分に高純度のアルミニウム
（人ｌ）あるいは重量比で１憾のシリコン（Ｓｉ）を含
んだアルミニウムを用いて電極６を形成することによシ
トランジスタが完成する（第２図ｆ）。
このようにして形成されたトランジスタでは、エミッタ
領域とベースコンタクト領域の相対位置が第１のマスク
によシ形成された開口により一義的に決定される。なお
、開口９１を形成するのにレジスト膜を使用したが、こ
れに限られたことではなく、熱酸化シリコン膜アとはエ
ッチグレート・ρ異なる窒化シリコン膜やＰＳＣｒ膜等
を用いることもできる。
領域とベースコンタクト領域の相対位置が第１のマスク
によシ形成された開口により一義的に決定される。なお
、開口９１を形成するのにレジスト膜を使用したが、こ
れに限られたことではなく、熱酸化シリコン膜アとはエ
ッチグレート・ρ異なる窒化シリコン膜やＰＳＣｒ膜等
を用いることもできる。
発明の詳細
な説明したように、本発明のトランジスタの製造方法に
よればエミッタ領域とベースコンタクト領域の相対位置
の決定が１枚のマスクでなされるため、２枚のマスクに
よるマスク合わせによるずれが生じることがなくなシ、
特性のばらつきがなくなる。また、エミッタ領域とベー
スコンタクト領域との重な９が皆無となり耐圧の劣化や
ｈＦＥの電流依存性の劣化等の不都合をなくす効果も奏
される。さらに、エミッタ領域とベースコンタクト領域
との離間距離もマスク合わせのずれを見込んで大きくす
る必要がないのでベースひろがシ抵抗の低減化を図るこ
ともでき、トランジスタの雑音特性および高周波特性を
改善することができる。
よればエミッタ領域とベースコンタクト領域の相対位置
の決定が１枚のマスクでなされるため、２枚のマスクに
よるマスク合わせによるずれが生じることがなくなシ、
特性のばらつきがなくなる。また、エミッタ領域とベー
スコンタクト領域との重な９が皆無となり耐圧の劣化や
ｈＦＥの電流依存性の劣化等の不都合をなくす効果も奏
される。さらに、エミッタ領域とベースコンタクト領域
との離間距離もマスク合わせのずれを見込んで大きくす
る必要がないのでベースひろがシ抵抗の低減化を図るこ
ともでき、トランジスタの雑音特性および高周波特性を
改善することができる。
第１図は従来のグラフトベース構造のトランジスタの断
面構造図、第２図ａ −、ｆは本発明にかかるトランジ
スタの製造方法の一実施例の断面図である。 １・・・・・・ｎ形シリコン基板、２・・・・・・ｎ形
エピタギシャル層、３・・・・・・ベースコンタクト領
域、４・・・・・・活性ベース領域、５・・・・・・エ
ミッタ領域、６・・・・・・電極、７・・・・・・酸化
シリコン膜、８・・・・・ベースコンタクト領域形成用
開口、９，９１・・・・・ エミッタ領域形成用開口、
１ｏ・・・・・ボロン注入層、１１・・・・・・レジス
ト膜、１２・・・・・・砒素注入層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
面構造図、第２図ａ −、ｆは本発明にかかるトランジ
スタの製造方法の一実施例の断面図である。 １・・・・・・ｎ形シリコン基板、２・・・・・・ｎ形
エピタギシャル層、３・・・・・・ベースコンタクト領
域、４・・・・・・活性ベース領域、５・・・・・・エ
ミッタ領域、６・・・・・・電極、７・・・・・・酸化
シリコン膜、８・・・・・ベースコンタクト領域形成用
開口、９，９１・・・・・ エミッタ領域形成用開口、
１ｏ・・・・・ボロン注入層、１１・・・・・・レジス
ト膜、１２・・・・・・砒素注入層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- コレクタ領域となる一導電形の半導体層上を覆う絶縁膜
を選択的に除去し、ベースコンタクト領域およびエミッ
タ領域を形成するべき部分上に第１の開口を形成する工
程、同第１の開口を通して逆導電形の不純物をイオン注
入する工程、表面全域に前記絶縁膜とはエッチングレー
トが異なる被膜を形成し、さらに同被膜を選択的に除去
してエミッタ領域を形成するべき部分上に開口端縁が前
記第１の開口のそれよりも大きい第２の開口を形成する
工程、同第２の開口底部に露出する前記半導体層部分を
前記逆導電形の不純物イオン注入層が除去されるまでエ
ッチングし、続いて同半導体層部分に一導電形の不純物
をイオン注入あるいは蒸着する工程、前記一導電形の不
純物と前記逆導電形の不純物を拡散させ、エミッタ領域
とベースコンタクト領域を形成する工程、ベース領域を
形成するべき部分の前記絶縁膜を選択的に除去し、逆導
電形の不純物を拡散させベース領域を形成する工程を具
備することを特徴とするトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17070284A JPS6148974A (ja) | 1984-08-16 | 1984-08-16 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17070284A JPS6148974A (ja) | 1984-08-16 | 1984-08-16 | トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148974A true JPS6148974A (ja) | 1986-03-10 |
Family
ID=15909809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17070284A Pending JPS6148974A (ja) | 1984-08-16 | 1984-08-16 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119425U (ja) * | 1990-03-20 | 1991-12-10 |
-
1984
- 1984-08-16 JP JP17070284A patent/JPS6148974A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119425U (ja) * | 1990-03-20 | 1991-12-10 | ||
| JPH0529056Y2 (ja) * | 1990-03-20 | 1993-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4173629B2 (ja) | シリコンカーバイドに設けた自己整合パワー電界効果トランジスタ | |
| US5232861A (en) | Method of manufacturing semiconductor device including a bipolar transistor | |
| JPH10163491A (ja) | 半導体素子の製造方法 | |
| EP0401786B1 (en) | Method of manufacturing a lateral bipolar transistor | |
| JPH07130834A (ja) | 半導体装置およびその製造方法 | |
| JPS6148974A (ja) | トランジスタの製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| US5013672A (en) | Manufacturing process for high-frequency bipolar transistors | |
| JP3336734B2 (ja) | 素子分離領域の形成方法 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPH07161729A (ja) | 半導体装置の製造方法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6122866B2 (ja) | ||
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JP3093615B2 (ja) | 半導体装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPS6081863A (ja) | 半導体装置の製造方法 | |
| KR0124634B1 (ko) | 반도체소자의 분리층 제조방법 | |
| KR0128024B1 (ko) | 측면 쌍극자 트랜지스터 장치의 제조방법 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPS617664A (ja) | 半導体装置およびその製造方法 | |
| JPH0691097B2 (ja) | 半導体装置の製造方法 |