JPH04116933A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04116933A JPH04116933A JP23783190A JP23783190A JPH04116933A JP H04116933 A JPH04116933 A JP H04116933A JP 23783190 A JP23783190 A JP 23783190A JP 23783190 A JP23783190 A JP 23783190A JP H04116933 A JPH04116933 A JP H04116933A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- base region
- oxide film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、高速度応答型のバイポーラトランジスタ並び
にその集積回路等の半導体の製造方法に関する。
にその集積回路等の半導体の製造方法に関する。
〈従来の技術〉
第2図は従来例てNPNhランジスタの製造方法を経時
的に示す模式断面図である。第2図に従ってその製造方
法を説明する。
的に示す模式断面図である。第2図に従ってその製造方
法を説明する。
fa1図に示すように、p型基板10に酸化膜(図示せ
ず)を形成し、その窓開けを行い、選択的にn型不純物
を拡散することによってn゛埋込層1を形成し、その後
その酸化膜を除去した後、そのn゛埋込層11に隣接し
、かつp型基板10全面にエピタキシャル成長させるこ
とによりn型エピタキシャル層12を形成する。次に酸
化膜20をn型エピタキシャル層12上に再成長させ、
その酸化膜20の所定部分を窓開けした後、p型不純物
を拡散することによってp゛分離拡散層13を形成し、
次いでn型エピタキシャル層12表面からn+埋込み層
11に達するようにn1拡散を行うことによりコレクタ
領域14を形成する。
ず)を形成し、その窓開けを行い、選択的にn型不純物
を拡散することによってn゛埋込層1を形成し、その後
その酸化膜を除去した後、そのn゛埋込層11に隣接し
、かつp型基板10全面にエピタキシャル成長させるこ
とによりn型エピタキシャル層12を形成する。次に酸
化膜20をn型エピタキシャル層12上に再成長させ、
その酸化膜20の所定部分を窓開けした後、p型不純物
を拡散することによってp゛分離拡散層13を形成し、
次いでn型エピタキシャル層12表面からn+埋込み層
11に達するようにn1拡散を行うことによりコレクタ
領域14を形成する。
次に(b)図に示すように、ベース領域のパターニング
を行い、酸化膜20をエツチングし、その開口部に酸化
膜20を再成長させ、引き続き窒化膜15を形成し、エ
ミッタパターンによりエミッタ領域以外の部分の窒化膜
15および酸化膜20を除去する。次に残された窒化膜
15および酸化膜20の2層膜をマスクに外部ベース領
域16となるべき領域にポロンをイオン注入し、外部ベ
ース領域16を形成する。
を行い、酸化膜20をエツチングし、その開口部に酸化
膜20を再成長させ、引き続き窒化膜15を形成し、エ
ミッタパターンによりエミッタ領域以外の部分の窒化膜
15および酸化膜20を除去する。次に残された窒化膜
15および酸化膜20の2層膜をマスクに外部ベース領
域16となるべき領域にポロンをイオン注入し、外部ベ
ース領域16を形成する。
次に(C)図に示すように、窒化膜15を耐酸化マスク
として熱酸化を行い、外部ベース領域16上に酸化膜2
0を再成長させる。
として熱酸化を行い、外部ベース領域16上に酸化膜2
0を再成長させる。
次に(山国に示すように、窒化膜15を除去した後、窒
化膜15の下部にあった酸化膜20をエツチングにより
除去し、その開口部にポロンをイオン注入することによ
り、真性ベース領域17を形成する。
化膜15の下部にあった酸化膜20をエツチングにより
除去し、その開口部にポロンをイオン注入することによ
り、真性ベース領域17を形成する。
次に(e)図に示すように、真性ベース領域17上部を
含む部分にAsドープポリシリコン19を堆積し、バタ
ーニングを行った後、アニールを行いポリシリコン19
からAsを拡散することにより、エミッタ領域18を形
成する。
含む部分にAsドープポリシリコン19を堆積し、バタ
ーニングを行った後、アニールを行いポリシリコン19
からAsを拡散することにより、エミッタ領域18を形
成する。
その後、周知の方法によりエミッタ電極、コレクタ電極
、ベース電極を形成し、バイポーラトランジスタ作成か
完了する。(図示せず)〈発明か解決しようとする課題
〉 ところで、従来法によれば、エミッタ領域と外部ベース
領域かセルファライン構造となるため、ベース抵抗を低
減することかできるので、高速化に適したバイポーラト
ランジスタの作成か可能である。しかしなから、従来法
によるエミッタ領域、外部ベース領域の形成においては
、外部ベース領域の部分は酸化性雰囲気にさらされ、ポ
ロンの増速拡散か起こり、その結果外部ベース領域か深
く形成される。そのため、エピタキシャル層か薄くなる
と、コレクターベース耐圧の低下および、コレクターベ
ース容量の増加を招くため、エピタキシャル層の薄膜化
によるトランジスタの高速化を図ることか困難であった
。一方、エピタキシャル層を厚く形成すると、分離拡散
、コレクタ補償拡散において横方向への不純物拡散等が
おこるためデバイスの縮小化の妨げとなっていた。
、ベース電極を形成し、バイポーラトランジスタ作成か
完了する。(図示せず)〈発明か解決しようとする課題
〉 ところで、従来法によれば、エミッタ領域と外部ベース
領域かセルファライン構造となるため、ベース抵抗を低
減することかできるので、高速化に適したバイポーラト
ランジスタの作成か可能である。しかしなから、従来法
によるエミッタ領域、外部ベース領域の形成においては
、外部ベース領域の部分は酸化性雰囲気にさらされ、ポ
ロンの増速拡散か起こり、その結果外部ベース領域か深
く形成される。そのため、エピタキシャル層か薄くなる
と、コレクターベース耐圧の低下および、コレクターベ
ース容量の増加を招くため、エピタキシャル層の薄膜化
によるトランジスタの高速化を図ることか困難であった
。一方、エピタキシャル層を厚く形成すると、分離拡散
、コレクタ補償拡散において横方向への不純物拡散等が
おこるためデバイスの縮小化の妨げとなっていた。
本発明は、以上の問題点を鑑み、耐圧の劣化を伴わずに
高速化を図ることかできる半導体装置の製造方法を提供
することを目的とする。
高速化を図ることかできる半導体装置の製造方法を提供
することを目的とする。
〈課題を解決するための手段〉
本発明の半導体装置の製造方法は、エミッタ領域、コレ
クタ領域、ベース領域を縦型に形成してなる半導体装置
の製造方法において、上記エミッタ領域、ベース領域と
なる基板上に酸化膜を形成した後、その酸化膜上にn導
電型不純物が拡散された状態のポリシリコン膜を形成し
、その後そのポリシリコン膜上に窒化膜を形成し、その
後その窒化膜を上記エミッタ領域となる部分にのみ残す
ようエツチングを行った後、外部ベース領域にその窒化
膜をマスクとしてイオン注入を行い、その後上記ポリシ
リコン膜のすべてを酸化した後、上記窒化膜および上記
ポリシリコンを除去し、その後上記エミッタ領域となる
部分を開口した後、上記エミッタ領域および真性ベース
領域を形成することを特徴としている。
クタ領域、ベース領域を縦型に形成してなる半導体装置
の製造方法において、上記エミッタ領域、ベース領域と
なる基板上に酸化膜を形成した後、その酸化膜上にn導
電型不純物が拡散された状態のポリシリコン膜を形成し
、その後そのポリシリコン膜上に窒化膜を形成し、その
後その窒化膜を上記エミッタ領域となる部分にのみ残す
ようエツチングを行った後、外部ベース領域にその窒化
膜をマスクとしてイオン注入を行い、その後上記ポリシ
リコン膜のすべてを酸化した後、上記窒化膜および上記
ポリシリコンを除去し、その後上記エミッタ領域となる
部分を開口した後、上記エミッタ領域および真性ベース
領域を形成することを特徴としている。
く作用〉
エミッタ領域と外部ベース領域はセルファライン構造を
有し、かつ外部ベース領域はほとんど酸化性雰囲気にさ
らされることなく形成され、また、酸化されるポリシリ
コン中にはn導電型不純物か拡散されていることから、
酸化膜の成長レートか高く、酸化は短時間である。以上
のことから、外部ベース領域は浅く形成される。
有し、かつ外部ベース領域はほとんど酸化性雰囲気にさ
らされることなく形成され、また、酸化されるポリシリ
コン中にはn導電型不純物か拡散されていることから、
酸化膜の成長レートか高く、酸化は短時間である。以上
のことから、外部ベース領域は浅く形成される。
したかって、エピタキシャル層は薄膜化される。
〈実施例〉
第1図は本発明の実施例を経時的に示す模式断面図であ
る。第1図に従ってその製造方法を説明する。
る。第1図に従ってその製造方法を説明する。
(a1図に示すように、p型基板1に酸化膜(図示せず
)を形成し、その窓開けを行い、選択的にn型不純物を
拡散することによってn4埋込み層7を形成し、その後
その酸化膜を除去した後、そのn1埋込み層7に隣接し
、かつp型基板1全面にエピタキシャル成長させること
によりn型エピタキシャル層4を形成する。次に酸化膜
2をn型エピタキシャル層4上に再成長させ、その酸化
膜2の所定部分を窓開けした後、p型不純物を拡散する
ことによってp+分離拡散層5を形成し、次いでn型エ
ピタキシャル層4表面からn+埋込み層7に達するよう
にn+拡散を行うことによりコレクタ領域6を形成する
。
)を形成し、その窓開けを行い、選択的にn型不純物を
拡散することによってn4埋込み層7を形成し、その後
その酸化膜を除去した後、そのn1埋込み層7に隣接し
、かつp型基板1全面にエピタキシャル成長させること
によりn型エピタキシャル層4を形成する。次に酸化膜
2をn型エピタキシャル層4上に再成長させ、その酸化
膜2の所定部分を窓開けした後、p型不純物を拡散する
ことによってp+分離拡散層5を形成し、次いでn型エ
ピタキシャル層4表面からn+埋込み層7に達するよう
にn+拡散を行うことによりコレクタ領域6を形成する
。
次に、(b)図に示すように、ベース領域上の酸化膜2
フオトエツチングにより選択的に除去した後、約200
人の酸化膜を成長させた後、約1000人のポリシリコ
ン膜9さらにその上に約1000人の窒化膜3をデポジ
ションし、その後フォトエツチングによりエミッタ領域
となるところ以外の窒化膜を除去した後、続いて残され
た窒化膜3とフィールドの酸化膜2をマスクとしてボロ
ンをエネルギ35kev、ドーズ量2.0E15/cn
の条件でイオン注入を行い、続いて残された窒化膜3を
マスクにリンをエネルギ20 kev、 ドーズ量1
.0E15/cdでイオン注入を行うことにより、窒化
膜3の下部以外のポリシリコン9をn゛ポリシリコンす
る。
フオトエツチングにより選択的に除去した後、約200
人の酸化膜を成長させた後、約1000人のポリシリコ
ン膜9さらにその上に約1000人の窒化膜3をデポジ
ションし、その後フォトエツチングによりエミッタ領域
となるところ以外の窒化膜を除去した後、続いて残され
た窒化膜3とフィールドの酸化膜2をマスクとしてボロ
ンをエネルギ35kev、ドーズ量2.0E15/cn
の条件でイオン注入を行い、続いて残された窒化膜3を
マスクにリンをエネルギ20 kev、 ドーズ量1
.0E15/cdでイオン注入を行うことにより、窒化
膜3の下部以外のポリシリコン9をn゛ポリシリコンす
る。
なお、上述した約1000人のポリシリコン膜9はn“
ポリシリコンを用いれば、上述したリンをポリシリコン
に注入しなくてもよい。
ポリシリコンを用いれば、上述したリンをポリシリコン
に注入しなくてもよい。
次に、fC1図に示すように、選択酸化を約220o人
の厚さまで行う。この酸化では、ポリシリコン膜9は窒
化膜3の下部を除いてすべて酸化される。
の厚さまで行う。この酸化では、ポリシリコン膜9は窒
化膜3の下部を除いてすべて酸化される。
また、ボロンの注入されたポリシリコの領域はわずかじ
か酸化されず、一方酸化されるポリシリコン膜9は先に
行ったリンのイオン注入によりn“ポリシリコンとなっ
ているため、酸化時間は従来法によるものの約半分の時
間で酸化膜の成長かできる。
か酸化されず、一方酸化されるポリシリコン膜9は先に
行ったリンのイオン注入によりn“ポリシリコンとなっ
ているため、酸化時間は従来法によるものの約半分の時
間で酸化膜の成長かできる。
次に、(d)図に示すように、ドライエツチングにより
、窒化膜3およびポリシリコン膜9を除去した後、内部
ベースとしてエネルギ20kev、ドーズ量2.0E1
3/cdの条件でボロンをイオン注入することにより、
真性ベース領域8bを形成する。
、窒化膜3およびポリシリコン膜9を除去した後、内部
ベースとしてエネルギ20kev、ドーズ量2.0E1
3/cdの条件でボロンをイオン注入することにより、
真性ベース領域8bを形成する。
次に、(81図に示すように、アニールを行った後、酸
化膜2をエツチングし、真性ベース領域8bをを露出さ
せた後、開口したエミッタ部分砒素ドープポリシリコン
42を形成し、その後バターニングした後、熱処理を行
うことによりポリシリコン42から砒素を拡散させ、エ
ミッタ領域8eを形成する。その後、周知の方法により
エミッタ電極8e、コレクタ電極、ベース電極を形成し
、バイポーラトランジスタ作成が完了する。
化膜2をエツチングし、真性ベース領域8bをを露出さ
せた後、開口したエミッタ部分砒素ドープポリシリコン
42を形成し、その後バターニングした後、熱処理を行
うことによりポリシリコン42から砒素を拡散させ、エ
ミッタ領域8eを形成する。その後、周知の方法により
エミッタ電極8e、コレクタ電極、ベース電極を形成し
、バイポーラトランジスタ作成が完了する。
なお、上記の実施例では、分離形成は接合分離を用いて
いるが、他に誘電体分離等を用いてもよい。また、内部
ベースのイオン注入を選択酸化の後に行っているか、外
部ベースのイオン注入の直後に行ってもよい。
いるが、他に誘電体分離等を用いてもよい。また、内部
ベースのイオン注入を選択酸化の後に行っているか、外
部ベースのイオン注入の直後に行ってもよい。
〈発明の効果〉
以上説明したように、本発明を用いれば、外部ベース領
域はほとんど酸化されないため、浅く形成することかで
きる。したかって、エピタキシャル層は薄膜化される。
域はほとんど酸化されないため、浅く形成することかで
きる。したかって、エピタキシャル層は薄膜化される。
この結果、高速のバイポーラトランジスタの作成か実現
できる。
できる。
第1図は本発明の実施例を経時的に示す模式断面図、第
2図は従来例を経時的に示す模式断面図である。 1・・・基板 2・・・酸化膜 3・・・窒化膜 4・・・n型エピタキシャル層 5・・・p型拡散領域 6・・・コレクタ領域 7・・・n1埋込み層 8a・・・外部ベース領域 8b・・・真性ベース領域 8e・・・エミッタ領域 9・・・ポリシリコン膜 9e・・・エミッタ電極
2図は従来例を経時的に示す模式断面図である。 1・・・基板 2・・・酸化膜 3・・・窒化膜 4・・・n型エピタキシャル層 5・・・p型拡散領域 6・・・コレクタ領域 7・・・n1埋込み層 8a・・・外部ベース領域 8b・・・真性ベース領域 8e・・・エミッタ領域 9・・・ポリシリコン膜 9e・・・エミッタ電極
Claims (1)
- エミッタ領域、コレクタ領域、ベース領域を縦型に形
成してなる半導体装置の製造方法において、上記エミッ
タ領域、ベース領域となる基板上に酸化膜を形成した後
、その酸化膜上にn導電型不純物が拡散された状態のポ
リシリコン膜を形成し、その後そのポリシリコン膜上に
窒化膜を形成し、その後その窒化膜を上記エミッタ領域
となる部分にのみ残すようエッチングを行った後、外部
ベース領域にその窒化膜をマスクとしてイオン注入を行
い、その後上記ポリシリコン膜のすべてを酸化した後、
上記窒化膜および上記ポリシリコンを除去し、その後上
記エミッタ領域となる部分を開口した後、上記エミッタ
領域および真性ベース領域を形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23783190A JPH04116933A (ja) | 1990-09-07 | 1990-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23783190A JPH04116933A (ja) | 1990-09-07 | 1990-09-07 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04116933A true JPH04116933A (ja) | 1992-04-17 |
Family
ID=17021055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23783190A Pending JPH04116933A (ja) | 1990-09-07 | 1990-09-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04116933A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9532691B2 (en) | 2014-10-22 | 2017-01-03 | Dyson Technologies Limited | Vacuum cleaner with motor between separation stages |
US10016111B2 (en) | 2014-10-22 | 2018-07-10 | Dyson Technology Limited | Vacuum cleaner with motor cooling |
US10244912B2 (en) | 2014-10-22 | 2019-04-02 | Dyson Technology Limited | Vacuum cleaner with motor between separation stages |
-
1990
- 1990-09-07 JP JP23783190A patent/JPH04116933A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9532691B2 (en) | 2014-10-22 | 2017-01-03 | Dyson Technologies Limited | Vacuum cleaner with motor between separation stages |
US10016111B2 (en) | 2014-10-22 | 2018-07-10 | Dyson Technology Limited | Vacuum cleaner with motor cooling |
US10244912B2 (en) | 2014-10-22 | 2019-04-02 | Dyson Technology Limited | Vacuum cleaner with motor between separation stages |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01140761A (ja) | 半導体装置 | |
US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
JPH04343434A (ja) | 半導体装置の製造方法 | |
JP3470155B2 (ja) | 改良形バイポーラトランジスタ | |
JPH04116933A (ja) | 半導体装置の製造方法 | |
US4469535A (en) | Method of fabricating semiconductor integrated circuit devices | |
JPH03262154A (ja) | BiCMOS型半導体集積回路の製造方法 | |
JP2890509B2 (ja) | 半導体装置の製造方法 | |
JPS5856460A (ja) | 半導体装置の製造方法 | |
JPH0897231A (ja) | 半導体装置の製造方法 | |
JPS59135764A (ja) | 半導体装置の製造方法 | |
JPS6395664A (ja) | 半導体装置の製造方法 | |
JPH0362947A (ja) | 半導体装置及びその製造方法 | |
JPS616853A (ja) | 半導体装置の製造方法 | |
JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
JPH0346336A (ja) | 半導体装置の製造方法 | |
JPH03180029A (ja) | 半導体装置の製造方法 | |
JPH03196641A (ja) | 接合型電界効果トランジスタの製造方法 | |
JPS6149469A (ja) | 半導体装置の製造方法 | |
JPS59231833A (ja) | 半導体装置及びその製造法 | |
JPH05144932A (ja) | 半導体装置の製造方法 | |
JPS6376374A (ja) | 半導体装置の製造方法 | |
JPH03278568A (ja) | 半導体装置の製造方法 | |
JPH08204041A (ja) | 半導体装置の製造方法 |