JPH0362947A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0362947A JPH0362947A JP19896489A JP19896489A JPH0362947A JP H0362947 A JPH0362947 A JP H0362947A JP 19896489 A JP19896489 A JP 19896489A JP 19896489 A JP19896489 A JP 19896489A JP H0362947 A JPH0362947 A JP H0362947A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- source
- oxidation
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明（よ 半導体装置及びその製造方法に関しさらに
詳述すれば より微細な素子分離酸化膜の形成方法及び
それに基づく新規な構造を提供するものであも 従来の技術 ＬＳＩの大規模化及び微細化にともない素子分離酸化膜
の微細化が益々重要になってきている。
詳述すれば より微細な素子分離酸化膜の形成方法及び
それに基づく新規な構造を提供するものであも 従来の技術 ＬＳＩの大規模化及び微細化にともない素子分離酸化膜
の微細化が益々重要になってきている。
従来 半導体装置の素子分離膜形成方法にはＬＯＣＯ６
技術が主として利用されている。
技術が主として利用されている。
発明が解決しようとする課題
しかしながら上記ＬＯＣＯ３技術で（よ 素子分離酸化
膜が素子形成領域へ約０．５μｍ入り込へ 素子の微細
化を妨げも まｆ−ＭＯ８型半導体の場合、 トランジ
スタの実効的なゲート幅が短くなるとソース・ドレイン
間の電流値を減少せし△ その結果トランジスタの動作
速度も遅くなり高速化を妨げるという問題点を有してい
た 本発明（友 上記の問題点に鑑みて考案されたものであ
り、素子分離酸化膜の素子形成領域への入り込みを少な
くすることができる半導体装置及びその製造方法を提供
することを目的する。
膜が素子形成領域へ約０．５μｍ入り込へ 素子の微細
化を妨げも まｆ−ＭＯ８型半導体の場合、 トランジ
スタの実効的なゲート幅が短くなるとソース・ドレイン
間の電流値を減少せし△ その結果トランジスタの動作
速度も遅くなり高速化を妨げるという問題点を有してい
た 本発明（友 上記の問題点に鑑みて考案されたものであ
り、素子分離酸化膜の素子形成領域への入り込みを少な
くすることができる半導体装置及びその製造方法を提供
することを目的する。
課題を解決するための手段
本発明は上述の課題を解決するた歇 半導体基板上の全
面に不純物を拡散した半導体膜を堆積する工程と、前記
半導体膜を素子形成領域を囲むパターンに形成する工程
と、その後前記素子形成領域上に選択的に耐酸化性膜を
形成した後、素子分離用の酸化を行なう工程とを備えた
ものである。
面に不純物を拡散した半導体膜を堆積する工程と、前記
半導体膜を素子形成領域を囲むパターンに形成する工程
と、その後前記素子形成領域上に選択的に耐酸化性膜を
形成した後、素子分離用の酸化を行なう工程とを備えた
ものである。
作用
本発明は上述の構成により、素子分離形成領域を囲む不
純物を拡散した半導体膜のパターンが耐酸化性膜に接し
ており、不純物を拡散した半導体膜の酸化速度が不純物
を拡散しない半導体膜の酸化速度に比べ速いたへ 初期
の酸化においては酸化種が不純物を拡散した半導体膜で
大部分消費され 素子分離酸化膜の素子形成領域への入
り込みがな（ち その後の酸化は不純物を拡散した半導
体膜がすでに酸化されているた奴 酸化種は耐酸化膜端
直下の半導体基板には拡散せず（届きに＜＜）、耐酸化
膜が存在するために 酸化膜成長は耐酸化性膜の方向へ
は進まず逆の方向に進む。以上より、素子分離酸化膜の
素子形成領域への入り込みをなくすことができも 実施例 第１図は本発明の一実施例におけるＭＯ３型半導体装置
の製造方法を示す工程断面図である。以下、図面を参照
しながら実施例を詳細に説明する。
純物を拡散した半導体膜のパターンが耐酸化性膜に接し
ており、不純物を拡散した半導体膜の酸化速度が不純物
を拡散しない半導体膜の酸化速度に比べ速いたへ 初期
の酸化においては酸化種が不純物を拡散した半導体膜で
大部分消費され 素子分離酸化膜の素子形成領域への入
り込みがな（ち その後の酸化は不純物を拡散した半導
体膜がすでに酸化されているた奴 酸化種は耐酸化膜端
直下の半導体基板には拡散せず（届きに＜＜）、耐酸化
膜が存在するために 酸化膜成長は耐酸化性膜の方向へ
は進まず逆の方向に進む。以上より、素子分離酸化膜の
素子形成領域への入り込みをなくすことができも 実施例 第１図は本発明の一実施例におけるＭＯ３型半導体装置
の製造方法を示す工程断面図である。以下、図面を参照
しながら実施例を詳細に説明する。
（Ａ）シリコン基板１の所望の位置に 周知の選択酸化
法により約２０ｎｍのゲート酸化膜２を形成する。その
後、酸化Ｍ２の上に約３００ｎｍの厚さの多結晶シリコ
ン膜３を気相成長法により堆積すも（Ｂ）この多結晶シ
リコン膜３に燐を約２０Ｘ１０”（ｃｍ−”）程度拡散
させ、その上にゲートパターン４ａとソース・ドレイン
領域を囲むパターン４ｂを含むフォトレジストパターン
４を形成する。
法により約２０ｎｍのゲート酸化膜２を形成する。その
後、酸化Ｍ２の上に約３００ｎｍの厚さの多結晶シリコ
ン膜３を気相成長法により堆積すも（Ｂ）この多結晶シ
リコン膜３に燐を約２０Ｘ１０”（ｃｍ−”）程度拡散
させ、その上にゲートパターン４ａとソース・ドレイン
領域を囲むパターン４ｂを含むフォトレジストパターン
４を形成する。
（Ｃ）フォトレジストパターン４をマスクとして多結晶
シリコン膜３をエツチングし ゲート電極３ａとソース
・ドレイン拡散領域を囲むリング状パターン３ｂを同時
に形成する。このことにより、余分な工程を増やさずに
ゲート電極３ａ形成と同時に素子形成領域への入り込み
の少ない素子分離酸化膜の形成に必要な多結晶シリコン
のリング状パターン３ｂを形成できる。
シリコン膜３をエツチングし ゲート電極３ａとソース
・ドレイン拡散領域を囲むリング状パターン３ｂを同時
に形成する。このことにより、余分な工程を増やさずに
ゲート電極３ａ形成と同時に素子形成領域への入り込み
の少ない素子分離酸化膜の形成に必要な多結晶シリコン
のリング状パターン３ｂを形成できる。
（Ｄ）この上に耐酸化性膜として気相成長法により約１
２０ｎｍの窒化膜５を堆積せし数 さらにソース・ドレ
イン領域を形成するためのフォトレジストマスクパター
ン６を作る。
２０ｎｍの窒化膜５を堆積せし数 さらにソース・ドレ
イン領域を形成するためのフォトレジストマスクパター
ン６を作る。
（Ｅ） 周知のエツチングを用いて、ソース・ドレイン
領域上にのみ窒化膜５を残す。このとき周辺の多結晶シ
リコンパターン３ｂの隅に窒化膜が残らないように注意
する。この耐酸化性膜５とそれを囲む多結晶シリコンの
パターン３ｂをマスクとしてイオン注入を行うと、イオ
ン種のソース・ドレイン領域への入り込みがないチャン
ネル・ストッパーを形成することができも つまり、本
実施例で（友 フォト・レジスト工程を減らし かつ良
好なチャンネル・ストッパーイオン注入が出来も（Ｆ）
次に 素子分離酸化膜を形成するための酸化を行う。第
１図（Ｅ）に示すように素子分離形成領域を囲む不純物
を拡散した多結晶シリコンのリング状パターン３ｂが耐
酸化性膜５に接しており、高濃度多結晶シリコン３ｂの
酸化速度が不純物を拡散しない単結晶シリコンｌの酸化
速度に比べ約３倍速いたム 初期の酸化においては酸化
種か高濃度多結晶シリコン３ｂで大部分消費され 素子
分離酸化膜２の素子形成領域への入り込みがない。その
後の酸化は高濃度多結晶シリコン３ｂがすでに酸化され
ているた取 酸化種は耐酸化膜５端直下の半導体基板１
には拡散せず（届きに＜＜）、窒化膜５が存在するため
に 多結晶シリコン３ｂの上面と耐酸化性膜５に接して
いない側面に入り、ソース・ドレイン領域方向には酸化
は進まず、図中の矢印ａの方向に酸化膜２を成長させａ
以上より素子形成領域への入り込みがない素子分離酸
化膜が形成されも （Ｇ）その後、窒化膜５を除去し 前記半導体基板全面
にひ素または燐を注入し ソース・ドレイン拡散層７，
８を形成する。
領域上にのみ窒化膜５を残す。このとき周辺の多結晶シ
リコンパターン３ｂの隅に窒化膜が残らないように注意
する。この耐酸化性膜５とそれを囲む多結晶シリコンの
パターン３ｂをマスクとしてイオン注入を行うと、イオ
ン種のソース・ドレイン領域への入り込みがないチャン
ネル・ストッパーを形成することができも つまり、本
実施例で（友 フォト・レジスト工程を減らし かつ良
好なチャンネル・ストッパーイオン注入が出来も（Ｆ）
次に 素子分離酸化膜を形成するための酸化を行う。第
１図（Ｅ）に示すように素子分離形成領域を囲む不純物
を拡散した多結晶シリコンのリング状パターン３ｂが耐
酸化性膜５に接しており、高濃度多結晶シリコン３ｂの
酸化速度が不純物を拡散しない単結晶シリコンｌの酸化
速度に比べ約３倍速いたム 初期の酸化においては酸化
種か高濃度多結晶シリコン３ｂで大部分消費され 素子
分離酸化膜２の素子形成領域への入り込みがない。その
後の酸化は高濃度多結晶シリコン３ｂがすでに酸化され
ているた取 酸化種は耐酸化膜５端直下の半導体基板１
には拡散せず（届きに＜＜）、窒化膜５が存在するため
に 多結晶シリコン３ｂの上面と耐酸化性膜５に接して
いない側面に入り、ソース・ドレイン領域方向には酸化
は進まず、図中の矢印ａの方向に酸化膜２を成長させａ
以上より素子形成領域への入り込みがない素子分離酸
化膜が形成されも （Ｇ）その後、窒化膜５を除去し 前記半導体基板全面
にひ素または燐を注入し ソース・ドレイン拡散層７，
８を形成する。
（Ｈ）次に 酸化膜９を気相成長法により堆積させて、
所望の位置にコンタクト開孔部１０，１１゜１２を設け
、 ソース ドレイン、ゲート電極１３、＋ ４．１５
を形成して完了する。その粘気 第１図（Ｇ）のような
素子分離酸化膜のソース・ドレイン領域７，８への入り
込みを減少したＭＯ３型半導体装置を作ることができる
。
所望の位置にコンタクト開孔部１０，１１゜１２を設け
、 ソース ドレイン、ゲート電極１３、＋ ４．１５
を形成して完了する。その粘気 第１図（Ｇ）のような
素子分離酸化膜のソース・ドレイン領域７，８への入り
込みを減少したＭＯ３型半導体装置を作ることができる
。
な抵 本実施例において不純物を拡散した半導体膜とし
て燐を拡散した多結晶シリコン膜とした力交 はう素等
の不純物を拡散した単結晶または非晶質シリコン膜でも
同様の効果が得られる。また本実施例ではＭＯ８型半導
体装置の製造方法を説明した力交 バイポーラ型半導体
装置の製造にも応用できも 発明の詳細 な説明したように 本発明によれば半導体装置の素子分
離酸化膜の素子形成領域への入り込みを減少することが
でき、産業上の価値の高いものである。
て燐を拡散した多結晶シリコン膜とした力交 はう素等
の不純物を拡散した単結晶または非晶質シリコン膜でも
同様の効果が得られる。また本実施例ではＭＯ８型半導
体装置の製造方法を説明した力交 バイポーラ型半導体
装置の製造にも応用できも 発明の詳細 な説明したように 本発明によれば半導体装置の素子分
離酸化膜の素子形成領域への入り込みを減少することが
でき、産業上の価値の高いものである。
第１図（Ａ）〜（）−１）は本発明の一実施例にかかる
ＭＯ３型トランジスタの製造方法を示す工程断面図であ
る。 １・・・シリコン基板 ２・・・ゲート酸化風 ３・・
・多結晶シリコン汰 ４・・・ゲート電極形成用フォト
レジストマス久 ５・・・窒化風 ６・・・ソース・ド
レイン領域形成用フォトレジストマス久 ７，８・・・
ソース・ドレイン拡散傾板
ＭＯ３型トランジスタの製造方法を示す工程断面図であ
る。 １・・・シリコン基板 ２・・・ゲート酸化風 ３・・
・多結晶シリコン汰 ４・・・ゲート電極形成用フォト
レジストマス久 ５・・・窒化風 ６・・・ソース・ド
レイン領域形成用フォトレジストマス久 ７，８・・・
ソース・ドレイン拡散傾板
Claims (2)
- （１）素子形成領域上に形成した耐酸化性膜の一端が素
子分離酸化膜の一端と一致することを特徴とする半導体
装置。 - （２）半導体基板上の全面に不純物を拡散した半導体膜
を堆積する工程と、前記半導体膜を素子形成領域を囲む
パターンに形成する工程と、その後前記素子形成領域上
に選択的に耐酸化性膜を形成した後、素子分離用の酸化
を行なう工程とを備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19896489A JPH0362947A (ja) | 1989-07-31 | 1989-07-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19896489A JPH0362947A (ja) | 1989-07-31 | 1989-07-31 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362947A true JPH0362947A (ja) | 1991-03-19 |
Family
ID=16399858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19896489A Pending JPH0362947A (ja) | 1989-07-31 | 1989-07-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362947A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152286A (ja) * | 1991-11-28 | 1993-06-18 | Nippon Precision Circuits Kk | 半導体装置の製造方法 |
| JPH0735247A (ja) * | 1993-07-23 | 1995-02-07 | Kitz Corp | ボールバルブのシート構造 |
-
1989
- 1989-07-31 JP JP19896489A patent/JPH0362947A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05152286A (ja) * | 1991-11-28 | 1993-06-18 | Nippon Precision Circuits Kk | 半導体装置の製造方法 |
| JPH0735247A (ja) * | 1993-07-23 | 1995-02-07 | Kitz Corp | ボールバルブのシート構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008728B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US4301588A (en) | Consumable amorphous or polysilicon emitter process | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| US5824587A (en) | Method for making convex device with elevated gate structure | |
| EP0126292B1 (en) | Semiconductor device having an element isolation layer and method of manufacturing the same | |
| JPS6133253B2 (ja) | ||
| JPH0362947A (ja) | 半導体装置及びその製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH0756870B2 (ja) | 半導体装置の製造方法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| JPS61230367A (ja) | 半導体装置の製造方法 | |
| JPS60245250A (ja) | 半導体装置の製造方法 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS6395664A (ja) | 半導体装置の製造方法 | |
| JPH0152900B2 (ja) | ||
| JPS6145392B2 (ja) | ||
| JPH0371770B2 (ja) | ||
| JPH02135738A (ja) | 半導体装置の製造方法 | |
| JPS59207659A (ja) | 半導体装置の製造方法 | |
| JPH03280548A (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPH0346276A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPH01214166A (ja) | バイポーラトランジスタを有する半導体集積回路装置 |