KR940008728B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR940008728B1
KR940008728B1 KR1019910011756A KR910011756A KR940008728B1 KR 940008728 B1 KR940008728 B1 KR 940008728B1 KR 1019910011756 A KR1019910011756 A KR 1019910011756A KR 910011756 A KR910011756 A KR 910011756A KR 940008728 B1 KR940008728 B1 KR 940008728B1
Authority
KR
South Korea
Prior art keywords
polysilicon layer
layer
melting point
point metal
high melting
Prior art date
Application number
KR1019910011756A
Other languages
English (en)
Other versions
KR920003541A (ko
Inventor
가츠야 시노
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치 filed Critical 가부시기가이샤 도시바
Publication of KR920003541A publication Critical patent/KR920003541A/ko
Application granted granted Critical
Publication of KR940008728B1 publication Critical patent/KR940008728B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 장치 및 그 제조방법
제1도는 본 발명의 제1실시예에 관한 반도체 장치의 공정별 단면도.
제2도는 본 발명의 제2실시예에 관한 반도체 장치의 공정별 단면도.
제3도는 이온중에 의한 불순물 농도의 프로필 특성을 도시하는 곡선도.
제4도는 종래의 반도체 장치의 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명
101 : 실리콘 기판 102 : 제1폴리실리콘층
103 : 제2폴리실리콘층 104 : 고융점 금속 실리사이드층
105 : 후산화막 106 : 게이트 전극
201 : 실리콘 기판 202 : 폴리실리콘층
203 : 고융점 금속 실리사이드층 204 : 후산화막
205 : 게이트 전극
본 발명은 폴리실리콘층상에 고융점 금속 실리사이드층을 피착한 게이트 전극 또는 배선을 가지는 MOS형 트랜지스터를 구성하는 반도체 장치에 관한 것으로, 특히 미소사이즈의 트랜지스터 디바이스에 사용되는 반도체 장치에 관한 것이다.
반도체장치의 고집적화에 따라 설계법이 예를들어 0.7㎛의 이른바 서브미크론 디바이스가 일반적으로 되어 가고 있다.
이와 같은 종류의 반도체 장치의 구조는 제4도(c)에 도시와 같다. 실리콘 기판(401)상에는 인확산 등에 의하여 불순물이 도입된 폴리실리콘층(402)과 이 폴리실리콘층(402)상에 피착된 고융점금속 실리사이드층(403)이 후산화막(404)에 의하여 피복되어 구성되는 게이트 전극 또는 배선(405)이 형성되고 있다. 부호(406)는 소자 분리 산화막이다.
이 반도체 장치는 우선 기판(401)상에 열산화에 의하여 형성된 게이트 산화막(407) 및 LOCOS법등의 선택 산화법에 의하여 형성된 소자 분리 산화막(406)상에 퇴적된 폴리실리콘층(408)에 대하여 제4도(a)의 도시와 같이 인확산등에 의하여 대략 균일하고, 또한 고농도로 불순물의 도입을 실시한다.
다음에 그 불순물이 도입되는 폴리실리콘층(408) 위에 실리사이드층(409)을 퇴적하고, 이 실리사이드층(409) 위에 포토레지스트(410)의 패터닝을 실시하여 에칭을 하고, 폴리실리콘층(408) 및 실리사이드층(409)을 선택적으로 제거하고, 후산화에 의하여 후산화막(406)을 성장시켜서 게이트 전극 또는 배선(405)을 형성하는 것이다.
그러나, 이 게이트 전극 또는 배선을 가지는 반도체 장치에 있어서는 후산화시에 폴리실리콘층의 불순물 농도가 실리사이드층의 불순물 농도에 비교해서 대단히 높기 때문에 폴리실리콘층에 있어서의 실리사이드층 바로 아래의 산화 속도가 빠르고, 일반적으로 버즈 비크로 호칭되는 산화 부분이 생긴다. 이 버즈 버크는 실리사이드층에 대하여 스트레스를 주게되고, 후산화 보다 후의 공정에 있어서 실리사이드층이 벗어지는 원인이 되고 있다. 이 실리사이드층의 박리는 게이트 전극 또는 배선의 저항 증대, 나아가서는 소자의 불량을 초래하게 된다.
실험에 의하면, 850℃의 분위기 중에서 30분의 인확산이라는 조건으로 폴리실리콘층에 얇게 불순물 도입을 실시한 소자에 대하여 이하의 공정에 통과시켰을때, 상기 버즈 비크에 의한 실리사이드층의 박리는 발생되지 않았다.
그러나 850℃의 분위기 중에서 30분의 인확산에 첨가하여 60KeV의 가속 에너지로 도우즈량 1×1015cm-2의 As+이온 주입을 실시하여 폴리실리콘층에 진하게 이온 주입을 한것 및 850℃의 POCl3가스를 함유하는 분위기 중에서 60분의 인확산이라는 조건으로 이온 주입을 실시한 것에 대해서는 버즈 버크에 의한 실리사이드층의 박리가 발생했다.
실리사이드층의 박리가 발생하지 않았던 전자의 소자의 불순물 농도로도 사용안되는 일은 없으나 게이트의 저항률이 높아지므로, 또는 폴리실리콘중의 게이트 산화막 근방에 있어서 공핍화가 발생되므로 폴리실리콘층의 불순물 농도는 고농도로 확보한 후에 있어서 해결책이 요망된다.
이와 같이 종래의 반도체 장치에 있어서는 후산화시에 폴리실리콘층과 실리사이드층과의 경계부에 버즈 비크를 발생하는 문제가 있다.
본 발명은 이와 같은 문제점을 고려하여 연구된 것으로 그 목적을 후산화시의 버즈 비크의 발생 방지화를 도모한 반도체 장치 및 그 제조방법을 제공하는 것이다.
특허청구의 제1항에 기재된 반도체 장치는 폴리실리콘층상에 고융점 금속 실리사이드층을 피착한 게이트 전극 또는 배선을 가지고, 그 폴리실리콘층 중에 함유되는 불순물 농도가 고융점 금속 실리사이드층과의 계면근방에 있어서 그 계면에 접근할 수록 낮아지는 프로필을 갖는다.
청구항 제2항에 기재되는 반도체 장치는 폴리실리콘층의 고융점 금속 실리사이드층과의 계면에 있어서의 불순물 농도가 그 프로필에 있어서의 피크의 80% 이하로 되어 있다.
청구항 제3항 기재의 반도체 장치는 폴리실리콘층을 제1폴리실리콘층과 불순물을 함유하고 있어도 제1폴리실리콘층 보다 그 농도가 낮은 제2폴리실리콘층으로 구성되고, 제1폴리실리콘층은 게이트 산화막 상에 퇴적되고, 제2폴리실리콘층은 제1폴리실리콘층 상에 퇴적되고, 이 저농도 제2폴리실리콘층이 고융점 금속 실리사이드층의 바로 아래에 위치되고 있다.
청구항 제4항 기재의 반도체 장치의 제조방법에 있어서, 폴리실리콘층의 불순물 농도는 그 프로필에 있어서의 피크가 폴리실리콘층의 심부에 놓여져서 고융점 금속 실리사이드층과의 계면에 접근할수록 낮아지도록 이온 주입에 의하여 불순물 확산이 이루어진 것이다.
청구항 제5항 기재의 반도체 장치의 제조방법은 게이트 산화막 상에 제1폴리실리콘층을 퇴적하는 공정과, 이 제1폴리실리콘층에 대하여 불순물 확산을 실시하는 공정과 그 제1폴리실리콘층상에 제2폴리실리콘층을 퇴적하는 공정과, 이 제2폴리실리콘층상에 고융점 금속 실리사이드층을 퇴적하는 공정과 상기 제1폴리실리콘층과 제2폴리실리콘층과 고융점 금속 실리사이드층을 선택적으로 제거함으로써 게이트 전극을 형성하는 공정을 포함한다.
청구항 제6항 기재의 반도체 장치의 제조방법은 게이트 산화막 상에 폴리실리콘층을 퇴적하는 공정과, 그 폴리실리콘층에 대하여 불순물 농도 프로필의 피크를 그 폴리실리콘층의 심부에 놓도록 이온 주입을 실시하는 공정과, 그 폴리실리콘층상에 고융점 금속 실리사이드층을 퇴적하는 공정과 그들 폴리실리콘층과 고융점 금속 실리사이드층을 선택적으로 제거함으로써 게이트 전극 또는 배선을 형성하는 공정을 포함하고 있다.
본 발명에 따르면 폴리실리콘층의 고융점 금속 실리사이드층과의 계면부근에 있어서의 불순물 농도를 낮게 함으로써 폴리실리콘층과 실리사이드층과의 산화 속도의 차이를 종래와 비교해서 작게함으로써 버즈 비크에 의한 실리사이드층의 박리를 방지할 수 있다.
그 불순물 농도를 농도를 농도 프로필에 있어서의 피크의 80% 이하로 하면 충분한 효과를 기대할 수 없다.
상기 프로필은 청구항 제3항 기재의 수단에 따르면 인확산법에 의하여 달성할 수 있고, 또 청구항 제4항 기재의 수단에 의하면 이온 주입에 의하여 달성할 수 있다.
청구항 제5항 기재의 반도체 장치의 제조방법에 의하여 청구항 제3항 기재의 반도체 장치를 제조할 수 있다.
청구항 제6항 기재의 반도체 장치의 제조방법에 의하면 청구항 제4항 기재의 반도체 장치를 제조할 수 있다.
[실시예]
이하에 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
제1도는 본 발명의 제1실시예에 관한 반도체 공정별 단면도이다.
우선 상기 도면(c)에 있어서 본 실시예의 반도체 장치는 실리콘 기판(101) 위에 제1, 제2의 폴리실리콘층(102,103)과 고융점 금속 실리사이드층(104)이 후산화막(105)에 의하여 피복되어서 구성되는 게이트 전극(106)이 형성된다.
부호(107)는 소자 분리 산화막이다.
제1폴리실리콘층(102)은 인확산에 의하여 불순물을 고농도로 포함하고 저저항화 되고 있다.
제2폴리실리콘층(103)은 불순물 확산 처리가 이루어지지 않고, 제1폴리실리콘층(102)으로부터의 후산화시의 열확산에 의하여 불순물을 포함하는 것, 또는 제1폴리실리콘층(102)보다도 저농도의 불순물 확산 처리가 이온 주입등에 의하여 이루어진 것으로, 이 제1폴리실리콘층(102)보다 그 농도가 낮은 것으로 되어 있다.
제1폴리실리콘층(102)은 실리콘 기판(101)의 게이트 산화막 상에 형성되고 있고, 제2폴리실리콘층(103)은 제1폴리실리콘층(102)상에 형성되어 있다. 이것에 의하면 불순물 농도가 낮은 제2폴리실리콘층(103)이 실리사이드층(104)의 바로 아래에 위치하고, 제1, 제2폴리실리콘층(102,103)으로 구성되는 충중에 포함되는 불순물 농도가 실리사이드층(104)과의 계면근방에 있어서 그 계면에 접근할 수록 낮아지는 프로필을 가지는 것으로 되어 있다.
따라서 제1폴리실리콘층(102)과 제2폴리실리콘층(102)과는 양자가 동일 물질이므로 그들의 밀착성이 확보된다. 또, 제2폴리실리콘층(103)과 실리사이드층(104)은 제2폴리실리콘층(103)의 불순물 농도가 낮으므로써 후산화시에 제2폴리실리콘층(103)의 산화 속도가 실리사이드층(104)의 산화속도를 대폭으로 상회되는 일은 없고 양자의 계면에 버즈 버크기 발생하는 것을 방지할 수 있으므로 양자(103,104)의 밀착성이 확보된다.
이 제2의 폴리실리콘층(103)의 불순물 농도는 제1폴리실리콘층(102)의 불순물 농도 프로필에 있어서의 피크치의 80% 이하가 되는 것으로 이와 같이 설정함으로써 상기 버즈 버크에 의한 실리사이드층의 박리를 확실히 방지할 수 있다.
이상과 같이 구성된 반도체 장치의 제조방법에 대하여 설명한다.
우선, 표면이 경면으로 연마된 실리콘 기판(101) 위에 LOCOS법 등의 선택 산화에 의하여 소자 분리 영역을 보다 두꺼운 산화막을 만들고 그후 열산화에 의하여 얇은 산화막을 형성한다. 이것에 의하여 게이트 산화막이 되는 열산화막(108)과 소자 분리 산화막(109)이 형성된다.
다음에 이들 열산화막(108) 및 소자 분리 산화막(109)상에 제1폴리실리콘층(109)을 퇴직하고, 이것에 제1도(a)의 도시와 같이 소자를 확산원 가스중에 높아서 연산 확산을 실시함으로써 불순물을 고농도로 확산시킨다.
그후, 제1도(b)의 도시와 같이 이 제1폴리실리콘층(109) 위에 제2폴리실리콘층(110)을 퇴적하여 이 제2폴리실리콘층(110)상에 예를들면 텅스텐 실리사이드층 또는 몰리브덴 실리사이드층 등의 고융점 금속 실리사이드층(111)을 퇴적한다.
이때, 제2폴리실리콘층(110)에는 제1폴리실리콘층(109)중의 불순물 농도 보다도 저농도의 불순물 확산을 이온 주입등에 의하여 실시해도 된다.
그리고 이 실리사이드층(111) 상에 포토레지스트(112)를 패터닝하여 에칭을 실시함으로써 선택적으로 제1폴리실리콘층(109), 제2폴리실리콘층(110), 실리사이드층(111)을 제거한다. 이것에 의하여 제1도(c)에 도시하는 제1폴리실리콘층(102), 제2폴리실리콘층(103), 실리사이드층(104)이 형성된다.
그후, 소자를 고온 산화 분위기 중에 폭로하여 후산화막(105)을 성장시키고, 게이트 전극(106)을 형성하는 것이다.
제2도는 본 발명의 제2실시예에 관한 반도체 장치의 공정별 단면도이다.
우선, 상기 도면(c)에 있어서 본 실시예의 반도체장치는 실리콘 기판(201)상에 폴리실리콘층(202)과 고융점 금속 실리사이드층(203)이 형성되고, 이들이 후산화막(204)에 의하여 피복되어 게이트 전극(205)이 형성되고 있다. 부호(206)은 소자 분리산화막이다.
폴리실리콘층(202)은 불순물 농도가 그 프로필에 있어서의 피크를 폴리실리콘층(202)의 심부에 놓고 고융점 금속 실리콘층(203)과의 계면에 접근할 수록 낮아지도록 제어된 이온 주입에 의하여 불순물 확산이 실시된 것이다.
이것에 의하여 폴리실리콘층(202)중에 포함되는 불순물 농도가 고융점 금속 실리사이드층(203)과의 계면 근방에 있어서 그 계면에 접근할 수록 낮아지는 프로필을 가지는 것으로 되어 있다.
폴리실리콘층(202)의 고융점 금속 실리사이드층(202)과의 계면에 있어서의 불순물 농도는 그 프로필에 있어서의 피크의 80% 이하로 되어 있다.
다음에이 제3실시예의 반도체 장치의 제조 프로세스에 대하여 설명한다.
우선, 표면이 경면으로 연마된 실리콘 기판(201) 위에 LOCOS법 등의 선택 산화법에 의하여 소자 분리 영역을 두꺼운 산화막으로 형성하고, 그후 열산화에 의하여 얇은 산화막을 성장시켰다. 이것에 의하여 연산화막(202)과 소자 분리 산화막(203)이 형성된다.
다음에 이들 열산화막(207) 및 소자 분리 산화막(206) 위에 폴리실리콘층(208)을 퇴적하고, 이것에 제2도(a)의 도시와 같이 이온 주입에 의하여 불순물을 고농도로 도입한다.
즉, 주지된 것이나 폴리실리콘층의 깊이를 횡축에 불순물 농도를 종축에 취하면, 제3도와 같이 산형의 프로필이 있다. 그 피크 위치는 가속 에너지의 조정에 의하여 제어가 가능하고, 상기 도면중, 파선은 그 피크 위치가 비교적 얕은 위치에 존재하는 경우의 프로필, 실선은 본 발명에서 채용하는 피크 위치의 존재 위치가 깊은 경우의 프로필이다. 따라서 이 피크 위치를 실선의 곡선으로 표시하는 바와 같이 층의 심부에 놓도록 도핑 제어하면 폴리실리콘층(202)과 고융점 금속 실리사이드층(203)과의 계면 근방의 불순물 농도를 낮출 수 있다.
따라서 이온 주입시에는 폴리실리콘층(208)에 대하여 불순물 농도 프로필의 피크를 그 폴리실리콘층(208)의 심부에 놓도록 제어한다.
그후, 이 폴리실리콘층(208) 위에 고융점 금속 실리사이드층(209)을 퇴적한다.
그리고, 이 실리사이드층(209) 위에 포토레지스트(210)를 패터닝하여 에칭을 실시함으로써 선택적으로 폴리실리콘층(208) 및 실리사이드층(209)을 제거한다.
그후 소자를 고온 산화 분위기 중에 폭로하고, 후산화막(204)을 성장시켜서 게이트 전극(205)을 형성하는 것이다.
이상은 게이트 전극의 경우에 대하여 설명했으나, 소자 분리 산화막상에 형성한 배선에 대해서도 동일함은 물론이다.
이상의 설명과 같이 본 발명에 따르면 폴리실리콘층의 고융점 급속 실리사이드층과의 계면 부근에 있어서의 불순물 농도를 낮추므로써 폴리실리콘층과 실리사이드층과의 산화 속도의 차이가 생기지 않도록 했으므로 버즈 비크에 의한 실리사이드층의 박리를 방지할 수 있다.

Claims (6)

  1. 폴리실리콘층(202)상에 고융점 금속 실리사이드층(203)을 피착한 게이트 전극(205) 또는 배선을 구비하고, 상기 폴리실리콘층 중에 포함되는 불순물 농도가 상기 고융점 금속 실리사이드층과의 계면 근방에서 그 계면에 접근할 수록 낮아지는 프로필을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 폴리실리콘층의 고융점 금속 실리사이드층과의 계면에 있어서의 불순물 농도가 그 프로필에 있어서 피크의 80% 이하인 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 폴리실리콘층은 제1폴리실리콘층(102)과, 그 제1폴리실리콘층 보다 그 불순물 농도가 낮은 제1폴리실리콘층(103)으로 구성되고, 상기 제1폴리실리콘층은 게이트 산화막(108) 위에 퇴적되고, 상기 제2폴리실리콘층은 제1폴리실리콘층 상에 최적되고, 그 제2폴리실리콘층이 상기 고융점 금속 실리사이드층(104)의 바로 아래에 위치되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 폴리실리콘층의 불순물 농도는 그 프로필의 피크가 그 폴리실리콘층의 심부에 놓여서 상기 고융점 금속 실리사이드층과의 계면에 접근할 수록 낮아지게 프로필 제어한 이온 주입에 의하여 불순물 확산이 실시된 것을 특징으로 하는 반도체 장치.
  5. 게이트 산화막(108)위에, 또는 소자 분리 산화막(107) 상에 제1폴리실리콘층(109)을 퇴적하는 공정과, 상기 제1폴리실리콘층에 대하여 불순물 확산을 실행하는 공정과, 제1폴리실리콘층 상에 제2폴리실리콘층(110)을 퇴적하는 공정과, 그 제2폴리실리콘층 상에 고융점 금속 실리사이드층(111)을 퇴적하는 공정과, 상기 제1폴리실리콘층과 상기 제2폴리실리콘층과 상기 고융점 금속 실리사이드층을 선택적으로 제거함으로써 게이트 전극 또는 배선을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 게이트 산화막(207) 또는 소자 분리 산화막(206)상에 폴리실리콘층(208)을 퇴적하는 공정과, 상기 폴리실리콘층에 대하여 분순물 농도 프로필의 피크를 그 폴리실리콘층의 심부에 놓도록 이온 주입을 실시하는 공정과, 그 폴리실리콘층 상에 고융점 금속 실리사이드층(209)을 퇴적하는 공정과, 상기 폴리실리콘층과 상기 고융점 금속 실리사이드층을 선택적으로 제거함으로써 게이트 전극 또는 배선을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019910011756A 1990-07-13 1991-07-11 반도체 장치 및 그 제조방법 KR940008728B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2185604A JP2558931B2 (ja) 1990-07-13 1990-07-13 半導体装置およびその製造方法
JP2-185604 1990-07-13

Publications (2)

Publication Number Publication Date
KR920003541A KR920003541A (ko) 1992-02-29
KR940008728B1 true KR940008728B1 (ko) 1994-09-26

Family

ID=16173708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011756A KR940008728B1 (ko) 1990-07-13 1991-07-11 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5256894A (ko)
EP (1) EP0466166A1 (ko)
JP (1) JP2558931B2 (ko)
KR (1) KR940008728B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180079724A (ko) 2017-01-02 2018-07-11 현대건설주식회사 순환유동층 보일러 시스템

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354118A (ja) * 1991-05-31 1992-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
US5358886A (en) * 1993-07-01 1994-10-25 Lsi Logic Corporation Method of making integrated circuit structure with programmable conductive electrode/interconnect material
US5440154A (en) * 1993-07-01 1995-08-08 Lsi Logic Corporation Non-rectangular MOS device configurations for gate array type integrated circuits
US5874754A (en) * 1993-07-01 1999-02-23 Lsi Logic Corporation Microelectronic cells with bent gates and compressed minimum spacings, and method of patterning interconnections for the gates
KR960030440A (ko) * 1995-01-12 1996-08-17 모리시다 요이치 반도체 장치 및 그 제조방법
JP2997179B2 (ja) * 1995-01-27 2000-01-11 モトローラ株式会社 パワーｍｏｓトランジスタ
EP0746027A3 (en) * 1995-05-03 1998-04-01 Applied Materials, Inc. Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same
JP3383140B2 (ja) * 1995-10-02 2003-03-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5849629A (en) * 1995-10-31 1998-12-15 International Business Machines Corporation Method of forming a low stress polycide conductors on a semiconductor chip
US5981364A (en) * 1995-12-06 1999-11-09 Advanced Micro Devices, Inc. Method of forming a silicon gate to produce silicon devices with improved performance
US5767558A (en) * 1996-05-10 1998-06-16 Integrated Device Technology, Inc. Structures for preventing gate oxide degradation
US6424016B1 (en) * 1996-05-24 2002-07-23 Texas Instruments Incorporated SOI DRAM having P-doped polysilicon gate for a memory pass transistor
US5840607A (en) * 1996-10-11 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming undoped/in-situ doped/undoped polysilicon sandwich for floating gate application
US6479373B2 (en) 1997-02-20 2002-11-12 Infineon Technologies Ag Method of structuring layers with a polysilicon layer and an overlying metal or metal silicide layer using a three step etching process with fluorine, chlorine, bromine containing gases
DE19706783A1 (de) * 1997-02-20 1998-08-27 Siemens Ag Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen
JP3635843B2 (ja) 1997-02-25 2005-04-06 東京エレクトロン株式会社 膜積層構造及びその形成方法
JP3598197B2 (ja) * 1997-03-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JPH10326891A (ja) * 1997-05-26 1998-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11307765A (ja) * 1998-04-20 1999-11-05 Nec Corp 半導体装置及びその製造方法
TW374801B (en) * 1998-04-21 1999-11-21 Promos Technologies Inc Method of interface flattening of polycide/polysilicon/Wsix
US7192829B2 (en) * 1998-07-17 2007-03-20 Micron Technology, Inc. Methods of forming floating gate transistors
KR100291512B1 (ko) 1998-11-26 2001-11-05 박종섭 반도체 소자의 게이트 전극 형성방법
US6191019B1 (en) * 1999-01-12 2001-02-20 Vanguard International Semiconductor Corporation Method for forming a polysilicon layer in a polycide process flow
US6797601B2 (en) 1999-06-11 2004-09-28 Micron Technology, Inc. Methods for forming wordlines, transistor gates, and conductive interconnects
US6730584B2 (en) * 1999-06-15 2004-05-04 Micron Technology, Inc. Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures
US6252284B1 (en) 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
US6596598B1 (en) * 2000-02-23 2003-07-22 Advanced Micro Devices, Inc. T-shaped gate device and method for making
JP3607684B2 (ja) * 2002-03-25 2005-01-05 エルピーダメモリ株式会社 半導体装置の製造方法
US20040166687A1 (en) * 2003-02-26 2004-08-26 Yung-Chang Lin Method for forming a polycide gate and structure of the same
CN1989597A (zh) * 2004-07-30 2007-06-27 应用材料股份有限公司 薄硅化钨层沉积和栅金属集成
US7138307B2 (en) * 2004-08-04 2006-11-21 Intel Corporation Method to produce highly doped polysilicon thin films
JP4878450B2 (ja) * 2005-07-29 2012-02-15 キヤノン株式会社 画像形成装置
US8063644B2 (en) * 2006-08-18 2011-11-22 Rosemount Analytical Inc. Impedance measurement of a pH electrode

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
JPS58151057A (ja) * 1982-03-02 1983-09-08 Toshiba Corp 半導体装置の製造方法
JPH0638496B2 (ja) * 1983-06-27 1994-05-18 日本電気株式会社 半導体装置
CA1278273C (en) * 1984-08-20 1990-12-27 Robert Lajos Forming polycide structure comprised of polysilicon, silicon, and metal silicide lavers
JPS61242080A (ja) * 1985-04-19 1986-10-28 Nec Corp 半導体装置の製造方法
JPS6213076A (ja) * 1985-07-10 1987-01-21 Mitsubishi Electric Corp 半導体装置の製造方法
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JP2567589B2 (ja) * 1986-06-18 1996-12-25 三洋電機株式会社 半導体装置の製造方法
JPS6312169A (ja) * 1986-07-02 1988-01-19 Nec Corp 半導体装置の製造方法
JPS63255964A (ja) * 1987-04-14 1988-10-24 Toshiba Corp 半導体装置
US4945070A (en) * 1989-01-24 1990-07-31 Harris Corporation Method of making cmos with shallow source and drain junctions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180079724A (ko) 2017-01-02 2018-07-11 현대건설주식회사 순환유동층 보일러 시스템

Also Published As

Publication number Publication date
JP2558931B2 (ja) 1996-11-27
KR920003541A (ko) 1992-02-29
JPH0472763A (ja) 1992-03-06
US5256894A (en) 1993-10-26
EP0466166A1 (en) 1992-01-15

Similar Documents

Publication Publication Date Title
KR940008728B1 (ko) 반도체 장치 및 그 제조방법
US4554726A (en) CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4199773A (en) Insulated gate field effect silicon-on-sapphire transistor and method of making same
US4299024A (en) Fabrication of complementary bipolar transistors and CMOS devices with poly gates
US4002501A (en) High speed, high yield CMOS/SOS process
US4170492A (en) Method of selective oxidation in manufacture of semiconductor devices
US4045250A (en) Method of making a semiconductor device
JPS59501523A (ja) Ｃｍｏｓ構造の形成方法
US4808555A (en) Multiple step formation of conductive material layers
US4502894A (en) Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
US5637529A (en) Method for forming element isolation insulating film of semiconductor device
US4398964A (en) Method of forming ion implants self-aligned with a cut
US4018627A (en) Method for fabricating semiconductor devices utilizing oxide protective layer
US5869385A (en) Selectively oxidized field oxide region
US4118250A (en) Process for producing integrated circuit devices by ion implantation
US4409726A (en) Method of making well regions for CMOS devices
EP0158715B1 (en) Process for making semiconductor devices using high temperature treatment in an oxidizing environment
US5780347A (en) Method of forming polysilicon local interconnects
US6143669A (en) Method of growing gate oxides
US4170500A (en) Process for forming field dielectric regions in semiconductor structures without encroaching on device regions
US4586243A (en) Method for more uniformly spacing features in a semiconductor monolithic integrated circuit
JPH0763072B2 (ja) 半導体デバイスの分離方法
EP0111097B1 (en) Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper
JPH0779101B2 (ja) 半導体装置の製法
JPH027558A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100831

Year of fee payment: 17

EXPY Expiration of term