JP3635843B2 - 膜積層構造及びその形成方法 - Google Patents
膜積層構造及びその形成方法 Download PDFInfo
- Publication number
- JP3635843B2 JP3635843B2 JP05699497A JP5699497A JP3635843B2 JP 3635843 B2 JP3635843 B2 JP 3635843B2 JP 05699497 A JP05699497 A JP 05699497A JP 5699497 A JP5699497 A JP 5699497A JP 3635843 B2 JP3635843 B2 JP 3635843B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- polycrystalline silicon
- silicon layer
- gas
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 104
- 239000012535 impurity Substances 0.000 claims description 69
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 61
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 61
- 229910052698 phosphorus Inorganic materials 0.000 claims description 47
- 230000008021 deposition Effects 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 173
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 46
- 239000011574 phosphorus Substances 0.000 description 46
- 235000012431 wafers Nutrition 0.000 description 23
- 239000007789 gas Substances 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 238000011437 continuous method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004931 aggregating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハ等の被処理体に形成されるゲート電極などの膜積層構造及びその形成方法に関する。
【０００２】
【従来の技術】
一般に、半導体集積回路の製造工程においては、被処理体である半導体ウエハやガラス基板等に成膜とパターンエッチング等を繰り返し施すことにより所望の素子を得るようになっている。
例えば半導体ウエハを用いてＭＯＳＦＥＴのゲート素子を表面に作る場合には、図７（Ａ）に示すように、ウエハＷの表面にソース２とドレイン４となるべき位置に不純物を拡散させて、これらの間の表面に例えばＳｉＯ2 よりなるゲート酸化膜６を形成し、この下方にソース−ドレイン間のチャネルを形成する。そして、ゲート酸化膜６上に、導電性膜のゲート電極８を積層させて、１つのトランジスタが構成される。
ゲート電極８としては、単層ではなく、最近においては導電性等を考慮して、２層構造になされている。例えば、ゲート酸化膜６の上にリンドープのポリシリコン層１０と金属シリサイド、例えばタングステンシリサイド層１１を順次積層してゲート電極８を形成している。
【０００３】
ところで、半導体集積回路の微細化及び高集積化に伴って、加工線幅やゲート幅もより狭くなされ、また、多層化の要求に従って膜厚も薄くなる傾向にあり、従って、各層或いは各層間の電気的特性は、線幅等が狭くなっても従来通り、或いはそれ以上の高い性能が要求される。このような要求に応じて、例えば前述のようにゲート電極８もリンドープのポリシリコン１０とタングステンシリサイド１１の２層構造が採用されることになった。
【０００４】
ところで、シリコン材料よりなる成膜、例えばリンドープのポリシリコン層１０の表面には、これが大気や水分等に晒されると容易に自然酸化膜が付着する傾向にあり、この自然酸化膜が付着したまま、次の層であるタングステンシリサイド層１１を積層すると、両者の密着性が劣化したり或いは両者間の導電性を十分に確保できず、電気的特性が劣化するという問題が発生する。
また、このポリシリコン層１０は、通常、多数枚、例えば１５０枚を一単位とするバッチ処理で膜付けが行なわれるのに対して、タングステンシリサイド層１１は、１枚毎に膜付けを行なう枚葉式処理により膜付けされることから、当然、ウエハ毎に大気等に晒される時間も異なり、自然酸化膜の厚さも異なってくる。そのため、タングステンシリサイド層１１を積層する直前に、例えばＨＦ系ベーパを用いたウェット洗浄を行い、図７（Ｂ）に示すようにポリシリコン層１０上に付着してしまった自然酸化膜１４を剥ぐようになっている。
【０００５】
しかしなから、タングステンシリサイド層１２を積層する直前に、ウェット洗浄を行なったといえども、表面に付着してしまった自然酸化膜を、この下の下地層に悪影響を与えることなく完全に除去することは非常に困難である。
そこで、例えば複数のチャンバを集合させて形成したクラスタツールを用いて、リンドープのポリシリコン層１０を形成した後に、半導体ウエハを大気に晒すことなく、すなわち自然酸化膜が付着する機会を与えることなく、同一クラスタツールの他のチャンバに導入してタングステンシリコン層１２を形成する方法も提案されている。
【０００６】
【発明が解決しようとする課題】
ところで、上述のように、リンドープの多結晶シリコン層１０を形成した後に、ウエハＷを大気に晒すことなくタングステンシリサイド層１１を連続形成すれば、途中に自然酸化膜が形成されないので、ゲート電極全体の抵抗も低くなり、高微細化及び高集積化によって厳しくなったデザインルールに対応することができる。
しかしながら、この場合には多結晶シリコン層１０にドープされていたリンが、熱拡散によって両者の界面を通って上層のタングステンシリサイド層に不均一に拡散してしまい、これがためにタングステンシリサイド層にリンが面内において不均一に分布してしまい、この電気的特性を劣化させるという新たな問題が発生してしまった。
【０００７】
すなわち、従来方法のようにリンドープの多結晶シリコン層１０の表面に、ウェット洗浄で除去したといえども僅かながらも自然酸化膜が残存している場合には、これが上層へのリンの拡散を阻止していたので、何ら問題は生じていなかったが、微細化による低抵抗化の要請に応じて自然酸化膜が付着しないような連続成膜を行なったところ、上述のようにリンの不均一拡散という新たな問題が発生してしまった。
【０００８】
以上の点について、グラフを参照してより詳しく説明する。
図８は多結晶シリコン層のリン濃度に対するゲート電極の抵抗と抵抗のバラツキ率の依存性を示すグラフである。図中、破線Ａは多結晶シリコン層１０の形成後に、大気暴露して自然酸化膜が付着した後にタングステンシリサイド層１２を形成した場合を示し、実線Ｂは多結晶シリコン層１０の形成後に大気暴露を行なうことなくタングステンシリサイド層１２を形成した場合を示す。図中、黒丸はそれぞれのリン濃度における抵抗の平均値を示し、黒丸を中心として上下に延びる線は、抵抗のバラツキ率（幅）を示す。このグラフから明らかなように、破線Ａの場合は、抵抗は少し高いが、抵抗のバラツキは少なくて均一であり、自然酸化膜によってタングステンシリサイド層へのリンの拡散がブロックされていることが判明する。これに対して、実線Ｂの場合には、リン濃度が高くなるにつれて抵抗は下がってきているが、それ以上に抵抗のバラツキ率が大きくなってタングステンシリサイド層へリンが不均一に拡散しており、特性上好ましくないことが判明する。
【０００９】
図９はリンの挙動を確認するためのグラフであり、図９（Ａ）はリンドープのポリシリコン層１０に自然酸化膜を付着させることなくタングステンシリサイド層（ＷＳｉｘ）１２を形成した時の、ウエハ２５枚のゲート電極の抵抗とその均一性を示すグラフであり、図９（Ｂ）はリンをドープしない多結晶シリコン層に自然酸化膜を付着させることなくタングステンシリサイド層１２を形成した時のウエハ２５枚のゲート電極の抵抗とその均一性を示すグラフである。
グラフから明らかなように、図９（Ｂ）に示す多結晶シリコン層にリンがドープされていない場合には、当然のこととしてリンが存在しないことからゲート抵抗の値は一定であり、しかも抵抗の均一性も安定しているが、図９（Ａ）に示すように多結晶シリコン層にリンがドープされている場合には、ゲート電極の抵抗は大きく変化し、それに伴い抵抗の均一性も不安定であり大幅に劣化している。このように、リンドープのポリシリコン層１０上にタングステンシリサイド層１２を直接施すことは、リンの不均一拡散を生ぜしめ、特性上のバラツキが生じて好ましくなかった。
【００１０】
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、下層の多結晶シリコン層から上層のタングステンシリサイド層への不純物の不均一拡散を阻止することができる膜積層構造及びその形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明者等は、不純物ドープの多結晶シリコン層とタングステンシリサイド層の膜積層構造について鋭意研究した結果、タングステンシリサイド層に対する発想を逆転させて、タングステンシリサイド層に予め均一に不純物をドープさせておけば、この下層の多結晶シリコン層からの不純物の拡散を阻止することができる、という知見を得ることにより第１の発明に至ったものである。
また、発明者等は、不純物ドープの多結晶シリコン層からの不均一拡散を抑制するために、この表面に拡散を抑制するためのブロック層を設ければよいことを見出すことにより、第２及び第３の発明に至ったものである。
【００１２】
すなわち、第１の発明は、積層膜の連続形成法において、枚葉式の成膜炉で第１の不純物をドープした多結晶シリコン層を形成する工程と、枚葉式の成膜炉で第２の不純物をドープしたタングステンシリサイド層を形成する工程と、を具備し、前記多結晶シリコン層を形成する工程と前記タングステンシリサイド層を形成する工程は大気に晒すことなく且つ前記成膜炉から被処理体を取り出すことなく同じ枚葉式の成膜炉で順次連続に行われることを特徴とする膜積層構造の形成方法である。
第２の発明は、積層膜の連続形成法において、枚葉式の成膜炉で不純物をドープした第１の多結晶シリコン層を形成する工程と、枚葉式の成膜炉で不純物をドープしない第２の多結晶シリコン層を形成する工程と、枚葉式の成膜炉で不純物をドープされないタングステンシリサイド層を形成する工程と、を具備し、前記第１、第２の多結晶シリコン層を形成する工程と前記タングステンシリサイド層を形成する工程は大気に晒すことなく且つ前記成膜炉から被処理体を取り出すことなく同じ枚葉式の成膜炉で順次連続に行われることを特徴とする膜積層構造の形成方法である。
【００１３】
第３の発明は、積層膜の連続形成法において、枚葉式の成膜炉で第１の濃度の第１の不純物をドープした第１の多結晶シリコン層を形成する工程と、枚葉式の成膜炉で前記第１の濃度より低い濃度の第１の不純物をドープした第２の多結晶シリコン層を形成する工程と、枚葉式の成膜炉で不純物をドープしないタングステンシリサイド層を形成する工程と、を具備し、前記第１、第２の多結晶シリコン層を形成する工程と前記タングステンシリサイド層を形成する工程は大気に晒すことなく且つ前記成膜炉から被処理体を取り出すことなく同じ枚葉式の成膜炉で順次連続に行われることを特徴とする膜積層構造の形成方法である。
第４の発明は、積層膜の連続形成法において、第１の濃度の不純物をドープした第１の多結晶シリコン層を形成する工程と、前記第１の多結晶シリコン層上に不純物ドープガスを流しつつ熱処理し、前記第１の多結晶シリコン層の表面の不純物濃度を高めた第２の多結晶シリコン層を形成する工程と、不純物をドープされないタングステンシリサイドを形成する工程と、を具備し、前記第１、第２の多結晶シリコン層を形成する工程と前記タングステンシリサイドを形成する工程は大気に晒すことなく連続に行われることを特徴とする膜積層構造の形成方法である。
【００１４】
第１の発明によれば、不純物がドープされた第１の多結晶シリコン層と、この不純物と同じ或いは同じ型の不純物がドープされた第１のタングステンシリサイド層との積層構造となる。この場合、予め上層の第１のタングステンシリサイド層には均一な形で不純物がドープされているので、下層の多結晶シリコン層からの不純物の不均一拡散が抑制されてしまい、この結果、第１のタングステンシリサイド層には不純物が均一に拡散された状態が維持されることになる。従って、特性上のバラツキがなくなり、これを均一化させることができる。
第２の発明によれば、不純物がドープされた第１の多結晶シリコン層と不純物を含まない第２のタングステンシリサイド層との間にブロック層として不純物を含まない第２の多結晶シリコン層が介在されるので、下層の第１の多結晶シリコン層の不純物の不均一拡散はこの第２の多結晶シリコン層によりブロックされてしまい、上層の第２のタングステンシリサイド層に不純物が不均一に拡散することを防止することができる。
【００１５】
第３の発明によれば、不純物がドープされた第１の多結晶シリコン層と不純物を含まない第２のタングステンシリサイド層との間に不純物濃度が非常に薄い第３の多結晶シリコン層が介在されるので、下層の第１の多結晶シリコン層の不純物の不均一拡散はこの第２の多結晶シリコン層によりブロックされてしまい、上層の第３のタングステンシリサイド層に不純物が不均一に拡散することを防止することができる。
以上のようなブロック層として機能する第２及び第３の多結晶シリコン層は、他の層と比較して非常に薄く、例えば５０Å〜５００Å程度の範囲内に設定する。
第４の発明によれば、不純物がドープされた第４の多結晶シリコン層の表面部分のみは、その不純物濃度が過度に高められているので、この上層の第２のタングステンシリサイド層に不純物が拡散する時は、不均一に拡散することはない。
以上のような膜積層構造は、例えばＭＯＳＦＥＴのゲート電極などに用いることができる。
【００１６】
【発明の実施の形態】
以下に、本発明に係る膜積層構造及びその形成方法の一実施例を添付図面に基づいて詳述する。
図１は第１の発明に係る膜積層構造を示す拡大断面図である。
図１において、Ｗは被処理体としての半導体基板であり、例えば単結晶シリコンウエハにより形成される。２はソース、４はドレイン、６はＳｉＯ2 等の絶縁膜よりなるゲート酸化膜である。８はゲート電極であり、このゲート電極８は本発明においては例えばリン（Ｐ）のような不純物がドープされた第１の多結晶シリコン層１０とこの不純物と同じ、或いはこの不純物と同じ伝導型の不純物が均一にドープされた第１のタングステンシリサイド層１２（ＷＳｉｘ）とよりなる膜積層構造により構成され、全体としてＭＯＳＦＥＴ（電界効果型トランジスタ）を形成している。尚、第１の多結晶シリコン層１０は、図７に示した多結晶シリコン層と同じ構成である。
【００１７】
次に、この膜積層構造の形成方法について説明する。
まず、所定の処理を施したウエハＷの表面に、厚さが例えば８０〜１００Å程度のゲート酸化膜６を形成する。このゲート酸化膜６は、例えばウエハＷを約８５０〜９５０℃程度のウエット酸素雰囲気中で約１０〜３０分程度の間、酸化処理することにより形成する。
次に、この上に、リンがドープされた第１の多結晶シリコン層１０及びこれと同じくリンがドープされた第１のタングステンシリサイド層１２を順次同一チャンバ内、或いはクラスタツール装置内の異なるチャンバ内で連続成膜する。
この時の成膜条件は、次の通りである。まず、リンドープの第１の多結晶シリコン層１０は、枚葉式の成膜炉において、例えばＰＨ3 ガスとＳｉＨ4 ガスとＡｒガスをそれぞれ５５ｓｃｃｍ、４００ｓｃｃｍ、５４０ｓｃｃｍずつ流し、約１０００Å形成する。この時の処理温度及びプロセス圧力はそれぞれ約６６０℃及び約７．５Ｔｏｒｒである。
【００１８】
次に、リンドープの第１のタングステンシリサイド層１２は、同じく枚葉式の成膜炉において、例えばＰＨ3 ガスとＳｉＨ2 Ｃｌ2 ガスとＷＦ6 ガスとＡｒガスをそれぞれ５ｓｃｃｍ、１５０ｓｃｃｍ、６．０ｓｃｃｍ、３５０ｓｃｃｍずつ流し、約１０００Å程度形成する。この時の処理温度及びプロセス圧力はそれぞれ約６３０℃及び約７００ｍＴｏｒｒである。
そして、通常のリソグラフィー技術とエッチング技術を用いて各層１０、１２及びゲート酸化膜６をパターンエッチングし、更にセルフアライン技術により不純物を注入してソース２とドレイン４を形成する。尚、このようなゲート電極８は、当然のこととして、ウエハ上に一度に多数個形成されることになる。
【００１９】
さて、このようにリンドープの第１の多結晶シリコン層１０とリンドープの第１のタングステンシリサイド層１２よりなる膜積層構造をゲート電極８として構成したので、後工程において熱処理等を行なった場合、上層の第１のタングステンシリサイド層１２には予め均一に不純物としてリンがドープされているので、下層の第１の多結晶シリコン層１０中のリンが上層のタングステンシリサイド層１２に不均一に拡散することを阻止することができる。従って、第１のタングステンシリサイド層１２中の不純物リンは、均一な分布状態に維持されるので、その抵抗値が面内において均一となり、ばらつくことはない。
図２は上述したような成膜条件で２５枚のウエハを処理した時のゲート電極の抵抗とその均一性を示すグラフである。但し、このグラフでの値は成膜直後の、いわゆるアズデポ時の値である。
【００２０】
図示するように、各ウエハともに抵抗の均一性は略２％前後と良好であり、特性上のバラツキがなくて良好な結果を示していることが判明する。
これに対して、上層の第１のタングステンシリサイド層１２にリンをドープしなかった場合には、先の図９（Ａ）に示すようにゲート電極の抵抗の均一性は略２５％であり、特性上のバラツキが大きくて特性がかなり劣っている。
【００２１】
このように、上層の第１のタングステンシリサイド層１２に予め不純物を均一にドープさせておくことにより、下層の第１の多結晶シリコン層１０の不純物の悪影響を排除することが可能となる。この時、各層の不純物の濃度をＳＩＭＳ（２次イオンマイクロスコープ）で測定したところ、下層の第１の多結晶シリコン層１０のリン濃度は略１０20ａｔｍｓ／ｃｃのオーダであったのに対し、上層の第１のタングステンシリサイド層１２のリン濃度は略１０19ａｔｍｓ／ｃｃのオーダであり、一桁程度値が少なかった。この第１のタングステンシリサイド層１２のリン濃度は、下層の多結晶シリコン層１０中のリンの拡散による影響を打ち消すことができる濃度ならば、上記した濃度に限定されない。
また、図９（Ａ）に示すウエハ表面には、目視で白い濁りが確認でき、モホロジーが劣っていたが、本発明の場合には、白い濁りは見られず、モホロジーが向上していた。
【００２２】
次に、第２の発明について説明する。
図３は第２の発明に係る膜積層構造を示す拡大断面図である。図１に示す構造と同一部分については同一符号を付す。
この第２の発明の構造が図１に示す第１の発明と異なる点は、リンドープの第１の多結晶シリコン層１０の上面に薄いブロック層として不純物を含まない、いわゆるノンドープの薄い第２の多結晶シリコン層１２を形成し、この上に図７（Ａ）に示す従来構造と同じノンドープの第２のタングステンシリサイド層１１を形成した点である。
【００２３】
この成膜方法は、第１の発明で説明したようにリンドープの第１の多結晶シリコン層１０を形成した後に、この上にノンドープの第２の多結晶シリコン層１４及びノンドープの第２のタングステンシリサイド１１を順次連続成膜する。ノンドープの第２の多結晶シリコン層１４を形成する場合には、その下層のリンドープの第１の多結晶シリコン層１０の形成時の成膜ガス中のＰＨ3 ガスの流量をゼロにし、ＳｉＨ4 ガスとＡｒガスのみを流して成膜すればよい。この膜厚は、下層の第１の多結晶シリコン層１０のリン濃度にもよるが、このリン拡散が上層の第２のタングステンシリサイド層１１に影響を及ぼさないような厚さ、例えば５０Å〜５００Åの範囲内に設定するのがよい。
【００２４】
また、第２のタングステンシリサイド層１１の形成は、先のリンドープの第１のタングステンシリサイド層１２の成膜時の成膜ガス中のＰＨ3 ガスの供給を停止し、ＳｉＨ2 Ｃｌ2 ガスと、ＷＨ6 ガスとＡｒガスを流して成膜すればよい。
このように、リンドープの第１の多結晶シリコン層１０上にノンドープの薄い第２の多結晶シリコン層１４を設けたので、後工程にて熱処理等が行なわれても、第１の多結晶シリコン層１０から上方へ拡散するリンは、薄いノンドープの第２の多結晶シリコン層１４によりブロックされてそれ以上は上方へ拡散できず、従って、上層のノンドープの第２のタングステンシリサイド層１１にリンが侵入するなどして拡散することを阻止することができる。
【００２５】
この時のゲート電極の抵抗の均一性を図４に示す。図４の横軸はブロック層として機能するノンドープの第２の多結晶シリコン層１４の厚みである。尚、下層の第１の多結晶シリコン層１０のリン濃度は略６×１０20ａｔｍｓ／ｃｃである。グラフから明らかなように厚みが略１００Å以上では、ゲート電極の抵抗の均一性が略２％前後と一定となり好ましい特性を示している。この第２の多結晶シリコン層１４の厚みの適切な範囲は、前述のように下層の第１の多結晶シリコン層１０のリン濃度にも依存するが、略５０Å〜５００Åの範囲内であり、５０Åよりも小さいとブロック層としての効果が弱まり、逆に５００Åよりも大きいと、ゲート抵抗が大きくなり過ぎて好ましくない。
【００２６】
次に、第３の発明について説明する。
図５は第３の説明に係る膜積層構造を示す拡大断面図である。図３に示す構造と同一部分については同一符号を付す。
この第３の発明が図３に示す第２の発明と異なる点は、第２の発明では、リンドープの第１の多結晶シリコン層１０とノンドープの第２のタングステンシリサイド層１１との間に、ノンドープの第２の多結晶シリコン層１４をブロック層として介在させたが、第３の発明では、この第２の多結晶シリコン層１４に代えて濃度が、下層の不純物濃度よりも薄い不純物をドープした第３の多結晶シリコン層１６を形成した点である。
【００２７】
濃度の薄いリンをドープするには、ＰＨ3 ガスを僅かな量だけ流しつつ多結晶シリコン層を成膜すればよい。この時のリンドープの第３の多結晶シリコン層１６の厚みは、上記ノンドープの第２の多結晶シリコン層１４の厚みと略同じであり、また、リン濃度は略１×１０20ａｔｍｓ／ｃｃ程度に設定し、下層の第１の多結晶シリコン層１０のリン濃度、例えば６×１０20ａｔｍｓ／ｃｃに対して遥かに小さく設定する。
この場合にも、上記第３の多結晶シリコン層１６がリンの拡散に対してブロック層として機能し、上層の第２のタングステンシリサイド層１１にリンが不均一に拡散することを阻止することができる。
【００２８】
次に、第４の発明について説明する。
図６は第４の発明に係る膜積層構造を示す拡大断面図である。図７に示す構造と同一部分については同一符号を付す。
この第４の発明が図７に示す従来構造と異なる点は、不純物のリンが均一にドープされた多結晶シリコン層１０に代えて、その表面部の不純物リンの濃度が高められた第４の多結晶シリコン層１８を形成した点である。図中、破線より上方に示す部分は、その下方よりもリン濃度が高められた部分である。このような第４の多結晶シリコン層１８の形成は、この層１８の成膜時の最終段において、ＰＨ3 ガスとＡｒガスのみを流し、ＳｉＨ4 ガスの供給を停止することによって形成することができる。
【００２９】
この場合、第４の多結晶シリコン層１８の上面のリン濃度は、この下部が略６×１０20ａｔｍｓ／ｃｃであるのに対して、例えば１０21ａｔｍｓ／ｃｃ程度まで高くする。これによれば、この上層のノンドープの第２のタングステンシリサイド層１１には直下のリン濃度が高いことから、これにリンが不均一に拡散することを防止することができる。
【００３０】
尚、以上の各実施例においては、不純物してリンをドープした場合を例にとって説明したが、これに限定されず、Ｂ、Ａｓ，Ｓｂ等の他の不純物にも適用し得るのは勿論である。また、各層毎に同一の不純物を用いなくてもよく、同じ伝導形の不純物、例えばＰに対してはＡｓやＳｂを不純物としてドープするようにしてもよい。
【００３１】
【発明の効果】
以上説明したように、本発明の膜積層構造及びその形成方法によれば、次のように優れた作用効果を発揮することができる。
不純物がドープされて、しかもその表面の不純物濃度を高めた第２の多結晶シリコン層と不純物を含まないタングステンシリサイド層を形成するようにしたので、上層のタングステンシリサイド層には不純物が均一に略拡散することになり、被処理体の面内における膜積層構造の抵抗を均一に維持することができる。
また、以上のような各膜積層構造をトランジスタのゲート電極として採用することにより、ゲート電極の抵抗の面内均一性を維持することができる。
【図面の簡単な説明】
【図１】第１の発明に係る膜積層構造を示す拡大断面図である。
【図２】図１に示す膜積層構造のゲート電極の抵抗と均一性を示すグラフである。
【図３】第２の発明に係る膜積層構造を示す拡大断面図である。
【図４】図３に示す膜積層構造のゲート電極の抵抗の均一性と第２の多結晶シリコン層の膜厚との関係を示すグラフである。
【図５】第３の説明に係る膜積層構造を示す拡大断面図である。
【図６】第４の発明に係る膜積層構造を示す拡大断面図である。
【図７】従来のゲート電極の構造を示す拡大断面図である。
【図８】従来のゲート電極の抵抗値とそのバラツキを示すグラフである。
【図９】下層に不純物をドープした時とドープしない時のゲート電極の抵抗値とその均一性を示すグラフである。
【符号の説明】
２ ソース
４ ドレイン
６ ゲート酸化膜
１０ 第１の多結晶シリコン層（リンドープ）
１１ 第２のタングステンシリサイド層（ノンドープ）
１２ 第１のタングステンシリサイド層（リンドープ）
１４ 第２の多結晶シリコン層（ノンドープ）
１６ 第３の多結晶シリコン層（薄いリンドープ）
１８ 第４の多結晶シリコン層（リンドープ）
Ｗ 被処理体
【発明の属する技術分野】
本発明は、半導体ウエハ等の被処理体に形成されるゲート電極などの膜積層構造及びその形成方法に関する。
【０００２】
【従来の技術】
一般に、半導体集積回路の製造工程においては、被処理体である半導体ウエハやガラス基板等に成膜とパターンエッチング等を繰り返し施すことにより所望の素子を得るようになっている。
例えば半導体ウエハを用いてＭＯＳＦＥＴのゲート素子を表面に作る場合には、図７（Ａ）に示すように、ウエハＷの表面にソース２とドレイン４となるべき位置に不純物を拡散させて、これらの間の表面に例えばＳｉＯ2 よりなるゲート酸化膜６を形成し、この下方にソース−ドレイン間のチャネルを形成する。そして、ゲート酸化膜６上に、導電性膜のゲート電極８を積層させて、１つのトランジスタが構成される。
ゲート電極８としては、単層ではなく、最近においては導電性等を考慮して、２層構造になされている。例えば、ゲート酸化膜６の上にリンドープのポリシリコン層１０と金属シリサイド、例えばタングステンシリサイド層１１を順次積層してゲート電極８を形成している。
【０００３】
ところで、半導体集積回路の微細化及び高集積化に伴って、加工線幅やゲート幅もより狭くなされ、また、多層化の要求に従って膜厚も薄くなる傾向にあり、従って、各層或いは各層間の電気的特性は、線幅等が狭くなっても従来通り、或いはそれ以上の高い性能が要求される。このような要求に応じて、例えば前述のようにゲート電極８もリンドープのポリシリコン１０とタングステンシリサイド１１の２層構造が採用されることになった。
【０００４】
ところで、シリコン材料よりなる成膜、例えばリンドープのポリシリコン層１０の表面には、これが大気や水分等に晒されると容易に自然酸化膜が付着する傾向にあり、この自然酸化膜が付着したまま、次の層であるタングステンシリサイド層１１を積層すると、両者の密着性が劣化したり或いは両者間の導電性を十分に確保できず、電気的特性が劣化するという問題が発生する。
また、このポリシリコン層１０は、通常、多数枚、例えば１５０枚を一単位とするバッチ処理で膜付けが行なわれるのに対して、タングステンシリサイド層１１は、１枚毎に膜付けを行なう枚葉式処理により膜付けされることから、当然、ウエハ毎に大気等に晒される時間も異なり、自然酸化膜の厚さも異なってくる。そのため、タングステンシリサイド層１１を積層する直前に、例えばＨＦ系ベーパを用いたウェット洗浄を行い、図７（Ｂ）に示すようにポリシリコン層１０上に付着してしまった自然酸化膜１４を剥ぐようになっている。
【０００５】
しかしなから、タングステンシリサイド層１２を積層する直前に、ウェット洗浄を行なったといえども、表面に付着してしまった自然酸化膜を、この下の下地層に悪影響を与えることなく完全に除去することは非常に困難である。
そこで、例えば複数のチャンバを集合させて形成したクラスタツールを用いて、リンドープのポリシリコン層１０を形成した後に、半導体ウエハを大気に晒すことなく、すなわち自然酸化膜が付着する機会を与えることなく、同一クラスタツールの他のチャンバに導入してタングステンシリコン層１２を形成する方法も提案されている。
【０００６】
【発明が解決しようとする課題】
ところで、上述のように、リンドープの多結晶シリコン層１０を形成した後に、ウエハＷを大気に晒すことなくタングステンシリサイド層１１を連続形成すれば、途中に自然酸化膜が形成されないので、ゲート電極全体の抵抗も低くなり、高微細化及び高集積化によって厳しくなったデザインルールに対応することができる。
しかしながら、この場合には多結晶シリコン層１０にドープされていたリンが、熱拡散によって両者の界面を通って上層のタングステンシリサイド層に不均一に拡散してしまい、これがためにタングステンシリサイド層にリンが面内において不均一に分布してしまい、この電気的特性を劣化させるという新たな問題が発生してしまった。
【０００７】
すなわち、従来方法のようにリンドープの多結晶シリコン層１０の表面に、ウェット洗浄で除去したといえども僅かながらも自然酸化膜が残存している場合には、これが上層へのリンの拡散を阻止していたので、何ら問題は生じていなかったが、微細化による低抵抗化の要請に応じて自然酸化膜が付着しないような連続成膜を行なったところ、上述のようにリンの不均一拡散という新たな問題が発生してしまった。
【０００８】
以上の点について、グラフを参照してより詳しく説明する。
図８は多結晶シリコン層のリン濃度に対するゲート電極の抵抗と抵抗のバラツキ率の依存性を示すグラフである。図中、破線Ａは多結晶シリコン層１０の形成後に、大気暴露して自然酸化膜が付着した後にタングステンシリサイド層１２を形成した場合を示し、実線Ｂは多結晶シリコン層１０の形成後に大気暴露を行なうことなくタングステンシリサイド層１２を形成した場合を示す。図中、黒丸はそれぞれのリン濃度における抵抗の平均値を示し、黒丸を中心として上下に延びる線は、抵抗のバラツキ率（幅）を示す。このグラフから明らかなように、破線Ａの場合は、抵抗は少し高いが、抵抗のバラツキは少なくて均一であり、自然酸化膜によってタングステンシリサイド層へのリンの拡散がブロックされていることが判明する。これに対して、実線Ｂの場合には、リン濃度が高くなるにつれて抵抗は下がってきているが、それ以上に抵抗のバラツキ率が大きくなってタングステンシリサイド層へリンが不均一に拡散しており、特性上好ましくないことが判明する。
【０００９】
図９はリンの挙動を確認するためのグラフであり、図９（Ａ）はリンドープのポリシリコン層１０に自然酸化膜を付着させることなくタングステンシリサイド層（ＷＳｉｘ）１２を形成した時の、ウエハ２５枚のゲート電極の抵抗とその均一性を示すグラフであり、図９（Ｂ）はリンをドープしない多結晶シリコン層に自然酸化膜を付着させることなくタングステンシリサイド層１２を形成した時のウエハ２５枚のゲート電極の抵抗とその均一性を示すグラフである。
グラフから明らかなように、図９（Ｂ）に示す多結晶シリコン層にリンがドープされていない場合には、当然のこととしてリンが存在しないことからゲート抵抗の値は一定であり、しかも抵抗の均一性も安定しているが、図９（Ａ）に示すように多結晶シリコン層にリンがドープされている場合には、ゲート電極の抵抗は大きく変化し、それに伴い抵抗の均一性も不安定であり大幅に劣化している。このように、リンドープのポリシリコン層１０上にタングステンシリサイド層１２を直接施すことは、リンの不均一拡散を生ぜしめ、特性上のバラツキが生じて好ましくなかった。
【００１０】
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、下層の多結晶シリコン層から上層のタングステンシリサイド層への不純物の不均一拡散を阻止することができる膜積層構造及びその形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明者等は、不純物ドープの多結晶シリコン層とタングステンシリサイド層の膜積層構造について鋭意研究した結果、タングステンシリサイド層に対する発想を逆転させて、タングステンシリサイド層に予め均一に不純物をドープさせておけば、この下層の多結晶シリコン層からの不純物の拡散を阻止することができる、という知見を得ることにより第１の発明に至ったものである。
また、発明者等は、不純物ドープの多結晶シリコン層からの不均一拡散を抑制するために、この表面に拡散を抑制するためのブロック層を設ければよいことを見出すことにより、第２及び第３の発明に至ったものである。
【００１２】
すなわち、第１の発明は、積層膜の連続形成法において、枚葉式の成膜炉で第１の不純物をドープした多結晶シリコン層を形成する工程と、枚葉式の成膜炉で第２の不純物をドープしたタングステンシリサイド層を形成する工程と、を具備し、前記多結晶シリコン層を形成する工程と前記タングステンシリサイド層を形成する工程は大気に晒すことなく且つ前記成膜炉から被処理体を取り出すことなく同じ枚葉式の成膜炉で順次連続に行われることを特徴とする膜積層構造の形成方法である。
第２の発明は、積層膜の連続形成法において、枚葉式の成膜炉で不純物をドープした第１の多結晶シリコン層を形成する工程と、枚葉式の成膜炉で不純物をドープしない第２の多結晶シリコン層を形成する工程と、枚葉式の成膜炉で不純物をドープされないタングステンシリサイド層を形成する工程と、を具備し、前記第１、第２の多結晶シリコン層を形成する工程と前記タングステンシリサイド層を形成する工程は大気に晒すことなく且つ前記成膜炉から被処理体を取り出すことなく同じ枚葉式の成膜炉で順次連続に行われることを特徴とする膜積層構造の形成方法である。
【００１３】
第３の発明は、積層膜の連続形成法において、枚葉式の成膜炉で第１の濃度の第１の不純物をドープした第１の多結晶シリコン層を形成する工程と、枚葉式の成膜炉で前記第１の濃度より低い濃度の第１の不純物をドープした第２の多結晶シリコン層を形成する工程と、枚葉式の成膜炉で不純物をドープしないタングステンシリサイド層を形成する工程と、を具備し、前記第１、第２の多結晶シリコン層を形成する工程と前記タングステンシリサイド層を形成する工程は大気に晒すことなく且つ前記成膜炉から被処理体を取り出すことなく同じ枚葉式の成膜炉で順次連続に行われることを特徴とする膜積層構造の形成方法である。
第４の発明は、積層膜の連続形成法において、第１の濃度の不純物をドープした第１の多結晶シリコン層を形成する工程と、前記第１の多結晶シリコン層上に不純物ドープガスを流しつつ熱処理し、前記第１の多結晶シリコン層の表面の不純物濃度を高めた第２の多結晶シリコン層を形成する工程と、不純物をドープされないタングステンシリサイドを形成する工程と、を具備し、前記第１、第２の多結晶シリコン層を形成する工程と前記タングステンシリサイドを形成する工程は大気に晒すことなく連続に行われることを特徴とする膜積層構造の形成方法である。
【００１４】
第１の発明によれば、不純物がドープされた第１の多結晶シリコン層と、この不純物と同じ或いは同じ型の不純物がドープされた第１のタングステンシリサイド層との積層構造となる。この場合、予め上層の第１のタングステンシリサイド層には均一な形で不純物がドープされているので、下層の多結晶シリコン層からの不純物の不均一拡散が抑制されてしまい、この結果、第１のタングステンシリサイド層には不純物が均一に拡散された状態が維持されることになる。従って、特性上のバラツキがなくなり、これを均一化させることができる。
第２の発明によれば、不純物がドープされた第１の多結晶シリコン層と不純物を含まない第２のタングステンシリサイド層との間にブロック層として不純物を含まない第２の多結晶シリコン層が介在されるので、下層の第１の多結晶シリコン層の不純物の不均一拡散はこの第２の多結晶シリコン層によりブロックされてしまい、上層の第２のタングステンシリサイド層に不純物が不均一に拡散することを防止することができる。
【００１５】
第３の発明によれば、不純物がドープされた第１の多結晶シリコン層と不純物を含まない第２のタングステンシリサイド層との間に不純物濃度が非常に薄い第３の多結晶シリコン層が介在されるので、下層の第１の多結晶シリコン層の不純物の不均一拡散はこの第２の多結晶シリコン層によりブロックされてしまい、上層の第３のタングステンシリサイド層に不純物が不均一に拡散することを防止することができる。
以上のようなブロック層として機能する第２及び第３の多結晶シリコン層は、他の層と比較して非常に薄く、例えば５０Å〜５００Å程度の範囲内に設定する。
第４の発明によれば、不純物がドープされた第４の多結晶シリコン層の表面部分のみは、その不純物濃度が過度に高められているので、この上層の第２のタングステンシリサイド層に不純物が拡散する時は、不均一に拡散することはない。
以上のような膜積層構造は、例えばＭＯＳＦＥＴのゲート電極などに用いることができる。
【００１６】
【発明の実施の形態】
以下に、本発明に係る膜積層構造及びその形成方法の一実施例を添付図面に基づいて詳述する。
図１は第１の発明に係る膜積層構造を示す拡大断面図である。
図１において、Ｗは被処理体としての半導体基板であり、例えば単結晶シリコンウエハにより形成される。２はソース、４はドレイン、６はＳｉＯ2 等の絶縁膜よりなるゲート酸化膜である。８はゲート電極であり、このゲート電極８は本発明においては例えばリン（Ｐ）のような不純物がドープされた第１の多結晶シリコン層１０とこの不純物と同じ、或いはこの不純物と同じ伝導型の不純物が均一にドープされた第１のタングステンシリサイド層１２（ＷＳｉｘ）とよりなる膜積層構造により構成され、全体としてＭＯＳＦＥＴ（電界効果型トランジスタ）を形成している。尚、第１の多結晶シリコン層１０は、図７に示した多結晶シリコン層と同じ構成である。
【００１７】
次に、この膜積層構造の形成方法について説明する。
まず、所定の処理を施したウエハＷの表面に、厚さが例えば８０〜１００Å程度のゲート酸化膜６を形成する。このゲート酸化膜６は、例えばウエハＷを約８５０〜９５０℃程度のウエット酸素雰囲気中で約１０〜３０分程度の間、酸化処理することにより形成する。
次に、この上に、リンがドープされた第１の多結晶シリコン層１０及びこれと同じくリンがドープされた第１のタングステンシリサイド層１２を順次同一チャンバ内、或いはクラスタツール装置内の異なるチャンバ内で連続成膜する。
この時の成膜条件は、次の通りである。まず、リンドープの第１の多結晶シリコン層１０は、枚葉式の成膜炉において、例えばＰＨ3 ガスとＳｉＨ4 ガスとＡｒガスをそれぞれ５５ｓｃｃｍ、４００ｓｃｃｍ、５４０ｓｃｃｍずつ流し、約１０００Å形成する。この時の処理温度及びプロセス圧力はそれぞれ約６６０℃及び約７．５Ｔｏｒｒである。
【００１８】
次に、リンドープの第１のタングステンシリサイド層１２は、同じく枚葉式の成膜炉において、例えばＰＨ3 ガスとＳｉＨ2 Ｃｌ2 ガスとＷＦ6 ガスとＡｒガスをそれぞれ５ｓｃｃｍ、１５０ｓｃｃｍ、６．０ｓｃｃｍ、３５０ｓｃｃｍずつ流し、約１０００Å程度形成する。この時の処理温度及びプロセス圧力はそれぞれ約６３０℃及び約７００ｍＴｏｒｒである。
そして、通常のリソグラフィー技術とエッチング技術を用いて各層１０、１２及びゲート酸化膜６をパターンエッチングし、更にセルフアライン技術により不純物を注入してソース２とドレイン４を形成する。尚、このようなゲート電極８は、当然のこととして、ウエハ上に一度に多数個形成されることになる。
【００１９】
さて、このようにリンドープの第１の多結晶シリコン層１０とリンドープの第１のタングステンシリサイド層１２よりなる膜積層構造をゲート電極８として構成したので、後工程において熱処理等を行なった場合、上層の第１のタングステンシリサイド層１２には予め均一に不純物としてリンがドープされているので、下層の第１の多結晶シリコン層１０中のリンが上層のタングステンシリサイド層１２に不均一に拡散することを阻止することができる。従って、第１のタングステンシリサイド層１２中の不純物リンは、均一な分布状態に維持されるので、その抵抗値が面内において均一となり、ばらつくことはない。
図２は上述したような成膜条件で２５枚のウエハを処理した時のゲート電極の抵抗とその均一性を示すグラフである。但し、このグラフでの値は成膜直後の、いわゆるアズデポ時の値である。
【００２０】
図示するように、各ウエハともに抵抗の均一性は略２％前後と良好であり、特性上のバラツキがなくて良好な結果を示していることが判明する。
これに対して、上層の第１のタングステンシリサイド層１２にリンをドープしなかった場合には、先の図９（Ａ）に示すようにゲート電極の抵抗の均一性は略２５％であり、特性上のバラツキが大きくて特性がかなり劣っている。
【００２１】
このように、上層の第１のタングステンシリサイド層１２に予め不純物を均一にドープさせておくことにより、下層の第１の多結晶シリコン層１０の不純物の悪影響を排除することが可能となる。この時、各層の不純物の濃度をＳＩＭＳ（２次イオンマイクロスコープ）で測定したところ、下層の第１の多結晶シリコン層１０のリン濃度は略１０20ａｔｍｓ／ｃｃのオーダであったのに対し、上層の第１のタングステンシリサイド層１２のリン濃度は略１０19ａｔｍｓ／ｃｃのオーダであり、一桁程度値が少なかった。この第１のタングステンシリサイド層１２のリン濃度は、下層の多結晶シリコン層１０中のリンの拡散による影響を打ち消すことができる濃度ならば、上記した濃度に限定されない。
また、図９（Ａ）に示すウエハ表面には、目視で白い濁りが確認でき、モホロジーが劣っていたが、本発明の場合には、白い濁りは見られず、モホロジーが向上していた。
【００２２】
次に、第２の発明について説明する。
図３は第２の発明に係る膜積層構造を示す拡大断面図である。図１に示す構造と同一部分については同一符号を付す。
この第２の発明の構造が図１に示す第１の発明と異なる点は、リンドープの第１の多結晶シリコン層１０の上面に薄いブロック層として不純物を含まない、いわゆるノンドープの薄い第２の多結晶シリコン層１２を形成し、この上に図７（Ａ）に示す従来構造と同じノンドープの第２のタングステンシリサイド層１１を形成した点である。
【００２３】
この成膜方法は、第１の発明で説明したようにリンドープの第１の多結晶シリコン層１０を形成した後に、この上にノンドープの第２の多結晶シリコン層１４及びノンドープの第２のタングステンシリサイド１１を順次連続成膜する。ノンドープの第２の多結晶シリコン層１４を形成する場合には、その下層のリンドープの第１の多結晶シリコン層１０の形成時の成膜ガス中のＰＨ3 ガスの流量をゼロにし、ＳｉＨ4 ガスとＡｒガスのみを流して成膜すればよい。この膜厚は、下層の第１の多結晶シリコン層１０のリン濃度にもよるが、このリン拡散が上層の第２のタングステンシリサイド層１１に影響を及ぼさないような厚さ、例えば５０Å〜５００Åの範囲内に設定するのがよい。
【００２４】
また、第２のタングステンシリサイド層１１の形成は、先のリンドープの第１のタングステンシリサイド層１２の成膜時の成膜ガス中のＰＨ3 ガスの供給を停止し、ＳｉＨ2 Ｃｌ2 ガスと、ＷＨ6 ガスとＡｒガスを流して成膜すればよい。
このように、リンドープの第１の多結晶シリコン層１０上にノンドープの薄い第２の多結晶シリコン層１４を設けたので、後工程にて熱処理等が行なわれても、第１の多結晶シリコン層１０から上方へ拡散するリンは、薄いノンドープの第２の多結晶シリコン層１４によりブロックされてそれ以上は上方へ拡散できず、従って、上層のノンドープの第２のタングステンシリサイド層１１にリンが侵入するなどして拡散することを阻止することができる。
【００２５】
この時のゲート電極の抵抗の均一性を図４に示す。図４の横軸はブロック層として機能するノンドープの第２の多結晶シリコン層１４の厚みである。尚、下層の第１の多結晶シリコン層１０のリン濃度は略６×１０20ａｔｍｓ／ｃｃである。グラフから明らかなように厚みが略１００Å以上では、ゲート電極の抵抗の均一性が略２％前後と一定となり好ましい特性を示している。この第２の多結晶シリコン層１４の厚みの適切な範囲は、前述のように下層の第１の多結晶シリコン層１０のリン濃度にも依存するが、略５０Å〜５００Åの範囲内であり、５０Åよりも小さいとブロック層としての効果が弱まり、逆に５００Åよりも大きいと、ゲート抵抗が大きくなり過ぎて好ましくない。
【００２６】
次に、第３の発明について説明する。
図５は第３の説明に係る膜積層構造を示す拡大断面図である。図３に示す構造と同一部分については同一符号を付す。
この第３の発明が図３に示す第２の発明と異なる点は、第２の発明では、リンドープの第１の多結晶シリコン層１０とノンドープの第２のタングステンシリサイド層１１との間に、ノンドープの第２の多結晶シリコン層１４をブロック層として介在させたが、第３の発明では、この第２の多結晶シリコン層１４に代えて濃度が、下層の不純物濃度よりも薄い不純物をドープした第３の多結晶シリコン層１６を形成した点である。
【００２７】
濃度の薄いリンをドープするには、ＰＨ3 ガスを僅かな量だけ流しつつ多結晶シリコン層を成膜すればよい。この時のリンドープの第３の多結晶シリコン層１６の厚みは、上記ノンドープの第２の多結晶シリコン層１４の厚みと略同じであり、また、リン濃度は略１×１０20ａｔｍｓ／ｃｃ程度に設定し、下層の第１の多結晶シリコン層１０のリン濃度、例えば６×１０20ａｔｍｓ／ｃｃに対して遥かに小さく設定する。
この場合にも、上記第３の多結晶シリコン層１６がリンの拡散に対してブロック層として機能し、上層の第２のタングステンシリサイド層１１にリンが不均一に拡散することを阻止することができる。
【００２８】
次に、第４の発明について説明する。
図６は第４の発明に係る膜積層構造を示す拡大断面図である。図７に示す構造と同一部分については同一符号を付す。
この第４の発明が図７に示す従来構造と異なる点は、不純物のリンが均一にドープされた多結晶シリコン層１０に代えて、その表面部の不純物リンの濃度が高められた第４の多結晶シリコン層１８を形成した点である。図中、破線より上方に示す部分は、その下方よりもリン濃度が高められた部分である。このような第４の多結晶シリコン層１８の形成は、この層１８の成膜時の最終段において、ＰＨ3 ガスとＡｒガスのみを流し、ＳｉＨ4 ガスの供給を停止することによって形成することができる。
【００２９】
この場合、第４の多結晶シリコン層１８の上面のリン濃度は、この下部が略６×１０20ａｔｍｓ／ｃｃであるのに対して、例えば１０21ａｔｍｓ／ｃｃ程度まで高くする。これによれば、この上層のノンドープの第２のタングステンシリサイド層１１には直下のリン濃度が高いことから、これにリンが不均一に拡散することを防止することができる。
【００３０】
尚、以上の各実施例においては、不純物してリンをドープした場合を例にとって説明したが、これに限定されず、Ｂ、Ａｓ，Ｓｂ等の他の不純物にも適用し得るのは勿論である。また、各層毎に同一の不純物を用いなくてもよく、同じ伝導形の不純物、例えばＰに対してはＡｓやＳｂを不純物としてドープするようにしてもよい。
【００３１】
【発明の効果】
以上説明したように、本発明の膜積層構造及びその形成方法によれば、次のように優れた作用効果を発揮することができる。
不純物がドープされて、しかもその表面の不純物濃度を高めた第２の多結晶シリコン層と不純物を含まないタングステンシリサイド層を形成するようにしたので、上層のタングステンシリサイド層には不純物が均一に略拡散することになり、被処理体の面内における膜積層構造の抵抗を均一に維持することができる。
また、以上のような各膜積層構造をトランジスタのゲート電極として採用することにより、ゲート電極の抵抗の面内均一性を維持することができる。
【図面の簡単な説明】
【図１】第１の発明に係る膜積層構造を示す拡大断面図である。
【図２】図１に示す膜積層構造のゲート電極の抵抗と均一性を示すグラフである。
【図３】第２の発明に係る膜積層構造を示す拡大断面図である。
【図４】図３に示す膜積層構造のゲート電極の抵抗の均一性と第２の多結晶シリコン層の膜厚との関係を示すグラフである。
【図５】第３の説明に係る膜積層構造を示す拡大断面図である。
【図６】第４の発明に係る膜積層構造を示す拡大断面図である。
【図７】従来のゲート電極の構造を示す拡大断面図である。
【図８】従来のゲート電極の抵抗値とそのバラツキを示すグラフである。
【図９】下層に不純物をドープした時とドープしない時のゲート電極の抵抗値とその均一性を示すグラフである。
【符号の説明】
２ ソース
４ ドレイン
６ ゲート酸化膜
１０ 第１の多結晶シリコン層（リンドープ）
１１ 第２のタングステンシリサイド層（ノンドープ）
１２ 第１のタングステンシリサイド層（リンドープ）
１４ 第２の多結晶シリコン層（ノンドープ）
１６ 第３の多結晶シリコン層（薄いリンドープ）
１８ 第４の多結晶シリコン層（リンドープ）
Ｗ 被処理体
Claims (12)
- 積層膜の連続形成法において、
第１の濃度の不純物をドープした第１の多結晶シリコン層を形成する工程と、
前記第１の多結晶シリコン層上に不純物ドープガスを流しつつ熱処理し、前記第１の多結晶シリコン層の表面の不純物濃度を高めた第２の多結晶シリコン層を形成する工程と、
不純物をドープされないタングステンシリサイドを形成する工程と、を具備し、
前記第１、第２の多結晶シリコン層を形成する工程と前記タングステンシリサイドを形成する工程は大気に晒すことなく連続に行われることを特徴とする膜積層構造の形成方法。 - 前記第２の多結晶シリコン層を形成する工程は、前記第１の多結晶シリコン層を形成する工程の成膜ガスの流れを停止して、そのまま不純物ドープガスを流して前記第１の多結晶シリコン層の表面の不純物濃度を高めることを特徴とする請求項１記載の膜積層構造の形成方法。
- 前記第１、第２の多結晶シリコン層を形成する工程と前記タングステンシリサイドを形成する工程は大気に晒すことなく連続に行われることを特徴とする請求項１または２記載の膜積層構造の形成方法。
- 前記第１、第２の多結晶シリコン層を形成する工程と、前記タングステンシリサイドを形成する工程とは、同一チャンバ又は異なるチャンバで連続で形成されることを特徴とする請求項１乃至３のいずれかに記載の膜積層構造の形成方法。
- 前記不純物は、Ｐ、Ｂ、Ａｓ、Ｓｂの内のいずれか１つであることを特徴とする請求項１乃至４のいずれかに記載の膜積層構造の形成方法。
- 前記第２の多結晶シリコン層の厚さは、５０〜５００Åの範囲内にあることを特徴とする請求項１乃至５のいずれかに記載の膜積層構造の形成方法。
- 前記第１の多結晶シリコン層を形成する工程は、ＰＨ３ ガスとＳｉＨ４ ガスとＡｒガスとが用いられることを特徴とする請求項１乃至６のいずれかに記載の膜積層構造の形成方法。
- 前記第２の多結晶シリコン層を形成する工程は、ＳｉＨ４ ガスとＡｒガスとが用いられることを特徴とする請求項１乃至６のいずれかに記載の膜積層構造の形成方法。
- 前記不純物をドープしたタングステンシリサイド層を形成する工程は、ＰＨ３ ガスとＳｉＨ２ Ｃｌ２ ガスとＷＦ６ ガスとＡｒガスとが用いられることを特徴とする請求項７または８記載の膜積層構造の形成方法。
- 前記不純物をドープされないタングステンシリサイド層を形成する工程は、ＳｉＨ２ Ｃｌ２ ガスとＷＦ６ ガスとＡｒガスとが用いられることを特徴とする請求項６乃至８のいずれかに記載の膜積層構造の形成方法。
- 被処理体上に形成される膜積層構造において、不純物がドープされた第１の多結晶シリコン層と、その表面の不純物濃度が高められた第２の多結晶シリコン層と、不純物を含まないタングステンシリサイド層とを有することを特徴とする膜積層構造。
- 前記膜積層構造は、トランジスタのゲート電極であることを特徴とする請求項１１記載の膜積層構造。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05699497A JP3635843B2 (ja) | 1997-02-25 | 1997-02-25 | 膜積層構造及びその形成方法 |
| US09/023,712 US6404021B1 (en) | 1997-02-25 | 1998-02-13 | Laminated structure and a method of forming the same |
| TW087102636A TW410388B (en) | 1997-02-25 | 1998-02-24 | A laminated structure and a method of forming the same |
| KR10-1998-0005741A KR100466152B1 (ko) | 1997-02-25 | 1998-02-24 | 적층구조물및이의형성방법 |
| EP98103273A EP0860863B1 (en) | 1997-02-25 | 1998-02-25 | A method for forming a laminated structure of polysilicon and tungsten silicide |
| EP04015519A EP1463098A3 (en) | 1997-02-25 | 1998-02-25 | Method of forming a laminated structure of polysilicon and tungsten silicide |
| DE69825511T DE69825511T2 (de) | 1997-02-25 | 1998-02-25 | Herstellungsverfahren für Schichtstruktur aus Polysilizium und Wolframsilizid |
| US10/042,148 US6489208B2 (en) | 1997-02-25 | 2002-01-11 | Method of forming a laminated structure to enhance metal silicide adhesion on polycrystalline silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05699497A JP3635843B2 (ja) | 1997-02-25 | 1997-02-25 | 膜積層構造及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242076A JPH10242076A (ja) | 1998-09-11 |
| JP3635843B2 true JP3635843B2 (ja) | 2005-04-06 |
Family
ID=13043053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05699497A Expired - Fee Related JP3635843B2 (ja) | 1997-02-25 | 1997-02-25 | 膜積層構造及びその形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6404021B1 (ja) |
| EP (2) | EP0860863B1 (ja) |
| JP (1) | JP3635843B2 (ja) |
| KR (1) | KR100466152B1 (ja) |
| DE (1) | DE69825511T2 (ja) |
| TW (1) | TW410388B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7829144B2 (en) * | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
| US6130145A (en) * | 1998-01-21 | 2000-10-10 | Siemens Aktiengesellschaft | Insitu doped metal policide |
| JPH11238697A (ja) * | 1998-02-23 | 1999-08-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11307765A (ja) * | 1998-04-20 | 1999-11-05 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000150416A (ja) * | 1998-09-01 | 2000-05-30 | Tokyo Electron Ltd | タングステンシリサイド膜及びその成膜方法 |
| JP3437111B2 (ja) * | 1999-02-15 | 2003-08-18 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2000277447A (ja) | 1999-03-24 | 2000-10-06 | Tokyo Electron Ltd | 薄膜の熱処理方法 |
| KR100379107B1 (ko) * | 2001-03-21 | 2003-04-07 | 삼성전자주식회사 | 반도체 장치에서 폴리사이드 구조물의 형성 방법 |
| KR100447031B1 (ko) | 2001-03-23 | 2004-09-07 | 삼성전자주식회사 | 텅스텐 실리사이드막의 형성방법 |
| US6686637B1 (en) * | 2002-11-21 | 2004-02-03 | International Business Machines Corporation | Gate structure with independently tailored vertical doping profile |
| JP2005353975A (ja) * | 2004-06-14 | 2005-12-22 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| JP6102140B2 (ja) * | 2012-09-20 | 2017-03-29 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6127627A (ja) | 1984-07-18 | 1986-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6476759A (en) | 1987-09-17 | 1989-03-22 | Seiko Instr & Electronics | Tungsten silicide film and manufacture thereof |
| JPH0212835A (ja) * | 1988-06-30 | 1990-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH0239471A (ja) | 1988-07-28 | 1990-02-08 | Fujitsu Ltd | Ｍｏｓ電界効果トランジスタと導電体構造 |
| JPH02155273A (ja) | 1988-12-07 | 1990-06-14 | Nec Corp | Ｍｏｓ電界効果トランジスタ |
| JPH02181918A (ja) | 1989-01-09 | 1990-07-16 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US4992391A (en) | 1989-11-29 | 1991-02-12 | Advanced Micro Devices, Inc. | Process for fabricating a control gate for a floating gate FET |
| JP2558931B2 (ja) | 1990-07-13 | 1996-11-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| JPH05315333A (ja) | 1991-04-22 | 1993-11-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04354118A (ja) | 1991-05-31 | 1992-12-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5355010A (en) * | 1991-06-21 | 1994-10-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with a dual type polycide layer comprising a uniformly p-type doped silicide |
| US5147820A (en) | 1991-08-26 | 1992-09-15 | At&T Bell Laboratories | Silicide formation on polysilicon |
| US5428244A (en) | 1992-06-29 | 1995-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a silicon rich dielectric layer |
| JPH06305409A (ja) | 1993-04-23 | 1994-11-01 | Jidosha Kiki Co Ltd | マスタシリンダ |
| JPH07297400A (ja) | 1994-03-01 | 1995-11-10 | Hitachi Ltd | 半導体集積回路装置の製造方法およびそれにより得られた半導体集積回路装置 |
| KR0161398B1 (ko) * | 1995-03-13 | 1998-12-01 | 김광호 | 고내압 트랜지스터 및 그 제조방법 |
| EP0746027A3 (en) | 1995-05-03 | 1998-04-01 | Applied Materials, Inc. | Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same |
| JPH0917705A (ja) | 1995-06-28 | 1997-01-17 | Tokyo Electron Ltd | 連続熱処理方法 |
| JPH0992728A (ja) * | 1995-09-21 | 1997-04-04 | Mitsubishi Electric Corp | 相補型ｍｏｓ電界効果トランジスタおよびその製造方法 |
| US5849629A (en) * | 1995-10-31 | 1998-12-15 | International Business Machines Corporation | Method of forming a low stress polycide conductors on a semiconductor chip |
| US5710454A (en) * | 1996-04-29 | 1998-01-20 | Vanguard International Semiconductor Corporation | Tungsten silicide polycide gate electrode formed through stacked amorphous silicon (SAS) multi-layer structure. |
| US5767558A (en) * | 1996-05-10 | 1998-06-16 | Integrated Device Technology, Inc. | Structures for preventing gate oxide degradation |
| US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
| US6335280B1 (en) * | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
| US6001681A (en) * | 1999-01-19 | 1999-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to reduce the depth of a buried contact trench by using a thin split polysilicon thickness |
-
1997
- 1997-02-25 JP JP05699497A patent/JP3635843B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-13 US US09/023,712 patent/US6404021B1/en not_active Expired - Fee Related
- 1998-02-24 TW TW087102636A patent/TW410388B/zh not_active IP Right Cessation
- 1998-02-24 KR KR10-1998-0005741A patent/KR100466152B1/ko not_active IP Right Cessation
- 1998-02-25 DE DE69825511T patent/DE69825511T2/de not_active Expired - Fee Related
- 1998-02-25 EP EP98103273A patent/EP0860863B1/en not_active Expired - Lifetime
- 1998-02-25 EP EP04015519A patent/EP1463098A3/en not_active Withdrawn
-
2002
- 2002-01-11 US US10/042,148 patent/US6489208B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980071647A (ko) | 1998-10-26 |
| EP0860863A2 (en) | 1998-08-26 |
| EP1463098A3 (en) | 2005-02-02 |
| DE69825511T2 (de) | 2005-08-04 |
| EP0860863A3 (en) | 1998-10-21 |
| EP0860863B1 (en) | 2004-08-11 |
| US6404021B1 (en) | 2002-06-11 |
| US20020058384A1 (en) | 2002-05-16 |
| EP1463098A2 (en) | 2004-09-29 |
| JPH10242076A (ja) | 1998-09-11 |
| US6489208B2 (en) | 2002-12-03 |
| DE69825511D1 (de) | 2004-09-16 |
| KR100466152B1 (ko) | 2005-03-16 |
| TW410388B (en) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635843B2 (ja) | 膜積層構造及びその形成方法 | |
| JPH0969496A (ja) | 集積回路構造体上に形成されたポリシリコン／珪化タングステン多層コンポジット及び製造方法 | |
| US5756392A (en) | Method of formation of polycide in a semiconductor IC device | |
| WO2011056710A2 (en) | Thin film transistors having multiple doped silicon layers | |
| US20080061386A1 (en) | Semiconductor device including a gate electrode having a polymetal structure | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010080635A (ko) | 텅스텐 실리사이드막을 형성하여 금속-절연막-반도체형트랜지스터를 제조하는 방법 | |
| KR101026386B1 (ko) | 반도체 소자의 듀얼 폴리게이트 형성방법 | |
| US6344380B1 (en) | Manufacturing of gate electrodes having silicon of different grain sizes and different surface roughness | |
| JPH07263674A (ja) | 電界効果型半導体装置とその製造方法 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| JP2671607B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH07161976A (ja) | 半導体装置およびその製造方法 | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JPH0888198A (ja) | 半導体装置の製造方法 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| JP3069866B2 (ja) | 半導体装置の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| KR20060002061A (ko) | 반도체 소자의 게이트 구조물 및 그 제조 방법 | |
| JPH07161816A (ja) | 半導体装置 | |
| JPH07183511A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |