DE69825511T2 - Herstellungsverfahren für Schichtstruktur aus Polysilizium und Wolframsilizid - Google Patents

Herstellungsverfahren für Schichtstruktur aus Polysilizium und Wolframsilizid Download PDF

Info

Publication number
DE69825511T2
DE69825511T2 DE69825511T DE69825511T DE69825511T2 DE 69825511 T2 DE69825511 T2 DE 69825511T2 DE 69825511 T DE69825511 T DE 69825511T DE 69825511 T DE69825511 T DE 69825511T DE 69825511 T2 DE69825511 T2 DE 69825511T2
Authority
DE
Germany
Prior art keywords
layer
tungsten silicide
impurities
doped
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69825511T
Other languages
English (en)
Other versions
DE69825511D1 (de
Inventor
Masato Minato-ku Koizumi
Kazuya Minato-ku Okubo
Tsuyoshi Minato-ku Takahashi
Tsuyoshi Minato-ku Hashimoto
Kimihiro Minato-ku Matsuse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of DE69825511D1 publication Critical patent/DE69825511D1/de
Publication of DE69825511T2 publication Critical patent/DE69825511T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Diese Erfindung betrifft eine laminierte Struktur oder eine Vielschichtstruktur wie eine Gate-Elektrode, die auf einem zu verarbeitenden Objekt gebildet ist, umfassend ein Halbleitersubstrat oder ein Glassubstrat, und ein Verfahren zu ihrer Bildung.
  • Im allgemeinen werden bei den Stufen der Herstellung einer Halbleiterschaltung ein gewünschtes Element oder Elemente erhalten, indem die Bildbildung, das Musterätzen und dgl. auf einem Halbleiterwafer oder einer Glasplatte als zu verarbeitendes Objekt wiederholt durchgeführt werden.
  • Unter Bezugnahme auf 3A werden beispielsweise, wenn ein Gate-Element für ein MOSFET auf der Oberfläche des Wafers gebildet werden, Verunreinigungen von einem leitenden Typ an Positionen in einem Wafer W diffundiert, bei denen ein Quellenbereich 2 und ein Drain-Bereich 4 gebildet werden sollten, und ein Gate-Oxidfilm 6, der beispielsweise aus SiO2 gebildet ist, wird auf der Fläche zwischen den Positionen auf der Oberfläche des Wafers gebildet, während ein Quellen-Drain-Kanal unterhalb des Gate-Oxidfilmes 6 gebildet wird. Weiterhin wird eine Gate-Elektrode 8 aus einem leitenden Film auf dem Gate-Oxidfilm 6 zur Bildung eines Transistors gebildet.
  • Seit einiger Zeit hat die Gate-Elektrode 8 keine Einzelschichtstruktur, sondern eine Vielschichtstruktur und hat in den meisten Fällen eine Zweischichtstruktur angesichts der Leitfähigkeit. Beispielsweise wird eine Gate-Elektrode 8 durch aufeinanderfolgendes Schichten einer Polykristall-Siliciumschicht 10, die mit Phosphor dotiert ist, und einer Metallsilicidschicht, wie Wolframsilicidschicht 11 auf einem Gate-Oxidfilm 6 gebildet.
  • Entsprechend der Verkleinerung und der Hochintegration eines integrierten Halbleiter-Schaltkreises werden in letzter Zeit als Antwort auf Bedürfnisse für Vielschichten die Verarbeitungsanlagenbreite und die Gate-Breite immer enger gemacht und die Filmdicke wird immer dünner. Obwohl die Anlagenbreite enger gemacht wird, ist es erforderlich, daß elektrische Eigenschaften der jeweiligen Schichten und die elektrischen Eigenschaften der Zwischenschicht konventionelle Leistungen beibehalten oder höhere Leistungen erfüllen sollten. Als Antwort auf solche Erfordernisse hat die Gate-Elektrode 8 eine Zweischichtstruktur, bestehend Polykristall-Silicium 10, dotiert mit Phosphor und Wolframsilicid 11.
  • Ein Film aus Siliciummaterial, z. B. einer Polykristall-Siliciumschicht 10, die mit Phosphor dotiert ist, neigt dazu, leicht einen natürlichen Oxidfilm 14, wie in 3B gezeigt ist, auf der eigenen Oberfläche zu bilden, wenn er Luft, Feuchtigkeit oder dgl. ausgesetzt ist. Wenn eine Wolframsilicidschicht 11 als nächste Schicht auf die Siliciumschicht 10 mit einem solchen anhaftenden natürlichen Oxidfilm geschichtet wird, wird die Festigkeit eines Kontaktes zwischen beiden Schichten 10, 11 verschlechtert oder eine ausreichende elektrische Leitfähigkeit kann nicht zwischen diesen aufrecherhalten werden, so daß ein Problem resultiert, daß die elektrischen Eigenschaften abgebaut werden.
  • Die Filmbildungen der Polykristall-Siliciumschichten 10 werden normalerweise durch absatzweises Verarbeiten durchgeführt, worin Wafer in Einheiten behandelt werden, die jeweils aus einer Anzahl von Wafern, beispielsweise 150 Wafern bestehen, während die Filmbildungen von Wolframsilicidschichten 11 durch stückweises Verarbeiten durchgeführt werden, wobei die Filmbildungen für jeden Wafer durchgeführt werden. Als Ergebnis variiert die Zeit, für die ein Wafer Luft ausgesetzt ist, zwischen den Wafern, und die Dicke des natürlichen Oxdidfilmes variiert demzufolge. Daher wird ein nasses Waschen durchgeführt, beispielsweise unter Verwendung von Papier auf HF-Basis, und zwar unmittelbar bevor die Wolframsilicidschicht 11 geschichtet wird, um den natürlichen Oxidfilm 14 zu entfernen, der an der Polykristall-Siliciumschicht 10 haftet.
  • Wenn jedoch ein nasses Waschen unmittelbar vor dem Schichten der Wolframsilicidschicht 11 durchgeführt wird, ist es sehr schwierig, den natürlichen Oxidfilm 14 vollständig zu entfernen, der einmal an der Oberfläche der Polykristall-Siliciumschicht 10 haftet, ohne daß eine Unterschicht (d. h. die Polykristall-Siliciumschicht 10) unterhalb des natürlichen Oxidfilmes 14 beeinträchtigt wird.
  • In dieser Hinsicht gibt es einen Vorschlag für ein Verfahren, bei dem eine Polykristall-Siliciumschicht 10, die mit Phosphor dotiert ist, auf einen Halbleiterwafer in einer Kammer durch Verwendung eines Cluster-Werkzeugs gebildet ist, das beispielsweise durch Konzentrieren einer Vielzahl von Kammern, die untereinander luftdicht gehalten werden, gebildet ist, wobei der Halbleiterwafer danach in eine andere Kammer in dem gleichen Cluster-Werkzeug eingeführt wird, zur Bildung einer Wolframsilicidschicht 11, ohne daß der Halbleiterwafer Luft ausgesetzt wird, d. h. ohne daß irgendein natürlicher Oxidfilm die Gelegenheit hat, an dem Wafer zu haften (vgl. offengelegte japanische Patentanmeldung KOKAI 9-17705).
  • Wenn die Wolframsilicidschicht 11 wie oben beschrieben aufeinanderfolgend gebildet wird, ohne daß der Wafer Luft ausgesetzt wird, nachdem die Polykristall-Siliciumschicht 10, die mit Phosphor dotiert ist, gebildet ist, wird kein Oxidfilm auf dem Weg der Herstellungsschritte gebildet, und daher hat die gesamte Gate-Elektrode einen geringen Widerstand. Es möglich, auf Regeln bezüglich des Designs, die wegen der Verkleinerung und der hohen Integration strikt limitiert sind, zu antworten.
  • In diesem Fall erfolgt jedoch eine ungleichmäßige Rediffusion von Phosphor, der in der Polykristall-Siliciumschicht 10 dotiert ist, in die obere Wolframsilicidschicht 11 durch eine Grenzfläche zwischen beiden dieser Schichten, und daher wird Phosphor ungleichmäßig in der Nähe der Oberfläche der Wolframsilicidschicht verteilt (z. B. zwischen MOSFETs, die in jedem Wafer gebildet sind), was zu einem anderen Problem führt, daß das elektrische Charakteristikum abgebaut und/oder variiert wird. Als Ergebnis tritt eine Variation zwischen Wafern auf und die Herstellungsausbeute wird abgebaut.
  • Wenn nur ein kleiner Bereich oder Bereiche eines natürlichen Oxidfilmes an der Oberfläche der Polykristall-Siliciumschicht 10, die mit Phosphor dotiert ist, nach Durchführung des Naßwaschens zum Entfernen des natürlichen Oxidfilmes verbleiben kann/können, verhindern der kleine Bereich oder die Bereiche des natürlichen Oxidfilmes die Diffusion des Phosphors in die obere Schicht, wodurch keine Probleme resultieren. Wenn die aufeinanderfolgende Filmbildung durchgeführt wird, so daß kein natürlicher Oxidfilm gebildet wird, und zwar als Antwort auf die Bedrüfnisse für einen niedrigen Widerstand, der für die Verkleinerung erforderlich ist, tritt ein neues Problem der ungleichmäßigen Diffusion von Phosphor wie oben beschrieben auf.
  • In dieser Hinsicht erfolgt eine detaillierte Erläuterung unter Bezugnahme auf das Diagramm gemäß 4.
  • 4 ist ein Diagramm, das einen Widerstand einer Gate-Elektrode in bezug auf eine Phosphordichte einer Polykristall-Siliciumschicht und die Abhängigkeit der Variationsrate des Wiederstandes zeigt, wobei die longitudinale Achse den Widerstand und die laterale Achse die Phosphordichte der Polykristallschicht darstellen. In dieser Zeichnung zeigt eine gestrichelte Linie A den Fall, bei dem eine Wolframsilicidschicht 11 gebildet wird, nachdem die Polykristall-Siliciumschicht 10, die mit Phosphor dotiert ist, bei einer Phosphordichte, die durch die laterale Achse dargestellt wird, gebildet ist und danach Luft ausgesetzt wird, um darauf einen natürlichen Oxidfilm aufzutragen. Die durchgezogene Linie B zeigt den Fall, bei dem eine Wolframsilicidschicht 11 gebildet wird, ohne daß eine Polykristall-Siliciumschicht 10 Luft ausgesetzt wird, nachdem die Polykristall-Siliciumschicht 10 gebildet ist. In der Figur zeigen schwarze Kreise Durchschnittswerte des Widerstandes bei Phosphordichten, und Linien, die sich vertikal von den schwarzen Kreisen als Mittelpunkte erstrecken, zeigen eine Variationsrate (Breite) an. Wie aufgrund des Diagramms ersichtlich ist, ist bei der gestrichelten Linie A der Widerstand etwas hoch, während die Variation des Widerstandes gering und gleichmäßig ist. Somit wird festgestellt, daß die Diffusion von Phosphor in die Wolframsilicidschicht durch einen natürlichen Oxidfilm blockiert wird. Im Gegensatz dazu erniedrigt sich bei der kontinuierlichen Linie B der Widerstand, wenn sich die Phosphordichte erhöht, während die Variationsrate des Widerstandes sich viel stärker erhöht. Demzufolge wird festgestellt, daß der Phosphor ungleichmäßig in die Wolframsilicidschicht diffundiert, und dieser Fall ist für die Eigenschaften nicht bevorzugt.
  • Die 5A und 5B sind Diagramme zum Erkennen der Wirkung von Phosphor, wobei die linke longitudinale Achse den Widerstand der Wolframsilicidschicht darstellt, die rechte longitudinale Achse die Gleichmäßigkeit des Widerstandes ist und die laterale Achse eine Waferzahl bedeutet. 5A ist ein Diagramm, das den Blattwiderstand der Wolframsilicidschicht einer Gate-Elektrode im Hinblick auf 25 Waferstücke und die Gleichmäßigkeit davon zeigt, wobei eine Wolframsilicidschicht (Wsix) 11 gebildet wird, ohne daß ein natürlicher Oxidfilm auf einer Polykristall-Siliciumschicht 10, die mit Phosphor dotiert ist, gebildet ist. 5B ist ein Diagramm, das den Widerstand der Wolframsilicidschicht einer Gate-Elektrode im Hinblick auf 25 Waferstücke und die Gleichmäßigkeit davon zeigt, wobei die Wolframsilicidschicht 11 ohne Bildung eines natürlichen Oxidfilmes auf einer Polykristall-Siliciumschicht 10, die nicht mit Phosphor dotiert ist, gebildet wird. In diesen Figuren zeigt eine kontinuierliche Linie, einschließlich weißen Kreisen, den Blattwiderstand der Wolframsilicidschicht, während eine kontinuierliche Linie, einschließlich schwarzen Kreisen die Gleichmäßigkeit des Blattwiderstandes zeigt. Pfeile werden als Anzeigen davon verwendet. Wie aufgrund der Diagramme ersichtlich ist, ist dann, wenn kein Phosphor in die Polykristallschicht dotiert wird, wie in 5B gezeigt ist, der Wert des Blattwiderstandes natürlich konstant und die Gleichmäßigkeit des Widerstandes ist stabil. Im Gegensatz dazu ändert sich beim Dotieren von Phosphor in die Polykristall-Siliciumschicht, wie in 5A gezeigt ist, der Widerstand der Wolframsilicidschicht stark und die Gleichmäßigkeit des Widerstandes ist demzufolge instabil und wird stark abgebaut. Somit verursacht eine direkte Bildung einer Wolframsilicidschicht 11 auf einer Polykristall-Siliciumschicht 10, die mit Phosphor dotiert ist, eine ungleichmäßige Diffusion von Phosphor, was zu einer charakteristischen Variation führt, und dies ist nicht bevorzugt.
  • EP-A-0 746 027 offenbart eine Dreischichtstruktur einer mit Verunreinigung dotierten Poly-Si-Schicht, einer mit Verunreinigung nicht dotierten Poly-Si-Schicht und einer WSi-Schicht. Das Wolframsilicid wird auf der Poly-Si-Schicht niedergeschlagen, indem das Substrat unter Vakuum von der Polysilicium-Niederschlagskammer zu der Wolframsilicid-Niederschlagskammer transportiert wird.
  • Diese Erfindung hat die Aufgabe, eine Vielschichtstruktur und ein Verfahren zu ihrer Bildung anzugeben, die in der Lage ist, eine ungleichmäßige Diffusion von Verunreinigungen in eine Wolframsilicidschicht als obere Schicht von einer Polykristall-Siliciumschicht als untere Schicht zu verhindern.
  • Gemäß einem ersten Aspekt gibt diese Erfindung ein Verfahren zur Bildung einer Vielschichtstruktur an, umfassend die folgenden Schritte:
    Zuführen eines Prozeßgases zur Polykristallschichtbildung und erster Verunreinigungen vom leitenden Typ in eine Schichtbildungsvorrichtung, wodurch mittels CVD eine polykristalline Siliciumschicht (10), die mit den ersten Verunreinigungen dotiert ist, auf einer Oberfläche einer behandelten Einheit (W) ausgebildet wird;
    Halten der behandelten Einheit in der Schichtbildungsvorrichtung zur Verhinderung der Ausbildung einer Oxidschicht auf der polykristallinen Siliciumschicht; und
    Zuführen eines Prozeßgases zur Wolframsilicidschichtbildung und zweiter Verunreinigungen des gleichen leitfähigen Typs wie die ersten Verunreinigungen in die Schichtbildungsvorrichtung, wodurch mittels CVD eine Wolframsilicidschicht (12), die mit den zweiten Verunreinigungen dotiert ist, auf der polykristallinen Siliciumschicht ausgebildet wird.
  • Bevorzugt sind die ersten Verunreinigungen die gleichen wie die zweiten Verunreinigungen. Es ist weiterhin bevorzugt, daß das Prozeßgas für die Wolframsilicidbildung PH3-Gas, SiH2Cl-Gas und WF6-Gas umfaßt. Es ist weiterhin bevorzugt, daß die Filmbildungsvorrichtung eine Kammer umfaßt, in der alle dieser Schichten gebildet werden.
  • Gemäß dem ersten Aspekt ist es möglich, eine Vielschichtstruktur aus einer Polykristall-Siliciumschicht, die mit Verunreinigungen dotiert ist, vom leitenden Typ und eine Wolframsilicidschicht (aufeinanderfolgend), die auf und in direktem Kontakt mit der Polykristall-Siliciumschicht gebildet und mit Verunreinigungen des gleichen gleitenden Typs wie die oben erwähnten Verunreinigungen dotiert ist, zu erhalten. In diesem Fall wird zunächst die Wolframsilicidschicht als obere Schicht mit Verunreinigungen mit Gleichmäßigkeit dotiert und daher kann eine ungleichmäßige Diffusion von Verunreinigungen von der Polykristall-Siliciumschicht als untere Schicht vernachlässigbar klein im Vergleich zu der Dichte der Verunreinigungen in der Wolframsilicidschicht sein. Als Ergebnis davon werden die Verunreinigungen gleichmäßig diffundiert in der Wolframsilicidschicht gehalten. Daher werden die charakteristischen Variationen reduziert und vergleichmäßigt. Zweitens sorgen Verunreinigungen vom leitenden Typ, die zuvor in die obere Schicht oder die Wolframsilicidschicht dotiert sind, dafür, daß die obere Schicht eine Kristallstruktur aufweist, z. B. amorphe Struktur, was eine Rediffusion von Verunreinigungen von der unteren Schicht oder der Polykristall-Siliciumschicht verhindern oder minimieren kann, so daß die gleichen Wirkungen wie oben beschrieben erhalten werden.
  • Eine oben beschriebene Vielschichtstruktur ist für eine Gate-Elektrode eines MOSFET beispielsweise anwendbar.
  • Diese Erfindung kann aufgrund der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen besser verstanden werden, worin:
  • 1 eine schematische Ansicht eines Zustandes ist, bei dem eine Vielschichtstruktur gemäß einem ersten Ausführungsbeispiel der Erfindung für ein MOSEFT angewandt wird;
  • 2A ein Diagramm ist, das den Widerstand einer Gate-Elektrode und die Gleichmäßigkeit im Hinblick auf 25 Stücke Wafer jeweils mit einer Struktur gemäß 1 zeigt;
  • 2B ein Diagramm ist, das eine Beziehung zwischen dem spezifischen Widerstand der Wolframsilicidschicht einer Gate-Elektrode mit der Struktur gemäß 1 und eine Fließrate von Verunreinigungen zeigt, die in der oberen Schicht dotiert sind;
  • 2C ist ein Diagramm, das eine Beziehung zwischen der Kristallinität der oberen Schicht gemäß 1 und der Fließrate von Verunreinigungen zeigt, die in der oberen Schicht dotiert sind;
  • 3A und 3B Ansichten für die Erläuterung einer konventionellen Gate-Elektrode sind, worin 3A schematisch die Struktur der Gate-Elektrode und 3B keinen Oxidfilm, der auf einem Polykristall-Silicium gebildet ist, zeigen;
  • 4 ein Diagramm ist, das den Widerstand einer konventionellen Gate-Elektrode und Variationen davon im Hinblick auf eine Dotiermenge von Phosphor einer Polykristall-Siliciumschicht zeigt; und
  • 5A und 5B Diagramme sind, die den Widerstand einer Wolframsilicidschicht einer Gate-Elektrode und die Gleichmäßigkeit davon zeigen, wenn eine untere Schicht mit Verunreinigungen (5A) dotiert ist und wenn eine untere Schicht nicht mit Verunreinigungen dotiert ist (5B).
  • Nachfolgend werden ein Ausführungsbeispiel einer Vielschichtstruktur und ein Herstellungsverfahren davon gemäß dieser Erfindung detailliert unter Bezugnahme auf MOSFETs auf der Basis der beigefügten Zeichnung erläutert.
  • In 1 bedeutet Bezugszeichen W ein Halbleitersubstrat als zu verarbeitendes Objekt, z. B. ein Einkristall-Siliciumwafer. Eine Anzahl von MOSFETs ist auf dem Wafer W durch ein bekanntes Verfahren gebildet. Jedes FET hat einen Quellenbereich 2 und einen Drain-Bereich 4, die voneinander beabstandet gebildet sind, und einen Gate-Oxidfilm 6, der zwischen beiden Regionen auf dem Wafer gebildet ist und aus einem Isolierfilm aus SiO2 besteht. Eine Gate-Elektrode 8 wird auf dem Gate-Oxidfilm 6 gebildet. Die Gate-Elektrode 8 hat eine Vielschichtstruktur, konstruiert durch eine Polykristall-Siliciumschicht 10, die gleichmäßig und vollständig mit ersten Verunreinigungen vom leitenden Typ dotiert ist, z. B. Phosphor (P) bei diesem Ausführungsbeispiel, und eine Wolframsilicidschicht 12 (WSix), die vollständig und gleichmäßig mit zweiten Verunreinigungen des gleichen leitenden Typs wie die ersten Verunreinigungen dotiert ist und so gebildet ist, daß sie einen direkten Kontakt mit der Polykristall-Siliciumschicht 10 aufweist. Die ersten Verunreinigungen können gleich oder verschieden von den zweiten Verunreinigungen sein. Es ist festzustellen, daß die erste Polykristall-Siliciumschicht 10 die gleiche Struktur wie die Polykristall-Siliciumschicht gemäß 3 hat.
  • Nachfolgend wird ein Verfahren zur Bildung der Vielschichtstruktur unten erläutert.
  • Zunächst wird ein Gate-Oxidfilm 6 mit einer Dicke von beispielsweise etwa 8 bis 10 nm (80 bis 100 Å) auf der Oberfläche eines Siliciumwafers W, mit dem eine vorbestimmte Behandlung durchgeführt ist, gebildet. Der Gate-Oxidfilm 6 wird durch Oxidationsverarbeitung gebildet, worin der Wafer W für etwa 10 bis 30 Minuten in einer nassen Sauerstoffatmosphäre bei einer Temperatur von etwa 850 bis 950°C erwärmt wird.
  • Anschließend wird eine Polykristall-Siliciumschicht 10 darauf gebildet, die mit Verunreinigungen vom leitenden Typ wie Phosphor dotiert ist. Während das zu verarbeitende Objekt in der gleichen Filmbildungsvorrichtung gehalten wird, so daß ein natürlicher Siliciumoxidfilm nicht auf der Oberfläche der Polykristall-Siliciumschicht gebildet werden kann, wird eine Wolframsilicidschicht 12, die gleichmäßig mit Verunreinigungen des gleichen Typs wie der oben beschriebene leitende Typ wie Phosphor dotiert ist, direkt auf der Polykristall-Siliciumschicht 10 gebildet. Die Bildung der Wolframsilicidschicht 12 wird in der gleichen Kammer durchgeführt, wie die, in der die Polykristall-Siliciumschicht 10 gebildet worden ist, oder in einer anderen Kammer in der gleichen Cluster-Werkzeugvorrichtung, und die Filmbildung wird aufeinanderfolgend in der gleichen oder in unterschiedlichen Kammern durchgeführt. Die aufeinanderfolgende Filmbildung bedeutet, daß eine Wolframsilicidschicht direkt auf einer Polykristall-Siliciumschicht gebildet wird, so daß kein Oxidfilm, der durch natürliche Oxidation gebildet ist, auf der Polykristall-Siliciumschicht gebildet wird.
  • Die Filmbildung wird unter folgenden Bedingungen durchgeführt. Zunächst wird eine Polykristall-Siliciumschicht 10 gebildet, so daß sie eine Dicke von 100 nm (1000 Å) aufweist, und zwar in einem Stück-für-Stück-Filmbildungsofen mit PH3-Gas, SiH4-Gas und einem Ar-Gas, deren Fließraten 55 sccm, 400 sccm, bzw. 540 sccm sind. In diesem Zustand sind die Verarbeitungstemperatur und der Verarbeitungsdruck etwa 660°C bzw. etwa 1 kPa (7,5 Torr).
  • Dann wird eine Wolframsilicidschicht 12, die mit Phosphor dotiert ist, ebenfalls bis zu einer Dicke von 100 nm (1000 Å) in dem Stück-für-Stück-Filmbildungsofen mit PH3-Gas, SiH2Cl2-Gas, WF6-Gas und Ar-Gas mit Fließraten von 5 sccm, 150 sccm, 6,0 sccm bzw. 350 sccm gebildet. In diesem Zustand sind die Verarbeitungstemperatur und der Verarbeitungsdruck etwa 630°C bzw. etwa 95 Pa (700 mTorr).
  • Weiterhin wird mit den Schichten 10 und 12 ein Musterätzvorgang mit Hilfe einer konventionellen Lithographietechnik und einer konventionellen Ätztechnik durchgeführt, und Verunreinigungen werden selektiv in den Siliciumwafer W mit Hilfe einer Selbstausrichtungstechnik injiziert, zur Bildung von Quell- und Drainbereichen 2 und 4. Eine Anzahl von oben beschrieben MOSFETs wird auf einmal auf dem Wafer gebildet.
  • Die Gate-Elektrode 8 ist somit so konstruiert, daß sie eine Vielschichtstruktur aufweist, die durch die Polykristall-Siliciumschicht 10, die mit Phosphor dotiert ist und die Wolframsilicidschicht 12, die ebenfalls mit Phosphor dotiert ist, aufgebaut ist. Bei Durchführung einer Wärmebehandlung in einem aufeinanderfolgenden Herstellungsschritt beeinträchtigt die Ungleichmäßigkeit eines solchen Phosphors nicht wesentlich den in der Wolframsilicidschicht 12 gleichmäßig diffundierten Phosphor, selbst wenn Phosphor in der Polykristall-Siliciumschicht 10 als untere Schicht ungleichmäßig in die Wolframsilicidschicht 12 als obere Schicht in einem aufeinanderfolgenden Wärmebehandlungsschritt diffundiert, weil die Wolframsilicidschicht 12 als obere Schicht gleichmäßig mit Phosphor als Verunreinigungen dotiert ist. Spezifisch behält Phosphor als Verunreinigung in der Wolframsilicidschicht 12 eine gleichmäßige Verteilung bei, so daß der Widerstandswert in der Ebene gleichmäßig ist und daher nicht variiert. Es wird leicht verstanden, daß diese Wirkung verstärkt wird, wenn die Menge an Verunreinigungen, die zuvor gleichmäßig in der Wolframsilicidschicht dotiert sind, sich erhöht.
  • 2A ist ein Diagramm, das den Blattwiderstand einer. Gate-Elektrode und die Gleichmäßigkeit davon zeigt, wenn 25 Waferstücke unter den oben beschriebenen Filmbildungsbedingungen verarbeitet werden. Zu beachten ist, daß die Werte dieses Diagramms nach der Filmbildung erhalten sind. 2B zeigt, daß der Massenwiderstand der Wolframsilicidschicht sich entsprechend der Erhöhung der Fließrate von PH3 vermindert, d. h. eine Verunreinigungskonzentration in der Wolframsilicidschicht. 2C zeigt, daß die Kristallinität der Wolframsilicidschicht einen amorphen Zustand erreicht, wenn sich die Fließrate von PH3 erhöht. Wenn beispielsweise die Fließrate 300 sccm ist, zeigt die Kristallinität nahezu einen amorphen Zustand.
  • Von 2A wird festgestellt, daß jeder Wafer eine ausgezeichnete Widerstandsgleichmäßigkeit von etwa 2% hat und keine charakteristische Variation aufweist, was zu einem ausgezeichneten Ergebnis führt.
  • Wenn Phosphor nicht in die obere Wolframsilicidschicht 12 dotiert ist, ist im Gegensatz dazu die Gleichmäßigkeit des Widerstandes der Gate-Elektrode etwa 25%, wie in 5A gezeigt ist, und die charakteristische Variation ist somit groß, was dazu führt, daß die elektrische Eigenschaft stark abgebaut wird.
  • Durch vorhergehendes gleichmäßiges Dotieren von Verunreinigungen in die obere Wolframsilicidschicht 12 ist es somit möglich, schlechte Einflüsse von Verunreinigungen der unteren Polykristall-Siliciumschicht 10 zu eliminieren. Die Dichte der Verunreinigungen in jeder Schicht wird durch SIMS (Secondary Ion Micro Scope) gemessen. Die Phosphordichte der unteren Polykristall-Siliciumschicht 10 ist in der Größenordung von im Wesentlichen 1020 atms/cc, während die Phosphordichte der oberen Wolframsilicidschicht 12 in der Größenordnung von im wesentlichen 1019 atm/cc ist und somit um eine Größenordnung kleiner ist als die der unteren Schicht 10. Die Phosphordichte der Wolframsilicidschicht 12 ist nicht auf die oben beschriebene Dichte beschränkt, solange die Phosphordichte Einflüsse aufgrund der Diffusion von Phosphor in die untere Polykristall-Siliciumschicht 10 auslöschen kann. Jedoch ist leicht zu verstehen, daß diese Wirkung verstärkt wird, wenn die Menge an Verunreinigungen, die zuvor gleichmäßig in die Wolframsilicidschicht 12 dotiert sind, erhöht wird.
  • Obwohl eine weiße Trübheit mit bloßem Auge auf der Oberfläche des in 5A gezeigten Wafers ersichtlich ist und die Morphologie somit abgebaut wird, wird keine weiße Trübheit in diesem Ausführungsbeispiel bestätigt und die Morphologie ist somit verbessert.
  • In den oben beschriebenen Ausführungsbeispielen erfolgte eine Erläuterung unter Bezugnahme auf den Fall, bei dem Phosphor als Verunreinigung vom leitenden Typ dotiert ist. Verunreinigungen sind nicht hierauf beschränkt, sondern andere Verunreinigungen wie B, As, Sb oder dgl. sind natürlich anwendbar. Zusätzlich muß nicht die gleiche Art an Verunreinigungen für jede Schicht verwendet werden, sondern Verunreinigungen vom gleichen leitenden Typ können dotiert sein, z. B. As oder Sb können als Verunreinigungen im Hinblick auf B dotiert sein. Es ist ersichtlich, daß die Vielschichtstruktur nicht nur für eine Gate-Elektrode wie oben beschrieben anwendbar ist, sondern ebenfalls für andere Elektroden, Leitungen oder andere Strukturen, die eine Leitfähigkeit erfordern.

Claims (5)

  1. Verfahren zur Ausbildung einer Multischichtstruktur, das die folgenden Schritte umfasst: Zuführen eines Prozessgases zur Polykristallschichtbildung und erster Verunreinigungen vom leitenden Typ in eine Schichtbildungsvorrichtung, wodurch mittels CVD eine polykristalline Siliciumschicht (10), die mit den ersten Verunreinigungen dotiert ist, auf einer Oberfläche einer behandelten Einheit (W) ausgebildet wird; Halten der behandelten Einheit in der Schichtbildungsvorrichtung zur Verhinderung der Ausbildung einer Oxidschicht auf der polykristallinen Siliciumschicht; und Zuführen eines Prozessgases zur Wolframsilicidschichtbildung und zweiter Verunreinigungen des gleichen leitfähigen Typs wie die ersten Verunreinigungen in die Schichtbildungsvorrichtung, wodurch mittels CVD eine Wolframsilicidschicht (12), die mit den zweiten Verunreinigungen dotiert ist, auf der polykristallinen Siliciumschicht ausgebildet wird.
  2. Verfahren gemäss Anspruch 1, worin die ersten Verunreinigungen die gleichen sind wie die zweiten Verunreinigungen.
  3. Verfahren gemäss Anspruch 1 oder 2, worin das Prozessgas für die Wolframsilicidschichtbildung PH3-Gas, SiH2Cl2-Gas und WF6-Gas einschliesst.
  4. Verfahren gemäss mindestens einem der vorhergehenden Ansprüche, worin das Prozessgas zur polykristallinen Schichtbildung PH3-Gas und SiH4-Gas einschliesst.
  5. Verfahren gemäss mindestens einem der vorhergehenden Ansprüche, worin die Schichtbildungsvorrichtung eine Kammer einschliesst, in der alle genannten Schichten ausgebildet werden.
DE69825511T 1997-02-25 1998-02-25 Herstellungsverfahren für Schichtstruktur aus Polysilizium und Wolframsilizid Expired - Fee Related DE69825511T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5699497 1997-02-25
JP05699497A JP3635843B2 (ja) 1997-02-25 1997-02-25 膜積層構造及びその形成方法

Publications (2)

Publication Number Publication Date
DE69825511D1 DE69825511D1 (de) 2004-09-16
DE69825511T2 true DE69825511T2 (de) 2005-08-04

Family

ID=13043053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69825511T Expired - Fee Related DE69825511T2 (de) 1997-02-25 1998-02-25 Herstellungsverfahren für Schichtstruktur aus Polysilizium und Wolframsilizid

Country Status (6)

Country Link
US (2) US6404021B1 (de)
EP (2) EP0860863B1 (de)
JP (1) JP3635843B2 (de)
KR (1) KR100466152B1 (de)
DE (1) DE69825511T2 (de)
TW (1) TW410388B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829144B2 (en) * 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
US6130145A (en) * 1998-01-21 2000-10-10 Siemens Aktiengesellschaft Insitu doped metal policide
JPH11238697A (ja) * 1998-02-23 1999-08-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH11307765A (ja) 1998-04-20 1999-11-05 Nec Corp 半導体装置及びその製造方法
JP2000150416A (ja) * 1998-09-01 2000-05-30 Tokyo Electron Ltd タングステンシリサイド膜及びその成膜方法
JP3437111B2 (ja) * 1999-02-15 2003-08-18 松下電器産業株式会社 半導体装置の製造方法
JP2000277447A (ja) 1999-03-24 2000-10-06 Tokyo Electron Ltd 薄膜の熱処理方法
KR100379107B1 (ko) * 2001-03-21 2003-04-07 삼성전자주식회사 반도체 장치에서 폴리사이드 구조물의 형성 방법
KR100447031B1 (ko) 2001-03-23 2004-09-07 삼성전자주식회사 텅스텐 실리사이드막의 형성방법
US6686637B1 (en) * 2002-11-21 2004-02-03 International Business Machines Corporation Gate structure with independently tailored vertical doping profile
JP2005353975A (ja) * 2004-06-14 2005-12-22 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
JP6102140B2 (ja) * 2012-09-20 2017-03-29 三菱電機株式会社 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127627A (ja) 1984-07-18 1986-02-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6476759A (en) 1987-09-17 1989-03-22 Seiko Instr & Electronics Tungsten silicide film and manufacture thereof
JPH0212835A (ja) * 1988-06-30 1990-01-17 Toshiba Corp 半導体装置およびその製造方法
JPH0239471A (ja) 1988-07-28 1990-02-08 Fujitsu Ltd Ｍｏｓ電界効果トランジスタと導電体構造
JPH02155273A (ja) 1988-12-07 1990-06-14 Nec Corp Ｍｏｓ電界効果トランジスタ
JPH02181918A (ja) 1989-01-09 1990-07-16 Matsushita Electron Corp 半導体装置の製造方法
US4992391A (en) 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
JP2558931B2 (ja) * 1990-07-13 1996-11-27 株式会社東芝 半導体装置およびその製造方法
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
JPH05315333A (ja) 1991-04-22 1993-11-26 Toshiba Corp 半導体装置の製造方法
JPH04354118A (ja) 1991-05-31 1992-12-08 Mitsubishi Electric Corp 半導体装置の製造方法
US5355010A (en) * 1991-06-21 1994-10-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device with a dual type polycide layer comprising a uniformly p-type doped silicide
US5147820A (en) 1991-08-26 1992-09-15 At&T Bell Laboratories Silicide formation on polysilicon
US5428244A (en) 1992-06-29 1995-06-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a silicon rich dielectric layer
JPH06305409A (ja) 1993-04-23 1994-11-01 Jidosha Kiki Co Ltd マスタシリンダ
JPH07297400A (ja) 1994-03-01 1995-11-10 Hitachi Ltd 半導体集積回路装置の製造方法およびそれにより得られた半導体集積回路装置
KR0161398B1 (ko) * 1995-03-13 1998-12-01 김광호 고내압 트랜지스터 및 그 제조방법
EP0746027A3 (de) 1995-05-03 1998-04-01 Applied Materials, Inc. Auf einer integrierten Schaltung hergestellter Polysilizium/Wolframsilizid-Mehrschichtverbund und verbessertes Herstellungsverfahren
JPH0917705A (ja) 1995-06-28 1997-01-17 Tokyo Electron Ltd 連続熱処理方法
JPH0992728A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 相補型ｍｏｓ電界効果トランジスタおよびその製造方法
US5849629A (en) * 1995-10-31 1998-12-15 International Business Machines Corporation Method of forming a low stress polycide conductors on a semiconductor chip
US5710454A (en) * 1996-04-29 1998-01-20 Vanguard International Semiconductor Corporation Tungsten silicide polycide gate electrode formed through stacked amorphous silicon (SAS) multi-layer structure.
US5767558A (en) * 1996-05-10 1998-06-16 Integrated Device Technology, Inc. Structures for preventing gate oxide degradation
US5923999A (en) * 1996-10-29 1999-07-13 International Business Machines Corporation Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device
US6335280B1 (en) * 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
US6001681A (en) * 1999-01-19 1999-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce the depth of a buried contact trench by using a thin split polysilicon thickness

Also Published As

Publication number Publication date
KR100466152B1 (ko) 2005-03-16
EP1463098A2 (de) 2004-09-29
TW410388B (en) 2000-11-01
EP0860863A3 (de) 1998-10-21
JPH10242076A (ja) 1998-09-11
US6489208B2 (en) 2002-12-03
KR19980071647A (ko) 1998-10-26
JP3635843B2 (ja) 2005-04-06
DE69825511D1 (de) 2004-09-16
EP0860863B1 (de) 2004-08-11
US6404021B1 (en) 2002-06-11
EP1463098A3 (de) 2005-02-02
US20020058384A1 (en) 2002-05-16
EP0860863A2 (de) 1998-08-26

Similar Documents

Publication Publication Date Title
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE69031753T2 (de) Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes
DE2809233C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69217682T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen und integrierten Schaltkreisen mit Verwendung von Seitenwand-Abstandsstücken
DE60034369T2 (de) Mos-transistor und speicherzelle mit eingekapselter wolfram-gate, und herstellungsverfahren
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE3834241A1 (de) Halbleitereinrichtung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE69825511T2 (de) Herstellungsverfahren für Schichtstruktur aus Polysilizium und Wolframsilizid
DE4447266C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE69014998T2 (de) Lokalverbindungen für integrierte Schaltungen.
DE19749345A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE2445879A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2922016A1 (de) Vlsi-schaltungen
DE10052680C2 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE4210427A1 (de) Halbleitereinrichtung mit duennschichttransistor und verfahren zur herstellung derselben
DE69632375T2 (de) Herstellungsverfahren von spannungsarmen Polyzidleitern über einen Halbleiterchip
DE10214065B4 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE102007037925B3 (de) Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels
DE19651982A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee