JPH10242076A - 膜積層構造及びその形成方法 - Google Patents
膜積層構造及びその形成方法Info
- Publication number
- JPH10242076A JPH10242076A JP9056994A JP5699497A JPH10242076A JP H10242076 A JPH10242076 A JP H10242076A JP 9056994 A JP9056994 A JP 9056994A JP 5699497 A JP5699497 A JP 5699497A JP H10242076 A JPH10242076 A JP H10242076A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- polycrystalline silicon
- silicon layer
- forming
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000003475 lamination Methods 0.000 title abstract 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 108
- 239000012535 impurity Substances 0.000 claims abstract description 107
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 74
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 189
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 45
- 229910052698 phosphorus Inorganic materials 0.000 description 45
- 239000011574 phosphorus Substances 0.000 description 45
- 239000007789 gas Substances 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 235000001630 Pyrus pyrifolia var culta Nutrition 0.000 description 1
- 240000002609 Pyrus pyrifolia var. culta Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 下層の多結晶シリコン層から上層のタングス
テンシリサイド層への不純物の不均一拡散を阻止するこ
とができる膜積層構造を提供する。 【解決手段】 被処理体Ｗ上に形成される膜積層構造に
おいて、不純物がドープされた第１の多結晶シリコン層
１０と、このシリコン層上に形成される、前記不純物と
同じ、或いは同じ型の不純物がドープされた第１のタン
グステンシリサイド層１２とにより構成する。これによ
り、第１のタングステンシリサイド層の不純物が不均一
になるのを防止する。
テンシリサイド層への不純物の不均一拡散を阻止するこ
とができる膜積層構造を提供する。 【解決手段】 被処理体Ｗ上に形成される膜積層構造に
おいて、不純物がドープされた第１の多結晶シリコン層
１０と、このシリコン層上に形成される、前記不純物と
同じ、或いは同じ型の不純物がドープされた第１のタン
グステンシリサイド層１２とにより構成する。これによ
り、第１のタングステンシリサイド層の不純物が不均一
になるのを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハ等の
被処理体に形成されるゲート電極などの膜積層構造及び
その形成方法に関する。
被処理体に形成されるゲート電極などの膜積層構造及び
その形成方法に関する。
【０００２】
【従来の技術】一般に、半導体集積回路の製造工程にお
いては、被処理体である半導体ウエハやガラス基板等に
成膜とパターンエッチング等を繰り返し施すことにより
所望の素子を得るようになっている。例えば半導体ウエ
ハを用いてＭＯＳＦＥＴのゲート素子を表面に作る場合
には、図７（Ａ）に示すように、ウエハＷの表面にソー
ス２とドレイン４となるべき位置に不純物を拡散させ
て、これらの間の表面に例えばＳｉＯ2 よりなるゲート
酸化膜６を形成し、この下方にソース−ドレイン間のチ
ャネルを形成する。そして、ゲート酸化膜６上に、導電
性膜のゲート電極８を積層させて、１つのトランジスタ
が構成される。ゲート電極８としては、単層ではなく、
最近においては導電性等を考慮して、２層構造になされ
ている。例えば、ゲート酸化膜６の上にリンドープのポ
リシリコン層１０と金属シリサイド、例えばタングステ
ンシリサイド層１１を順次積層してゲート電極８を形成
している。
いては、被処理体である半導体ウエハやガラス基板等に
成膜とパターンエッチング等を繰り返し施すことにより
所望の素子を得るようになっている。例えば半導体ウエ
ハを用いてＭＯＳＦＥＴのゲート素子を表面に作る場合
には、図７（Ａ）に示すように、ウエハＷの表面にソー
ス２とドレイン４となるべき位置に不純物を拡散させ
て、これらの間の表面に例えばＳｉＯ2 よりなるゲート
酸化膜６を形成し、この下方にソース−ドレイン間のチ
ャネルを形成する。そして、ゲート酸化膜６上に、導電
性膜のゲート電極８を積層させて、１つのトランジスタ
が構成される。ゲート電極８としては、単層ではなく、
最近においては導電性等を考慮して、２層構造になされ
ている。例えば、ゲート酸化膜６の上にリンドープのポ
リシリコン層１０と金属シリサイド、例えばタングステ
ンシリサイド層１１を順次積層してゲート電極８を形成
している。
【０００３】ところで、半導体集積回路の微細化及び高
集積化に伴って、加工線幅やゲート幅もより狭くなさ
れ、また、多層化の要求に従って膜厚も薄くなる傾向に
あり、従って、各層或いは各層間の電気的特性は、線幅
等が狭くなっても従来通り、或いはそれ以上の高い性能
が要求される。このような要求に応じて、例えば前述の
ようにゲート電極８もリンドープのポリシリコン１０と
タングステンシリサイド１１の２層構造が採用されるこ
とになった。
集積化に伴って、加工線幅やゲート幅もより狭くなさ
れ、また、多層化の要求に従って膜厚も薄くなる傾向に
あり、従って、各層或いは各層間の電気的特性は、線幅
等が狭くなっても従来通り、或いはそれ以上の高い性能
が要求される。このような要求に応じて、例えば前述の
ようにゲート電極８もリンドープのポリシリコン１０と
タングステンシリサイド１１の２層構造が採用されるこ
とになった。
【０００４】ところで、シリコン材料よりなる成膜、例
えばリンドープのポリシリコン層１０の表面には、これ
が大気や水分等に晒されると容易に自然酸化膜が付着す
る傾向にあり、この自然酸化膜が付着したまま、次の層
であるタングステンシリサイド層１１を積層すると、両
者の密着性が劣化したり或いは両者間の導電性を十分に
確保できず、電気的特性が劣化するという問題が発生す
る。また、このポリシリコン層１０は、通常、多数枚、
例えば１５０枚を一単位とするバッチ処理で膜付けが行
なわれるのに対して、タングステンシリサイド層１１
は、１枚毎に膜付けを行なう枚葉式処理により膜付けさ
れることから、当然、ウエハ毎に大気等に晒される時間
も異なり、自然酸化膜の厚さも異なってくる。そのた
め、タングステンシリサイド層１１を積層する直前に、
例えばＨＦ系ベーパを用いたウェット洗浄を行い、図７
（Ｂ）に示すようにポリシリコン層１０上に付着してし
まった自然酸化膜１４を剥ぐようになっている。
えばリンドープのポリシリコン層１０の表面には、これ
が大気や水分等に晒されると容易に自然酸化膜が付着す
る傾向にあり、この自然酸化膜が付着したまま、次の層
であるタングステンシリサイド層１１を積層すると、両
者の密着性が劣化したり或いは両者間の導電性を十分に
確保できず、電気的特性が劣化するという問題が発生す
る。また、このポリシリコン層１０は、通常、多数枚、
例えば１５０枚を一単位とするバッチ処理で膜付けが行
なわれるのに対して、タングステンシリサイド層１１
は、１枚毎に膜付けを行なう枚葉式処理により膜付けさ
れることから、当然、ウエハ毎に大気等に晒される時間
も異なり、自然酸化膜の厚さも異なってくる。そのた
め、タングステンシリサイド層１１を積層する直前に、
例えばＨＦ系ベーパを用いたウェット洗浄を行い、図７
（Ｂ）に示すようにポリシリコン層１０上に付着してし
まった自然酸化膜１４を剥ぐようになっている。
【０００５】しかしなから、タングステンシリサイド層
１２を積層する直前に、ウェット洗浄を行なったといえ
ども、表面に付着してしまった自然酸化膜を、この下の
下地層に悪影響を与えることなく完全に除去することは
非常に困難である。そこで、例えば複数のチャンバを集
合させて形成したクラスタツールを用いて、リンドープ
のポリシリコン層１０を形成した後に、半導体ウエハを
大気に晒すことなく、すなわち自然酸化膜が付着する機
会を与えることなく、同一クラスタツールの他のチャン
バに導入してタングステンシリコン層１２を形成する方
法も提案されている。
１２を積層する直前に、ウェット洗浄を行なったといえ
ども、表面に付着してしまった自然酸化膜を、この下の
下地層に悪影響を与えることなく完全に除去することは
非常に困難である。そこで、例えば複数のチャンバを集
合させて形成したクラスタツールを用いて、リンドープ
のポリシリコン層１０を形成した後に、半導体ウエハを
大気に晒すことなく、すなわち自然酸化膜が付着する機
会を与えることなく、同一クラスタツールの他のチャン
バに導入してタングステンシリコン層１２を形成する方
法も提案されている。
【０００６】
【発明が解決しようとする課題】ところで、上述のよう
に、リンドープの多結晶シリコン層１０を形成した後
に、ウエハＷを大気に晒すことなくタングステンシリサ
イド層１１を連続形成すれば、途中に自然酸化膜が形成
されないので、ゲート電極全体の抵抗も低くなり、高微
細化及び高集積化によって厳しくなったデザインルール
に対応することができる。しかしながら、この場合には
多結晶シリコン層１０にドープされていたリンが、熱拡
散によって両者の界面を通って上層のタングステンシリ
サイド層に不均一に拡散してしまい、これがためにタン
グステンシリサイド層にリンが面内において不均一に分
布してしまい、この電気的特性を劣化させるという新た
な問題が発生してしまった。
に、リンドープの多結晶シリコン層１０を形成した後
に、ウエハＷを大気に晒すことなくタングステンシリサ
イド層１１を連続形成すれば、途中に自然酸化膜が形成
されないので、ゲート電極全体の抵抗も低くなり、高微
細化及び高集積化によって厳しくなったデザインルール
に対応することができる。しかしながら、この場合には
多結晶シリコン層１０にドープされていたリンが、熱拡
散によって両者の界面を通って上層のタングステンシリ
サイド層に不均一に拡散してしまい、これがためにタン
グステンシリサイド層にリンが面内において不均一に分
布してしまい、この電気的特性を劣化させるという新た
な問題が発生してしまった。
【０００７】すなわち、従来方法のようにリンドープの
多結晶シリコン層１０の表面に、ウェット洗浄で除去し
たといえども僅かながらも自然酸化膜が残存している場
合には、これが上層へのリンの拡散を阻止していたの
で、何ら問題は生じていなかったが、微細化による低抵
抗化の要請に応じて自然酸化膜が付着しないような連続
成膜を行なったところ、上述のようにリンの不均一拡散
という新たな問題が発生してしまった。
多結晶シリコン層１０の表面に、ウェット洗浄で除去し
たといえども僅かながらも自然酸化膜が残存している場
合には、これが上層へのリンの拡散を阻止していたの
で、何ら問題は生じていなかったが、微細化による低抵
抗化の要請に応じて自然酸化膜が付着しないような連続
成膜を行なったところ、上述のようにリンの不均一拡散
という新たな問題が発生してしまった。
【０００８】以上の点について、グラフを参照してより
詳しく説明する。図８は多結晶シリコン層のリン濃度に
対するゲート電極の抵抗と抵抗のバラツキ率の依存性を
示すグラフである。図中、破線Ａは多結晶シリコン層１
０の形成後に、大気暴露して自然酸化膜が付着した後に
タングステンシリサイド層１２を形成した場合を示し、
実線Ｂは多結晶シリコン層１０の形成後に大気暴露を行
なうことなくタングステンシリサイド層１２を形成した
場合を示す。図中、黒丸はそれぞれのリン濃度における
抵抗の平均値を示し、黒丸を中心として上下に延びる線
は、抵抗のバラツキ率（幅）を示す。このグラフから明
らかなように、破線Ａの場合は、抵抗は少し高いが、抵
抗のバラツキは少なくて均一であり、自然酸化膜によっ
てタングステンシリサイド層へのリンの拡散がブロック
されていることが判明する。これに対して、実線Ｂの場
合には、リン濃度が高くなるにつれて抵抗は下がってき
ているが、それ以上に抵抗のバラツキ率が大きくなって
タングステンシリサイド層へリンが不均一に拡散してお
り、特性上好ましくないことが判明する。
詳しく説明する。図８は多結晶シリコン層のリン濃度に
対するゲート電極の抵抗と抵抗のバラツキ率の依存性を
示すグラフである。図中、破線Ａは多結晶シリコン層１
０の形成後に、大気暴露して自然酸化膜が付着した後に
タングステンシリサイド層１２を形成した場合を示し、
実線Ｂは多結晶シリコン層１０の形成後に大気暴露を行
なうことなくタングステンシリサイド層１２を形成した
場合を示す。図中、黒丸はそれぞれのリン濃度における
抵抗の平均値を示し、黒丸を中心として上下に延びる線
は、抵抗のバラツキ率（幅）を示す。このグラフから明
らかなように、破線Ａの場合は、抵抗は少し高いが、抵
抗のバラツキは少なくて均一であり、自然酸化膜によっ
てタングステンシリサイド層へのリンの拡散がブロック
されていることが判明する。これに対して、実線Ｂの場
合には、リン濃度が高くなるにつれて抵抗は下がってき
ているが、それ以上に抵抗のバラツキ率が大きくなって
タングステンシリサイド層へリンが不均一に拡散してお
り、特性上好ましくないことが判明する。
【０００９】図９はリンの挙動を確認するためのグラフ
であり、図９（Ａ）はリンドープのポリシリコン層１０
に自然酸化膜を付着させることなくタングステンシリサ
イド層（ＷＳｉｘ）１２を形成した時の、ウエハ２５枚
のゲート電極の抵抗とその均一性を示すグラフであり、
図９（Ｂ）はリンをドープしない多結晶シリコン層に自
然酸化膜を付着させることなくタングステンシリサイド
層１２を形成した時のウエハ２５枚のゲート電極の抵抗
とその均一性を示すグラフである。グラフから明らかな
ように、図９（Ｂ）に示す多結晶シリコン層にリンがド
ープされていない場合には、当然のこととしてリンが存
在しないことからゲート抵抗の値は一定であり、しかも
抵抗の均一性も安定しているが、図９（Ａ）に示すよう
に多結晶シリコン層にリンがドープされている場合に
は、ゲート電極の抵抗は大きく変化し、それに伴い抵抗
の均一性も不安定であり大幅に劣化している。このよう
に、リンドープのポリシリコン層１０上にタングステン
シリサイド層１２を直接施すことは、リンの不均一拡散
を生ぜしめ、特性上のバラツキが生じて好ましくなかっ
た。
であり、図９（Ａ）はリンドープのポリシリコン層１０
に自然酸化膜を付着させることなくタングステンシリサ
イド層（ＷＳｉｘ）１２を形成した時の、ウエハ２５枚
のゲート電極の抵抗とその均一性を示すグラフであり、
図９（Ｂ）はリンをドープしない多結晶シリコン層に自
然酸化膜を付着させることなくタングステンシリサイド
層１２を形成した時のウエハ２５枚のゲート電極の抵抗
とその均一性を示すグラフである。グラフから明らかな
ように、図９（Ｂ）に示す多結晶シリコン層にリンがド
ープされていない場合には、当然のこととしてリンが存
在しないことからゲート抵抗の値は一定であり、しかも
抵抗の均一性も安定しているが、図９（Ａ）に示すよう
に多結晶シリコン層にリンがドープされている場合に
は、ゲート電極の抵抗は大きく変化し、それに伴い抵抗
の均一性も不安定であり大幅に劣化している。このよう
に、リンドープのポリシリコン層１０上にタングステン
シリサイド層１２を直接施すことは、リンの不均一拡散
を生ぜしめ、特性上のバラツキが生じて好ましくなかっ
た。
【００１０】本発明は、以上のような問題点に着目し、
これを有効に解決すべく創案されたものである。本発明
の目的は、下層の多結晶シリコン層から上層のタングス
テンシリサイド層への不純物の不均一拡散を阻止するこ
とができる膜積層構造及びその形成方法を提供すること
にある。
これを有効に解決すべく創案されたものである。本発明
の目的は、下層の多結晶シリコン層から上層のタングス
テンシリサイド層への不純物の不均一拡散を阻止するこ
とができる膜積層構造及びその形成方法を提供すること
にある。
【００１１】
【課題を解決するための手段】本発明者等は、不純物ド
ープの多結晶シリコン層とタングステンシリサイド層の
膜積層構造について鋭意研究した結果、タングステンシ
リサイド層に対する発想を逆転させて、タングステンシ
リサイド層に予め均一に不純物をドープさせておけば、
この下層の多結晶シリコン層からの不純物の拡散を阻止
することができる、という知見を得ることにより第１の
発明に至ったものである。また、発明者等は、不純物ド
ープの多結晶シリコン層からの不均一拡散を抑制するた
めに、この表面に拡散を抑制するためのブロック層を設
ければよいことを見出すことにより、第２及び第３の発
明に至ったものである。
ープの多結晶シリコン層とタングステンシリサイド層の
膜積層構造について鋭意研究した結果、タングステンシ
リサイド層に対する発想を逆転させて、タングステンシ
リサイド層に予め均一に不純物をドープさせておけば、
この下層の多結晶シリコン層からの不純物の拡散を阻止
することができる、という知見を得ることにより第１の
発明に至ったものである。また、発明者等は、不純物ド
ープの多結晶シリコン層からの不均一拡散を抑制するた
めに、この表面に拡散を抑制するためのブロック層を設
ければよいことを見出すことにより、第２及び第３の発
明に至ったものである。
【００１２】すなわち、第１の発明は、被処理体の表面
に連続的に成膜処理を施して膜積層構造を形成するに際
して、不純物がドープされた第１の多結晶シリコン層を
形成する工程と、前記不純物と同じ或いは同じ型の不純
物がドープされた第１のタングステンシリサイド層を形
成する工程とを有するようにしたものである。第２の発
明は、被処理体の表面に連続的に成膜処理を施して膜積
層構造を形成するに際して、不純物がドープされた第１
の多結晶シリコン層を形成する工程と、不純物を含まな
い第２の多結晶シリコン層を形成する工程と、不純物を
含まない第２のタングステンシリサイド層を形成する工
程とを有するようにしたものである。
に連続的に成膜処理を施して膜積層構造を形成するに際
して、不純物がドープされた第１の多結晶シリコン層を
形成する工程と、前記不純物と同じ或いは同じ型の不純
物がドープされた第１のタングステンシリサイド層を形
成する工程とを有するようにしたものである。第２の発
明は、被処理体の表面に連続的に成膜処理を施して膜積
層構造を形成するに際して、不純物がドープされた第１
の多結晶シリコン層を形成する工程と、不純物を含まな
い第２の多結晶シリコン層を形成する工程と、不純物を
含まない第２のタングステンシリサイド層を形成する工
程とを有するようにしたものである。
【００１３】第３の発明は、被処理体の表面に連続的に
成膜処理を施して膜積層構造を形成するに際して、不純
物がドープされた第１の多結晶シリコン層を形成する工
程と、前記不純物と同じ、或いは同じ型の不純物であっ
て前記不純物の濃度よりも低い濃度の不純物がドープさ
れた第３の多結晶シリコン層を形成する工程と、不純物
を含まない第２のタングステンシリサイド層を形成する
工程とを有するようにしたものである。第４の発明は、
被処理体の表面に連続的に成膜処理を施して膜積層構造
を形成するに際して、不純物がドープされた多結晶シリ
コン層を形成する工程と、前記不純物をドープするため
の不純物ドープガスを流して成膜することなく熱処理し
て表面の不純物濃度を高める工程と、不純物を含まない
第２のタングステンシリサイド層を形成する工程とを有
するようにしたものである。
成膜処理を施して膜積層構造を形成するに際して、不純
物がドープされた第１の多結晶シリコン層を形成する工
程と、前記不純物と同じ、或いは同じ型の不純物であっ
て前記不純物の濃度よりも低い濃度の不純物がドープさ
れた第３の多結晶シリコン層を形成する工程と、不純物
を含まない第２のタングステンシリサイド層を形成する
工程とを有するようにしたものである。第４の発明は、
被処理体の表面に連続的に成膜処理を施して膜積層構造
を形成するに際して、不純物がドープされた多結晶シリ
コン層を形成する工程と、前記不純物をドープするため
の不純物ドープガスを流して成膜することなく熱処理し
て表面の不純物濃度を高める工程と、不純物を含まない
第２のタングステンシリサイド層を形成する工程とを有
するようにしたものである。
【００１４】第１の発明によれば、不純物がドープされ
た第１の多結晶シリコン層と、この不純物と同じ或いは
同じ型の不純物がドープされた第１のタングステンシリ
サイド層との積層構造となる。この場合、予め上層の第
１のタングステンシリサイド層には均一な形で不純物が
ドープされているので、下層の多結晶シリコン層からの
不純物の不均一拡散が抑制されてしまい、この結果、第
１のタングステンシリサイド層には不純物が均一に拡散
された状態が維持されることになる。従って、特性上の
バラツキがなくなり、これを均一化させることができ
る。第２の発明によれば、不純物がドープされた第１の
多結晶シリコン層と不純物を含まない第２のタングステ
ンシリサイド層との間にブロック層として不純物を含ま
ない第２の多結晶シリコン層が介在されるので、下層の
第１の多結晶シリコン層の不純物の不均一拡散はこの第
２の多結晶シリコン層によりブロックされてしまい、上
層の第２のタングステンシリサイド層に不純物が不均一
に拡散することを防止することができる。
た第１の多結晶シリコン層と、この不純物と同じ或いは
同じ型の不純物がドープされた第１のタングステンシリ
サイド層との積層構造となる。この場合、予め上層の第
１のタングステンシリサイド層には均一な形で不純物が
ドープされているので、下層の多結晶シリコン層からの
不純物の不均一拡散が抑制されてしまい、この結果、第
１のタングステンシリサイド層には不純物が均一に拡散
された状態が維持されることになる。従って、特性上の
バラツキがなくなり、これを均一化させることができ
る。第２の発明によれば、不純物がドープされた第１の
多結晶シリコン層と不純物を含まない第２のタングステ
ンシリサイド層との間にブロック層として不純物を含ま
ない第２の多結晶シリコン層が介在されるので、下層の
第１の多結晶シリコン層の不純物の不均一拡散はこの第
２の多結晶シリコン層によりブロックされてしまい、上
層の第２のタングステンシリサイド層に不純物が不均一
に拡散することを防止することができる。
【００１５】第３の発明によれば、不純物がドープされ
た第１の多結晶シリコン層と不純物を含まない第２のタ
ングステンシリサイド層との間に不純物濃度が非常に薄
い第３の多結晶シリコン層が介在されるので、下層の第
１の多結晶シリコン層の不純物の不均一拡散はこの第２
の多結晶シリコン層によりブロックされてしまい、上層
の第３のタングステンシリサイド層に不純物が不均一に
拡散することを防止することができる。以上のようなブ
ロック層として機能する第２及び第３の多結晶シリコン
層は、他の層と比較して非常に薄く、例えば５０Å〜５
００Å程度の範囲内に設定する。第４の発明によれば、
不純物がドープされた第４の多結晶シリコン層の表面部
分のみは、その不純物濃度が過度に高められているの
で、この上層の第２のタングステンシリサイド層に不純
物が拡散する時は、不均一に拡散することはない。以上
のような膜積層構造は、例えばＭＯＳＦＥＴのゲート電
極などに用いることができる。
た第１の多結晶シリコン層と不純物を含まない第２のタ
ングステンシリサイド層との間に不純物濃度が非常に薄
い第３の多結晶シリコン層が介在されるので、下層の第
１の多結晶シリコン層の不純物の不均一拡散はこの第２
の多結晶シリコン層によりブロックされてしまい、上層
の第３のタングステンシリサイド層に不純物が不均一に
拡散することを防止することができる。以上のようなブ
ロック層として機能する第２及び第３の多結晶シリコン
層は、他の層と比較して非常に薄く、例えば５０Å〜５
００Å程度の範囲内に設定する。第４の発明によれば、
不純物がドープされた第４の多結晶シリコン層の表面部
分のみは、その不純物濃度が過度に高められているの
で、この上層の第２のタングステンシリサイド層に不純
物が拡散する時は、不均一に拡散することはない。以上
のような膜積層構造は、例えばＭＯＳＦＥＴのゲート電
極などに用いることができる。
【００１６】
【発明の実施の形態】以下に、本発明に係る膜積層構造
及びその形成方法の一実施例を添付図面に基づいて詳述
する。図１は第１の発明に係る膜積層構造を示す拡大断
面図である。図１において、Ｗは被処理体としての半導
体基板であり、例えば単結晶シリコンウエハにより形成
される。２はソース、４はドレイン、６はＳｉＯ2 等の
絶縁膜よりなるゲート酸化膜である。８はゲート電極で
あり、このゲート電極８は本発明においては例えばリン
（Ｐ）のような不純物がドープされた第１の多結晶シリ
コン層１０とこの不純物と同じ、或いはこの不純物と同
じ伝導型の不純物が均一にドープされた第１のタングス
テンシリサイド層１２（ＷＳｉｘ）とよりなる膜積層構
造により構成され、全体としてＭＯＳＦＥＴ（電界効果
型トランジスタ）を形成している。尚、第１の多結晶シ
リコン層１０は、図７に示した多結晶シリコン層と同じ
構成である。
及びその形成方法の一実施例を添付図面に基づいて詳述
する。図１は第１の発明に係る膜積層構造を示す拡大断
面図である。図１において、Ｗは被処理体としての半導
体基板であり、例えば単結晶シリコンウエハにより形成
される。２はソース、４はドレイン、６はＳｉＯ2 等の
絶縁膜よりなるゲート酸化膜である。８はゲート電極で
あり、このゲート電極８は本発明においては例えばリン
（Ｐ）のような不純物がドープされた第１の多結晶シリ
コン層１０とこの不純物と同じ、或いはこの不純物と同
じ伝導型の不純物が均一にドープされた第１のタングス
テンシリサイド層１２（ＷＳｉｘ）とよりなる膜積層構
造により構成され、全体としてＭＯＳＦＥＴ（電界効果
型トランジスタ）を形成している。尚、第１の多結晶シ
リコン層１０は、図７に示した多結晶シリコン層と同じ
構成である。
【００１７】次に、この膜積層構造の形成方法について
説明する。まず、所定の処理を施したウエハＷの表面
に、厚さが例えば８０〜１００Å程度のゲート酸化膜６
を形成する。このゲート酸化膜６は、例えばウエハＷを
約８５０〜９５０℃程度のウエット酸素雰囲気中で約１
０〜３０分程度の間、酸化処理することにより形成す
る。次に、この上に、リンがドープされた第１の多結晶
シリコン層１０及びこれと同じくリンがドープされた第
１のタングステンシリサイド層１２を順次同一チャンバ
内、或いはクラスタツール装置内の異なるチャンバ内で
連続成膜する。この時の成膜条件は、次の通りである。
まず、リンドープの第１の多結晶シリコン層１０は、枚
葉式の成膜炉において、例えばＰＨ3 ガスとＳｉＨ4 ガ
スとＡｒガスをそれぞれ５５ｓｃｃｍ、４００ｓｃｃ
ｍ、５４０ｓｃｃｍずつ流し、約１０００Å形成する。
この時の処理温度及びプロセス圧力はそれぞれ約６６０
℃及び約７．５Ｔｏｒｒである。
説明する。まず、所定の処理を施したウエハＷの表面
に、厚さが例えば８０〜１００Å程度のゲート酸化膜６
を形成する。このゲート酸化膜６は、例えばウエハＷを
約８５０〜９５０℃程度のウエット酸素雰囲気中で約１
０〜３０分程度の間、酸化処理することにより形成す
る。次に、この上に、リンがドープされた第１の多結晶
シリコン層１０及びこれと同じくリンがドープされた第
１のタングステンシリサイド層１２を順次同一チャンバ
内、或いはクラスタツール装置内の異なるチャンバ内で
連続成膜する。この時の成膜条件は、次の通りである。
まず、リンドープの第１の多結晶シリコン層１０は、枚
葉式の成膜炉において、例えばＰＨ3 ガスとＳｉＨ4 ガ
スとＡｒガスをそれぞれ５５ｓｃｃｍ、４００ｓｃｃ
ｍ、５４０ｓｃｃｍずつ流し、約１０００Å形成する。
この時の処理温度及びプロセス圧力はそれぞれ約６６０
℃及び約７．５Ｔｏｒｒである。
【００１８】次に、リンドープの第１のタングステンシ
リサイド層１２は、同じく枚葉式の成膜炉において、例
えばＰＨ3 ガスとＳｉＨ2 Ｃｌ2 ガスとＷＦ6 ガスとＡ
ｒガスをそれぞれ５ｓｃｃｍ、１５０ｓｃｃｍ、６．０
ｓｃｃｍ、３５０ｓｃｃｍずつ流し、約１０００Å程度
形成する。この時の処理温度及びプロセス圧力はそれぞ
れ約６３０℃及び約７００ｍＴｏｒｒである。そして、
通常のリソグラフィー技術とエッチング技術を用いて各
層１０、１２及びゲート酸化膜６をパターンエッチング
し、更にセルフアライン技術により不純物を注入してソ
ース２とドレイン４を形成する。尚、このようなゲート
電極８は、当然のこととして、ウエハ上に一度に多数個
形成されることになる。
リサイド層１２は、同じく枚葉式の成膜炉において、例
えばＰＨ3 ガスとＳｉＨ2 Ｃｌ2 ガスとＷＦ6 ガスとＡ
ｒガスをそれぞれ５ｓｃｃｍ、１５０ｓｃｃｍ、６．０
ｓｃｃｍ、３５０ｓｃｃｍずつ流し、約１０００Å程度
形成する。この時の処理温度及びプロセス圧力はそれぞ
れ約６３０℃及び約７００ｍＴｏｒｒである。そして、
通常のリソグラフィー技術とエッチング技術を用いて各
層１０、１２及びゲート酸化膜６をパターンエッチング
し、更にセルフアライン技術により不純物を注入してソ
ース２とドレイン４を形成する。尚、このようなゲート
電極８は、当然のこととして、ウエハ上に一度に多数個
形成されることになる。
【００１９】さて、このようにリンドープの第１の多結
晶シリコン層１０とリンドープの第１のタングステンシ
リサイド層１２よりなる膜積層構造をゲート電極８とし
て構成したので、後工程において熱処理等を行なった場
合、上層の第１のタングステンシリサイド層１２には予
め均一に不純物としてリンがドープされているので、下
層の第１の多結晶シリコン層１０中のリンが上層のタン
グステンシリサイド層１２に不均一に拡散することを阻
止することができる。従って、第１のタングステンシリ
サイド層１２中の不純物リンは、均一な分布状態に維持
されるので、その抵抗値が面内において均一となり、ば
らつくことはない。図２は上述したような成膜条件で２
５枚のウエハを処理した時のゲート電極の抵抗とその均
一性を示すグラフである。但し、このグラフでの値は成
膜直後の、いわゆるアズデポ時の値である。
晶シリコン層１０とリンドープの第１のタングステンシ
リサイド層１２よりなる膜積層構造をゲート電極８とし
て構成したので、後工程において熱処理等を行なった場
合、上層の第１のタングステンシリサイド層１２には予
め均一に不純物としてリンがドープされているので、下
層の第１の多結晶シリコン層１０中のリンが上層のタン
グステンシリサイド層１２に不均一に拡散することを阻
止することができる。従って、第１のタングステンシリ
サイド層１２中の不純物リンは、均一な分布状態に維持
されるので、その抵抗値が面内において均一となり、ば
らつくことはない。図２は上述したような成膜条件で２
５枚のウエハを処理した時のゲート電極の抵抗とその均
一性を示すグラフである。但し、このグラフでの値は成
膜直後の、いわゆるアズデポ時の値である。
【００２０】図示するように、各ウエハともに抵抗の均
一性は略２％前後と良好であり、特性上のバラツキがな
くて良好な結果を示していることが判明する。これに対
して、上層の第１のタングステンシリサイド層１２にリ
ンをドープしなかった場合には、先の図９（Ａ）に示す
ようにゲート電極の抵抗の均一性は略２５％であり、特
性上のバラツキが大きくて特性がかなり劣っている。
一性は略２％前後と良好であり、特性上のバラツキがな
くて良好な結果を示していることが判明する。これに対
して、上層の第１のタングステンシリサイド層１２にリ
ンをドープしなかった場合には、先の図９（Ａ）に示す
ようにゲート電極の抵抗の均一性は略２５％であり、特
性上のバラツキが大きくて特性がかなり劣っている。
【００２１】このように、上層の第１のタングステンシ
リサイド層１２に予め不純物を均一にドープさせておく
ことにより、下層の第１の多結晶シリコン層１０の不純
物の悪影響を排除することが可能となる。この時、各層
の不純物の濃度をＳＩＭＳ（２次イオンマイクロスコー
プ）で測定したところ、下層の第１の多結晶シリコン層
１０のリン濃度は略１０20ａｔｍｓ／ｃｃのオーダであ
ったのに対し、上層の第１のタングステンシリサイド層
１２のリン濃度は略１０19ａｔｍｓ／ｃｃのオーダであ
り、一桁程度値が少なかった。この第１のタングステン
シリサイド層１２のリン濃度は、下層の多結晶シリコン
層１０中のリンの拡散による影響を打ち消すことができ
る濃度ならば、上記した濃度に限定されない。また、図
９（Ａ）に示すウエハ表面には、目視で白い濁りが確認
でき、モホロジーが劣っていたが、本発明の場合には、
白い濁りは見られず、モホロジーが向上していた。
リサイド層１２に予め不純物を均一にドープさせておく
ことにより、下層の第１の多結晶シリコン層１０の不純
物の悪影響を排除することが可能となる。この時、各層
の不純物の濃度をＳＩＭＳ（２次イオンマイクロスコー
プ）で測定したところ、下層の第１の多結晶シリコン層
１０のリン濃度は略１０20ａｔｍｓ／ｃｃのオーダであ
ったのに対し、上層の第１のタングステンシリサイド層
１２のリン濃度は略１０19ａｔｍｓ／ｃｃのオーダであ
り、一桁程度値が少なかった。この第１のタングステン
シリサイド層１２のリン濃度は、下層の多結晶シリコン
層１０中のリンの拡散による影響を打ち消すことができ
る濃度ならば、上記した濃度に限定されない。また、図
９（Ａ）に示すウエハ表面には、目視で白い濁りが確認
でき、モホロジーが劣っていたが、本発明の場合には、
白い濁りは見られず、モホロジーが向上していた。
【００２２】次に、第２の発明について説明する。図３
は第２の発明に係る膜積層構造を示す拡大断面図であ
る。図１に示す構造と同一部分については同一符号を付
す。この第２の発明の構造が図１に示す第１の発明と異
なる点は、リンドープの第１の多結晶シリコン層１０の
上面に薄いブロック層として不純物を含まない、いわゆ
るノンドープの薄い第２の多結晶シリコン層１２を形成
し、この上に図７（Ａ）に示す従来構造と同じノンドー
プの第２のタングステンシリサイド層１１を形成した点
である。
は第２の発明に係る膜積層構造を示す拡大断面図であ
る。図１に示す構造と同一部分については同一符号を付
す。この第２の発明の構造が図１に示す第１の発明と異
なる点は、リンドープの第１の多結晶シリコン層１０の
上面に薄いブロック層として不純物を含まない、いわゆ
るノンドープの薄い第２の多結晶シリコン層１２を形成
し、この上に図７（Ａ）に示す従来構造と同じノンドー
プの第２のタングステンシリサイド層１１を形成した点
である。
【００２３】この成膜方法は、第１の発明で説明したよ
うにリンドープの第１の多結晶シリコン層１０を形成し
た後に、この上にノンドープの第２の多結晶シリコン層
１４及びノンドープの第２のタングステンシリサイド１
１を順次連続成膜する。ノンドープの第２の多結晶シリ
コン層１４を形成する場合には、その下層のリンドープ
の第１の多結晶シリコン層１０の形成時の成膜ガス中の
ＰＨ3 ガスの流量をゼロにし、ＳｉＨ4 ガスとＡｒガス
のみを流して成膜すればよい。この膜厚は、下層の第１
の多結晶シリコン層１０のリン濃度にもよるが、このリ
ン拡散が上層の第２のタングステンシリサイド層１１に
影響を及ぼさないような厚さ、例えば５０Å〜５００Å
の範囲内に設定するのがよい。
うにリンドープの第１の多結晶シリコン層１０を形成し
た後に、この上にノンドープの第２の多結晶シリコン層
１４及びノンドープの第２のタングステンシリサイド１
１を順次連続成膜する。ノンドープの第２の多結晶シリ
コン層１４を形成する場合には、その下層のリンドープ
の第１の多結晶シリコン層１０の形成時の成膜ガス中の
ＰＨ3 ガスの流量をゼロにし、ＳｉＨ4 ガスとＡｒガス
のみを流して成膜すればよい。この膜厚は、下層の第１
の多結晶シリコン層１０のリン濃度にもよるが、このリ
ン拡散が上層の第２のタングステンシリサイド層１１に
影響を及ぼさないような厚さ、例えば５０Å〜５００Å
の範囲内に設定するのがよい。
【００２４】また、第２のタングステンシリサイド層１
１の形成は、先のリンドープの第１のタングステンシリ
サイド層１２の成膜時の成膜ガス中のＰＨ3 ガスの供給
を停止し、ＳｉＨ2 Ｃｌ2 ガスと、ＷＨ6 ガスとＡｒガ
スを流して成膜すればよい。このように、リンドープの
第１の多結晶シリコン層１０上にノンドープの薄い第２
の多結晶シリコン層１４を設けたので、後工程にて熱処
理等が行なわれても、第１の多結晶シリコン層１０から
上方へ拡散するリンは、薄いノンドープの第２の多結晶
シリコン層１４によりブロックされてそれ以上は上方へ
拡散できず、従って、上層のノンドープの第２のタング
ステンシリサイド層１１にリンが侵入するなどして拡散
することを阻止することができる。
１の形成は、先のリンドープの第１のタングステンシリ
サイド層１２の成膜時の成膜ガス中のＰＨ3 ガスの供給
を停止し、ＳｉＨ2 Ｃｌ2 ガスと、ＷＨ6 ガスとＡｒガ
スを流して成膜すればよい。このように、リンドープの
第１の多結晶シリコン層１０上にノンドープの薄い第２
の多結晶シリコン層１４を設けたので、後工程にて熱処
理等が行なわれても、第１の多結晶シリコン層１０から
上方へ拡散するリンは、薄いノンドープの第２の多結晶
シリコン層１４によりブロックされてそれ以上は上方へ
拡散できず、従って、上層のノンドープの第２のタング
ステンシリサイド層１１にリンが侵入するなどして拡散
することを阻止することができる。
【００２５】この時のゲート電極の抵抗の均一性を図４
に示す。図４の横軸はブロック層として機能するノンド
ープの第２の多結晶シリコン層１４の厚みである。尚、
下層の第１の多結晶シリコン層１０のリン濃度は略６×
１０20ａｔｍｓ／ｃｃである。グラフから明らかなよう
に厚みが略１００Å以上では、ゲート電極の抵抗の均一
性が略２％前後と一定となり好ましい特性を示してい
る。この第２の多結晶シリコン層１４の厚みの適切な範
囲は、前述のように下層の第１の多結晶シリコン層１０
のリン濃度にも依存するが、略５０Å〜５００Åの範囲
内であり、５０Åよりも小さいとブロック層としての効
果が弱まり、逆に５００Åよりも大きいと、ゲート抵抗
が大きくなり過ぎて好ましくない。
に示す。図４の横軸はブロック層として機能するノンド
ープの第２の多結晶シリコン層１４の厚みである。尚、
下層の第１の多結晶シリコン層１０のリン濃度は略６×
１０20ａｔｍｓ／ｃｃである。グラフから明らかなよう
に厚みが略１００Å以上では、ゲート電極の抵抗の均一
性が略２％前後と一定となり好ましい特性を示してい
る。この第２の多結晶シリコン層１４の厚みの適切な範
囲は、前述のように下層の第１の多結晶シリコン層１０
のリン濃度にも依存するが、略５０Å〜５００Åの範囲
内であり、５０Åよりも小さいとブロック層としての効
果が弱まり、逆に５００Åよりも大きいと、ゲート抵抗
が大きくなり過ぎて好ましくない。
【００２６】次に、第３の発明について説明する。図５
は第３の説明に係る膜積層構造を示す拡大断面図であ
る。図３に示す構造と同一部分については同一符号を付
す。この第３の発明が図３に示す第２の発明と異なる点
は、第２の発明では、リンドープの第１の多結晶シリコ
ン層１０とノンドープの第２のタングステンシリサイド
層１１との間に、ノンドープの第２の多結晶シリコン層
１４をブロック層として介在させたが、第３の発明で
は、この第２の多結晶シリコン層１４に代えて濃度が、
下層の不純物濃度よりも薄い不純物をドープした第３の
多結晶シリコン層１６を形成した点である。
は第３の説明に係る膜積層構造を示す拡大断面図であ
る。図３に示す構造と同一部分については同一符号を付
す。この第３の発明が図３に示す第２の発明と異なる点
は、第２の発明では、リンドープの第１の多結晶シリコ
ン層１０とノンドープの第２のタングステンシリサイド
層１１との間に、ノンドープの第２の多結晶シリコン層
１４をブロック層として介在させたが、第３の発明で
は、この第２の多結晶シリコン層１４に代えて濃度が、
下層の不純物濃度よりも薄い不純物をドープした第３の
多結晶シリコン層１６を形成した点である。
【００２７】濃度の薄いリンをドープするには、ＰＨ3
ガスを僅かな量だけ流しつつ多結晶シリコン層を成膜す
ればよい。この時のリンドープの第３の多結晶シリコン
層１６の厚みは、上記ノンドープの第２の多結晶シリコ
ン層１４の厚みと略同じであり、また、リン濃度は略１
×１０20ａｔｍｓ／ｃｃ程度に設定し、下層の第１の多
結晶シリコン層１０のリン濃度、例えば６×１０20ａｔ
ｍｓ／ｃｃに対して遥かに小さく設定する。この場合に
も、上記第３の多結晶シリコン層１６がリンの拡散に対
してブロック層として機能し、上層の第２のタングステ
ンシリサイド層１１にリンが不均一に拡散することを阻
止することができる。
ガスを僅かな量だけ流しつつ多結晶シリコン層を成膜す
ればよい。この時のリンドープの第３の多結晶シリコン
層１６の厚みは、上記ノンドープの第２の多結晶シリコ
ン層１４の厚みと略同じであり、また、リン濃度は略１
×１０20ａｔｍｓ／ｃｃ程度に設定し、下層の第１の多
結晶シリコン層１０のリン濃度、例えば６×１０20ａｔ
ｍｓ／ｃｃに対して遥かに小さく設定する。この場合に
も、上記第３の多結晶シリコン層１６がリンの拡散に対
してブロック層として機能し、上層の第２のタングステ
ンシリサイド層１１にリンが不均一に拡散することを阻
止することができる。
【００２８】次に、第４の発明について説明する。図６
は第４の発明に係る膜積層構造を示す拡大断面図であ
る。図７に示す構造と同一部分については同一符号を付
す。この第４の発明が図７に示す従来構造と異なる点
は、不純物のリンが均一にドープされた多結晶シリコン
層１０に代えて、その表面部の不純物リンの濃度が高め
られた第４の多結晶シリコン層１８を形成した点であ
る。図中、破線より上方に示す部分は、その下方よりも
リン濃度が高められた部分である。このような第４の多
結晶シリコン層１８の形成は、この層１８の成膜時の最
終段において、ＰＨ3 ガスとＡｒガスのみを流し、Ｓｉ
Ｈ4 ガスの供給を停止することによって形成することが
できる。
は第４の発明に係る膜積層構造を示す拡大断面図であ
る。図７に示す構造と同一部分については同一符号を付
す。この第４の発明が図７に示す従来構造と異なる点
は、不純物のリンが均一にドープされた多結晶シリコン
層１０に代えて、その表面部の不純物リンの濃度が高め
られた第４の多結晶シリコン層１８を形成した点であ
る。図中、破線より上方に示す部分は、その下方よりも
リン濃度が高められた部分である。このような第４の多
結晶シリコン層１８の形成は、この層１８の成膜時の最
終段において、ＰＨ3 ガスとＡｒガスのみを流し、Ｓｉ
Ｈ4 ガスの供給を停止することによって形成することが
できる。
【００２９】この場合、第４の多結晶シリコン層１８の
上面のリン濃度は、この下部が略６×１０20ａｔｍｓ／
ｃｃであるのに対して、例えば１０21ａｔｍｓ／ｃｃ程
度まで高くする。これによれば、この上層のノンドープ
の第２のタングステンシリサイド層１１には直下のリン
濃度が高いことから、これにリンが不均一に拡散するこ
とを防止することができる。
上面のリン濃度は、この下部が略６×１０20ａｔｍｓ／
ｃｃであるのに対して、例えば１０21ａｔｍｓ／ｃｃ程
度まで高くする。これによれば、この上層のノンドープ
の第２のタングステンシリサイド層１１には直下のリン
濃度が高いことから、これにリンが不均一に拡散するこ
とを防止することができる。
【００３０】尚、以上の各実施例においては、不純物し
てリンをドープした場合を例にとって説明したが、これ
に限定されず、Ｂ、Ａｓ，Ｓｂ等の他の不純物にも適用
し得るのは勿論である。また、各層毎に同一の不純物を
用いなくてもよく、同じ伝導形の不純物、例えばＰに対
してはＡｓやＳｂを不純物としてドープするようにして
もよい。
てリンをドープした場合を例にとって説明したが、これ
に限定されず、Ｂ、Ａｓ，Ｓｂ等の他の不純物にも適用
し得るのは勿論である。また、各層毎に同一の不純物を
用いなくてもよく、同じ伝導形の不純物、例えばＰに対
してはＡｓやＳｂを不純物としてドープするようにして
もよい。
【００３１】
【発明の効果】以上説明したように、本発明の膜積層構
造及びその形成方法によれば、次のように優れた作用効
果を発揮することができる。請求項１及び７に示すよう
に、不純物がドープされた第１の多結晶シリコン層の上
に同じ不純物がドープされた第１のタングステンシリサ
イド層を形成して膜積層構造を形成するようにしたの
で、第１の多結晶シリコン層の不純物がこの上層の第１
のタングステンシリサイド層に不均一状態で拡散するこ
とがなくなり、第１のタングステンシリサイド層の不純
物を均一な分布状態に維持することができる。従って、
被処理体の面内における膜積層構造の抵抗を均一に維持
することができ、特性上のバラツキをなくすことができ
る。請求項２及び８に示すように、不純物がドープされ
た第１の多結晶シリコン層と、不純物を含まない第２の
タングステンシリサイド層との間にブロック層として不
純物を含まない薄い第２の多結晶シリコン層を介在させ
るようにしたので、第１の多結晶シリコン層の不純物が
上層に拡散することをこの上の薄い第２の多結晶シリコ
ン層により阻止することができる。従って、第２のタン
グステンシリサイド層内に、不純物が拡散してくること
を阻止でき、被処理体の面内における膜積層構造の抵抗
を均一に維持することができる。請求項３及び９に示す
ように、不純物がドープされた第１の多結晶シリコン層
と、不純物を含まない第２のタングステンシリサイド層
との間にブロック層として不純物濃度の薄い第３の多結
晶シリコン層を介在させるようにしたので、第１の多結
晶シリコン層の不純物が上層に拡散することを、この上
の薄い第２の多結晶シリコン層により阻止することがで
きる。従って、第３のタングステンシリサイド層内に、
不純物が拡散してくることを阻止でき、被処理体の面内
における膜積層構造の抵抗を均一に維持することができ
る。請求項５及び１０に示すように、不純物がドープさ
れて、しかもその表面の不純物濃度を高めた第４の多結
晶シリコン層と不純物を含まない第２のタングステンシ
リサイド層を形成するようにしたので、上層の第２のタ
ングステンシリサイド層には不純物が均一に略拡散する
ことになり、被処理体の面内における膜積層構造の抵抗
を均一に維持することができる。また、以上のような各
膜積層構造をトランジスタのゲート電極として採用する
ことにより、ゲート電極の抵抗の面内均一性を維持する
ことができる。
造及びその形成方法によれば、次のように優れた作用効
果を発揮することができる。請求項１及び７に示すよう
に、不純物がドープされた第１の多結晶シリコン層の上
に同じ不純物がドープされた第１のタングステンシリサ
イド層を形成して膜積層構造を形成するようにしたの
で、第１の多結晶シリコン層の不純物がこの上層の第１
のタングステンシリサイド層に不均一状態で拡散するこ
とがなくなり、第１のタングステンシリサイド層の不純
物を均一な分布状態に維持することができる。従って、
被処理体の面内における膜積層構造の抵抗を均一に維持
することができ、特性上のバラツキをなくすことができ
る。請求項２及び８に示すように、不純物がドープされ
た第１の多結晶シリコン層と、不純物を含まない第２の
タングステンシリサイド層との間にブロック層として不
純物を含まない薄い第２の多結晶シリコン層を介在させ
るようにしたので、第１の多結晶シリコン層の不純物が
上層に拡散することをこの上の薄い第２の多結晶シリコ
ン層により阻止することができる。従って、第２のタン
グステンシリサイド層内に、不純物が拡散してくること
を阻止でき、被処理体の面内における膜積層構造の抵抗
を均一に維持することができる。請求項３及び９に示す
ように、不純物がドープされた第１の多結晶シリコン層
と、不純物を含まない第２のタングステンシリサイド層
との間にブロック層として不純物濃度の薄い第３の多結
晶シリコン層を介在させるようにしたので、第１の多結
晶シリコン層の不純物が上層に拡散することを、この上
の薄い第２の多結晶シリコン層により阻止することがで
きる。従って、第３のタングステンシリサイド層内に、
不純物が拡散してくることを阻止でき、被処理体の面内
における膜積層構造の抵抗を均一に維持することができ
る。請求項５及び１０に示すように、不純物がドープさ
れて、しかもその表面の不純物濃度を高めた第４の多結
晶シリコン層と不純物を含まない第２のタングステンシ
リサイド層を形成するようにしたので、上層の第２のタ
ングステンシリサイド層には不純物が均一に略拡散する
ことになり、被処理体の面内における膜積層構造の抵抗
を均一に維持することができる。また、以上のような各
膜積層構造をトランジスタのゲート電極として採用する
ことにより、ゲート電極の抵抗の面内均一性を維持する
ことができる。
【図１】第１の発明に係る膜積層構造を示す拡大断面図
である。
である。
【図２】図１に示す膜積層構造のゲート電極の抵抗と均
一性を示すグラフである。
一性を示すグラフである。
【図３】第２の発明に係る膜積層構造を示す拡大断面図
である。
である。
【図４】図３に示す膜積層構造のゲート電極の抵抗の均
一性と第２の多結晶シリコン層の膜厚との関係を示すグ
ラフである。
一性と第２の多結晶シリコン層の膜厚との関係を示すグ
ラフである。
【図５】第３の説明に係る膜積層構造を示す拡大断面図
である。
である。
【図６】第４の発明に係る膜積層構造を示す拡大断面図
である。
である。
【図７】従来のゲート電極の構造を示す拡大断面図であ
る。
る。
【図８】従来のゲート電極の抵抗値とそのバラツキを示
すグラフである。
すグラフである。
【図９】下層に不純物をドープした時とドープしない時
のゲート電極の抵抗値とその均一性を示すグラフであ
る。
のゲート電極の抵抗値とその均一性を示すグラフであ
る。
２ ソース ４ ドレイン ６ ゲート酸化膜 １０ 第１の多結晶シリコン層（リンドープ） １１ 第２のタングステンシリサイド層（ノンドープ） １２ 第１のタングステンシリサイド層（リンドープ） １４ 第２の多結晶シリコン層（ノンドープ） １６ 第３の多結晶シリコン層（薄いリンドープ） １８ 第４の多結晶シリコン層（リンドープ） Ｗ 被処理体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 毅 山梨県韮崎市藤井町北下条2381番地の１ 東京エレクトロン山梨株式会社内 (72)発明者 松瀬 公裕 東京都港区赤坂５丁目３番６号 ＴＢＳ放 送センター 東京エレクトロン株式会社内
Claims (11)
- 【請求項１】 被処理体の表面に連続的に成膜処理を施
して膜積層構造を形成するに際して、不純物がドープさ
れた第１の多結晶シリコン層を形成する工程と、前記不
純物と同じ或いは同じ型の不純物がドープされた第１の
タングステンシリサイド層を形成する工程とを有するこ
とを特徴とする膜積層構造の形成方法。 - 【請求項２】 被処理体の表面に連続的に成膜処理を施
して膜積層構造を形成するに際して、不純物がドープさ
れた第１の多結晶シリコン層を形成する工程と、不純物
を含まない第２の多結晶シリコン層を形成する工程と、
不純物を含まない第２のタングステンシリサイド層を形
成する工程とを有することを特徴とする膜積層構造の形
成方法。 - 【請求項３】 被処理体の表面に連続的に成膜処理を施
して膜積層構造を形成するに際して、不純物がドープさ
れた第１の多結晶シリコン層を形成する工程と、前記不
純物と同じ、或いは同じ型の不純物であって前記不純物
の濃度よりも低い濃度の不純物がドープされた第３の多
結晶シリコン層を形成する工程と、不純物を含まない第
２のタングステンシリサイド層を形成する工程とを有す
ることを特徴とする膜積層構造の形成方法。 - 【請求項４】 前記第２及び第３の多結晶シリコン層の
厚みは、５０Å〜５００Åの範囲内であることを特徴と
する請求項２または３記載の膜積層構造の形成方法。 - 【請求項５】 被処理体の表面に連続的に成膜処理を施
して膜積層構造を形成するに際して、不純物がドープさ
れた多結晶シリコン層を形成する工程と、前記不純物を
ドープするための不純物ドープガスを流して成膜するこ
となく熱処理して表面の不純物濃度を高める工程と、不
純物を含まない第２のタングステンシリサイド層を形成
する工程とを有することを特徴とする膜積層構造の形成
方法。 - 【請求項６】 前記膜積層構造は、トランジスタのゲー
ト電極であることを特徴とする請求項１乃至５記載の膜
積層構造の形成方法。 - 【請求項７】 被処理体上に形成される膜積層構造にお
いて、不純物がドープされた第１の多結晶シリコン層
と、このシリコン層上に形成され、前記不純物と同じ、
或いは同じ型の不純物がドープされた第１のタングステ
ンシリサイド層とよりなることを特徴とする膜積層構
造。 - 【請求項８】 被処理体上に形成される膜積層構造にお
いて、不純物がドープされた第１の多結晶シリコン層
と、このシリコン層上に形成され、不純物を含まない第
２の多結晶シリコン層と、このシリコン層上に形成さ
れ、不純物を含まない第２のタングステンシリサイド層
とを有することを特徴とする膜積層構造。 - 【請求項９】 被処理体上に形成される膜積層構造にお
いて、不純物がドープされた第１の多結晶シリコン層
と、このシリコン層上に形成され、不純物を含まない前
記不純物と同じ、或いは同じ型の不純物であって前記不
純物の濃度よりも低い濃度の不純物がドープされた第３
の多結晶シリコン層と、このシリコン層上に形成され、
不純物を含まない第２のタングステンシリサイド層とを
有することを特徴とする膜積層構造。 - 【請求項１０】 被処理体上に形成される膜積層構造に
おいて、不純物がドープされてその表面の不純物濃度が
高められた第４の多結晶シリコン層と、不純物を含まな
い第２のタングステンシリサイド層とを有することを特
徴とする膜積層構造。 - 【請求項１１】 前記膜積層構造は、トランジスタのゲ
ート電極であることを特徴とする請求項７乃至１０記載
の膜積層構造。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05699497A JP3635843B2 (ja) | 1997-02-25 | 1997-02-25 | 膜積層構造及びその形成方法 |
| US09/023,712 US6404021B1 (en) | 1997-02-25 | 1998-02-13 | Laminated structure and a method of forming the same |
| TW087102636A TW410388B (en) | 1997-02-25 | 1998-02-24 | A laminated structure and a method of forming the same |
| KR10-1998-0005741A KR100466152B1 (ko) | 1997-02-25 | 1998-02-24 | 적층구조물및이의형성방법 |
| EP98103273A EP0860863B1 (en) | 1997-02-25 | 1998-02-25 | A method for forming a laminated structure of polysilicon and tungsten silicide |
| EP04015519A EP1463098A3 (en) | 1997-02-25 | 1998-02-25 | Method of forming a laminated structure of polysilicon and tungsten silicide |
| DE69825511T DE69825511T2 (de) | 1997-02-25 | 1998-02-25 | Herstellungsverfahren für Schichtstruktur aus Polysilizium und Wolframsilizid |
| US10/042,148 US6489208B2 (en) | 1997-02-25 | 2002-01-11 | Method of forming a laminated structure to enhance metal silicide adhesion on polycrystalline silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05699497A JP3635843B2 (ja) | 1997-02-25 | 1997-02-25 | 膜積層構造及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242076A true JPH10242076A (ja) | 1998-09-11 |
| JP3635843B2 JP3635843B2 (ja) | 2005-04-06 |
Family
ID=13043053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05699497A Expired - Fee Related JP3635843B2 (ja) | 1997-02-25 | 1997-02-25 | 膜積層構造及びその形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6404021B1 (ja) |
| EP (2) | EP0860863B1 (ja) |
| JP (1) | JP3635843B2 (ja) |
| KR (1) | KR100466152B1 (ja) |
| DE (1) | DE69825511T2 (ja) |
| TW (1) | TW410388B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000235960A (ja) * | 1999-02-15 | 2000-08-29 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| US6448178B1 (en) | 1999-03-24 | 2002-09-10 | Tokyo Electron Limited | Heat treating method for thin film and forming method for thin film |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7829144B2 (en) * | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
| US6130145A (en) * | 1998-01-21 | 2000-10-10 | Siemens Aktiengesellschaft | Insitu doped metal policide |
| JPH11238697A (ja) * | 1998-02-23 | 1999-08-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH11307765A (ja) * | 1998-04-20 | 1999-11-05 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000150416A (ja) * | 1998-09-01 | 2000-05-30 | Tokyo Electron Ltd | タングステンシリサイド膜及びその成膜方法 |
| KR100379107B1 (ko) * | 2001-03-21 | 2003-04-07 | 삼성전자주식회사 | 반도체 장치에서 폴리사이드 구조물의 형성 방법 |
| KR100447031B1 (ko) | 2001-03-23 | 2004-09-07 | 삼성전자주식회사 | 텅스텐 실리사이드막의 형성방법 |
| US6686637B1 (en) * | 2002-11-21 | 2004-02-03 | International Business Machines Corporation | Gate structure with independently tailored vertical doping profile |
| JP2005353975A (ja) * | 2004-06-14 | 2005-12-22 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| JP6102140B2 (ja) * | 2012-09-20 | 2017-03-29 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6127627A (ja) | 1984-07-18 | 1986-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6476759A (en) | 1987-09-17 | 1989-03-22 | Seiko Instr & Electronics | Tungsten silicide film and manufacture thereof |
| JPH0212835A (ja) * | 1988-06-30 | 1990-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH0239471A (ja) | 1988-07-28 | 1990-02-08 | Fujitsu Ltd | Ｍｏｓ電界効果トランジスタと導電体構造 |
| JPH02155273A (ja) | 1988-12-07 | 1990-06-14 | Nec Corp | Ｍｏｓ電界効果トランジスタ |
| JPH02181918A (ja) | 1989-01-09 | 1990-07-16 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US4992391A (en) | 1989-11-29 | 1991-02-12 | Advanced Micro Devices, Inc. | Process for fabricating a control gate for a floating gate FET |
| JP2558931B2 (ja) | 1990-07-13 | 1996-11-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| JPH05315333A (ja) | 1991-04-22 | 1993-11-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH04354118A (ja) | 1991-05-31 | 1992-12-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5355010A (en) * | 1991-06-21 | 1994-10-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with a dual type polycide layer comprising a uniformly p-type doped silicide |
| US5147820A (en) | 1991-08-26 | 1992-09-15 | At&T Bell Laboratories | Silicide formation on polysilicon |
| US5428244A (en) | 1992-06-29 | 1995-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a silicon rich dielectric layer |
| JPH06305409A (ja) | 1993-04-23 | 1994-11-01 | Jidosha Kiki Co Ltd | マスタシリンダ |
| JPH07297400A (ja) | 1994-03-01 | 1995-11-10 | Hitachi Ltd | 半導体集積回路装置の製造方法およびそれにより得られた半導体集積回路装置 |
| KR0161398B1 (ko) * | 1995-03-13 | 1998-12-01 | 김광호 | 고내압 트랜지스터 및 그 제조방법 |
| EP0746027A3 (en) | 1995-05-03 | 1998-04-01 | Applied Materials, Inc. | Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same |
| JPH0917705A (ja) | 1995-06-28 | 1997-01-17 | Tokyo Electron Ltd | 連続熱処理方法 |
| JPH0992728A (ja) * | 1995-09-21 | 1997-04-04 | Mitsubishi Electric Corp | 相補型ｍｏｓ電界効果トランジスタおよびその製造方法 |
| US5849629A (en) * | 1995-10-31 | 1998-12-15 | International Business Machines Corporation | Method of forming a low stress polycide conductors on a semiconductor chip |
| US5710454A (en) * | 1996-04-29 | 1998-01-20 | Vanguard International Semiconductor Corporation | Tungsten silicide polycide gate electrode formed through stacked amorphous silicon (SAS) multi-layer structure. |
| US5767558A (en) * | 1996-05-10 | 1998-06-16 | Integrated Device Technology, Inc. | Structures for preventing gate oxide degradation |
| US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
| US6335280B1 (en) * | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
| US6001681A (en) * | 1999-01-19 | 1999-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to reduce the depth of a buried contact trench by using a thin split polysilicon thickness |
-
1997
- 1997-02-25 JP JP05699497A patent/JP3635843B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-13 US US09/023,712 patent/US6404021B1/en not_active Expired - Fee Related
- 1998-02-24 TW TW087102636A patent/TW410388B/zh not_active IP Right Cessation
- 1998-02-24 KR KR10-1998-0005741A patent/KR100466152B1/ko not_active IP Right Cessation
- 1998-02-25 DE DE69825511T patent/DE69825511T2/de not_active Expired - Fee Related
- 1998-02-25 EP EP98103273A patent/EP0860863B1/en not_active Expired - Lifetime
- 1998-02-25 EP EP04015519A patent/EP1463098A3/en not_active Withdrawn
-
2002
- 2002-01-11 US US10/042,148 patent/US6489208B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000235960A (ja) * | 1999-02-15 | 2000-08-29 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| US6448178B1 (en) | 1999-03-24 | 2002-09-10 | Tokyo Electron Limited | Heat treating method for thin film and forming method for thin film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980071647A (ko) | 1998-10-26 |
| EP0860863A2 (en) | 1998-08-26 |
| EP1463098A3 (en) | 2005-02-02 |
| DE69825511T2 (de) | 2005-08-04 |
| JP3635843B2 (ja) | 2005-04-06 |
| EP0860863A3 (en) | 1998-10-21 |
| EP0860863B1 (en) | 2004-08-11 |
| US6404021B1 (en) | 2002-06-11 |
| US20020058384A1 (en) | 2002-05-16 |
| EP1463098A2 (en) | 2004-09-29 |
| US6489208B2 (en) | 2002-12-03 |
| DE69825511D1 (de) | 2004-09-16 |
| KR100466152B1 (ko) | 2005-03-16 |
| TW410388B (en) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0969496A (ja) | 集積回路構造体上に形成されたポリシリコン／珪化タングステン多層コンポジット及び製造方法 | |
| JP3635843B2 (ja) | 膜積層構造及びその形成方法 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JPH07263674A (ja) | 電界効果型半導体装置とその製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP2671607B2 (ja) | 半導体装置及びその製造方法 | |
| KR100291415B1 (ko) | 반도체장치의콘택형성방법 | |
| US6531394B1 (en) | Method for forming gate electrode of semiconductor device | |
| JPH07161976A (ja) | 半導体装置およびその製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR100266012B1 (ko) | 반도체소자의평탄화방법 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| KR100275110B1 (ko) | 텅스텐폴리사이드형성방법 | |
| JPH0888198A (ja) | 半導体装置の製造方法 | |
| EP0454055A2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2005079255A (ja) | 半導体装置の製造方法 | |
| KR20000045889A (ko) | 텅스텐-폴리사이드 게이트 전극 형성 방법 | |
| JPH07161816A (ja) | 半導体装置 | |
| JPH07183511A (ja) | 半導体装置の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JP2000150803A (ja) | 半導体装置の製造方法 | |
| JP2000243724A (ja) | 半導体装置の製造方法 | |
| JPH04245427A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |